Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4348902B2 - Manufacturing method of semiconductor device - Google Patents
[go: Go Back, main page]

JP4348902B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4348902B2
JP4348902B2 JP2002182156A JP2002182156A JP4348902B2 JP 4348902 B2 JP4348902 B2 JP 4348902B2 JP 2002182156 A JP2002182156 A JP 2002182156A JP 2002182156 A JP2002182156 A JP 2002182156A JP 4348902 B2 JP4348902 B2 JP 4348902B2
Authority
JP
Japan
Prior art keywords
film
semiconductor
insulating film
semiconductor film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002182156A
Other languages
Japanese (ja)
Other versions
JP2004031459A (en
Inventor
寛明 次六
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002182156A priority Critical patent/JP4348902B2/en
Publication of JP2004031459A publication Critical patent/JP2004031459A/en
Application granted granted Critical
Publication of JP4348902B2 publication Critical patent/JP4348902B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子、例えばトランジスタ素子等の製造方法、及び半導体素子に関する。更には、その半導体素子を用いた集積回路、電気光学装置及び電子機器に関するものである。
【0002】
【従来の技術】
石英等の絶縁表面を有する基板上に薄膜半導体素子を形成する構成を利用したものとして、これらの薄膜半導体素子を画素の駆動に用いるアクティブ型液晶表示装置やイメージセンサー、ビデオプロジェクターに用いられるライトバルブ等が知られている。
【0003】
一般に、ライトバルブに用いられる薄膜半導体素子は高温プロセスを用いて製造された多結晶薄膜半導体素子である。高温プロセスとは、LSI技術を踏襲して熱酸化ゲート絶縁膜を採用するプロセスであり、1000℃以上のプロセス温度に耐え得る高価な石英基板を使用するという難点はあるものの、再現性、安定性、量産性等に優れた特徴を有する技術である。
【0004】
以下、一般的な高温プロセスによる多結晶薄膜半導体素子の製造方法を簡単に説明する。最初に石英基板上に化学気相堆積法(CVD法)等により下地保護膜として酸化珪素膜を形成する。次に酸化珪素膜上に低圧化学気相堆積法(LPCVD法)等により非晶質珪素半導体膜(a−Si膜)を形成する。半導体膜は後に熱酸化されて膜厚が薄くなるので、非晶質珪素半導体膜を形成する時には最終的な半導体膜厚よりも厚く形成する必要がある。この非晶質珪素半導体膜は固相成長法(SPC法)により結晶化され、多結晶珪素半導体膜となる。固相成長法とは、半導体膜を溶融させずに固相にて半導体膜の結晶化を進める方法で、550℃程度から650℃程度の温度で数時間から数十時間のアニールが行われる。半導体膜を所定のパターンに島状に加工した後、ゲート絶縁膜を形成する。高温プロセスでは熱酸化法を利用し、1000℃程度の温度で酸素含有雰囲気下にて半導体膜表面に酸化珪素膜を成長させる。ここで、酸化珪素膜が成長する代わりに半導体膜厚は薄くなる。また、このゲート絶縁膜形成時には1000℃程度という高温の状態で半導体膜表面が酸化反応を起こす為に、多結晶珪素半導体膜の結晶性が改善される。引き続いて、ゲート電極を形成し、半導体膜に不純物イオンの注入を行ってソース・ドレイン領域及びチャネル形成領域を作成する。次に層間絶縁膜を形成し、コンタクト・ホールを開口し、ソース・ドレイン取り出し電極と配線を形成する。こうして多結晶薄膜半導体素子は完成する。
【0005】
しかし、固相成長法によって結晶化された多結晶珪素膜には多くの欠陥が含まれている。この欠陥はキャリアを捕獲し、薄膜半導体素子の電気特性を低下させる原因となる。そこで、多結晶珪素膜中の欠陥を低減する手法の一つとして、エキシマレーザーアニール法による珪素膜の溶融結晶化が挙げられる。エキシマレーザーアニール法とは、一般的に低温プロセスによる多結晶薄膜半導体素子の製造に用いられるものであり、キセノン・塩素(XeCl)エキシマレーザー光(波長308nm)等を珪素膜に照射して、珪素膜を一度溶融させた後に冷却固化過程を経て結晶化させる方法である。エキシマレーザーアニール法によって得られる多結晶珪素膜は溶融・固化過程を経ている為、欠陥が少なく、結晶性が良い。このエキシマレーザーアニール法を高温プロセスによる多結晶薄膜半導体素子の製造方法に適用すれば、多結晶珪素膜の膜質が向上し、薄膜半導体素子の電気特性も向上する。
【0006】
図2は高温プロセスにエキシマレーザーアニールを適用した従来の薄膜半導体素子の製造方法を示す工程図である。以下、この図を参照しつつ従来の薄膜半導体素子の製造方法を説明する。
【0007】
基板上に形成された半導体膜を半導体素子の活性領域(半導体素子活性領域)として用いている薄膜半導体素子の製造方法において、基板として厚さ1.2mmの石英基板211を用い、該石英基板211上に下地保護膜として化学気相堆積法(CVD法)により酸化珪素膜212を膜厚800nm程度堆積する。該下地保護膜としての酸化珪素膜212上に低圧化学気相堆積法(LPCVD法)により非晶質珪素膜213を膜厚85nm程度堆積する。次にキセノン・塩素(XeCl)エキシマレーザー光214を該非晶質珪素膜213に照射して、多結晶珪素膜213を形成する。ここで、該多結晶珪素膜213の結晶粒界部表面215は隆起している。次にフォト・リソグラフィー法により該多結晶珪素膜213をパターニングする。該多結晶珪素膜213を熱酸化し、ゲート絶縁膜としての酸化珪素膜216を膜厚90nm程度形成する。この時、該多結晶珪素膜213は40nm程度になっている。次に該ゲート絶縁膜216上にゲート電極217を形成し、該多結晶珪素膜213に不純物イオンの注入を行ってソース領域213a、ドレイン領域213c及びチャネル形成領域213bを作成する。次に層間絶縁膜218を形成し、コンタクト・ホールを開口し、ソース・ドレイン取り出し電極219・220と配線を形成する。こうして多結晶薄膜半導体素子は完成する。
【0008】
【発明が解決しようとする課題】
こうした従来の製造方法で製造された薄膜半導体素子においては、半導体膜の溶融結晶化を行うことが困難であるという課題があった。高温プロセスではゲート絶縁膜を熱酸化法によって形成する。信頼性等の問題からゲート絶縁膜はある程度厚くする必要があるので、その分半導体膜厚は薄くなってしまう。よって最初に非晶質半導体膜を厚く形成しておかなければならない。この様に厚い半導体膜にエキシマレーザーアニールを行う場合、厚い半導体膜を溶融させる為に非常に高いエネルギーを持つレーザービームを半導体膜に照射しなければならない。あまりにも半導体膜が厚すぎると、装置の制約によって最適なエネルギーを持つレーザービームを照射することができず、半導体膜の結晶化が不十分になってしまう。その結果、薄膜半導体素子の電気特性はあまり改善されない。
【0009】
また、従来の製造方法で製造された薄膜半導体素子においては、生産性が悪いという課題があった。従来の製造方法では高いエネルギー密度を持った光を半導体膜に照射する必要があったので、装置に大きな負担がかかっていた。その結果、装置メンテナンスを頻繁に行わなければならず、生産性が非常に悪かった。
【0010】
更に、従来の製造方法で製造された薄膜半導体素子においては、ゲート絶縁膜の信頼性が悪いという課題があった。レーザーアニール後の半導体膜表面は、結晶粒界部で大きく隆起している。低温プロセスでは半導体膜を結晶化した後、CVD等によってゲート絶縁膜を形成する為、半導体膜表面が隆起していてもゲート絶縁膜表面はある程度平坦化される。しかし、高温プロセスでは熱酸化法によってゲート絶縁膜を形成する為、半導体表面が隆起しているとゲート絶縁膜表面も隆起してしまう。この隆起はゲート絶縁膜の信頼性を大きく悪化させる原因となる。またこの隆起の高さは半導体膜厚と同程度となるので、半導体膜厚が厚ければ厚い程、隆起は高くなる。すなわち従来の方法ではレーザーアニール前の半導体膜を厚く形成する必要が有るので、レーザーアニール後の半導体膜表面隆起の高さは非常に高くなってしまう。
【0011】
本明細書で開示する発明は、上記の問題を解決する手段を提供するものである。具体的には基板上に形成された薄膜半導体素子の製造方法において、半導体膜の結晶性が良く、薄膜半導体素子の電気特性が良く、ゲート絶縁膜の信頼性が高く、且つ生産性の高い薄膜半導体素子の製造方法を提供することをその目的とする。
【0012】
【課題を解決するための手段】
上記課題を解決するために本発明の半導体素子の製造方法は、半導体膜の表面を酸化させて第1絶縁膜を形成する工程と、前記第1絶縁膜上に第2絶縁膜を堆積させる工程と、を含むことを特徴とする。
【0013】
また、前記半導体膜を多結晶化させる工程を更に具備し、前記第1絶縁膜を形成する工程は、半導体膜を多結晶化させる工程の後に行われることを特徴とする。
【0014】
また、本発明の半導体素子は、半導体膜と、前記半導体膜上に形成された第1絶縁膜と、前記第1絶縁膜上に形成された第2絶縁膜と、を具備し、前記第1絶縁膜と前記第2絶縁膜とでは同一溶液でのエッチングレートが異なっており、前記第1絶縁膜の前記エッチングレートが前記第2絶縁膜のエッチングレートより遅いことを特徴とする。より具体的には、0.5%HF溶液を用いた場合の第1絶縁膜のエッチングレートは2nm/min以上4nm未満となり、第2絶縁膜のエッチングレートは4nm/min以上であると好ましい。より好ましくは、第1絶縁膜のエッチングレートが3nm/min程度であり、第2絶縁膜のエッチングレートが5nm/min程度以上であるとよい好ましい。また、前記半導体膜の厚みは40nm以上70nm以下であり、前記第1絶縁膜は、20nm以上、60nm以下であることを特徴とする。
【0015】
また、第2絶縁膜が、前記第1絶縁膜より厚いことを特徴とする。
【0016】
また、本発明の集積回路は、半導体素子を含む集積回路において、前記半導体素子として上記したいずれかの半導体素子を用いたことを特徴とする。
【0017】
また、本発明の電気光学装置は、スイッチング素子と、該スイッチング素子により駆動される画素とを有する電気光学装置において、前記スイッチング素子は、上記したいずれかの半導体素子を含むことを特徴とする。
【0018】
また、本発明の電子機器は、表示部を含む電子機器において、前記表示部として上記の電気光学装置を搭載したことを特徴とする。
【作用】
上記の半導体素子の製造方法によれば、酸化によって得た第1絶縁膜の上に堆積による第2絶縁膜を重ねて形成する。つまり、酸化による特性のよい第1絶縁膜を半導体膜上に形成し、堆積による第2絶縁膜によって必要な絶縁膜厚を確保する。すなわち、酸化による第1絶縁膜を薄く形成したとしても充分な厚みの絶縁膜が得られるので、半導体膜をそれほど厚くしなくとも特性が良好な半導体素子を実現できる。第1絶縁膜の形成方法の具体例としては熱酸化法が、第2絶縁膜の具体例としては化学気相堆積法が、それぞれ考えられる。
【0019】
ここで、酸化によって形成された第1絶縁膜は、0.5%HF溶液でのエッチングレートが3nm/min程度となり、堆積によって製造された第2絶縁膜は0.5%HF溶液でのエッチングレートが5nm/min程度以上となる。
【0020】
半導体膜を結晶化させる手段として、溶融結晶化を採用すれば、多結晶半導体膜の結晶性が向上し、半導体膜中の欠陥が低減されるので、半導体素子の電気特性が向上するという効果を有する。
【0021】
また、半導体膜の溶融結晶化を十分に行うことができるという効果を有する。
【0022】
従来の製造方法では酸化によるゲート絶縁膜のみであったので、信頼性等の問題からゲート絶縁膜を厚くする為には、半導体膜を厚くする必要があり、その結果半導体膜の溶融結晶化が十分にできないという課題があった。例えば、半導体膜が珪素膜の場合、珪素膜の膜厚と珪素膜が良好に結晶化するまたは微結晶化するXeClエキシマレーザーエネルギー密度の関係はおよそ図3の様になる。図3から分かるように、従来の製造方法の様に珪素膜厚が厚いと、珪素膜を良好に溶融結晶化させる為には高いレーザーエネルギー密度が必要となる。装置の制約上、出力できるレーザーエネルギー密度には上限があるので、珪素膜厚が厚すぎると十分な結晶化を行うことができなくなってしまうのである。しかし、上記製造方法によれば、絶縁膜は酸化による第1絶縁膜と堆積による第2絶縁膜から成るので、第1絶縁膜だけでは膜厚が足りない場合には、足りない膜厚を第2絶縁膜で補うことができる。つまり、絶縁膜を酸化による第1絶縁膜のみで形成する必要が無く、半導体膜を薄く形成できる。よって、低いエネルギー密度の光でも半導体膜の溶融結晶化を十分に行うことができるのである。
【0023】
また、従来の製造方法では半導体膜が厚いので、高いエネルギー密度を持った光を半導体膜に照射する必要があった。よって、高エネルギー密度の光を照射することのできる高価な光照射装置が必要となる。また光照射装置に大きな負担をかけることになり、装置メンテナンスを頻繁に行わなければならず、生産性が非常に悪かった。しかし、上記製造方法によれば、半導体膜を薄くすることができるので、半導体膜に照射する光のエネルギー密度を低くすることができる。よって、光照射装置にかかる負担が減り、装置メンテナンス頻度も下がって、生産性が向上する。
【0024】
更に、絶縁膜の信頼性を向上させることができるという効果を有する。半導体膜の溶融結晶化を行うと、半導体膜表面が隆起する。この表面が隆起した半導体膜を酸化して絶縁膜を形成すると、絶縁膜表面も隆起してしまい、絶縁膜の信頼性を大きく悪化させる原因となっていた。しかし、上記製造方法によれば、絶縁膜は酸化による第1絶縁膜と堆積による第2絶縁膜から成るので、酸化による第1絶縁膜表面が隆起していても、その上に堆積による第2絶縁膜を形成することによって絶縁膜表面はある程度平坦化される。このようにして絶縁膜の信頼性を向上させる事ができるのである。
【0025】
また、結晶化後の半導体膜表面の隆起の高さは、半導体膜厚と同程度となる。よって、従来の製造方法では半導体膜厚が厚いので、結晶化後の半導体膜表面隆起も高くなる。しかし、上記製造方法によれば、半導体膜を薄くすることができるので、隆起の高さも低くなる。故に、絶縁膜の信頼性を向上させる事ができる。
【0026】
ここで、絶縁膜が堆積によるもののみである場合でも、半導体膜を厚く形成する必要が無いので半導体膜の結晶化を十分に行う事ができるし、半導体膜表面の隆起による絶縁膜の信頼性悪化を防ぐことも可能である。しかし、堆積によるゲート絶縁膜のみの場合、半導体膜と絶縁膜の界面状態が悪くなり、更に酸化工程時の半導体膜質改善効果も無くなる為、薄膜半導体素子の電気特性は熱酸化工程を含む上記製造方法によって製造された薄膜半導体素子よりも遥かに劣る。
【0027】
以上の様に、上記製造方法によれば、半導体膜の結晶性が良く、薄膜半導体素子の電気特性が良く、絶縁膜の信頼性が高く、且つ生産性の高い薄膜半導体素子を製造できるという効果を有する
溶融結晶化する手段の具体例として、パルスレーザー光を用いることができる。パルスレーザー光を用いることにより、半導体膜を容易に溶融させることができ、高純度で平滑な表面を有する多結晶半導体膜が得られる。対して、連続発振のレーザー光照射では半導体膜は数ミリ秒以上の長時間に渡って溶融状態にある。この為に気相から不純物が膜中へ混入し易くなり、また表面荒れが生じ易くなる。これに対して、一回のレーザー照射毎に基板を適当な距離だけ移動させることができるパルス発振では、活性半導体膜の溶融時間は数百マイクロ秒以下となる。よって、膜中へ不純物が混入し難く、表面も荒れ難いのである。
【0028】
溶融結晶化する手段の他の具体例として、波長が240nm程度以上550nm程度以下の光を半導体膜に照射してもよい。この波長の光は半導体膜、特に珪素半導体膜に効率的に吸収されるので、半導体膜を容易に溶融させることができる。照射する光としては、クリプトン・フッ素(KrF)エキシマレーザー光(波長248nm)、キセノン・塩素(XeCl)エキシマレーザー光(波長308nm)、Nd:YAGレーザー光の第二高調波(波長532nm)等が、高エネルギーで、且つ安定しているので好ましい。
【0029】
半導体膜の1具体例として非晶質珪素半導体膜を用いることができる。非晶質珪素半導体膜には、半導体膜の製造が容易であり、製造コストが低くなるからである。更には、広い波長範囲の光を吸収しやすいので、溶融結晶化しやすいという利点もある。
【0030】
半導体膜の他の具体例として、非晶質珪素半導体膜を固相成長法によって結晶化した多結晶珪素半導体膜を用いても良い。非晶質珪素半導体膜は、固相成長法によって結晶化され、大粒径の多結晶珪素半導体膜となる。よって、溶融結晶化後の多結晶半導体膜は大粒径で欠陥の少ない多結晶珪素半導体膜となり、半導体素子の電気特性は非常に優れたものとなる。
【0031】
半導体膜は40nm以上70nm以下に堆積するとよい。この膜厚に半導体膜を形成することにより、安定して優れた膜質の多結晶半導体膜を形成することができるという効果を有する。溶融結晶化の際、半導体膜の膜厚が厚すぎると半導体膜が溶融し難くなる為、半導体膜の溶融結晶化を十分に行うことができなくなる。半導体膜が珪素膜の場合、珪素膜の膜厚と珪素膜が良好に結晶化するまたは微結晶化するXeClエキシマレーザーエネルギー密度の関係はおよそ図3の様になる。ここで、珪素膜厚が80nmの場合、珪素膜を十分に溶融結晶化させる為には600mJ・cm−2程度の非常に高いレーザーエネルギー密度の光を照射しなければならない。このような高いレーザーエネルギー密度の光を照射するためには光照射装置に大きな負担をかけることになる。或いは、光照射装置によっては、このような高いレーザーエネルギー密度の光を照射することができない為、やむをえずレーザーエネルギー密度を低くしなければならない。この場合には、当然半導体膜の結晶化は十分に行われない。一方、半導体膜の膜厚が薄すぎると半導体膜が完全溶融し易くなり、溶融結晶化後の半導体膜の結晶粒径が非常に小さくなってしまったり、アブレーションを起こし易くなり、半導体膜が損傷してしまったりする。また、熱酸化による膜減りを考慮しなければならないので、ある程度厚い半導体膜が必要である。本発明者の実験によると、半導体膜の膜厚が40nm以上70nm以下の場合、安定して優れた膜質の多結晶半導体膜を形成することができた。図3から珪素膜の膜厚を40nm以上70nm以下とすると、溶融結晶化によって優れた膜質の多結晶珪素半導体膜を得る為には、XeClエキシマレーザーエネルギー密度を250mJ・cm−2程度以上550mJ・cm−2程度以下とすれば良い。この程度のエネルギー密度範囲の光ならば、光照射装置に負担をかけることなく、安定して出力することができる。
【0032】
第1絶縁膜としては、酸化珪素膜を採用するのがよい。第1絶縁膜の製造が容易であり、製造コストが低くなるからである。また、珪素半導膜との界面準位密度が低くなり、薄膜半導体素子の電気特性が向上するという利点もある。
【0033】
また、第1絶縁膜を、20nm以上60nm以下に形成すると安定して優れた膜質の多結晶半導体膜を形成することができる。また、第1絶縁膜の膜厚が充分薄いので、酸化工程による半導体膜の膜減りが少なくなる。よって、元の半導体膜も薄く堆積することができる。例えば、酸化後の半導体膜厚を40nmとすると、第1ゲート絶縁膜を20nmにする為には元の半導体膜厚は約50nmとなり、第1ゲート絶縁膜を60nmにする為には元の半導体膜厚は約70nmとなる。すなわち、元の半導体膜の膜厚を50nm以上70nm以下に堆積することができる。この程度の膜厚に半導体膜を堆積することができれば、半導体膜の溶融結晶化の制御を行い易くなり、その結果安定して優れた膜質の多結晶半導体膜を形成することができるのである。
【0034】
第2絶縁膜の一例としては酸化珪素膜を用いるとよい。第2絶縁膜の製造が容易となり、製造コストが低くなるからである。また、第1絶縁膜との界面準位密度が低くなり、絶縁膜の信頼性が向上するという利点もある。
【0035】
第2絶縁膜の他例として水素化窒化珪素膜を用いてもよい。この水素化窒化珪素膜はプラズマ化学気相堆積法(PECVD法)により形成することができる。この場合には、窒化珪素膜の比誘電率が7.5と大きいので、第2絶縁膜を厚くしても絶縁膜容量が取れ、半導体素子の電気特性が良好になるという効果を有する。また窒化珪素膜中に含まれる水素原子によって、半導体膜及び半導体膜と第1絶縁膜との界面に存在する欠陥が水素化される為、半導体素子の電気特性が良好になるという効果を有する。
【0036】
第2絶縁膜の膜厚は、40nm以上80nm以下であると好ましい。この膜厚であれば、安定して優れた膜質の多結晶半導体膜を形成することができ、絶縁膜の信頼性を高くすることができるという効果を有する。絶縁膜の信頼性を高める為には、絶縁膜の膜厚をある程度厚くする必要がある。絶縁膜厚を100nmとすると、第1ゲート絶縁膜厚は20nm以上60nm以下となる。よって、酸化後の半導体膜厚を40nmとすると、元の半導体膜厚を50nm以上70nm以下に堆積することができる。この程度の膜厚に半導体膜を堆積することができれば、半導体膜の溶融結晶化の制御を行い易くなり、その結果安定して優れた膜質の多結晶半導体膜を形成することができるのである。
【0037】
また、第2絶縁膜は第1絶縁膜より厚形成される。より具体的には、第1絶縁膜厚をT1、第2絶縁膜厚をT2とすると、膜厚比T2/T1が1以上3以下であるとよい。この範囲内では、絶縁膜の信頼性が高く、電気特性の良い半導体素子となる。第1絶縁膜と第2絶縁膜とでは、酸化膜である第1絶縁膜の方が絶縁膜としての膜質は良い。しかし、膜質が良いからといって第1絶縁膜厚T1を厚くすると、これまでに述べてきた第2絶縁膜を形成することによって得られる本発明の効果が希薄となってしまう。よって、第1絶縁膜厚T1と第2絶縁膜厚T2の比T2/T1は1以上、すなわち第1絶縁膜厚T1は第2絶縁膜厚T2以下とする。第1絶縁膜厚T1を薄くすると、絶縁膜全体としての膜質が低くなり、絶縁膜の信頼性も悪くなる。よって膜厚比T2/T1は3以下、すなわちT1はT2の1/3以上とするのが好ましい。
【0038】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【0039】
(実施例1)
図1は、本発明の実施例による薄膜半導体素子の製造方法を示す工程図である。以下、この図を参照しつつ本発明の第1の実施例の薄膜半導体素子の製造方法を(a)、(b)、(c)、(d)、(e)、(f)に説明する。
【0040】
(a)図1(a)の工程
基板上に形成された半導体膜を半導体素子の活性領域(半導体素子活性領域)として用いている薄膜半導体素子の製造方法において、基板として厚さ1.2mmの石英基板111を用い、該石英基板111上に下地保護膜として化学気相堆積法(CVD法)により酸化珪素膜112を膜厚800nm程度堆積する。該下地保護膜としての酸化珪素膜112上に低圧化学気相堆積法(LPCVD法)により後に半導体素子活性領域と化す半導体膜として非晶質珪素膜113を膜厚55nm程度堆積する。原料ガスにはモノシラン(SiH)を用い、堆積温度は550℃程度、圧力は30Pa程度とする。このような条件で堆積することによって、均一性の良い非晶質珪素膜を堆積することができる。
【0041】
(b)図1(b)の工程
後に半導体素子活性領域と化す半導体膜113に光としてパルスレーザー光114を照射することにより溶融結晶化して半導体膜113を欠陥の少ない結晶性の良い多結晶半導体膜とする。パルスレーザー光114としては、キセノン・塩素(XeCl)エキシマレーザー光(波長308nm)を用いる。XeClエキシマレーザー光の照射領域は長さ200mmで幅0.4mmの長方形状で、ほぼ一定の強度分布を示す。XeClエキシマレーザー光の照射エネルギー密度が420mJ・cm−2となると半導体膜としての非晶質珪素膜113は完全溶融してしまい、半導体膜は微結晶化してしまう。多結晶珪素膜の結晶粒径を大きくする為には、半導体膜が微結晶化する照射エネルギー密度よりも僅かに低い照射エネルギー密度でレーザー光を照射すれば良い。よって照射エネルギー密度は400mJ・cm−2または410mJ・cm−2とするのが良い。また、該半導体膜上の任意の一点は20回から30回のパルスレーザー照射を被る。ここではパルスレーザー光をキセノン・塩素(XeCl)エキシマレーザー光(波長308nm)としたが、パルスレーザー光としてクリプトン・フッ素(KrF)エキシマレーザー光(波長248nm)、Nd:YAGレーザー光の第2高調波(波長532nm)等を用いても溶融結晶化を良好に行うことができる。光114を照射して半導体膜113の溶融結晶化を行うと、多結晶珪素膜の結晶粒界部の表面が115の様に隆起する。
【0042】
(c)図1(c)の工程
次にフォト・リソグラフィー法により該半導体膜113をパターニングする。
【0043】
(d)図1(d)の工程
次に半導体膜113の熱酸化を行う。基板を温度800℃の熱処理炉内に挿入した後、熱処理炉内に窒素と僅かの酸素を流して熱処理炉内の雰囲気を窒素中の酸素が10ppmから1%程度である雰囲気とし、熱処理炉の温度を毎分4℃から20℃程度のレートで上昇させ、熱処理炉内の温度を1000℃とする。昇温レートが4℃程度と低ければ温度制御性が良くなるが、昇温に長時間を要する為、生産性が低下する。一方昇温レートが20℃と高ければ温度制御性が悪くなるが、昇温時間は短くなる為、生産性は向上する。上記の温度上昇行程を窒素100%雰囲気で行うと半導体膜に穴が開いてしまうという問題がある。上記の様に窒素中の酸素が10ppm程度の雰囲気にすると、半導体膜上に極薄酸化膜が形成されるので半導体膜に穴が開くことを防ぐ事ができる。ここで酸素濃度を1%程度以上と高くしすぎると酸化膜厚が厚くなってしまう。この酸化膜は低温で形成されるので膜質が悪く、ゲート絶縁膜となった場合に薄膜半導体素子の特性や信頼性の低下の原因となる。よって、上記の温度上昇行程においては酸素濃度を10ppmから1%程度と充分低くしておいて、半導体膜に穴が開くことを防ぎ、且つ膜質の悪いゲート絶縁膜を必要以上に成長させないようにする必要がある。温度が上昇した後、熱処理炉内の雰囲気を窒素中の酸素が2%以上または酸素100%とし、半導体膜としての多結晶珪素膜113を酸化することによって第1ゲート絶縁膜としての酸化珪素膜116を膜厚30nm程度形成する。この時、該半導体膜113の膜厚は40nm程度となる。更に、該第1ゲート絶縁膜としての酸化珪素膜116上に化学気相堆積法(CVD法)によって第2ゲート絶縁膜としての酸化珪素膜117を膜厚50nm程度堆積する。該第2ゲート絶縁膜の形成には低圧化学気相堆積法(LPCVD法)を用い、原料ガスはモノシラン(SiH)と一酸化二窒素(NO)、堆積温度は800℃から850℃程度、圧力は80Pa程度とする。半導体膜113表面の隆起115は第1ゲート絶縁膜116表面にも残る。これは第1ゲート絶縁膜116が半導体膜113を熱酸化して形成したものであるからである。しかし、第2ゲート絶縁膜117はCVD法によって堆積するので、第2ゲート絶縁膜117の表面はある程度平坦化される。第1ゲート絶縁膜厚T1と第2ゲート絶縁膜厚T2との膜厚比T2/T1は約1.67となる。
【0044】
(e)図1(e)の工程
該第2ゲート絶縁膜117上にゲート電極118を形成する。ゲート電極は、原料ガスとしてモノシラン(SiH)とホスフィン(PH)を用い、温度550℃、圧力120Paで低圧化学気相堆積法(LPCVD法)によって堆積したリン(P)を含んだ導電性多結晶珪素半導体膜を用いる。ゲート電極118形成後、該多結晶珪素膜113に不純物イオンの注入を行ってソース領域113a、ドレイン領域113c及びチャネル形成領域113bを作成する。不純物イオンとしては、N型薄膜半導体素子の場合はBイオンまたはBFイオンを注入し、P型薄膜半導体素子の場合はPイオンを注入する。
【0045】
(f)図1(f)の工程
次に層間絶縁膜119を形成し、コンタクト・ホールを開口し、ソース・ドレイン取り出し電極120・121と配線を形成する。こうして多結晶薄膜半導体素子は完成する。
【0046】
以上説明したように、本第1の実施例によれば、半導体膜の結晶性が良く、薄膜半導体素子の電気特性が良く、ゲート絶縁膜の信頼性が高く、且つ生産性の高い薄膜半導体素子を製造することができる。
【0047】
(実施例2)
実施例1の工程(a)において、該非晶質珪素膜113の堆積条件として、堆積圧力を100Pa程度とする。このように堆積圧力を高くすることによって非晶質珪素膜中における結晶核発生を抑制することができる。該非晶質珪素膜113を堆積した後、固相成長法によって該非晶質珪素膜113の結晶化を行う。該非晶質珪素膜113には結晶核が少ないので、固相成長を行う事によって該非晶質珪素膜113が大粒径の多結晶珪素膜となり、薄膜半導体素子の電気特性は優れたものとなる。固相成長は、窒素雰囲気で温度が600℃から640℃となっている熱処理炉内に基板を挿入し、6時間から24時間の熱処理を行う。温度が低ければ多結晶珪素膜の結晶粒径は大きくなるが、処理時間が長くなるため、生産性が悪くなる。一方、温度が高ければ多結晶珪素膜の結晶粒径は温度を低くした場合に比べて小さくなるが、処理時間が短くなるため、生産性は向上する。こうして該半導体膜113は非晶質珪素膜から大粒径の多結晶珪素膜となる。
【0048】
実施例1の工程(b)において、XeClエキシマレーザー光の照射エネルギー密度を420mJ・cm−2または430mJ・cm−2とする。これは、半導体膜113が既に固相成長によって多結晶珪素膜となっており、440mJ・cm−2で半導体膜113が完全溶融するからである。
【0049】
上記以外は実施例1と同様として、多結晶薄膜半導体素子は完成する。
【0050】
以上説明したように、本第2の実施例によれば、半導体膜の結晶性が良く、半導体膜の結晶粒径が大きく、薄膜半導体素子の電気特性が良く、ゲート絶縁膜の信頼性が高く、且つ生産性の高い薄膜半導体素子を製造することができる。
【0051】
(実施例3)
実施例1の工程(a)において、非晶質珪素膜の原料ガスにジシラン(Si)を用い、堆積温度を425℃程度と低温化する。このように堆積温度を低くすることによって非晶質珪素膜中における結晶核発生を抑制することができる。次に、実施例2と同様にして、半導体膜113の固相成長を行い、半導体膜113を大粒径の多結晶珪素膜とする。更に、実施例2と同様にして、半導体膜113にXeClエキシマレーザー光を照射する。
【0052】
上記以外は実施例1と同様として、多結晶薄膜半導体素子は完成する。
【0053】
以上説明したように、本第三の実施例によれば、半導体膜の結晶性が良く、半導体膜の結晶粒径が大きく、薄膜半導体素子の電気特性が良く、ゲート絶縁膜の信頼性が高く、且つ生産性の高い薄膜半導体素子を製造することができる。
【0054】
(実施例4)
実施例1の工程(d)において、第2ゲート絶縁膜としてプラズマ化学気相堆積法(PECVD法)によって水素化窒化珪素膜(SiN:H)117を膜厚50nm程度堆積する。原料ガスはモノシラン(SiH)とアンモニア(NH)とを用いる。第2ゲート絶縁膜堆積時の基板温度は200℃から350℃程度とし、水素化窒化珪素膜117から水素が離脱しないようにする。このように第2ゲート絶縁膜としてプラズマ化学気相堆積法(PECVD法)によって水素化窒化珪素膜を堆積すると、ゲート絶縁膜容量が大きく、半導体膜及び半導体膜と第1ゲート絶縁膜との界面に存在する欠陥が水素化されるので、薄膜半導体素子の電気特性は優れたものになる。
【0055】
上記以外は実施例1と同様として、多結晶薄膜半導体素子は完成する。
【0056】
以上説明したように、本第4の実施例によれば、半導体膜の結晶性が良く、半導体膜及び半導体膜と第1ゲート絶縁膜との界面に存在する欠陥が水素化されており、薄膜半導体素子の電気特性が良く、ゲート絶縁膜の信頼性が高く、ゲート絶縁膜容量が大きく、且つ生産性の高い薄膜半導体素子を製造することができる。
【0057】
(実施例5)
図4は、本発明の第5の実施例による電気光学素子である。本発明の第5の実施例による電気光学素子は、実施例1乃至実施例4記載の薄膜半導体素子が形成された素子基板401と対向基板とが対向配置され、これらの素子基板401と対向基板との間に液晶層が封入されている。素子基板401の内面側には、多数のソース線402及び多数のゲート線403が互いに交差するように格子状に設けられている。各ソース線402と各ゲート線403の交差点近傍には薄膜半導体素子404が形成されており、各薄膜半導体素子404を介してITO等の透明電極から成る画素電極がそれぞれ接続されている。すなわち、マトリクス状に配置された画素毎に1つの薄膜半導体素子404と1つの画素電極とが設けられている。一方、対向基板の内面側全体には、多数の画素がマトリクス状に配列されてなる表示領域の全体にわたってITO等の透明電極から成る1つの共通電極が形成されている。また、画素領域の周辺には画素領域の薄膜半導体素子404を駆動する為の駆動回路405が形成されており、この駆動回路405も多くの薄膜半導体素子を含んで構成されている。
【0058】
この電気光学素子は電気特性の優れた薄膜半導体素子から成るので、美しい表示特性を示す。また、駆動電圧を低電圧化でき、駆動回路を高速で動作させることができる。よって、高精細、低消費電力を実現することができる。
【0059】
(実施例6)
図5は、本発明の第6の実施例による電子機器である。本発明の第6の実施例による電子機器は、実施例5記載の電気光学素子をライトバルブとして用いた液晶プロジェクターである。特定の波長を持つ光を反射、透過する特性を持つダイクロイックプリズム501を囲むようにして、実施例5記載の電気光学素子502が3枚配置されている。各電気光学素子502にはそれぞれ、赤503、緑504、青505の光が入射される。各電気光学素子502を透過する光の量は、各電気光学素子502に入力された画像信号により調整される。その調整された光がダイクロイックプリズム501によって合成される。合成された光は投射レンズ506を通してスクリーン等に投射され、画像として表示される。
【0060】
この電子機器は優れた電気光学素子から成るので、美しい表示特性を示す。また、高精細、低消費電力を実現することができる。
【0061】
【発明の効果】
以上詳細に説明したように、本発明によれば、半導体膜の結晶性が良く、薄膜半導体素子の電気特性が良く、ゲート絶縁膜の信頼性が高く、且つ生産性の高い薄膜半導体素子を製造することができる。本発明の薄膜半導体素子の製造方法によると、高性能な薄膜半導体素子を容易に且つ安定的に製造する事ができる。従って本発明の薄膜半導体素子の製造方法をアクティブ・マトリックス液晶表示装置に適用した場合には、大型で高品質な液晶表示装置を容易に且つ安定的に製造することができる。更に他の電子回路の製造に適用した場合にも高品質な電子回路を容易に且つ安定的に製造することができる。
【図面の簡単な説明】
【図1】本発明の実施例による薄膜半導体素子の製造方法を示す工程図である。
【図2】従来の薄膜半導体素子の製造方法を示す工程図である。
【図3】珪素膜の膜厚と、珪素膜が良好に結晶化するまたは微結晶化するのに必要なXeClエキシマレーザーエネルギー密度との関係を示す図である。
【図4】本発明の第5の実施例による電気光学素子を示す図である。
【図5】本発明の第6の実施例による電子機器を示す図である。
【符号の説明】
111、211…石英基板
112、212…下地保護膜
113、213…半導体膜
113a、213a…ソース領域
113b、213b…チャネル形成領域
113c、213c…ドレイン領域
114、214…光(キセノン・塩素エキシマレーザー光)
115、215…珪素膜表面の隆起
116…第1ゲート絶縁膜
117…第2ゲート絶縁膜
118、217…ゲート電極
119、218…層間絶縁膜
120、219…ソース電極
121、220…ドレイン電極
216…ゲート絶縁膜
401…素子基板
402…ソース線
403…ゲート線
404…薄膜半導体素子
405…駆動回路
501…ダイクロックプリズム
502…電気光学素子
503…赤色光
504…緑色光
505…青色光
506…投射レンズ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor element, such as a transistor element, and a semiconductor element. Further, the present invention relates to an integrated circuit, an electro-optical device, and an electronic apparatus using the semiconductor element.
[0002]
[Prior art]
Light valves used in active liquid crystal display devices, image sensors, and video projectors that use thin-film semiconductor elements on a substrate having an insulating surface such as quartz to drive pixels. Etc. are known.
[0003]
Generally, a thin film semiconductor device used for a light valve is a polycrystalline thin film semiconductor device manufactured using a high temperature process. The high-temperature process is a process that adopts a thermal oxide gate insulating film following the LSI technology. Although there is a difficulty in using an expensive quartz substrate that can withstand a process temperature of 1000 ° C. or higher, reproducibility and stability It is a technology that has features such as mass productivity.
[0004]
Hereinafter, a method for manufacturing a polycrystalline thin film semiconductor device by a general high-temperature process will be briefly described. First, a silicon oxide film is formed as a base protective film on a quartz substrate by a chemical vapor deposition method (CVD method) or the like. Next, an amorphous silicon semiconductor film (a-Si film) is formed on the silicon oxide film by a low pressure chemical vapor deposition method (LPCVD method) or the like. Since the semiconductor film is later thermally oxidized to reduce the film thickness, it is necessary to form the semiconductor film thicker than the final semiconductor film thickness when forming the amorphous silicon semiconductor film. This amorphous silicon semiconductor film is crystallized by a solid phase growth method (SPC method) to become a polycrystalline silicon semiconductor film. The solid phase growth method is a method of crystallizing a semiconductor film in a solid phase without melting the semiconductor film, and annealing is performed at a temperature of about 550 ° C. to 650 ° C. for several hours to several tens of hours. After the semiconductor film is processed into an island shape in a predetermined pattern, a gate insulating film is formed. In the high temperature process, a thermal oxidation method is used, and a silicon oxide film is grown on the surface of the semiconductor film at a temperature of about 1000 ° C. in an oxygen-containing atmosphere. Here, instead of growing the silicon oxide film, the semiconductor film thickness is reduced. In addition, since the surface of the semiconductor film undergoes an oxidation reaction at a high temperature of about 1000 ° C. when the gate insulating film is formed, the crystallinity of the polycrystalline silicon semiconductor film is improved. Subsequently, a gate electrode is formed, and impurity ions are implanted into the semiconductor film to create a source / drain region and a channel formation region. Next, an interlayer insulating film is formed, contact holes are opened, and source / drain extraction electrodes and wirings are formed. A polycrystalline thin film semiconductor device is thus completed.
[0005]
However, the polycrystalline silicon film crystallized by the solid phase growth method contains many defects. This defect captures carriers and causes the electrical characteristics of the thin film semiconductor element to deteriorate. Therefore, as one of the techniques for reducing defects in the polycrystalline silicon film, there is a melt crystallization of the silicon film by excimer laser annealing. The excimer laser annealing method is generally used for manufacturing a polycrystalline thin film semiconductor device by a low-temperature process. A silicon film is irradiated with xenon / chlorine (XeCl) excimer laser light (wavelength 308 nm) or the like. In this method, the film is melted once and then crystallized through a cooling and solidification process. Since the polycrystalline silicon film obtained by the excimer laser annealing method has undergone a melting and solidifying process, it has few defects and good crystallinity. When this excimer laser annealing method is applied to a method for manufacturing a polycrystalline thin film semiconductor device by a high temperature process, the quality of the polycrystalline silicon film is improved and the electrical characteristics of the thin film semiconductor device are also improved.
[0006]
FIG. 2 is a process diagram showing a conventional method of manufacturing a thin film semiconductor device in which excimer laser annealing is applied to a high temperature process. Hereinafter, a conventional method for manufacturing a thin film semiconductor device will be described with reference to this drawing.
[0007]
In a method of manufacturing a thin film semiconductor device using a semiconductor film formed on a substrate as an active region (semiconductor device active region) of a semiconductor device, a quartz substrate 211 having a thickness of 1.2 mm is used as the substrate, and the quartz substrate 211 is used. A silicon oxide film 212 is deposited as a base protective film by a chemical vapor deposition method (CVD method) to a thickness of about 800 nm. An amorphous silicon film 213 is deposited to a thickness of about 85 nm on the silicon oxide film 212 as the base protective film by low pressure chemical vapor deposition (LPCVD). Next, the amorphous silicon film 213 is irradiated with xenon / chlorine (XeCl) excimer laser light 214 to form a polycrystalline silicon film 213. Here, the crystal grain boundary surface 215 of the polycrystalline silicon film 213 is raised. Next, the polycrystalline silicon film 213 is patterned by photolithography. The polycrystalline silicon film 213 is thermally oxidized to form a silicon oxide film 216 as a gate insulating film with a thickness of about 90 nm. At this time, the polycrystalline silicon film 213 is about 40 nm. Next, a gate electrode 217 is formed on the gate insulating film 216, and impurity ions are implanted into the polycrystalline silicon film 213 to form a source region 213a, a drain region 213c, and a channel formation region 213b. Next, an interlayer insulating film 218 is formed, contact holes are opened, and source / drain extraction electrodes 219 and 220 and wirings are formed. A polycrystalline thin film semiconductor device is thus completed.
[0008]
[Problems to be solved by the invention]
The thin film semiconductor device manufactured by such a conventional manufacturing method has a problem that it is difficult to perform melt crystallization of the semiconductor film. In the high temperature process, the gate insulating film is formed by a thermal oxidation method. Since the gate insulating film needs to be thickened to some extent due to problems such as reliability, the semiconductor film thickness is reduced accordingly. Therefore, the amorphous semiconductor film must first be formed thick. When excimer laser annealing is performed on such a thick semiconductor film, the semiconductor film must be irradiated with a laser beam having very high energy in order to melt the thick semiconductor film. If the semiconductor film is too thick, it is not possible to irradiate a laser beam having the optimum energy due to the limitations of the apparatus, and the crystallization of the semiconductor film becomes insufficient. As a result, the electrical characteristics of the thin film semiconductor element are not significantly improved.
[0009]
Moreover, in the thin film semiconductor element manufactured with the conventional manufacturing method, there existed a subject that productivity was bad. In the conventional manufacturing method, it is necessary to irradiate the semiconductor film with light having a high energy density, which places a heavy burden on the apparatus. As a result, equipment maintenance had to be performed frequently, and productivity was very poor.
[0010]
Further, the thin film semiconductor device manufactured by the conventional manufacturing method has a problem that the reliability of the gate insulating film is poor. The surface of the semiconductor film after laser annealing is greatly raised at the crystal grain boundary. In the low-temperature process, after the semiconductor film is crystallized, the gate insulating film is formed by CVD or the like. Therefore, even if the semiconductor film surface is raised, the gate insulating film surface is planarized to some extent. However, since the gate insulating film is formed by a thermal oxidation method in a high-temperature process, if the semiconductor surface is raised, the surface of the gate insulating film is also raised. This bulging causes a significant deterioration in the reliability of the gate insulating film. Further, since the height of this ridge is about the same as the thickness of the semiconductor film, the bulge becomes higher as the semiconductor film thickness is larger. That is, in the conventional method, it is necessary to form a thick semiconductor film before laser annealing, so that the height of the semiconductor film surface protrusion after laser annealing becomes very high.
[0011]
The invention disclosed in this specification provides means for solving the above-described problems. Specifically, in a method for manufacturing a thin film semiconductor element formed on a substrate, a thin film having good crystallinity of a semiconductor film, good electrical characteristics of the thin film semiconductor element, high reliability of a gate insulating film, and high productivity. It is an object of the present invention to provide a method for manufacturing a semiconductor element.
[0012]
[Means for Solving the Problems]
In order to solve the above problems, a method of manufacturing a semiconductor device of the present invention includes a step of oxidizing a surface of a semiconductor film to form a first insulating film, and a step of depositing a second insulating film on the first insulating film. It is characterized by including these.
[0013]
The method further includes the step of polycrystallizing the semiconductor film, wherein the step of forming the first insulating film is performed after the step of polycrystallizing the semiconductor film.
[0014]
The semiconductor element of the present invention includes a semiconductor film, a first insulating film formed on the semiconductor film, and a second insulating film formed on the first insulating film. The etching rate in the same solution is different between the insulating film and the second insulating film, and the etching rate of the first insulating film is slower than the etching rate of the second insulating film. More specifically, the etching rate of the first insulating film when using a 0.5% HF solution is preferably 2 nm / min or more and less than 4 nm, and the etching rate of the second insulating film is preferably 4 nm / min or more. More preferably, the etching rate of the first insulating film is about 3 nm / min, and the etching rate of the second insulating film is preferably about 5 nm / min or more. The semiconductor film may have a thickness of 40 nm to 70 nm, and the first insulating film may have a thickness of 20 nm to 60 nm.
[0015]
The second insulating film is thicker than the first insulating film.
[0016]
The integrated circuit of the present invention is characterized in that any of the semiconductor elements described above is used as the semiconductor element in an integrated circuit including a semiconductor element.
[0017]
The electro-optical device according to the present invention includes a switching element and a pixel driven by the switching element, wherein the switching element includes any one of the semiconductor elements described above.
[0018]
According to another aspect of the present invention, there is provided an electronic apparatus including the display unit, wherein the electro-optical device is mounted as the display unit.
[Action]
According to the above method for manufacturing a semiconductor element, the second insulating film formed by deposition is formed on the first insulating film obtained by oxidation. That is, a first insulating film having good characteristics by oxidation is formed on the semiconductor film, and a necessary insulating film thickness is secured by the second insulating film by deposition. That is, even if the first insulating film is thinly formed by oxidation, a sufficiently thick insulating film can be obtained, so that a semiconductor element having good characteristics can be realized without making the semiconductor film so thick. A specific example of the method for forming the first insulating film is a thermal oxidation method, and a specific example of the second insulating film is a chemical vapor deposition method.
[0019]
Here, the first insulating film formed by oxidation has an etching rate of about 3 nm / min with a 0.5% HF solution, and the second insulating film manufactured by deposition is etched with a 0.5% HF solution. The rate is about 5 nm / min or more.
[0020]
Adopting melt crystallization as a means for crystallizing the semiconductor film improves the crystallinity of the polycrystalline semiconductor film and reduces defects in the semiconductor film, thereby improving the electrical characteristics of the semiconductor element. Have.
[0021]
In addition, there is an effect that the semiconductor film can be sufficiently melt-crystallized.
[0022]
In the conventional manufacturing method, only the gate insulating film is formed by oxidation. Therefore, in order to increase the thickness of the gate insulating film due to problems such as reliability, it is necessary to increase the thickness of the semiconductor film. There was a problem that it was not enough. For example, when the semiconductor film is a silicon film, the relationship between the thickness of the silicon film and the XeCl excimer laser energy density at which the silicon film is crystallized or microcrystallized is as shown in FIG. As can be seen from FIG. 3, when the silicon film is thick as in the conventional manufacturing method, a high laser energy density is required to melt and crystallize the silicon film satisfactorily. Since there is an upper limit to the laser energy density that can be output due to the limitations of the apparatus, if the silicon film is too thick, sufficient crystallization cannot be performed. However, according to the above manufacturing method, since the insulating film is composed of the first insulating film formed by oxidation and the second insulating film formed by deposition, if the first insulating film alone is not sufficient, the insufficient film thickness is increased. It can be supplemented with two insulating films. That is, it is not necessary to form the insulating film only by the first insulating film formed by oxidation, and the semiconductor film can be formed thin. Therefore, the semiconductor film can be sufficiently melted and crystallized even with light having a low energy density.
[0023]
In addition, since the semiconductor film is thick in the conventional manufacturing method, it is necessary to irradiate the semiconductor film with light having a high energy density. Therefore, an expensive light irradiation apparatus that can irradiate light with high energy density is required. In addition, a heavy burden is placed on the light irradiation apparatus, and the apparatus maintenance must be frequently performed, and the productivity is very poor. However, according to the manufacturing method described above, the semiconductor film can be thinned, so that the energy density of light applied to the semiconductor film can be lowered. Therefore, the burden on the light irradiation device is reduced, the frequency of device maintenance is reduced, and the productivity is improved.
[0024]
Furthermore, the reliability of the insulating film can be improved. When melt crystallization of a semiconductor film is performed, the surface of the semiconductor film is raised. When the insulating film is formed by oxidizing the semiconductor film having the raised surface, the surface of the insulating film is also raised, causing a serious deterioration in the reliability of the insulating film. However, according to the above manufacturing method, the insulating film is composed of the first insulating film formed by oxidation and the second insulating film formed by deposition. Therefore, even if the surface of the first insulating film formed by oxidation is raised, the second insulating film is deposited thereon. By forming the insulating film, the surface of the insulating film is planarized to some extent. In this way, the reliability of the insulating film can be improved.
[0025]
Further, the height of the protrusion on the surface of the semiconductor film after crystallization is approximately the same as the thickness of the semiconductor film. Therefore, since the semiconductor film thickness is large in the conventional manufacturing method, the surface bulge of the semiconductor film after crystallization becomes high. However, according to the above manufacturing method, since the semiconductor film can be thinned, the height of the ridge is also reduced. Therefore, the reliability of the insulating film can be improved.
[0026]
Here, even when the insulating film is only deposited, it is not necessary to form the semiconductor film thickly, so that the semiconductor film can be sufficiently crystallized, and the reliability of the insulating film due to the protrusion of the semiconductor film surface It is also possible to prevent deterioration. However, when only the gate insulating film is deposited, the interface state between the semiconductor film and the insulating film is deteriorated, and further, the effect of improving the quality of the semiconductor film during the oxidation process is lost. It is far inferior to a thin film semiconductor device manufactured by the method.
[0027]
As described above, according to the above-described manufacturing method, it is possible to manufacture a thin film semiconductor element having good crystallinity of the semiconductor film, good electrical characteristics of the thin film semiconductor element, high reliability of the insulating film, and high productivity. Have
As a specific example of the means for melt crystallization, pulsed laser light can be used. By using pulsed laser light, the semiconductor film can be easily melted, and a polycrystalline semiconductor film having a high purity and smooth surface can be obtained. On the other hand, in continuous wave laser light irradiation, the semiconductor film is in a molten state for a long time of several milliseconds or more. For this reason, impurities are likely to be mixed into the film from the gas phase, and surface roughness is likely to occur. On the other hand, in pulse oscillation in which the substrate can be moved by an appropriate distance for each laser irradiation, the melting time of the active semiconductor film is several hundred microseconds or less. Therefore, impurities are hardly mixed into the film and the surface is not easily roughened.
[0028]
As another specific example of the means for melt crystallization, the semiconductor film may be irradiated with light having a wavelength of about 240 nm or more and about 550 nm or less. Since light of this wavelength is efficiently absorbed by the semiconductor film, particularly the silicon semiconductor film, the semiconductor film can be easily melted. Examples of the irradiation light include krypton / fluorine (KrF) excimer laser light (wavelength 248 nm), xenon / chlorine (XeCl) excimer laser light (wavelength 308 nm), second harmonic of Nd: YAG laser light (wavelength 532 nm), and the like. It is preferable because it is high energy and stable.
[0029]
As a specific example of the semiconductor film, an amorphous silicon semiconductor film can be used. This is because the amorphous silicon semiconductor film is easy to manufacture and lowers the manufacturing cost. Furthermore, since it is easy to absorb light in a wide wavelength range, there is an advantage that it is easy to melt and crystallize.
[0030]
As another specific example of the semiconductor film, a polycrystalline silicon semiconductor film obtained by crystallizing an amorphous silicon semiconductor film by a solid phase growth method may be used. The amorphous silicon semiconductor film is crystallized by a solid phase growth method and becomes a polycrystalline silicon semiconductor film having a large grain size. Therefore, the polycrystalline semiconductor film after melt crystallization becomes a polycrystalline silicon semiconductor film having a large grain size and few defects, and the electrical characteristics of the semiconductor element are very excellent.
[0031]
The semiconductor film is preferably deposited to 40 nm to 70 nm. By forming the semiconductor film with this thickness, there is an effect that a polycrystalline semiconductor film having excellent film quality can be stably formed. At the time of melt crystallization, if the thickness of the semiconductor film is too large, the semiconductor film becomes difficult to melt, so that the semiconductor film cannot be sufficiently melted and crystallized. When the semiconductor film is a silicon film, the relationship between the thickness of the silicon film and the XeCl excimer laser energy density at which the silicon film is crystallized or microcrystallized is as shown in FIG. Here, when the silicon film thickness is 80 nm, in order to sufficiently melt and crystallize the silicon film, 600 mJ · cm -2 It must be irradiated with light of a very high laser energy density. In order to irradiate light with such a high laser energy density, a heavy burden is placed on the light irradiation device. Or since the light of such a high laser energy density cannot be irradiated depending on the light irradiation apparatus, the laser energy density must be lowered. In this case, of course, the semiconductor film is not sufficiently crystallized. On the other hand, if the thickness of the semiconductor film is too thin, the semiconductor film is likely to be completely melted, the crystal grain size of the semiconductor film after melt crystallization becomes very small, or ablation is likely to occur, and the semiconductor film is damaged. I do. In addition, since it is necessary to consider film reduction due to thermal oxidation, a semiconductor film that is somewhat thick is necessary. According to the experiments by the present inventors, when the film thickness of the semiconductor film is 40 nm or more and 70 nm or less, a polycrystalline semiconductor film having excellent film quality can be stably formed. From FIG. 3, when the film thickness of the silicon film is 40 nm or more and 70 nm or less, in order to obtain a polycrystalline silicon semiconductor film having excellent film quality by melt crystallization, the XeCl excimer laser energy density is 250 mJ · cm. -2 More than about 550mJ · cm -2 What is necessary is just to be below a grade. Light in this energy density range can be output stably without imposing a burden on the light irradiation device.
[0032]
A silicon oxide film is preferably used as the first insulating film. This is because the production of the first insulating film is easy and the production cost is reduced. In addition, there is an advantage that the interface state density with the silicon semiconductor film is lowered and the electrical characteristics of the thin film semiconductor element are improved.
[0033]
In addition, when the first insulating film is formed to have a thickness of 20 nm to 60 nm, a polycrystalline semiconductor film having excellent film quality can be stably formed. In addition, since the thickness of the first insulating film is sufficiently thin, the reduction of the semiconductor film due to the oxidation process is reduced. Therefore, the original semiconductor film can also be deposited thinly. For example, if the semiconductor film thickness after oxidation is 40 nm, the original semiconductor film thickness is about 50 nm in order to make the first gate insulating film 20 nm, and the original semiconductor film is used in order to make the first gate insulating film 60 nm. The film thickness is about 70 nm. That is, the original semiconductor film can be deposited to a thickness of 50 nm to 70 nm. If the semiconductor film can be deposited to such a thickness, it becomes easy to control the melt crystallization of the semiconductor film, and as a result, a polycrystalline semiconductor film having excellent film quality can be stably formed.
[0034]
As an example of the second insulating film, a silicon oxide film may be used. This is because the second insulating film can be easily manufactured and the manufacturing cost is reduced. In addition, there is an advantage that the interface state density with the first insulating film is lowered and the reliability of the insulating film is improved.
[0035]
A silicon hydronitride film may be used as another example of the second insulating film. This silicon hydronitride film can be formed by plasma enhanced chemical vapor deposition (PECVD). In this case, since the relative dielectric constant of the silicon nitride film is as large as 7.5, even if the second insulating film is made thick, the insulating film capacitance can be obtained, and the electrical characteristics of the semiconductor element are improved. In addition, since hydrogen atoms contained in the silicon nitride film hydrogenate defects present at the semiconductor film and the interface between the semiconductor film and the first insulating film, the electrical characteristics of the semiconductor element are improved.
[0036]
The thickness of the second insulating film is preferably 40 nm or more and 80 nm or less. With this thickness, a polycrystalline semiconductor film having excellent film quality can be stably formed, and the reliability of the insulating film can be increased. In order to increase the reliability of the insulating film, it is necessary to increase the thickness of the insulating film to some extent. When the insulating film thickness is 100 nm, the first gate insulating film thickness is 20 nm or more and 60 nm or less. Therefore, when the oxidized semiconductor film thickness is 40 nm, the original semiconductor film thickness can be deposited to 50 nm to 70 nm. If the semiconductor film can be deposited to such a thickness, it becomes easy to control the melt crystallization of the semiconductor film, and as a result, a polycrystalline semiconductor film having excellent film quality can be stably formed.
[0037]
The second insulating film is formed thicker than the first insulating film. More specifically, when the first insulating film thickness is T1 and the second insulating film thickness is T2, the film thickness ratio T2 / T1 is preferably 1 or more and 3 or less. Within this range, the insulating film has high reliability and a semiconductor element with good electrical characteristics. Of the first insulating film and the second insulating film, the first insulating film, which is an oxide film, has better film quality as the insulating film. However, if the first insulating film thickness T1 is increased because the film quality is good, the effect of the present invention obtained by forming the second insulating film described so far becomes dilute. Therefore, the ratio T2 / T1 between the first insulating film thickness T1 and the second insulating film thickness T2 is set to 1 or more, that is, the first insulating film thickness T1 is set to be equal to or less than the second insulating film thickness T2. When the first insulating film thickness T1 is reduced, the film quality of the entire insulating film is lowered, and the reliability of the insulating film is also deteriorated. Therefore, the film thickness ratio T2 / T1 is preferably 3 or less, that is, T1 is preferably 1/3 or more of T2.
[0038]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0039]
Example 1
FIG. 1 is a process diagram illustrating a method of manufacturing a thin film semiconductor device according to an embodiment of the present invention. Hereinafter, a method for manufacturing a thin film semiconductor device according to the first embodiment of the present invention will be described with reference to this figure in (a), (b), (c), (d), (e), and (f). .
[0040]
(A) Process of Fig.1 (a)
In a method of manufacturing a thin film semiconductor device using a semiconductor film formed on a substrate as an active region (semiconductor device active region) of a semiconductor device, a quartz substrate 111 having a thickness of 1.2 mm is used as the substrate, and the quartz substrate 111 is used. A silicon oxide film 112 is deposited as a base protective film by a chemical vapor deposition method (CVD method) to a thickness of about 800 nm. An amorphous silicon film 113 having a thickness of about 55 nm is deposited on the silicon oxide film 112 as the base protective film by a low pressure chemical vapor deposition method (LPCVD method) as a semiconductor film that will later become a semiconductor element active region. The source gas is monosilane (SiH 4 The deposition temperature is about 550 ° C. and the pressure is about 30 Pa. By depositing under such conditions, an amorphous silicon film with good uniformity can be deposited.
[0041]
(B) Process of FIG.1 (b)
By irradiating a pulsed laser beam 114 as light to the semiconductor film 113 which later becomes a semiconductor element active region, the semiconductor film 113 is melted and crystallized to make the semiconductor film 113 a polycrystalline semiconductor film with few defects and good crystallinity. As the pulse laser beam 114, xenon / chlorine (XeCl) excimer laser beam (wavelength 308 nm) is used. The irradiation region of the XeCl excimer laser beam is a rectangle having a length of 200 mm and a width of 0.4 mm, and shows a substantially constant intensity distribution. The irradiation energy density of XeCl excimer laser light is 420 mJ · cm -2 Then, the amorphous silicon film 113 as a semiconductor film is completely melted and the semiconductor film is microcrystallized. In order to increase the crystal grain size of the polycrystalline silicon film, laser light may be irradiated at an irradiation energy density slightly lower than the irradiation energy density at which the semiconductor film is microcrystallized. Therefore, the irradiation energy density is 400 mJ · cm. -2 Or 410 mJ · cm -2 It is good to do. Further, an arbitrary point on the semiconductor film is subjected to pulse laser irradiation 20 to 30 times. Here, although the pulse laser beam is a xenon / chlorine (XeCl) excimer laser beam (wavelength 308 nm), the pulse laser beam is krypton / fluorine (KrF) excimer laser beam (wavelength 248 nm), and the second harmonic of the Nd: YAG laser beam. Even when a wave (wavelength of 532 nm) or the like is used, melt crystallization can be performed well. When the semiconductor film 113 is melted and crystallized by irradiating light 114, the surface of the crystal grain boundary portion of the polycrystalline silicon film rises like 115.
[0042]
(C) Process of FIG.1 (c)
Next, the semiconductor film 113 is patterned by photolithography.
[0043]
(D) Process of FIG.1 (d)
Next, the semiconductor film 113 is thermally oxidized. After the substrate is inserted into a heat treatment furnace having a temperature of 800 ° C., nitrogen and a slight amount of oxygen are allowed to flow in the heat treatment furnace so that the atmosphere in the heat treatment furnace is an atmosphere in which the oxygen in the nitrogen is about 10 ppm to 1%. The temperature is increased at a rate of about 4 ° C. to 20 ° C. per minute, and the temperature in the heat treatment furnace is set to 1000 ° C. If the temperature rising rate is as low as about 4 ° C., the temperature controllability is improved, but it takes a long time to raise the temperature, so the productivity is lowered. On the other hand, if the rate of temperature increase is as high as 20 ° C., the temperature controllability is deteriorated, but the temperature increase time is shortened, so the productivity is improved. When the above temperature increasing process is performed in a 100% nitrogen atmosphere, there is a problem that a hole is formed in the semiconductor film. As described above, when the oxygen in the nitrogen atmosphere is about 10 ppm, an ultrathin oxide film is formed on the semiconductor film, so that it is possible to prevent a hole from being formed in the semiconductor film. Here, if the oxygen concentration is too high, such as about 1% or more, the oxide film thickness becomes thick. Since this oxide film is formed at a low temperature, the film quality is poor, and when it becomes a gate insulating film, it causes deterioration in characteristics and reliability of the thin film semiconductor element. Therefore, in the above temperature rising process, the oxygen concentration is kept sufficiently low, such as 10 ppm to 1%, so that holes are not formed in the semiconductor film and a gate insulating film with poor film quality is not grown more than necessary. There is a need to. After the temperature rises, the atmosphere in the heat treatment furnace is set to 2% oxygen or 100% oxygen in the nitrogen, and the polysilicon film 113 as the semiconductor film is oxidized to oxidize the silicon oxide film as the first gate insulating film. 116 is formed to a thickness of about 30 nm. At this time, the thickness of the semiconductor film 113 is about 40 nm. Further, a silicon oxide film 117 as a second gate insulating film is deposited on the silicon oxide film 116 as the first gate insulating film by a chemical vapor deposition method (CVD method) to a thickness of about 50 nm. Low pressure chemical vapor deposition (LPCVD) is used to form the second gate insulating film, and the source gas is monosilane (SiH 4 ) And dinitrogen monoxide (N 2 O), the deposition temperature is about 800 ° C. to 850 ° C., and the pressure is about 80 Pa. The bump 115 on the surface of the semiconductor film 113 also remains on the surface of the first gate insulating film 116. This is because the first gate insulating film 116 is formed by thermally oxidizing the semiconductor film 113. However, since the second gate insulating film 117 is deposited by the CVD method, the surface of the second gate insulating film 117 is planarized to some extent. The film thickness ratio T2 / T1 between the first gate insulating film thickness T1 and the second gate insulating film thickness T2 is about 1.67.
[0044]
(E) Process of FIG. 1 (e)
A gate electrode 118 is formed on the second gate insulating film 117. The gate electrode is monosilane (SiH) as a source gas. 4 ) And phosphine (PH 3 ), A conductive polycrystalline silicon semiconductor film containing phosphorus (P) deposited by a low pressure chemical vapor deposition method (LPCVD method) at a temperature of 550 ° C. and a pressure of 120 Pa is used. After forming the gate electrode 118, impurity ions are implanted into the polycrystalline silicon film 113 to form a source region 113a, a drain region 113c, and a channel formation region 113b. Impurity ions include B ions or BF in the case of an N-type thin film semiconductor element. 2 Ions are implanted, and in the case of a P-type thin film semiconductor element, P ions are implanted.
[0045]
(F) Process of FIG. 1 (f)
Next, an interlayer insulating film 119 is formed, contact holes are opened, and source / drain extraction electrodes 120 and 121 and wirings are formed. A polycrystalline thin film semiconductor device is thus completed.
[0046]
As described above, according to the first embodiment, the semiconductor film has good crystallinity, the electric characteristics of the thin film semiconductor element are good, the reliability of the gate insulating film is high, and the productivity is high. Can be manufactured.
[0047]
(Example 2)
In the step (a) of the first embodiment, the deposition pressure of the amorphous silicon film 113 is set to about 100 Pa. By increasing the deposition pressure in this manner, generation of crystal nuclei in the amorphous silicon film can be suppressed. After the amorphous silicon film 113 is deposited, the amorphous silicon film 113 is crystallized by a solid phase growth method. Since the amorphous silicon film 113 has few crystal nuclei, by performing solid phase growth, the amorphous silicon film 113 becomes a polycrystalline silicon film having a large grain size, and the electrical characteristics of the thin film semiconductor element become excellent. . In the solid phase growth, a substrate is inserted into a heat treatment furnace having a temperature of 600 ° C. to 640 ° C. in a nitrogen atmosphere, and heat treatment is performed for 6 hours to 24 hours. If the temperature is low, the crystal grain size of the polycrystalline silicon film becomes large, but the processing time becomes long, so the productivity becomes poor. On the other hand, when the temperature is high, the crystal grain size of the polycrystalline silicon film is smaller than that when the temperature is lowered, but the processing time is shortened, so that the productivity is improved. Thus, the semiconductor film 113 is changed from an amorphous silicon film to a polycrystalline silicon film having a large grain size.
[0048]
In the step (b) of Example 1, the irradiation energy density of the XeCl excimer laser light is 420 mJ · cm. -2 Or 430mJ · cm -2 And This is because the semiconductor film 113 has already become a polycrystalline silicon film by solid phase growth, and 440 mJ · cm -2 This is because the semiconductor film 113 is completely melted.
[0049]
Except for the above, the polycrystalline thin film semiconductor device is completed in the same manner as in Example 1.
[0050]
As described above, according to the second embodiment, the crystallinity of the semiconductor film is good, the crystal grain size of the semiconductor film is large, the electrical characteristics of the thin film semiconductor element are good, and the reliability of the gate insulating film is high. In addition, a thin film semiconductor element with high productivity can be manufactured.
[0051]
(Example 3)
In the step (a) of Example 1, disilane (Si 2 H 6 ) And the deposition temperature is lowered to about 425 ° C. Thus, by lowering the deposition temperature, the generation of crystal nuclei in the amorphous silicon film can be suppressed. Next, in the same manner as in Example 2, solid phase growth of the semiconductor film 113 is performed to make the semiconductor film 113 a polycrystalline silicon film having a large grain size. Further, XeCl excimer laser light is irradiated to the semiconductor film 113 in the same manner as in the second embodiment.
[0052]
Except for the above, the polycrystalline thin film semiconductor device is completed in the same manner as in Example 1.
[0053]
As described above, according to the third embodiment, the crystallinity of the semiconductor film is good, the crystal grain size of the semiconductor film is large, the electrical characteristics of the thin film semiconductor element are good, and the reliability of the gate insulating film is high. In addition, a thin film semiconductor element with high productivity can be manufactured.
[0054]
(Example 4)
In the step (d) of Example 1, a silicon hydronitride film (SiN) is formed as a second gate insulating film by a plasma chemical vapor deposition method (PECVD method). X : H) 117 is deposited to a thickness of about 50 nm. The source gas is monosilane (SiH 4 ) And ammonia (NH 3 ). The substrate temperature during deposition of the second gate insulating film is set to about 200 ° C. to 350 ° C. so that hydrogen does not desorb from the silicon hydronitride film 117. When the silicon hydronitride film is deposited as the second gate insulating film by plasma enhanced chemical vapor deposition (PECVD), the gate insulating film capacity is large, and the semiconductor film and the interface between the semiconductor film and the first gate insulating film Since the defects present in the metal are hydrogenated, the electrical characteristics of the thin film semiconductor device are excellent.
[0055]
Except for the above, the polycrystalline thin film semiconductor device is completed in the same manner as in Example 1.
[0056]
As described above, according to the fourth embodiment, the crystallinity of the semiconductor film is good, the defects existing at the interface between the semiconductor film and the semiconductor film and the first gate insulating film are hydrogenated, and the thin film A thin film semiconductor element having good electrical characteristics, high reliability of the gate insulating film, large capacity of the gate insulating film, and high productivity can be manufactured.
[0057]
(Example 5)
FIG. 4 shows an electro-optic element according to the fifth embodiment of the present invention. An electro-optical element according to a fifth embodiment of the present invention includes an element substrate 401 on which the thin film semiconductor element described in the first to fourth embodiments is formed and a counter substrate. The element substrate 401 and the counter substrate are opposed to each other. A liquid crystal layer is sealed between the two. On the inner surface side of the element substrate 401, a large number of source lines 402 and a large number of gate lines 403 are provided in a lattice shape so as to intersect each other. A thin film semiconductor element 404 is formed in the vicinity of the intersection of each source line 402 and each gate line 403, and a pixel electrode made of a transparent electrode such as ITO is connected through each thin film semiconductor element 404. That is, one thin film semiconductor element 404 and one pixel electrode are provided for each pixel arranged in a matrix. On the other hand, on the entire inner surface side of the counter substrate, one common electrode made of a transparent electrode such as ITO is formed over the entire display region in which a large number of pixels are arranged in a matrix. In addition, a drive circuit 405 for driving the thin film semiconductor element 404 in the pixel region is formed around the pixel region, and the drive circuit 405 is also configured to include many thin film semiconductor elements.
[0058]
Since this electro-optic element is made of a thin film semiconductor element having excellent electrical characteristics, it exhibits beautiful display characteristics. In addition, the drive voltage can be lowered and the drive circuit can be operated at high speed. Therefore, high definition and low power consumption can be realized.
[0059]
(Example 6)
FIG. 5 shows an electronic apparatus according to a sixth embodiment of the present invention. An electronic apparatus according to a sixth embodiment of the present invention is a liquid crystal projector using the electro-optic element described in the fifth embodiment as a light valve. Three electro-optic elements 502 described in the fifth embodiment are arranged so as to surround a dichroic prism 501 having a characteristic of reflecting and transmitting light having a specific wavelength. Light of red 503, green 504, and blue 505 is incident on each electro-optic element 502, respectively. The amount of light transmitted through each electro-optic element 502 is adjusted by an image signal input to each electro-optic element 502. The adjusted light is combined by the dichroic prism 501. The synthesized light is projected onto a screen or the like through the projection lens 506 and displayed as an image.
[0060]
Since this electronic device is composed of an excellent electro-optic element, it exhibits beautiful display characteristics. In addition, high definition and low power consumption can be realized.
[0061]
【The invention's effect】
As described in detail above, according to the present invention, a thin film semiconductor device having good crystallinity of a semiconductor film, good electrical characteristics of a thin film semiconductor device, high reliability of a gate insulating film, and high productivity is manufactured. can do. According to the method for manufacturing a thin film semiconductor device of the present invention, a high performance thin film semiconductor device can be manufactured easily and stably. Therefore, when the method for manufacturing a thin film semiconductor element of the present invention is applied to an active matrix liquid crystal display device, a large-sized and high-quality liquid crystal display device can be manufactured easily and stably. Further, even when applied to the manufacture of other electronic circuits, a high-quality electronic circuit can be manufactured easily and stably.
[Brief description of the drawings]
FIG. 1 is a process diagram illustrating a method of manufacturing a thin film semiconductor device according to an embodiment of the present invention.
FIG. 2 is a process diagram showing a conventional method of manufacturing a thin film semiconductor device.
FIG. 3 is a diagram showing the relationship between the film thickness of a silicon film and the XeCl excimer laser energy density necessary for satisfactory crystallization or microcrystallization of the silicon film.
FIG. 4 is a diagram showing an electro-optical element according to a fifth embodiment of the invention.
FIG. 5 is a diagram showing an electronic apparatus according to a sixth embodiment of the present invention.
[Explanation of symbols]
111, 211 ... quartz substrate
112, 212 ... base protective film
113, 213 ... Semiconductor film
113a, 213a ... source region
113b, 213b ... channel formation region
113c, 213c ... drain region
114, 214 ... Light (xenon / chlorine excimer laser light)
115, 215 ... bumps on the surface of the silicon film
116: first gate insulating film
117 ... Second gate insulating film
118, 217 ... gate electrode
119, 218 ... Interlayer insulating film
120, 219 ... Source electrode
121, 220 ... Drain electrode
216 ... Gate insulating film
401 ... element substrate
402 ... Source line
403 ... Gate line
404 ... Thin film semiconductor element
405 ... Driving circuit
501 ... Dichroic prism
502 ... Electro-optical element
503 ... Red light
504 ... Green light
505 ... Blue light
506 ... Projection lens

Claims (4)

半導体素子の製造方法において、
石英基板上に非晶質半導体膜を形成する工程と、
前記非晶質半導体膜を固相成長により多結晶化する工程と、
前記多結晶化した半導体膜を光照射によって溶融結晶化る工程と、
前記溶融結晶化た半導体膜の表面を800℃より高い温度の酸素雰囲気で酸化て第1絶縁膜を形成する工程と、
前記第1絶縁膜上に第2絶縁膜を低圧化学気相堆積法によって堆積る工程と、を含み、
前記第1絶縁膜を形成する工程では、前記石英基板を、窒素中の酸素が10ppm〜1%、温度800℃の熱処理炉内に入れ、前記熱処理炉内の温度を上昇して1000℃とした後、前記熱処理炉内の雰囲気を窒素中の酸素が2%以上または酸素100%とすることを特徴とする半導体素子の製造方法。
In a method for manufacturing a semiconductor element,
Forming an amorphous semiconductor film on a quartz substrate;
Polycrystallizing the amorphous semiconductor film by solid phase growth;
A step you melt crystallization by light irradiation the polycrystallized semiconductor film,
Forming a first insulating film is oxidized with oxygen atmosphere at a temperature higher than 800 ° C. The surface of the semiconductor film mentioned above melt crystallization,
Anda step you deposited by the second insulating film low-pressure chemical vapor deposition on the first insulating film,
In the step of forming the first insulating film, the quartz substrate is placed in a heat treatment furnace in which oxygen in nitrogen is 10 ppm to 1% and temperature is 800 ° C., and the temperature in the heat treatment furnace is increased to 1000 ° C. Then, the atmosphere in the heat treatment furnace is such that oxygen in nitrogen is 2% or more or oxygen is 100% .
請求項1に記載の半導体素子の製造方法において、
前記上昇を毎分4℃から20℃のレートで行うことを特徴とする半導体素子の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, wherein the increase is performed at a rate of 4 to 20 ° C. per minute.
請求項1または2記載の半導体素子の製造方法において、
前記非晶質半導体膜の膜厚は40nm以上70nm以下であり、
前記第絶縁膜の膜厚は、20nm以上、60nm以下であり
前記第絶縁膜の膜厚は、40nm以上、80nm以下であることを特徴とする半導体素子の製造方法。
In the manufacturing method of the semiconductor element of Claim 1 or 2,
The amorphous semiconductor film has a thickness of 40 nm to 70 nm,
Thickness of the first insulating film, 20 nm or more and 60nm or less,
The method of manufacturing a semiconductor element, wherein the second insulating film has a thickness of 40 nm or more and 80 nm or less.
請求項1乃至請求項3のいずれかに記載の半導体素子の製造方法において、
前記第2絶縁膜の膜厚を、前記第1絶縁膜の膜厚の1倍以上、3倍以下とすることを特徴とする半導体素子の製造方法。
In the manufacturing method of the semiconductor element in any one of Claims 1 thru / or 3,
A method of manufacturing a semiconductor element, wherein the thickness of the second insulating film is set to be 1 to 3 times the thickness of the first insulating film.
JP2002182156A 2002-06-21 2002-06-21 Manufacturing method of semiconductor device Expired - Fee Related JP4348902B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002182156A JP4348902B2 (en) 2002-06-21 2002-06-21 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002182156A JP4348902B2 (en) 2002-06-21 2002-06-21 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2004031459A JP2004031459A (en) 2004-01-29
JP4348902B2 true JP4348902B2 (en) 2009-10-21

Family

ID=31178789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002182156A Expired - Fee Related JP4348902B2 (en) 2002-06-21 2002-06-21 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4348902B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646595A (en) * 2011-11-11 2012-08-22 京东方科技集团股份有限公司 Thin film transistor, manufacturing method and display device thereof

Also Published As

Publication number Publication date
JP2004031459A (en) 2004-01-29

Similar Documents

Publication Publication Date Title
US5661311A (en) Semiconductor device and process for fabricating the same
JP3306258B2 (en) Method for manufacturing semiconductor device
JP5508535B2 (en) Semiconductor thin film forming method, semiconductor device, semiconductor device manufacturing method, substrate, and thin film substrate
JPH11204435A (en) Semiconductor device and manufacturing method thereof
JP4436469B2 (en) Semiconductor device
CN110660867B (en) Thin film transistor, display device and method for manufacturing thin film transistor
JP2000174289A (en) Semiconductor device and manufacturing method thereof
JPH10106951A (en) Semiconductor thin film, semiconductor device, and method of manufacturing semiconductor thin film
JPWO2009081775A1 (en) Thin film transistor manufacturing method and thin film transistor
JP2000133594A (en) Manufacture of semiconductor device
JP2000208422A (en) Laminated film forming method and thin film manufacturing apparatus
JP4348902B2 (en) Manufacturing method of semiconductor device
JP2734359B2 (en) Thin film transistor and method of manufacturing the same
JP4348904B2 (en) Manufacturing method of semiconductor device
JP2004063478A (en) Thin film transistor and method of manufacturing the same
JPH04340725A (en) Manufacturing method of thin film transistor
JP2809152B2 (en) Method for manufacturing thin film transistor
JP4421632B2 (en) Method for manufacturing semiconductor device
JP3392325B2 (en) Liquid crystal display
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
JP4200530B2 (en) Thin film transistor manufacturing method
JP2000133590A (en) Semiconductor device and manufacture thereof
JP2011187609A (en) Method of manufacturing semiconductor device, electro-optical apparatus, and electronic apparatus
JP3684909B2 (en) Thin film transistor manufacturing method
US20120217502A1 (en) Display device and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees