JP4350779B2

JP4350779B2 - 磁気差動入力回路、磁気及び電気差動入力回路

Info

Publication number: JP4350779B2
Application number: JP2007506258A
Authority: JP
Inventors: ジョンソン，リチャード，エイ
Original assignee: シリコンラボラトリーズインコーポレーテッド
Priority date: 2004-03-31
Filing date: 2005-03-23
Publication date: 2009-10-21
Anticipated expiration: 2025-03-23
Also published as: KR100806417B1; WO2005099202A3; US20090197559A1; CN1939103A; WO2005099202A2; US7536161B2; US8086211B2; JP2007531472A; KR20070008618A; US20050225419A1; EP1731005A2; CN1939103B

Description

本願発明は、一般に集積回路素子の設計に関連し、より詳細には受信素子の入力において干渉信号のキャンセルを行う入力回路に関する。

通信製品及びサービスの需要、そして特に携帯通信機器に対する要求の著しい成長により、消費者は、次第に低コスト、小型化、低電力ＲＦ（無線周波数）送信機を要求するようになった。更に、最先端の無線アプリケーションの発展により、消費者は、接続性拡大による利便性及び拡張サービスの利益の両方を期待するようになった。複数の主要な規格に従うＲＦ通信機は、不要でなければ、これらの目的を満足させるために有益である。この点に関し、ＣＭＯＳ（相補型金属酸化膜半導体）及びＢｉＣＭＯＳ（バイポーラＣＭＯＳ）ＶＬＳＩ（超大規模集積回路）技術は、非常に高度な混合信号統合の実現、及び単一チップのＲＦ集積回路（ＩＣ）素子における増大する機能の提供に特に適する。

しかしながら、統合ＲＦ回路ブロック及び同様に近隣の集積回路素子をパッケージする集積度が増大したため、多くの動作上の課題に直面するようになった。その中で顕著な問題は、回路と素子の間を伝達し得る電磁波妨害雑音（ＥＭＩ）による影響を受けやすいことである。例えば、高集積度の集積回路素子に関し、及び特にＲＦ集積回路に関し、素子内又は回路基板の１つのループの電流循環は、別の回路又は素子の入力において干渉電圧を生じ得る。干渉の可能性は、循環する電流が、ＥＭＩの周波数で信号を受信しなければならない回路へ伝達するＲＦ電流である場合に悪化する。

通常、干渉電圧は、以下に示す方法の１つ以上により低減され得た。つまり、送信又は受信ループの何れかの領域を最小化する、送信及び受信ループの間の距離を離す、又は送信又は受信ループの何れか又は両方を遮蔽することである。集積回路が受信ループの一部である場合、ループの更なる最小化又は遮蔽の提供のどちらも、生じた干渉を低減する機構として実行不可能であり得る。つまり、集積回路の入力ループは、実質的に固定次元を有するリードフレーム、及びリードフレームを集積回路のダイに接続するボンドワイヤを基本的に有する。入力ループのこの部分の次元と全体の領域は、厳密に制御され固定されるが、ゼロまで低減され得ない。更に、標準的なＩＣパッケージは、入力ループのこの部分に最小限の効果的な遮蔽さえ設けない。

従って、素子近傍で生じ得る干渉信号に対する受信（ＩＣ）素子の耐性を向上する技術が望まれる。

本願発明は、素子近傍で生じ得る干渉信号に対する受信（ＩＣ）素子の耐性を向上する。

本願発明の磁気差動入力回路は、例えば、統合された通信機のような受信回路において、近傍の他の回路からの放射による干渉の脆弱性を有意に低減する。入力回路は、信号源と受信回路の入力の間に２つのループを確立する。ループは、受信回路への入力を通り反対に動作し、生じた干渉信号のキャンセルをもたらす。

ある実施例では、磁気差動入力回路は、シングルエンドの信号源をシングルエンドの受信回路と結合する。入力回路は、前記シングルエンドの信号源の出力と結合する第１の端子、信号リターンと結合する第２の端子、及び前記シングルエンドの信号源と結合する第３の端子を有する。第１のループは、前記第１の端子及び前記第２の端子を有する。第２のループは、前記第２の端子及び前記第３の端子を有する。

別の実施例では、磁気差動入力回路は、差動信号源を差動受信回路と結合する。入力回路は、差動信号源の第１の出力と結合する第１の端子、差動信号源の第２の出力と結合する第２の端子、差動信号源の前記第１の出力と結合する第３の端子、入力節点、リターン節点、前記第１の端子及び前記入力節点に結合された第１の導体、並びに前記第１の端子及び前記入力節点と結合された第２の導体、を有する。端子、回路節点及び導体は、受信回路において生じた干渉電圧のキャンセルをもたらす第１のループ及び第２のループを形成するよう配置される。

更に別の実施例によると、入力回路は、磁気及び電気差動装置である。入力回路は、信号源からの第１の極性の信号と結合する第１の入力節点、信号源からの第２の極性の信号と結合する第２の入力節点、前記第１の入力節点と結合する第１の端子、前記第２の入力節点と結合する第２の端子、前記第１の入力節点と結合する第３の端子、及び前記第２の入力節点と結合する第４の端子、を有する。前記第１の端子及び前記第４の端子は、第１のループに含まれる。前記第２の端子及び前記第３の端子は、干渉信号に関し前記第１のループと反対である第２のループに含まれる。

別の実施例では、統合された受信機は、増幅器及び前記増幅器を信号源と結合する磁気差動入力回路を有する。入力回路は、第１のループ及び第２のループを有し、前記第１のループは、前記第２のループと反対に増幅器の入力を通る。

本願発明の磁気差動入力、及びその多くの特徴、利点及び機能は、以下の図面及び説明を参照し、当業者により理解される。複数の図に用いられた同一の参照符号は（もしあれば）、同一又は同様の要素を示す。

当業者は、簡単化及び明瞭化のため、図中に示される構成要素が（説明にそう記載されていなくても）縮尺通りに描かれる必要はないことを理解する。例えば、図中のいくつかの構成要素の大きさは、他の構成要素に比較して強調され、本願発明の実施例の理解を促進し得る。

本願発明の完全な理解のため、本願明細書及び請求の範囲は、図面を参照する。

ある実施例では、磁気差動入力回路は、信号源を受信回路の入力と結合する。受信回路は、例えば、統合された受信機の低雑音増幅器（ＬＮＡ）であって良い。磁気差動入力回路は２つの回路ループを有し、各回路ループは受信回路への入力を通る。ループは、磁気差動装置であり、少なくとも干渉源又は回路がループ内で反対の電圧を生じたことを検知する。結果として、受信回路の入力において、干渉はキャンセルされ、又は少なくとも実質的に減衰される。別の実施例では、入力回路は、磁気及び電気差動装置の両方であるよう構成されて良い。図１では、統合された受信機は、端子１２及び１３（実際には、ＩＣパッケージのピンであって良い）及び終端インピーダンスにより示される。

図１は、シングルエンドの信号源１１を例えば統合された受信機の形式で受信回路と結合する、標準的な形式の回路を示す。ある用途では、信号源１１は、ＲＦ信号を傍受し及びＲＦ信号を統合された受信機のシングルエンドの入力と結合するアンテナであって良い。信号源１１は、統合された受信機の第１（正）の端子１２及び第２（負）の端子１３の間に結合されて良い。信号源１１は、信号源インピーダンスＲ_Ｓにより特徴付けられる。終端インピーダンスＲ_Ｔは、受信回路の端子１２及び１３の間に存在する。ＲＦ用途では、特に、Ｒ_Ｔにより表されるインピーダンスは、Ｒ_Ｓと一致するよう設計されて良い。（良く知られているように、信号源が純粋に抵抗でないインピーダンスを表す場合、音響設計の慣習では、受信回路は信号源インピーダンスと共役である終端インピーダンスを表す。）以上に説明されたように、端子１２及び１３の近傍の干渉信号は、所望の入力信号を妨害する形式で、端子１２及び１３に渡り干渉信号（例えば、電圧）を生じる能力を有し得る。干渉信号は、結果として、受信回路による所望の入力信号の処理において、スプリアスレスポンス又は他の異常を生じ得る。ある実施例では、干渉信号の悪影響は、図２に示された磁気差動入力回路を用い、実質的に低減され得る。

図２を参照する。シングルエンドの信号源２１は、一端で信号用接地（ＧＮＤ）と、及び他端で信号源インピーダンスＲ_Ｓを通じて入力端子２２１及び２２２と結合される。詳細な説明のため、ＧＮＤは、物理的接地接続、仮想接地、又は所望の信号周波数における低インピーダンスの共通モードを表して（及び有して）良い。終端インピーダンスＲ_Ｔは、入力節点２３１及び端子２２２の間に結合される。ある実施例では、Ｒ_Ｔは、節点２３１と結合された受信回路の入力インピーダンスであって良い。また、Ｒ_Ｔは、固定抵抗器、又は固定抵抗値と信号源２１の信号源インピーダンスＲ_Ｓと整合するよう設けられた受信回路の入力抵抗値の組み合わせであって良い。

更に、図２によると、磁気差動入力２０は、導体２４１を通じて節点２３２と結合された第３の端子２２３を有する。導体２４１は、第１のセグメント２４１ａ及び第２のセグメント２４１ｂを有する。ある実施例では、端子２２１は第１の正の端子と見なされ、端子２２３は第２の正の端子と見なされ得る。従って、端子２２２は、負の端子と見なされ得る（これらの指定は、明らかに任意である）。更に、入力回路２０は、端子２２１を入力節点２３１と結合する導体２４２を有し、及び節点２３１を端子２２３と結合する導体２４３を有する。導体２４４は、セグメント２４４ａ及び２４４ｂを有し、信号源２１のＧＮＤ側を端子２２２と結合する。

図２から明らかなように、磁気差動入力段は、２つの回路ループＬ１及びＬ２を形成するよう構成される。図２によると、回路ループＬ１は、端子２２１、導体２４２、節点２３１、Ｒ_Ｔ、端子２２２、導体２４４のセグメント２４４ｂ、及び導体２４１の第１のセグメント２４１ａを有する。同様に、回路ループＬ２は、端子２２２、Ｒ_Ｔ、節点２３１、導体２４３、端子２２３、及び導体２４１の第２のセグメント２４１ｂを有する。

ある実施例では、入力回路２０は、以上に説明されたように、例えば統合されたＲＦ通信機のような集積回路素子の一部を構成して良い。この例では、更に、端子２２１、２２２及び２２３は、統合されたＲＦ通信機を封入するパッケージ２５のピンであって良い。これに関し、導体２４１、２４２、２４３及び２４４の一部又は全部は、ＩＣ素子内に存在して良い。当業者に知られる方法では、ＩＣ素子に含まれる導体又は導体のセグメントは、１つ以上の金属面により形成され得る。パッケージ２５の外部の導体又は導体のセグメントは、プリント基板（ＰＣＢ）にプリントされた導電性配線により形成され得る。いくつかの例では、バイアス又は利用されるめっきスルーホールは、導体経路の交点であり、如何なる電気的相互接続も必要としない。しかしながら、特に記載されなくても、本願発明は、以上に示唆された導体が加工される方法により、又は導体がパッケージ２５の中又は外に延在する範囲により制限されない。

磁気差動入力回路２０の主要な態様は、ループＬ１及びＬ２の相互配置から引き出される。特に、ループＬ１及びＬ２は、干渉ループＬ３が存在する場合、Ｌ３によりＬ１に生じた干渉信号（例えば、電圧）が、Ｌ３によりＬ２に生じた干渉信号と等しく相対する信号であるよう、構成及び配置される。つまり、ループＬ１及びＬ２は、統合された受信機の入力（ＲＴの両端に効果的に現れる）を反対方向に通る。留意すべき点は、（Ｎ）端子２２２に関し、ループＬ１の（Ｐ）端子２２１が、ループＬ２の（Ｐ）端子２２３に対し正反対の方向に配置されることである。以上に説明された構成で、望ましくは結果として、Ｌ１に生じた干渉信号は、Ｌ２に生じた干渉信号をキャンセルしようとする。このキャンセルが完全に近づく度合いは、Ｌ１が物理的にＬ２に一致する範囲に応じる。例えば、キャンセルの効果は、Ｌ１及びＬ２の形状が一致する範囲、及びループＬ３と干渉する２つのループの近傍が一致する範囲に従い大きくなる。従って、ある実施例では、Ｌ１により囲まれた領域は、Ｌ２により囲まれた領域と実質的に等しい。更に、実施可能な場合、Ｌ１及びＬ２は、干渉するループＬ３から等距離の位置にそれぞれ並列に配置される。端子２２１、２２２及び２２３がＩＣ素子パッケージのピンを構成する実施例では、それらのピンが図２に示された方法で相互に隣接する場合、ピンは同一線上にあり、ピン２２１及び２２３がピン２２２から等距離に正反対の方向に配置される。

図２は、磁気差動入力回路がシングルエンドの受信回路と結合する実施例を示す。図３は、差動信号源が受信ＩＣ素子の差動入力と結合される回路の簡易図を示す。図３では、差動信号源３１は、二重の信号源３１ａ及び３１ｂにより示される。信号源３１ａ及び３１ｂは、受信ＩＣ素子へ同じ大きさの反対極性の信号をそれぞれ供給する。つまり、信号源３１ａにより供給される信号は、信号源３１ｂにより供給される信号に対し位相が１８０度ずれている。信号源３１ａは、一端で信号用接地（ＧＮＤ）と、及び他端で信号源インピーダンスＲ_Ｓ／２を通じて入力端子３２と結合される。同様に、信号源３１ｂは、一端でＧＮＤと、及び他端で信号源インピーダンスＲ_Ｓ／２を通じて入力端子３３と結合される。入力端子３２は、正（Ｐ）の入力端子と見なされ得る。及び入力端子３３は、負（Ｎ）の入力端子と見なされ得る。受信ＩＣ素子への差動入力は、終端抵抗Ｒ_Ｔ１及びＲ_Ｔ２として示される。ここでＲ_Ｔ１＝Ｒ_Ｔ２＝（Ｒ_Ｓ／２）である。Ｒ_Ｔ１は、（Ｐ）端子３２からＧＮＤへ結合される。及びＲ_Ｔ２は（Ｎ）端子３３からＧＮＤへ結合される。磁気差動入力は、図４に開示された方法で、図３の構成からもたらされ得る。

図４を参照する。図４は、差動信号源４１を受信集積回路素子（示されない）と結合するよう設計された磁気差動入力回路４０を示す。図４では、差動信号源４１は、等しい大きさの反対極性の信号を受信集積回路素子へ供給する二重の信号源４１ａ及び４１ｂにより示される。つまり、信号源４１ａにより供給される信号は、供給される信号に対し位相が１８０度ずれている。信号源４１ａは、一端でＧＮＤと、及び他端で信号源インピーダンスＲ_Ｓａ／２を通じて入力端子４０１と結合される。実用上、（Ｒ_Ｓａ／２）は、共通節点４０６から端子４０１へ延在する導体４１２を通じて端子４０１と結合される。同様に、信号源４１ｂは、一端で信号用接地と、及び他端で図４においてＲ_Ｓｂ／２として示される信号源インピーダンスを通じて入力端子４０２と結合される。実用上、Ｒ_Ｓｂ／２は、導体４１３を通じ端子４０２と結合される。

当業者に良く知られるように、受信集積回路素子への差動入力は、入力節点４０４と端子４０２の間に現れる。一方、入力節点４０４は、導体４０９を通じて端子４０１と結合され、及び導体４１０を通じて端子４０３と結合される。信号源４１の終端インピーダンスは、図４において抵抗（Ｒ_Ｔ／２）として示される第１の終端インピーダンス４０７、及び図４において抵抗（Ｒ_Ｔ／２）として示される第２の終端インピーダンス４０８により供給される。終端インピーダンス４０７は、入力節点４０４とリターン節点４０５の間に結合される。終端インピーダンス４０８は、リターン節点４０５と端子４０２の間に結合される。導体４１１は、第１のセグメント４１１ａ及び第２のセグメント４１１ｂを有し、端子４０３を節点４０６と結合する。

図４から明らかに認識できるように、磁気差動入力段４０は、２つの反対方向の回路ループＬ１及びＬ２を形成するよう構成される。図４では、回路ループＬ１は、導体４１２、端子４０１、導体４０９、入力節点４０４、終端インピーダンス４０７、リターン節点４０５、終端インピーダンス４０８、端子４０２、導体４１３、及び導体セグメント４１１ａを有する。同様に、回路ループＬ２は、導体４１３、端子４０２、終端インピーダンス４０８、リターン節点４０５、終端インピーダンス４０７、入力節点４０４、導体４１０、端子４０３、及び導体セグメント４１１ｂを有する。

磁気差動入力４０の主要な態様は、ループＬ１及びＬ２の相互配置から引き出される。特に、ループＬ１及びＬ２は、干渉ループＬ３が存在する場合、Ｌ３によりＬ１に生じた干渉信号（例えば、電圧）が、Ｌ３によりＬ２に生じた干渉信号と等しく反対の信号であるよう、構成される。つまり、（Ｎ）端子４０２に関し、ループＬ１の端子４０１は、ループＬ２の端子４０３と正反対の方向に配置される。以上に説明された構成で、望ましくは結果として、Ｌ１に生じた干渉信号は、Ｌ２に生じた干渉信号をキャンセルしようとする。このキャンセルが完全に近づく度合いは、Ｌ１が物理的にＬ２に一致する範囲に応じる。例えば、キャンセルの効果は、Ｌ１及びＬ２の形状が一致する範囲、及びループＬ３に干渉する２つのループの近傍が一致する範囲に従い大きくなる。

有益なことに、ＥＭＩ効果の低減で図４の構成の効果を低下することなく、図４の入力回路４０は磁気差動装置であるが、電気差動装置でないにも関わらず、信号源４１ａが信号源インピーダンスＲ_Ｓａ／２を通じて入力端子４０１及び入力端子４０３と結合されたことを少なくとも検知する。更に明らかなことに、信号源４１ａは、Ｒ_Ｓａ／２を通じて節点４０６と結合される。節点４０６は、導体４１２を通じて端子４０１と結合され、また導体４１１を通じて端子４０３と結合される。信号源４１ｂは、信号源インピ―ダンスＲ_Ｓｂ／２を通じて、導体４１３を通じて端子４０２と結合される。

結果として、信号源４１ａに示される負荷キャパシタンスは、信号源４１ｂに示される負荷キャパシタンスの約２倍である。つまり、信号源４１ａは、集積回路素子の２つのピンと結合され、信号源４１ｂは、単一のピン又は集積回路素子と結合される。留意すべき点は、第２の（ダミーの）ピンが、信号源４１ｂと結合され、信号源４１ａ及び４１ｂの両方に実質的に等しい負荷キャパシタンスが示され得ることである。しかしながら、この例では、端子４０１及び４０３は、ＩＣパッケージのそれぞれ隣接する端子と結合され続け得る。端子４０２及び仮想のダミー端子は、このような隣接端子との結合がないので、回路４０は、電気差動装置と見なされない。図５は、（電気的に）対称結合の入力回路構成を示す。つまり、入力回路は、磁気及び電気差動装置の両方である。

図５を参照する。図５は、差動信号源５１を受信集積回路素子５５と結合するよう設計された磁気及び電気差動入力回路５０を示す。説明のため、集積回路５５は、内部回路（示されない）及び複数のピン又は端子を有する素子パッケージ５５に含まれると考えられて良い。図５では、差動信号源５１は、等しい大きさの反対極性（つまり、相対位相シフト＝１８０度）の信号を受信集積回路素子へ供給する二重の信号源５１１及び５１２により示される。信号源５１１は、一端で信号用接地（ＧＮＤ）と、及び他端で信号源インピーダンス５１３（Ｒ_Ｓ／２）を通じて第１の入力節点５４２と結合される。同様に、信号源５１２は、一端で信号用接地（ＧＮＤ）と、及び他端で信号源インピーダンス５１４（Ｒ_Ｓ／２）を通じて第２の入力節点５４３と結合される。入力節点５４２は、第１の極性（例えば、正極性）の信号源５１１と結合されると見なされ得る。入力節点５４３は、第２の極性（例えば、負極性）の信号源５１２と結合されると見なされ得る。勿論、実際の実装では、信号源５１１及び５１２は、信号源５１の差動（反対極性）出力を示す。

第１の（正の）入力節点５４２は、導体５３１を通じて端子５２１と結合され、また導体５３４を通じて端子５２４と結合される。第２の（負の）入力節点５４３は、導体５３２を通じて端子５２２と結合され、また導体５３３を通じて端子５２３と結合される。第１の終端インピーダンス５５１は、端子５２１及び端子５２２の間に結合される。終端インピーダンス５５１は、端子５２１及びＧＮＤの間に結合された抵抗５５１ａを有し、またＧＮＤ及び端子５２２の間に結合された抵抗５５１ｂを有する。第２の終端インピーダンス５５２は、端子５２３及び端子５２４の間に結合される。終端インピーダンス５５２は、端子５２３及びＧＮＤの間に結合された抵抗５５２ａを有し、またＧＮＤ及び端子５２４の間に結合された抵抗５５２ｂを有する。導体５３８は、端子５２１を端子５２４と結合する。

図５から分かるように、以上に説明された構成は、第１の回路ループＬ１を作る。第１の回路ループＬ１は、正の入力節点５４２、導体５３１、端子５２１、終端インピーダンス５５１、端子５２２、及び導体５３２を有する。第２の回路ループＬ２は、負の入力節点５４３、導体５３３、端子５２３、終端インピーダンス５２２、端子５２４、及び導体５３４を有する。図２及び図４の回路構成と同様に、図５に示された構成は、外部回路ループＬ３（示されない）からの共通のＥＭＩ源に関し、Ｌ１がＬ２と逆向き（つまり、反対方向）であるよう構成される。従って、図５の構成は、受信集積回路素子の入力において生じた干渉信号のキャンセルをもたらす。

以上に説明された場合では、入力回路５０は、受信集積回路素子に磁気差動入力を効果的に提示する。しかしながら、入力回路５０は磁気差動装置であるが、電気差動装置でないことが示され得る。

ここで磁気差動入力と電気差動入力の間の差異を検討する。（例えば、受信素子への）入力が、正の入力Ｐ及び負の入力Ｎを有するとすると、有効入力は（Ｐ−Ｎ）である。入力が磁気差動であるとは、干渉磁界が正及び負の両方の入力に等しく影響し、従って、（Ｐ）から（Ｎ）を差し引くことが干渉磁界の影響をキャンセルすることを意味する。干渉磁界は、例えば、チップ、ボンドワイヤ、パッケージ又は基板の配線、等の電流から生じる。

入力が電気差動入力であるとは、干渉電界が正及び負の両方の入力に等しく影響し、従って、（Ｐ）から（Ｎ）を差し引くことが干渉電界の影響をキャンセルすることを意味する。干渉電界は、例えば、チップ、ボンドワイヤ、パッケージ又は基板の配線、等の容量性結合から生じる。

重要な点は、磁気及び電気的影響が、独立であることである。電気差動入力は電気干渉だけを最小限に抑える。磁気差動入力は磁気干渉だけを最小限に抑える。磁気及び電気差動入力は、両方の種類の干渉の影響を最小限に抑える傾向がある。

再び図５を参照すると、入力回路５０はもはや電気差動装置でないことが示され得る。何故なら、少なくとも、正の端子５２１及び５２４との容量性結合の大きさは、負の端子５２２及び５２３との容量性結合の大きさと異なるからである。端子５２３を含むことは、信号源５１１に容量性負荷の影響を及ぼす。信号源５１１への容量性負荷は、信号源５１２への容量性負荷と実質的に等しい。つまり、端子５２１及び５２４により節点５４２へ提示される容量性負荷の合計は、端子５２２及び５２３により接点５４３へ提示される容量性負荷の合計と実質的に等しい。しかしながら、端子５２１及び５２４は、同一線上の端子（５２１、５２２、５２３及び５２４）の終点に配置されているので、端子５２１及び５２４は、素子パッケージの隣接端子（示されない）と結合される。内側の端子５２２及び５２３は、この形状の結合に従わない。

ある実施例では、入力回路５０は、端子５２１、５２２、５２３及び５２４の対応する端子と近接して配置された追加の導電性素子の介在を通じ、電気差動装置になるよう配置されて良い。それら導電性素子は、ある実施例では、端子５２５、５２６及び５２７を有し、また関連した導体５３５、５３６及び５３７を有し、外部回路及び／又は信号により端子５２１、５２２、５２３及び５２４との結合を調整する結合機構を形成する。

図５に示されるように、結合機構は、端子５２２及び５２３の中間に配置された端子５２６を有する。留意すべき点は、端子５２２及び５２３は、信号源５１２と結合された端子であることである。端子５２６はＧＮＤと結合される。導電性配線５３６は、端子５２６から横方向に延在し、望ましくは経路が等距離のループＬ１及びＬ２を形成する。結合機構はまた、端子５２１の上方に隣接して配置された端子５２５を有する。導電性配線５３５は、端子５２５からループＬ１の上側の境界に沿って横方向に延在する。端子５２５はＧＮＤと結合される。同様に、結合機構は、端子５２４の下方に隣接して配置された端子５２７を有する。端子５２７はＧＮＤと結合される。導電性配線５３７は、端子５２７からループＬ２の下側の境界に沿って横方向に延在する。ある実施例では、導電性配線５３５、５３６及び５３７は充分な長さであり、対応する端子５２５、５２６及び５２７の距離が、導体５３８が端子５２１及び５２４から水平方向に延在する距離と少なくとも同程度の距離に延在する。

ここで、回路５０が電気差動装置であるとともに磁気差動装置である、入力回路５０の物理構成の主要な態様を詳細に示すことは、有益である。ここで繰り返し重要なことは、ある実施例では、端子５２５、５２１、５２２、５２６、５２３、５２４及び５２７が、集積回路素子（示されない）のパッケージの接点、又はピンを示し得ることである。（ある実施例では、集積回路素子は、例えば、ＲＦ通信機を実施して良い。）従って、隣接端子の相互の距離寸法は、実質的に等しい。つまり、これら端子の対はそれぞれ互いに隣接し、及び素子パッケージに配置されたピンは均一であると考えられるので、端子５２１及び５２２の間の距離は、端子５２２及び５２６の間の距離と等しい。

しかしながら、素子パッケージの均一なピン配置が得られない場合（又は、本願明細書の記載に関係のない理由により禁止される場合）、なお、以下の物理的関係が維持されることが望ましい。端子対５２１及び５２２の間の物理距離は、端子対５２３及び５２４の間の物理距離と等しいべきである。この要件は、Ｌ１及びＬ２に等しい領域を確立するという要求に由来する。更に、電気差動動作を達成するため、端子５２６は、端子５２２及び５２３の間で等距離であるべきである。及び端子５２５の端子５２１からの物理距離は、端子５２７の端子５２４からの物理距離と等しいべきである。

従って、本願明細書は、シングルエンド又は差動信号源の何れかから、集積回路素子への磁気差動入力をもたらす回路構成を開示した。磁気差動入力の結果として、受信装置の入力を通る反対方向のループを確立し、ＥＭＩの悪影響への感受性を実質的に低減する。更に別の実施例では、磁気差動入力は、磁気差動装置と同様に電気差動装置を実現する。

本願発明は、限られた数の実施例と共に説明されたが、当業者は、これらからの種々の変更及び変形を理解するだろう。添付の請求の範囲は、本発明の真の精神と範囲に含まれる全てのこのような変形及び変更を包含する。

通常のシングルエンドの入力ループの回路図である。シングルエンドの信号源をシングルエンドの受信回路と結合する磁気差動入力回路の回路図である。差動信号源を差動受信回路と結合する通常の方法を表す簡略化した回路図である。差動信号源を差動受信回路と結合する磁気差動入力回路の実施例の回路図である。差動信号源から差動受信回路への磁気及び電気結合をもたらす入力回路の回路図である。

Claims

磁気差動入力回路であって、シングルエンドの信号源をシングルエンドの受信回路と結合し、前記入力回路は、
前記シングルエンドの信号源の出力と結合する第１の端子、
信号リターンと結合する第２の端子、
前記シングルエンドの信号源の前記出力と結合する第３の端子、
前記第１の端子及び前記第２の端子を有する第１のループ、及び
前記第２の端子及び前記第３の端子を有する第２のループ、
を有する、磁気差動入力回路。
前記第１のループ及び前記第２のループは、実質的に等しい領域を囲み、及び干渉源により前記第１のループに生じる第１の干渉信号が、前記干渉源により前記第２のループに生じる第２の干渉信号によりキャンセルされるよう構成される、請求項１記載の磁気差動入力回路。
前記受信回路と結合する入力節点、
共通節点、
前記第１の端子を前記入力節点と結合する第１の導体、
前記第３の端子を前記入力節点と結合する第２の導体、及び
前記第３の端子を前記第１の端子と結合する第３の導体、
を更に有する、請求項２記載の磁気差動入力回路。
前記第１、第２及び第３の端子は、実質的に同一線上に並列に配置され、及び前記第２の端子は、前記第１の端子及び前記第３の端子の中間に実質的に等距離に配置される、請求項１記載の磁気差動入力回路。
前記第１のループ及び前記第２のループは、実質的に等しい領域を囲み、及び干渉源により前記第１のループに生じる第１の干渉信号が、前記干渉源により前記第２のループに生じる第２の干渉信号によりキャンセルされるよう構成される、請求項４記載の磁気差動入力回路。
入力節点及び前記第２の端子の間に結合された終端インピーダンスを更に有する、請求項５記載の磁気差動入力回路。
磁気差動入力回路であって、差動信号源を差動受信回路と結合し、前記入力回路は、
前記差動信号源の第１の出力と結合する第１の端子、
前記差動信号源の第２の出力と結合する第２の端子、
前記差動信号源の前記第１の出力と結合する第３の端子、
入力節点、
リターン節点、
前記第１の端子及び前記入力節点と結合する第１の導体、及び
前記第１の端子及び前記入力節点と結合する第２の導体、
を有し、
前記端子、回路節点及び導体は、前記受信回路において生じた干渉電圧のキャンセルをもたらす、第１のループ及び第２のループを形成するよう構成される、磁気差動入力回路。
前記第１のループは、前記第２のループにより囲まれた第２の領域と実質的に等しい第１の領域を囲む、請求項７記載の磁気差動入力回路。
前記第１のループは、前記第１の端子、前記第１の導体、前記入力節点、前記リターン節点、前記第２の端子、及び第３の導体の第１のセグメントを有する、請求項８記載の磁気差動入力回路。
前記第２のループは、前記第２の端子、前記リターン節点、前記入力節点、前記第２の導体、前記第３の端子、及び第３の導体の第２のセグメントを有する、請求項９記載の磁気差動入力回路。
前記入力節点及び前記リターン節点の間に結合された第１の終端抵抗、及び
前記リターン節点及び前記第２の端子の間に結合された第２の終端抵抗、を更に有する、請求項７記載の磁気差動入力回路。
前記第１のループは、前記第１の終端抵抗及び前記第２の終端抵抗を有し、及び
前記第２のループは、前記第１の終端抵抗及び前記第２の終端抵抗を有する、請求項１１記載の磁気差動入力回路。
磁気及び電気差動入力回路であって、差動信号源と結合し、前記入力回路は、
前記信号源からの第１の極性の信号と結合する第１の入力節点、
前記信号源からの第２の極性の信号と結合する第２の入力節点、
前記第１の入力節点と結合する第１の端子、
前記第２の入力節点と結合する第２の端子、
前記第１の入力節点と結合する第３の端子、及び
前記第２の入力節点と結合する第４の端子、を有し、
前記第１の端子及び前記第４の端子は、第１のループに含まれ、及び前記第２の端子及び前記第３の端子は、前記第１のループと反対方向の第２のループに含まれる、磁気及び電気差動入力回路。
前記第１、第２、第３及び第４の端子に近接し、前記第１、第２、第３及び第４の端子との結合を調整する結合手段を更に有する、請求項１３記載の入力回路。
前記結合手段は、第５の端子及び前記第２の端子及び前記第４の端子の間に配置された導体を有する、請求項１４記載の入力回路。
前記第１の端子及び前記第４の端子の間に結合された第１の終端インピーダンス、及び
前記第２の端子及び前記第３の端子の間に結合された第２の終端インピーダンス、を更に有する、請求項１３記載の入力回路。
前記第１の端子及び前記第３の端子の間に結合された導体を更に有する、請求項１６記載の入力回路。
前記第１の終端インピーダンスは、
前記第１の端子及び接地電位の間に結合された第１の抵抗、及び
前記接地電位及び前記第４の端子の間に結合された第２の抵抗、
を更に有する、請求項１６記載の入力回路。
前記第２の終端インピーダンスは、
前記第２の端子及び前記接地電位の間に結合された第３の抵抗、及び
前記接地電位及び前記第３の端子の間に結合された第４の抵抗、
を有する、請求項１８記載の入力回路。
前記入力回路は、増幅器を有する統合された受信機の部分である、請求項１３記載の入力回路。