JP4352473B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4352473B2 JP4352473B2 JP18093098A JP18093098A JP4352473B2 JP 4352473 B2 JP4352473 B2 JP 4352473B2 JP 18093098 A JP18093098 A JP 18093098A JP 18093098 A JP18093098 A JP 18093098A JP 4352473 B2 JP4352473 B2 JP 4352473B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sapphire substrate
- gan
- crystal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
- H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
- H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2921—Materials being crystalline insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2924—Structures
- H10P14/2925—Surface structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3216—Nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3416—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0207—Substrates having a special shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0213—Sapphire, quartz or diamond based substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関し、特に、ＧａＮなどの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザや発光ダイオードあるいは電子走行素子に適用して好適なものである。
【０００２】
【従来の技術】
緑色あるいは青色から紫外線領域におよぶ発光材料として、Ａｌ、Ｇａ、ＩｎなどのＩＩＩ族元素とＮを含むＶ族元素とからなる、ＧａＮに代表される窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザや発光ダイオードが開発されている。このうち、発光ダイオードについてはすでに実用化されている。一方、半導体レーザにおいては、室温連続発振が実現されてはいるものの、長寿命化のためには窒化物系ＩＩＩ−Ｖ族化合物半導体のさらなる結晶性の改善が必要とされている。そのために、ＥＬＯＧ−ＧａＮ（Epitaxially laterally overgrown ＧａＮ）などのＧａＮの結晶性を向上させる技術も応用されて効果を発揮している。しかし、その基本となる、結晶基板上に成長させた窒化物系ＩＩＩ−Ｖ族化合物半導体層自体の結晶性のさらなる向上も望まれている。
【０００３】
一般的には基板結晶としてはサファイアまたはＳｉＣが用いられ、十分に平坦化および鏡面化加工された結晶基板表面の清浄化が成長装置の中で行われた後、その上に窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長が行われる。この場合、目的とする半導体装置を製造するには、原子レベルで平坦な表面または界面構造を有する各種積層構造を形成することが必要であるため、基板表面も平坦さが維持または平坦化されるような表面清浄化方法および成長方法が用いられている。
【０００４】
結晶基板面を微傾斜させてその上の成長様式をステップフロー（Step Flow)モードにすることによって窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶性を向上させる方法も提案されている（特開平７−２０１７４５号公報）。
【０００５】
ＧａＡｓ基板やＩｎＰ基板を用いた場合においては、導波路中の導波光を反射する目的で、（００１）基板表面に（１１１）Ｂ面からなる回折格子を形成した基板上にバッファ層を成長させてから、窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることが行われている（特開平８−２６４９０１号公報）。
【０００６】
また、サファイア基板とその上の窒化物系ＩＩＩ−Ｖ族化合物半導体層との間に、ＡｌＮバッファ層をはさんだり（特開平２−２２９４７６号公報）、ＧａＮまたはＡｌＧａＮバッファ層をはさんだり（特開平４−２９７０２３号公報、特開平７−３１２３５０号公報）することによって結晶性の向上を図る手法や、サファイア基板表面を窒化することによって結晶性を向上させる手法（特開平５−４１５４１号公報）などが知られている。また、格子定数の異なる複数のバッファ層を連続して積層し、基板とバッファ層、バッファ層とその上のエピタキシャル層との格子定数差を小さくすることによって格子不整による欠陥を低く抑える方法が知られている（特開平９−６３９６２号公報）。
【０００７】
【発明が解決しようとする課題】
一般に、サファイア基板やＳｉＣ基板上に成長させた窒化物系ＩＩＩ−Ｖ族化合物半導体結晶には、結晶方位の「ふらつき」があるとされている。つまり、この窒化物系ＩＩＩ−Ｖ族化合物半導体結晶は「モザイク結晶」である。この結晶方位のふらつきは、大きく分けて、基板表面に垂直な軸の周りに回転するような方向にふらつく「ツイスト（Twist)」モザイク成分と、軸方位が垂直方向からずれる方向にふらつく「チルト（Tilt）」モザイク成分とに分けることができる。これらのふらつきの大きさは通常、０．０１〜０．５°程度あるとされている。この結晶方位のふらつきの原因は、使用する基板とその上に成長させる窒化物系ＩＩＩ−Ｖ族化合物半導体層との結晶構造が異なること、および、それらの格子定数が互いに大きく異なるためであると考えられている。また、安定なサファイア結晶と窒化物系ＩＩＩ−Ｖ族化合物半導体結晶との原子間結合がそれらの結晶内部に比べて相対的に弱いために、成長時にサファイア結晶からの結晶方位の引き継ぎが正確に行われにくいことも要因と考えられる。
【０００８】
以上のようなモザイク結晶性のために、窒化物系ＩＩＩ−Ｖ族化合物半導体層を用いた半導体発光素子においては、発光効率の低下など、素子特性の向上が妨げられたり、寿命が短いなど、素子としての信頼性に問題が生じている。
【０００９】
したがって、この発明の目的は、サファイア基板上に成長させる窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶性の向上を図ることができる半導体装置およびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明者は、従来技術が有する上述の課題を解決すべく、鋭意検討を行った。以下にその概要について説明する。
【００１１】
本発明者は、サファイア基板上に成長させる窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶性の向上を図るためには、サファイア基板の表面がどのような状態にあるのが最適であるかについて検討した。このサファイア基板の表面については、これまでは、より平坦であることが望ましいと考えられ、平坦化に努力が払われていたと言える。例えば、特開平８−８３８０２号公報には、常圧雰囲気で９００℃以上の温度に加熱してサファイア基板を熱処理する際に、面方位に対応して加熱時間および加熱温度を選択することによりサファイア基板表面の原子ステップ高さおよびテラス幅を制御することで、超平坦で、実質的に同一結晶方位を持つテラス面のみからなり、しかも直線状の規則的なステップサイトを持つ基板表面を得る技術が提案されている。
【００１２】
しかしながら、本発明者の検討によれば、サファイア基板上に成長させる窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶性の向上を図るためには、上記の平坦化とは全く逆に、サファイア基板の表面に積極的に凹部を形成しておく方がよい。これは次のような理由による。
【００１３】
平坦なサファイア基板表面での結晶成長（気相成長および固相成長を含む）過程では、成長する窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の結晶方位は、基板表面に平行なただ一つの界面をはさむ窒化物系ＩＩＩ−Ｖ族化合物半導体原子とサファイア結晶原子との相互作用のみで決定されるため、この界面での相互作用力が大きくないと、すでに述べた結晶方位のふらつきが大きくなる。特に、面内方向の結晶方位のふらつき（ツイスト成分）の制御が弱くなる。これに対して、凹みを有する界面においては、基板に平行ではない斜め方向の結晶面を介して横方向の束縛力で結晶方位が限定されることによって、結晶方位を制限することが可能である。このため、サファイア基板とその上に成長する窒化物系ＩＩＩ−Ｖ族化合物半導体結晶との結晶方位関係をより正確に一致させることが可能となる。
【００１４】
ここで、均一な結晶方位のステップ状の微傾斜基板を用いる方法においては、結晶方位の束縛は１方向なのに対して、サファイア基板表面に凹部を設けた場合には、このサファイア基板上の窒化物系ＩＩＩ−Ｖ族化合物半導体の成長は複数の結晶方向および結晶面によって制限されるため、サファイア基板とその上に成長する窒化物系ＩＩＩ−Ｖ族化合物半導体層との結晶方位関係の一致に関してより大きな効果を得ることができる。
【００１５】
この発明は、本発明者による以上のような検討に基づいて案出されたものである。
すなわち、上記目的を達成するために、この発明の第１の発明は、
サファイア基板上に成長させた窒化物系ＩＩＩ−Ｖ族化合物半導体層を用いた半導体装置において、
サファイア基板と窒化物系ＩＩＩ−Ｖ族化合物半導体層との界面におけるサファイア基板に凹部が設けられている
ことを特徴とするものである。
【００１６】
この発明の第２の発明は、
サファイア基板上に成長させた窒化物系ＩＩＩ−Ｖ族化合物半導体層を用いた半導体装置の製造方法において、
サファイア基板の一主面に凹部を形成した後、サファイア基板の一主面上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるようにした
ことを特徴とするものである。
【００１７】
この発明において、サファイア基板の凹部は、種々の断面形状および平面形状とすることができ、点状であっても、線状であっても、点状のものと線状のものとを組み合わせたものであってもよい。また、これらの凹部は、種々の方法によって形成することができ、例えば、サファイア基板の表面をサーマルクリーニングする際の条件の制御や、リソグラフィー技術およびエッチング技術の利用や、サーマルエッチングなどにより形成してもよい。
【００１８】
この発明において、サファイア基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる際に、複数の結晶方向および結晶面によって成長を制限し、サファイア基板とその上に成長させる窒化物系ＩＩＩ−Ｖ族化合物半導体層との結晶方位関係のより正確な一致を図る観点から、好適には、サファイア基板の凹部の内面の少なくとも一部がサファイア基板の一主面に対して１０度以上の角度をなすようにする。また、凹部の大きさについては、同様な観点から、好適には、深さを２５ｎｍ以上、幅を３０ｎｍ以上とする。あるいは、後述のようにサファイア基板からのＡｌの拡散を容易にする観点からは、凹部の深さを１０ｎｍ以上、幅を３０ｎｍ以上とする。また、これらの凹部の幅は、好適には５μｍ以下、典型的には２μｍ以下である。
【００１９】
この発明において、典型的には、サファイア基板の一主面がサファイア結晶の（０００１）面（いわゆるｃ面）または（０００１）面から微小角度傾斜した面からなる。ここで、微小角度とは、１０度以内の角度を意味する。サファイア基板の一主面がこれらの面である場合、凹部の内面には種々の結晶面が現れ得る。具体的には、例えば、サファイア結晶の｛１１−２６｝面、｛１１−２９｝面などが現れる。実際に形成された凹部の内面の結晶面の角度の測定によると、凹部によって角度が異なるが、これらの二つの結晶面またはその間の角度になっている。
【００２０】
この発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体層が形成された状態のサファイア基板の凹部の内部は、結晶方位のそろった窒化物系ＩＩＩ−Ｖ族化合物半導体結晶で埋め込まれている。ただし、必ずしも複数の凹部の全てが窒化物系ＩＩＩ−Ｖ族化合物半導体結晶で埋め込まれている必要はない。この凹部に埋め込まれた、結晶方位のそろった窒化物系ＩＩＩ−Ｖ族化合物半導体は、例えば、一主面に凹部が形成されたサファイア基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層を低温で成長させた後、より高温で熱処理することにより形成することができる。この方法は、サファイア基板上にまず低温で窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層を成長させてから、基板温度を昇温させてこのバッファ層上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるプロセスを用いる場合に適合するものであるが、バッファ層の成長からその上の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長を基板温度を低温から高温に連続的に昇温させながら行うことによって、成長中断による異常界面形成のない積層構造を実現することができる。さらに、別の方法として、バッファ層を成長させずに、サファイア基板上に、基板温度を低温から高温に昇温させながら、窒化物系ＩＩＩ−Ｖ族化合物半導体層を直接成長させ、サファイア基板の凹部に窒化物系ＩＩＩ−Ｖ族化合物半導体結晶を埋め込んでもよい。具体的には、例えば、基板温度５００〜５２０℃から窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長を開始して１０００〜１１００℃まで基板温度を昇温させながら成長を続ける。そして、基板温度が１０００〜１１００℃まで上昇したら、基板温度をその温度に保持して成長を続ける。ただし、窒化物系ＩＩＩ−Ｖ族化合物半導体層中にＧａＩｎＮ層などのＩｎを含む層が含まれる場合、その層の成長は７００〜８００℃の基板温度で行う。
【００２１】
ここで、サファイア基板の凹部の中に結晶方位のそろった窒化物系ＩＩＩ−Ｖ族化合物半導体結晶が形成されていることは、透過電子顕微鏡を用いたモアレ縞形成の有無によって判断することができる。例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の（０００２）反射とサファイア結晶の（０００６）反射とを少なくとも励起した透過電子顕微鏡像において、サファイア基板の凹部の内部に現れるこれらの格子面によるモアレ縞を観察することによって、結晶方位のそろった窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の成長を確かめることができる。このモアレ縞は、成長させた窒化物系ＩＩＩ−Ｖ族化合物半導体の成分および組成に依存する間隔を有する。
【００２２】
この発明において、典型的には、サファイア基板とその上の窒化物系ＩＩＩ−Ｖ族化合物半導体層との界面に、Ａｌ2 Ｏ3 からなるサファイア基板を起源とするＡｌが拡散した高Ａｌ組成比窒化物系ＩＩＩ−Ｖ族化合物半導体結晶からなるバッファ層が、サファイア基板の凹部を埋め込むように形成される。この高Ａｌ組成比窒化物系ＩＩＩ−Ｖ族化合物半導体結晶は、サファイア基板の凹部の内部にのみ埋め込まれることもある。ここで、このバッファ層との界面におけるサファイア基板に凹部が設けられているため、サファイア基板とバッファ層との接触面積は凹部の内面の面積分だけ増加しているため、サファイア基板からバッファ層へのＡｌの拡散は容易に行われる。例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体層がＡｌx1Ｇａ1-x1-y1 Ｉｎy1Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｘ１＋ｙ１≦１）からなり、窒化物系ＩＩＩ−Ｖ族化合物半導体結晶がＡｌx2Ｇａ1-x2-y2 Ｉｎy2Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｘ２＋ｙ２≦１）からなる場合、好適には、ｘ２−ｘ１≧０．１となるようにする。この高Ａｌ組成比窒化物系ＩＩＩ−Ｖ族化合物半導体結晶が形成されることにより次のような効果が得られる。すなわち、例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体層がＧａＮ層である場合、高Ａｌ組成比窒化物系ＩＩＩ−Ｖ族化合物半導体結晶はＡｌＧａＮ結晶となるが、このＡｌＧａＮ結晶によりサファイア基板とＧａＮ層とをＡｌを介して連続的に接続することができるとともに、このＡｌＧａＮ結晶はＧａＮ層に比べてよりサファイア基板に近い格子定数を有することによりサファイア基板とＧａＮ層との格子定数差を緩和することができ、また、格子定数差によって生じる不一致転位を減少させることができる。この高Ａｌ組成比窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の形成は、低温でバッファ層を成長させた後の基板温度の昇温時の熱処理により行うことができる。あるいは、バッファ層を成長させることなく、サファイア基板上に、基板温度を低温から高温に上昇させながら、窒化物系ＩＩＩ−Ｖ族化合物半導体層を直接成長させる場合には、基板温度の昇温の過程で行うことができる。さらにまた、サファイア基板からのＡｌの拡散を有効に行わせる観点からは、好適には、成長前にサファイア基板の一主面を窒素を含むガスにさらして窒化することによりＡｌとＮとからなる層を形成しておく。これらの場合、サファイア基板に凹部が形成されていることにより、サファイア基板とその上に成長される層との界面の接触面積が増大し、Ａｌの拡散反応が促進される。
【００２３】
ここで、サファイア基板と窒化物系ＩＩＩ−Ｖ族化合物半導体層との界面に高Ａｌ組成比窒化物系ＩＩＩ−Ｖ族化合物半導体結晶が形成されていることは、透過電子顕微鏡を用いたモアレ縞を観察することによって確認することができる。より具体的には、窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の（０００２）反射とサファイア結晶の（０００６）反射とを少なくとも励起した透過電子顕微鏡像において界面領域に間隔が０．８〜１．７ｎｍのモアレ縞が観察されること、あるいは、窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の（０１−１０）反射とサファイア結晶の（１１−２０）反射とを少なくとも励起した透過電子顕微鏡像において界面領域に間隔が１〜２．１ｎｍの間隔のモアレ縞が観察されること、あるいは、窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の（０−２２０）反射とサファイア結晶の（０３−３０）反射とを少なくとも励起した透過電子顕微鏡像において０．６〜１．２ｎｍの間隔のモアレ縞が観察されることによって判断することができる。
【００２４】
この発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体は、Ｇａ、Ａｌ、ＩｎおよびＢからなる群より選ばれた少なくとも一種のＩＩＩ族元素と、少なくともＮを含み、場合によってさらにＡｓまたはＰを含むＶ族元素とからなり、具体例を挙げると、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮなどである。
【００２５】
この発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長には、有機金属化学気相成長（ＭＯＣＶＤ）法や、分子線エピタキシー（ＭＢＥ）法などを用いることができる。
【００２６】
この発明において、半導体装置は、基本的にはどのようなものであってもよいが、具体的には、半導体レーザや発光ダイオードなどの発光素子あるいはＧａＮ系ＦＥＴなどの電子走行素子である。
【００２７】
上述のように構成されたこの発明によれば、サファイア基板の一主面に凹部が設けられていることにより、このサファイア基板上における窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長を複数の結晶方向および結晶面によって制限することができ、それによって、サファイア基板とその上に成長する窒化物系ＩＩＩ−Ｖ族化合物半導体との結晶方位関係をより正確に一致させることができる。
【００２８】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００２９】
図１はこの発明の第１の実施形態によるＧａＮ系半導体レーザを示し、図２はこのＧａＮ系半導体レーザの基板表面付近の一部を拡大して示す。このＧａＮ系半導体レーザはＳＣＨ（Separate Confinement Heterostructure) 構造を有するものである。
【００３０】
図１および図２に示すように、この第１の実施形態によるＧａＮ系半導体レーザにおいては、ｃ面サファイア基板１上に、ＧａＮバッファ層２を介して、アンドープＧａＮ層３、ｎ型ＧａＮコンタクト層４、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１が順次積層されている。ここで、ｐ型ＡｌＧａＮキャップ層８は、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１を１０００℃程度の温度で成長させる際にＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７からＩｎＮが分解するのを防止するとともに、活性層７からの電子のオーバーフローを防止するためのものである。
【００３１】
ＧａＮバッファ層２は厚さが例えば３０ｎｍであり、アンドープＧａＮ層３は厚さが例えば１μｍである。ｎ型ＧａＮコンタクト層４は厚さが例えば４μｍであり、ｎ型不純物として例えばＳｉがドープされている。ｎ型ＡｌＧａＮクラッド層５は厚さが例えば０．５μｍであり、ｎ型不純物として例えばＳｉがドープされている。ｎ型ＧａＮ光導波層６は厚さが例えば０．１μｍであり、ｎ型不純物として例えばＳｉがドープされている。ｐ型ＡｌＧａＮキャップ層８は厚さが例えば２０ｎｍであり、ｐ型不純物として例えばＭｇがドープされている。ｐ型ＧａＮ光導波層９は厚さが例えば０．１μｍであり、ｐ型不純物として例えばＭｇがドープされている。ｐ型ＡｌＧａＮクラッド層１０は厚さが例えば０．５μｍであり、ｐ型不純物として例えばＭｇがドープされている。また、ｎ型ＡｌＧａＮクラッド層５およびｐ型ＡｌＧａＮクラッド層１０のＡｌ組成比は例えば０．０７、ｐ型ＡｌＧａＮキャップ層８のＡｌ組成比は例えば０．１６である。Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７については、例えばｘ＝０．１１、ｙ＝０．０１、Ｇａ1-x Ｉｎx Ｎ層およびＧａ1-y Ｉｎy Ｎ層の厚さは例えばそれぞれ３ｎｍおよび６ｎｍ、井戸数は４である。ｎ型ＡｌＧａＮクラッド層５およびｐ型ＡｌＧａＮクラッド層１０のＡｌ組成比は例えば０．０７、ｐ型ＡｌＧａＮキャップ層８のＡｌ組成比は例えば０．１６である。
【００３２】
ｎ型ＧａＮコンタクト層４の上層部、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１は所定幅のメサ形状を有する。また、このメサ部におけるｐ型ＡｌＧａＮクラッド層１０の上層部およびｐ型ＧａＮコンタクト層１１には一方向に延在する所定幅のリッジ部１２が形成されている。メサ部の表面およびメサ部以外の部分のｎ型ＧａＮコンタクト層４の表面には例えばＳｉＯ2 膜のような絶縁膜１３が設けられている。この絶縁膜１３には、リッジ部１２の上の部分に開口１３ａが、メサ部に隣接する部分のｎ型ＧａＮコンタクト層４の上の部分に開口１３ｂが設けられている。そして、リッジ部１２をまたぐようにｐ側電極１４が設けられており、絶縁膜１３の開口１３ａを通じてリッジ部１２のｐ型ＧａＮコンタクト層１１とオーミックコンタクトしている。このｐ側電極１４は、例えばＮｉ膜、Ｐｔ膜およびＡｕ膜を順次積層したＮｉ／Ｐｔ／Ａｕ構造を有する。また、絶縁膜１３の開口１３ｂを通じてｎ型ＧａＮコンタクト層４上にｎ側電極１５がオーミックコンタクトして設けられている。このｎ側電極１５は、例えばＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜を順次積層したＴｉ／Ａｌ／Ｐｔ／Ａｕ構造を有する。
【００３３】
図２に示すように、この第１の実施形態においては、従来のＧａＮ系半導体レーザと異なり、ｃ面サファイア基板１とその上の窒化物系ＩＩＩ−Ｖ族化合物半導体層、具体的にはＧａＮバッファ層２との界面におけるｃ面サファイア基板１に凹部１ａが多数、例えば１０9ｃｍ-2程度の面密度で形成されている。これらの凹部１ａの断面形状は三角形、台形など種々のものであってよく、それらの平面形状も図３に例示するような六角形、三角形、円形、これらが二つ以上組み合わさったものなど種々のものであってよい。これらの凹部１ａの大きさは、例えば、深さが２５ｎｍ以上、幅が３０ｎｍ以上である。また、これらの凹部１ａの内部は、結晶方位のそろったＡｌx Ｇａ1-x Ｎ結晶１６で埋め込まれている。ここで、このＡｌx Ｇａ1-x Ｎ結晶１６のＡｌ組成比ｘは０．２以上である。また、サファイア結晶の（０００６）反射とＧａＮ結晶の（０００２）反射とを励起した電子顕微鏡像において、このＡｌx Ｇａ1-x Ｎ結晶１６の部分で観察されるモアレ縞の間隔は、１．３７〜１．６７ｎｍである。
【００３４】
次に、上述のように構成されたこの第１の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００３５】
このＧａＮ系半導体レーザを製造するには、まず、図４に示すように、表面が平坦化および鏡面化加工されたｃ面サファイア基板１を用意し、このｃ面サファイア基板１を図示省略したＭＯＣＶＤ装置の反応管内に入れる。
【００３６】
次に、この反応管内で、水素ガス、アルゴンガスなどの不活性ガス、窒素ガスなどの雰囲気、好適には水素ガスのような還元性雰囲気において、基板温度を例えば１０００〜１３００℃に設定して１〜６０分間熱処理することにより、ｃ面サファイア基板１の表面のサーマルクリーニングを行うとともに、図５に示すように、表面に凹部１ａを形成する。このとき、目的とする凹部１ａの大きさや形状に応じて、基板温度および時間を調節する。
【００３７】
次に、基板温度を例えば５２０℃に下降させた後、図２に示すように、ｃ面サファイア基板１の凹部１ａが形成された表面上にＭＯＣＶＤ法によりＧａＮバッファ層２を成長させる。次に、基板温度を例えば１０００℃まで上昇させ、ＭＯＣＶＤ法により、ＧａＮバッファ層２上にアンドープＧａＮ層３、ｎ型ＧａＮコンタクト層４、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１を順次成長させる。ただし、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７の成長は基板温度を７００〜８００℃として行う。これらのＧａＮ系半導体層の成長原料は、例えば、ＩＩＩ族元素であるＧａの原料としてはトリメチルガリウム（ＴＭＧ）を、ＩＩＩ族元素であるＡｌの原料としてはトリメチルアルミニウム（ＴＭＡ）を、ＩＩＩ族元素であるＩｎの原料としてはトリメチルインジウム（ＴＭＩ）を、Ｖ族元素であるＮの原料としてはアンモニア（ＮＨ3 ）を用いる。また、キャリアガスとしては、例えば、水素（Ｈ2 ）と窒素（Ｎ2 ）との混合ガスを用いる。ドーパントについては、ｎ型ドーパントとしては例えばモノシラン（ＳｉＨ4 ）を、ｐ型ドーパントとしては例えばメチルシクロペンタジエニルマグネシウム（（ＭＣｐ）2 Ｍｇ）を用いる。
【００３８】
上述のサーマルクリーニングから窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長までの基板温度シーケンスの一例を図６に示す。
【００３９】
ＧａＮバッファ層２の成長後の基板温度上昇中の熱処理により、ｃ面サファイア基板１の凹部１ａの内部に埋め込まれたＧａＮバッファ層２が固相エピタキシャル成長により結晶化するとともに、この結晶にｃ面サファイア基板１からＡｌが拡散する。これによって、この凹部１ａの内部に、結晶方位のそろったＡｌx Ｇａ1-x Ｎ結晶１６が形成される。透過電子顕微鏡によるモアレ縞の間隔の測定によれば、この方法により、Ａｌx Ｇａ1-x Ｎ結晶１６のＡｌ組成比ｘを最大で０．９５にもすることができることが可能である。また、この結晶化およびＡｌ拡散の過程で、ｃ面サファイア基板１とＡｌx Ｇａ1-x Ｎ結晶１６とがＡｌを共有して強固に結合する。また、このＡｌx Ｇａ1-x Ｎ結晶１６はｃ面サファイア基板１との格子定数差がＧａＮに比べて小さいことにより、ｃ面サファイア基板１とＧａＮバッファ層２との格子定数差が緩和される。さらに、Ａｌx Ｇａ1-x Ｎ結晶１６およびその上のＧａＮバッファ層２の全体で見ると、Ａｌ組成比が下から上にむかって徐々に減少する構造となっているため、ｃ面サファイア基板１との格子不整が徐々に緩和されている。そして、Ａｌx Ｇａ1-x Ｎ結晶１６を核としてＧａＮバッファ層２の結晶化が進行し、最終的に優れた結晶性のＧａＮバッファ層２が得られる。このため、この結晶性に優れたＧａＮバッファ層２上に成長されるアンドープＧａＮ層３、ｎ型ＧａＮコンタクト層４、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１の結晶性も優れたものとなる。
【００４０】
次に、ｐ型ＧａＮコンタクト層１１の全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．４μｍのＳｉＯ2 膜を形成した後、このＳｉＯ2 膜上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして例えばフッ酸系のエッチング液を用いたウエットエッチングによりＳｉＯ2 膜をエッチングする。これによって、ｐ型ＧａＮコンタクト層１１上にＳｉＯ2 膜からなるマスク（図示せず）が形成される。
【００４１】
次に、このマスクを用いて例えば反応性イオンエッチング（ＲＩＥ）法によりｎ型ＧａＮコンタクト層４に達するまでエッチングを行う。このとき、例えば、ｎ型ＧａＮコンタクト層４が０．５μｍエッチングされるようにする。このＲＩＥのエッチングガスとしては例えば塩素系ガスを用いる。
【００４２】
次に、マスクをエッチング除去した後、再び基板全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．２μｍのＳｉＯ2 膜を形成した後、このＳｉＯ2 膜上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして例えばフッ酸系のエッチング液を用いたウエットエッチングによりＳｉＯ2 膜をエッチングする。これによって、メサ部を含む基板表面にＳｉＯ2 膜からなるマスク（図示せず）が形成される。
【００４３】
次に、このマスクを用いて例えばＲＩＥ法によりｐ型ＧａＮコンタクト層１１の厚さ方向の所定の深さまでエッチングを行うことにより溝を形成し、リッジ部１２を形成する。このＲＩＥのエッチングガスとしては例えば塩素系ガスを用いる。
【００４４】
次に、リソグラフィーによりｎ側電極形成領域を除いた領域の表面を覆うレジストパターン（図示せず）を形成する。
【００４５】
次に、このレジストパターンをマスクとして絶縁膜１３をエッチングすることにより、開口１３ｂを形成する。
【００４６】
次に、レジストパターンを残したままの状態で基板全面に例えば真空蒸着法によりＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジストパターンをその上に形成されたＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜とともに除去する（リフトオフ）。これによって、絶縁膜１３の開口１３ｂの部分におけるｎ型ＧａＮコンタクト層４上にＴｉ／Ａｌ／Ｐｔ／Ａｕ構造のｎ側電極１５が形成される。
【００４７】
次に、例えば、窒素ガス雰囲気中において８００℃で１０分熱処理を行うことにより、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１にドープされたｐ型不純物の電気的活性化を行うとともに、ｎ側電極１５のアロイ処理を行う。
【００４８】
次に、リソグラフィーによりリッジ部１２の領域を除いた領域の表面を覆うレジストパターン（図示せず）を形成する。
【００４９】
次に、レジストパターンをマスクとして絶縁膜１３をエッチングすることにより開口１３ａを形成し、リッジ部１２の上面を露出させる。
【００５０】
次に、リソグラフィーによりｐ側電極形成領域を除いた領域の表面を覆うレジストパターン（図示せず）を形成する。
【００５１】
次に、基板全面に例えば真空蒸着法によりＮｉ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジストパターン２２をその上に形成されたＮｉ膜、Ｐｔ膜およびＡｕ膜とともに除去する。これによって、図１に示すように、リッジ部１２にまたがって、Ｎｉ／Ｐｔ／Ａｕ構造のｐ側電極１４が形成される。次に、例えば、窒素ガス雰囲気中において６００℃で２０分熱処理を行うことにより、ｐ側電極１４のアロイ処理を行う。
【００５２】
この後、上述のようにしてレーザ構造が形成されたｃ面サファイア基板１をバー状に加工して両共振器端面を形成し、さらに端面コーティングを施した後、このバーをチップ化する。これによって、目的とするリッジ構造およびＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【００５３】
以上のように、この第１の実施形態によれば、ｃ面サファイア基板１の一主面に凹部１ａを設け、この一主面上に基板温度５２０℃でＧａＮバッファ層２を成長させた後、基板温度を１０００℃に上昇させ、その過程で、凹部１ａに埋め込まれたＧａＮバッファ層２を固相成長により結晶化させるとともに、Ａｌを拡散させてＡｌx Ｇａ1-x Ｎ結晶１６とし、さらにこのＡｌx Ｇａ1-x Ｎ結晶１６を核としてＧａＮバッファ層２全体を結晶化させることによりＧａＮバッファ層２全体を結晶化していることにより、このＧａＮバッファ層２上に成長させるアンドープＧａＮ層３、ｎ型ＧａＮコンタクト層４、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１の結晶性も優れたものとすることができる。これによって、高性能、長寿命、高信頼性のＧａＮ系半導体レーザを実現することができる。
【００５４】
次に、この発明の第２の実施形態について説明する。
【００５５】
この第２の実施形態においては、第１の実施形態と同様にして、ｃ面サファイア基板１の表面に凹部１ａを形成した後、このｃ面サファイア基板１の表面を高温、例えば１０００℃程度の温度で窒素を含む原料ガス、例えばアンモニアガスにさらして窒化し、ＡｌとＮとを含む窒化層を形成する。この後、第１の実施形態と同様にして、ＧａＮバッファ層２の成長以降の工程を進め、目的とするＧａＮ系半導体レーザを製造する。
【００５６】
この第２の実施形態によれば、第１の実施形態と同様な利点に加えて、次のような利点を得ることができる。すなわち、ｃ面サファイア基板１の表面に凹部１ａを形成し、さらにこの表面に窒化層を形成してからＧａＮバッファ層２を成長させていることにより、この窒化層と凹部１ａに埋め込まれたＧａＮバッファ層２との間でのＡｌの拡散反応によってＧａＮバッファ層２にＡｌが拡散し、逆に窒化層にＧａが拡散する。そして、この結果、Ａｌの拡散を大幅に促進することができ、Ａｌ組成比ｘの高いＡｌx Ｇａ1-x Ｎ結晶１６を形成する場合に有利となる。
【００５７】
次に、この発明の第３の実施形態について説明する。
【００５８】
図７に示すように、この第３の実施形態によるＧａＮ系半導体レーザにおいては、ｃ面サファイア基板１とＧａＮバッファ層２との界面全体に、結晶方位のそろったＡｌx Ｇａ1-x Ｎ結晶１６が凹部１ａを埋め込むように形成されている。その他のことは第１の実施形態によるＧａＮ系半導体レーザと同様である。
【００５９】
この第３の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
【００６０】
次に、この発明の第４の実施形態について説明する。
【００６１】
この第４の実施形態においては、第１の実施形態と同様にしてｃ面サファイア基板１の表面に凹部１ａを形成した後、基板温度を５２０℃に降下させ、基板温度をこの温度から１０００℃まで上昇させながら、ｃ面サファイア基板１上に直接アンドープＧａＮ層２を成長させ、引き続いてその上に第１の実施形態と同様にしてｎ型ＧａＮコンタクト層３以降の層を成長させる。このときのサーマルクリーニングから窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長までの基板温度シーケンスの一例を図８に示す。
【００６２】
この第４の実施形態によれば、ｃ面サファイア基板１の凹部１ａからアンドープＧａＮ層２の結晶化が起きることにより、アンドープＧａＮ層２全体の結晶性を優れたものとすることができ、これによってその上に成長させる窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶性も優れたものとすることができる。
【００６３】
次に、この発明の第５の実施形態について説明する。
【００６４】
図９および図１０に示すように、この第５の実施形態によるＧａＮ系半導体レーザにおいては、ｃ面サファイア基板１の表面に、一方向（例えば、〈１１−２０〉方向）に互いに平行に延びる複数の直線状の凹部１ａが設けられ、この凹部１ａの内部にＡｌx Ｇａ1-x Ｎ結晶１６が埋め込まれている。その他のことは、第１の実施形態と同様である。
【００６５】
この第５の実施形態によるＧａＮ系半導体レーザの製造方法は、ｃ面サファイア基板１の凹部１ａの形成方法が異なることを除いて、第１の実施形態によるＧａＮ系半導体レーザの製造方法と同様である。この第５の実施形態においては、凹部１ａは、表面が平坦化および鏡面化加工されたｃ面サファイア基板１上にリソグラフィーにより所定のストライプ形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてｃ面サファイア基板１をドライエッチングにより所定深さまでエッチングすることにより形成する。
【００６６】
この第５の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
【００６７】
次に、この発明の第６の実施形態について説明する。
【００６８】
図１１および図１２に示すように、この第６の実施形態によるＧａＮ系半導体レーザにおいては、ｃ面サファイア基板１の表面に、六角形の平面形状の凹部１ａが二次元アレイ状に設けられ、この凹部１ａの内部にＡｌx Ｇａ1-x Ｎ結晶１６が埋め込まれている。その他のことは、第１の実施形態と同様である。
【００６９】
この第５の実施形態によるＧａＮ系半導体レーザの製造方法は、ｃ面サファイア基板１の凹部１ａの形成方法が異なることを除いて、第１の実施形態によるＧａＮ系半導体レーザの製造方法と同様である。すなわち、この第５の実施形態においては、凹部１ａは、表面が平坦化および鏡面化加工されたｃ面サファイア基板１上にリソグラフィーにより所定の六角形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてｃ面サファイア基板１をドライエッチングにより所定深さまでエッチングすることにより形成する。
【００７０】
この第６の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
【００７１】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００７２】
例えば、上述の第１〜第６の実施形態において挙げた数値、構造、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、原料、プロセスなどを用いてもよい。
【００７３】
また、上述の第１〜第４の実施形態においては、ＭＯＣＶＤ装置の反応管内でｃ面サファイア基板１の表面をサーマルクリーニングすることにより凹部１ａを形成しているが、別の装置でｃ面サファイア基板１の表面にサーマルクリーニングにより凹部１ａを形成した後、このｃ面サファイア基板１をＭＯＣＶＤ装置の反応管内に移してから再度サーマルクリーニングを行い、その後成長を行うようにしてもよい。
【００７４】
また、第１〜第３、第５および第６の実施形態においては、バッファ層としてＧａＮバッファ層２を成長させているが、バッファ層としては一般的にはＡｌx Ｇａ1-x-y Ｉｎy Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）層を用いることができる。
【００７５】
さらに、上述の第１〜第６の実施形態においては、この発明をＳＣＨ構造のＧａＮ系半導体レーザに適用した場合について説明したが、この発明は、ＤＨ（Double Heterostructure）構造のＧａＮ系半導体レーザに適用することもできる。また、活性層７として単一量子井戸構造のものを用いてもよい。また、レーザ構造としては、利得導波型または屈折率導波型半導体レーザを実現するリッジ導波路型、内部電流狭窄型、構造基板型、縦モード制御型（分布帰還（ＤＦＢ）型または分布ブラッグ反射（ＤＢＲ）型半導体レーザ）などの各種のものを用いることができる。また、この発明は、ＧａＮ系発光ダイオードに適用することもでき、さらには、ＧａＮ系ＦＥＴなどの電子走行素子に適用することもできる。
【００７６】
【発明の効果】
以上説明したように、この発明によれば、サファイア基板の一主面に複数の凹部が設けられていることにより、このサファイア基板上における窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長を複数の結晶方向および結晶面によって制限することができる。このため、サファイア基板とその上に成長する窒化物系ＩＩＩ−Ｖ族化合物半導体との結晶方位関係をより正確に一致させることができ、窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶性を優れたものとすることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態によるＧａＮ系半導体レーザの共振器長方向に垂直な断面図である。
【図２】この発明の第１の実施形態によるＧａＮ系半導体レーザの一部を拡大して示す断面図である。
【図３】この発明の第１の実施形態によるＧａＮ系半導体レーザにおいてｃ面サファイア基板の表面に形成する凹部の平面形状の例を示す平面図である。
【図４】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図５】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図６】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法における基板温度シーケンスの一例を示す略線図である。
【図７】この発明の第３の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図８】この発明の第４の実施形態によるＧａＮ系半導体レーザの製造方法における基板温度シーケンスの一例を示す略線図である。
【図９】この発明の第５の実施形態によるＧａＮ系半導体レーザの一部を拡大して示す断面図である。
【図１０】この発明の第５の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための平面図である。
【図１１】この発明の第６の実施形態によるＧａＮ系半導体レーザの一部を拡大して示す断面図である。
【図１２】この発明の第６の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための平面図である。
【符号の説明】
１・・・ｃ面サファイア基板、１ａ・・・凹部、２・・・ＧａＮバッファ層、３・・・アンドープＧａＮ層、４・・・ｎ型ＧａＮコンタクト層、５・・・ｎ型ＡｌＧａＮクラッド層、６・・・ｎ型ＧａＮ光導波層、７・・・活性層、８・・・ｐ型ＡｌＧａＮキャップ層、９・・・ｐ型ＧａＮ光導波層、１０・・・ｐ型ＡｌＧａＮクラッド層、１１・・・ｐ型ＧａＮコンタクト層、１２・・・リッジ部、１３・・・絶縁膜、１４・・・ｐ側電極、１５・・・ｎ側電極、１６・・・Ａｌx Ｇａ1-x Ｎ結晶
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関し、特に、ＧａＮなどの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザや発光ダイオードあるいは電子走行素子に適用して好適なものである。
【０００２】
【従来の技術】
緑色あるいは青色から紫外線領域におよぶ発光材料として、Ａｌ、Ｇａ、ＩｎなどのＩＩＩ族元素とＮを含むＶ族元素とからなる、ＧａＮに代表される窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザや発光ダイオードが開発されている。このうち、発光ダイオードについてはすでに実用化されている。一方、半導体レーザにおいては、室温連続発振が実現されてはいるものの、長寿命化のためには窒化物系ＩＩＩ−Ｖ族化合物半導体のさらなる結晶性の改善が必要とされている。そのために、ＥＬＯＧ−ＧａＮ（Epitaxially laterally overgrown ＧａＮ）などのＧａＮの結晶性を向上させる技術も応用されて効果を発揮している。しかし、その基本となる、結晶基板上に成長させた窒化物系ＩＩＩ−Ｖ族化合物半導体層自体の結晶性のさらなる向上も望まれている。
【０００３】
一般的には基板結晶としてはサファイアまたはＳｉＣが用いられ、十分に平坦化および鏡面化加工された結晶基板表面の清浄化が成長装置の中で行われた後、その上に窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長が行われる。この場合、目的とする半導体装置を製造するには、原子レベルで平坦な表面または界面構造を有する各種積層構造を形成することが必要であるため、基板表面も平坦さが維持または平坦化されるような表面清浄化方法および成長方法が用いられている。
【０００４】
結晶基板面を微傾斜させてその上の成長様式をステップフロー（Step Flow)モードにすることによって窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶性を向上させる方法も提案されている（特開平７−２０１７４５号公報）。
【０００５】
ＧａＡｓ基板やＩｎＰ基板を用いた場合においては、導波路中の導波光を反射する目的で、（００１）基板表面に（１１１）Ｂ面からなる回折格子を形成した基板上にバッファ層を成長させてから、窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させることが行われている（特開平８−２６４９０１号公報）。
【０００６】
また、サファイア基板とその上の窒化物系ＩＩＩ−Ｖ族化合物半導体層との間に、ＡｌＮバッファ層をはさんだり（特開平２−２２９４７６号公報）、ＧａＮまたはＡｌＧａＮバッファ層をはさんだり（特開平４−２９７０２３号公報、特開平７−３１２３５０号公報）することによって結晶性の向上を図る手法や、サファイア基板表面を窒化することによって結晶性を向上させる手法（特開平５−４１５４１号公報）などが知られている。また、格子定数の異なる複数のバッファ層を連続して積層し、基板とバッファ層、バッファ層とその上のエピタキシャル層との格子定数差を小さくすることによって格子不整による欠陥を低く抑える方法が知られている（特開平９−６３９６２号公報）。
【０００７】
【発明が解決しようとする課題】
一般に、サファイア基板やＳｉＣ基板上に成長させた窒化物系ＩＩＩ−Ｖ族化合物半導体結晶には、結晶方位の「ふらつき」があるとされている。つまり、この窒化物系ＩＩＩ−Ｖ族化合物半導体結晶は「モザイク結晶」である。この結晶方位のふらつきは、大きく分けて、基板表面に垂直な軸の周りに回転するような方向にふらつく「ツイスト（Twist)」モザイク成分と、軸方位が垂直方向からずれる方向にふらつく「チルト（Tilt）」モザイク成分とに分けることができる。これらのふらつきの大きさは通常、０．０１〜０．５°程度あるとされている。この結晶方位のふらつきの原因は、使用する基板とその上に成長させる窒化物系ＩＩＩ−Ｖ族化合物半導体層との結晶構造が異なること、および、それらの格子定数が互いに大きく異なるためであると考えられている。また、安定なサファイア結晶と窒化物系ＩＩＩ−Ｖ族化合物半導体結晶との原子間結合がそれらの結晶内部に比べて相対的に弱いために、成長時にサファイア結晶からの結晶方位の引き継ぎが正確に行われにくいことも要因と考えられる。
【０００８】
以上のようなモザイク結晶性のために、窒化物系ＩＩＩ−Ｖ族化合物半導体層を用いた半導体発光素子においては、発光効率の低下など、素子特性の向上が妨げられたり、寿命が短いなど、素子としての信頼性に問題が生じている。
【０００９】
したがって、この発明の目的は、サファイア基板上に成長させる窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶性の向上を図ることができる半導体装置およびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明者は、従来技術が有する上述の課題を解決すべく、鋭意検討を行った。以下にその概要について説明する。
【００１１】
本発明者は、サファイア基板上に成長させる窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶性の向上を図るためには、サファイア基板の表面がどのような状態にあるのが最適であるかについて検討した。このサファイア基板の表面については、これまでは、より平坦であることが望ましいと考えられ、平坦化に努力が払われていたと言える。例えば、特開平８−８３８０２号公報には、常圧雰囲気で９００℃以上の温度に加熱してサファイア基板を熱処理する際に、面方位に対応して加熱時間および加熱温度を選択することによりサファイア基板表面の原子ステップ高さおよびテラス幅を制御することで、超平坦で、実質的に同一結晶方位を持つテラス面のみからなり、しかも直線状の規則的なステップサイトを持つ基板表面を得る技術が提案されている。
【００１２】
しかしながら、本発明者の検討によれば、サファイア基板上に成長させる窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶性の向上を図るためには、上記の平坦化とは全く逆に、サファイア基板の表面に積極的に凹部を形成しておく方がよい。これは次のような理由による。
【００１３】
平坦なサファイア基板表面での結晶成長（気相成長および固相成長を含む）過程では、成長する窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の結晶方位は、基板表面に平行なただ一つの界面をはさむ窒化物系ＩＩＩ−Ｖ族化合物半導体原子とサファイア結晶原子との相互作用のみで決定されるため、この界面での相互作用力が大きくないと、すでに述べた結晶方位のふらつきが大きくなる。特に、面内方向の結晶方位のふらつき（ツイスト成分）の制御が弱くなる。これに対して、凹みを有する界面においては、基板に平行ではない斜め方向の結晶面を介して横方向の束縛力で結晶方位が限定されることによって、結晶方位を制限することが可能である。このため、サファイア基板とその上に成長する窒化物系ＩＩＩ−Ｖ族化合物半導体結晶との結晶方位関係をより正確に一致させることが可能となる。
【００１４】
ここで、均一な結晶方位のステップ状の微傾斜基板を用いる方法においては、結晶方位の束縛は１方向なのに対して、サファイア基板表面に凹部を設けた場合には、このサファイア基板上の窒化物系ＩＩＩ−Ｖ族化合物半導体の成長は複数の結晶方向および結晶面によって制限されるため、サファイア基板とその上に成長する窒化物系ＩＩＩ−Ｖ族化合物半導体層との結晶方位関係の一致に関してより大きな効果を得ることができる。
【００１５】
この発明は、本発明者による以上のような検討に基づいて案出されたものである。
すなわち、上記目的を達成するために、この発明の第１の発明は、
サファイア基板上に成長させた窒化物系ＩＩＩ−Ｖ族化合物半導体層を用いた半導体装置において、
サファイア基板と窒化物系ＩＩＩ−Ｖ族化合物半導体層との界面におけるサファイア基板に凹部が設けられている
ことを特徴とするものである。
【００１６】
この発明の第２の発明は、
サファイア基板上に成長させた窒化物系ＩＩＩ−Ｖ族化合物半導体層を用いた半導体装置の製造方法において、
サファイア基板の一主面に凹部を形成した後、サファイア基板の一主面上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるようにした
ことを特徴とするものである。
【００１７】
この発明において、サファイア基板の凹部は、種々の断面形状および平面形状とすることができ、点状であっても、線状であっても、点状のものと線状のものとを組み合わせたものであってもよい。また、これらの凹部は、種々の方法によって形成することができ、例えば、サファイア基板の表面をサーマルクリーニングする際の条件の制御や、リソグラフィー技術およびエッチング技術の利用や、サーマルエッチングなどにより形成してもよい。
【００１８】
この発明において、サファイア基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる際に、複数の結晶方向および結晶面によって成長を制限し、サファイア基板とその上に成長させる窒化物系ＩＩＩ−Ｖ族化合物半導体層との結晶方位関係のより正確な一致を図る観点から、好適には、サファイア基板の凹部の内面の少なくとも一部がサファイア基板の一主面に対して１０度以上の角度をなすようにする。また、凹部の大きさについては、同様な観点から、好適には、深さを２５ｎｍ以上、幅を３０ｎｍ以上とする。あるいは、後述のようにサファイア基板からのＡｌの拡散を容易にする観点からは、凹部の深さを１０ｎｍ以上、幅を３０ｎｍ以上とする。また、これらの凹部の幅は、好適には５μｍ以下、典型的には２μｍ以下である。
【００１９】
この発明において、典型的には、サファイア基板の一主面がサファイア結晶の（０００１）面（いわゆるｃ面）または（０００１）面から微小角度傾斜した面からなる。ここで、微小角度とは、１０度以内の角度を意味する。サファイア基板の一主面がこれらの面である場合、凹部の内面には種々の結晶面が現れ得る。具体的には、例えば、サファイア結晶の｛１１−２６｝面、｛１１−２９｝面などが現れる。実際に形成された凹部の内面の結晶面の角度の測定によると、凹部によって角度が異なるが、これらの二つの結晶面またはその間の角度になっている。
【００２０】
この発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体層が形成された状態のサファイア基板の凹部の内部は、結晶方位のそろった窒化物系ＩＩＩ−Ｖ族化合物半導体結晶で埋め込まれている。ただし、必ずしも複数の凹部の全てが窒化物系ＩＩＩ−Ｖ族化合物半導体結晶で埋め込まれている必要はない。この凹部に埋め込まれた、結晶方位のそろった窒化物系ＩＩＩ−Ｖ族化合物半導体は、例えば、一主面に凹部が形成されたサファイア基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層を低温で成長させた後、より高温で熱処理することにより形成することができる。この方法は、サファイア基板上にまず低温で窒化物系ＩＩＩ−Ｖ族化合物半導体のバッファ層を成長させてから、基板温度を昇温させてこのバッファ層上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるプロセスを用いる場合に適合するものであるが、バッファ層の成長からその上の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長を基板温度を低温から高温に連続的に昇温させながら行うことによって、成長中断による異常界面形成のない積層構造を実現することができる。さらに、別の方法として、バッファ層を成長させずに、サファイア基板上に、基板温度を低温から高温に昇温させながら、窒化物系ＩＩＩ−Ｖ族化合物半導体層を直接成長させ、サファイア基板の凹部に窒化物系ＩＩＩ−Ｖ族化合物半導体結晶を埋め込んでもよい。具体的には、例えば、基板温度５００〜５２０℃から窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長を開始して１０００〜１１００℃まで基板温度を昇温させながら成長を続ける。そして、基板温度が１０００〜１１００℃まで上昇したら、基板温度をその温度に保持して成長を続ける。ただし、窒化物系ＩＩＩ−Ｖ族化合物半導体層中にＧａＩｎＮ層などのＩｎを含む層が含まれる場合、その層の成長は７００〜８００℃の基板温度で行う。
【００２１】
ここで、サファイア基板の凹部の中に結晶方位のそろった窒化物系ＩＩＩ−Ｖ族化合物半導体結晶が形成されていることは、透過電子顕微鏡を用いたモアレ縞形成の有無によって判断することができる。例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の（０００２）反射とサファイア結晶の（０００６）反射とを少なくとも励起した透過電子顕微鏡像において、サファイア基板の凹部の内部に現れるこれらの格子面によるモアレ縞を観察することによって、結晶方位のそろった窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の成長を確かめることができる。このモアレ縞は、成長させた窒化物系ＩＩＩ−Ｖ族化合物半導体の成分および組成に依存する間隔を有する。
【００２２】
この発明において、典型的には、サファイア基板とその上の窒化物系ＩＩＩ−Ｖ族化合物半導体層との界面に、Ａｌ2 Ｏ3 からなるサファイア基板を起源とするＡｌが拡散した高Ａｌ組成比窒化物系ＩＩＩ−Ｖ族化合物半導体結晶からなるバッファ層が、サファイア基板の凹部を埋め込むように形成される。この高Ａｌ組成比窒化物系ＩＩＩ−Ｖ族化合物半導体結晶は、サファイア基板の凹部の内部にのみ埋め込まれることもある。ここで、このバッファ層との界面におけるサファイア基板に凹部が設けられているため、サファイア基板とバッファ層との接触面積は凹部の内面の面積分だけ増加しているため、サファイア基板からバッファ層へのＡｌの拡散は容易に行われる。例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体層がＡｌx1Ｇａ1-x1-y1 Ｉｎy1Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｘ１＋ｙ１≦１）からなり、窒化物系ＩＩＩ−Ｖ族化合物半導体結晶がＡｌx2Ｇａ1-x2-y2 Ｉｎy2Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｘ２＋ｙ２≦１）からなる場合、好適には、ｘ２−ｘ１≧０．１となるようにする。この高Ａｌ組成比窒化物系ＩＩＩ−Ｖ族化合物半導体結晶が形成されることにより次のような効果が得られる。すなわち、例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体層がＧａＮ層である場合、高Ａｌ組成比窒化物系ＩＩＩ−Ｖ族化合物半導体結晶はＡｌＧａＮ結晶となるが、このＡｌＧａＮ結晶によりサファイア基板とＧａＮ層とをＡｌを介して連続的に接続することができるとともに、このＡｌＧａＮ結晶はＧａＮ層に比べてよりサファイア基板に近い格子定数を有することによりサファイア基板とＧａＮ層との格子定数差を緩和することができ、また、格子定数差によって生じる不一致転位を減少させることができる。この高Ａｌ組成比窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の形成は、低温でバッファ層を成長させた後の基板温度の昇温時の熱処理により行うことができる。あるいは、バッファ層を成長させることなく、サファイア基板上に、基板温度を低温から高温に上昇させながら、窒化物系ＩＩＩ−Ｖ族化合物半導体層を直接成長させる場合には、基板温度の昇温の過程で行うことができる。さらにまた、サファイア基板からのＡｌの拡散を有効に行わせる観点からは、好適には、成長前にサファイア基板の一主面を窒素を含むガスにさらして窒化することによりＡｌとＮとからなる層を形成しておく。これらの場合、サファイア基板に凹部が形成されていることにより、サファイア基板とその上に成長される層との界面の接触面積が増大し、Ａｌの拡散反応が促進される。
【００２３】
ここで、サファイア基板と窒化物系ＩＩＩ−Ｖ族化合物半導体層との界面に高Ａｌ組成比窒化物系ＩＩＩ−Ｖ族化合物半導体結晶が形成されていることは、透過電子顕微鏡を用いたモアレ縞を観察することによって確認することができる。より具体的には、窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の（０００２）反射とサファイア結晶の（０００６）反射とを少なくとも励起した透過電子顕微鏡像において界面領域に間隔が０．８〜１．７ｎｍのモアレ縞が観察されること、あるいは、窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の（０１−１０）反射とサファイア結晶の（１１−２０）反射とを少なくとも励起した透過電子顕微鏡像において界面領域に間隔が１〜２．１ｎｍの間隔のモアレ縞が観察されること、あるいは、窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の（０−２２０）反射とサファイア結晶の（０３−３０）反射とを少なくとも励起した透過電子顕微鏡像において０．６〜１．２ｎｍの間隔のモアレ縞が観察されることによって判断することができる。
【００２４】
この発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体は、Ｇａ、Ａｌ、ＩｎおよびＢからなる群より選ばれた少なくとも一種のＩＩＩ族元素と、少なくともＮを含み、場合によってさらにＡｓまたはＰを含むＶ族元素とからなり、具体例を挙げると、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮなどである。
【００２５】
この発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長には、有機金属化学気相成長（ＭＯＣＶＤ）法や、分子線エピタキシー（ＭＢＥ）法などを用いることができる。
【００２６】
この発明において、半導体装置は、基本的にはどのようなものであってもよいが、具体的には、半導体レーザや発光ダイオードなどの発光素子あるいはＧａＮ系ＦＥＴなどの電子走行素子である。
【００２７】
上述のように構成されたこの発明によれば、サファイア基板の一主面に凹部が設けられていることにより、このサファイア基板上における窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長を複数の結晶方向および結晶面によって制限することができ、それによって、サファイア基板とその上に成長する窒化物系ＩＩＩ−Ｖ族化合物半導体との結晶方位関係をより正確に一致させることができる。
【００２８】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００２９】
図１はこの発明の第１の実施形態によるＧａＮ系半導体レーザを示し、図２はこのＧａＮ系半導体レーザの基板表面付近の一部を拡大して示す。このＧａＮ系半導体レーザはＳＣＨ（Separate Confinement Heterostructure) 構造を有するものである。
【００３０】
図１および図２に示すように、この第１の実施形態によるＧａＮ系半導体レーザにおいては、ｃ面サファイア基板１上に、ＧａＮバッファ層２を介して、アンドープＧａＮ層３、ｎ型ＧａＮコンタクト層４、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１が順次積層されている。ここで、ｐ型ＡｌＧａＮキャップ層８は、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１を１０００℃程度の温度で成長させる際にＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７からＩｎＮが分解するのを防止するとともに、活性層７からの電子のオーバーフローを防止するためのものである。
【００３１】
ＧａＮバッファ層２は厚さが例えば３０ｎｍであり、アンドープＧａＮ層３は厚さが例えば１μｍである。ｎ型ＧａＮコンタクト層４は厚さが例えば４μｍであり、ｎ型不純物として例えばＳｉがドープされている。ｎ型ＡｌＧａＮクラッド層５は厚さが例えば０．５μｍであり、ｎ型不純物として例えばＳｉがドープされている。ｎ型ＧａＮ光導波層６は厚さが例えば０．１μｍであり、ｎ型不純物として例えばＳｉがドープされている。ｐ型ＡｌＧａＮキャップ層８は厚さが例えば２０ｎｍであり、ｐ型不純物として例えばＭｇがドープされている。ｐ型ＧａＮ光導波層９は厚さが例えば０．１μｍであり、ｐ型不純物として例えばＭｇがドープされている。ｐ型ＡｌＧａＮクラッド層１０は厚さが例えば０．５μｍであり、ｐ型不純物として例えばＭｇがドープされている。また、ｎ型ＡｌＧａＮクラッド層５およびｐ型ＡｌＧａＮクラッド層１０のＡｌ組成比は例えば０．０７、ｐ型ＡｌＧａＮキャップ層８のＡｌ組成比は例えば０．１６である。Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７については、例えばｘ＝０．１１、ｙ＝０．０１、Ｇａ1-x Ｉｎx Ｎ層およびＧａ1-y Ｉｎy Ｎ層の厚さは例えばそれぞれ３ｎｍおよび６ｎｍ、井戸数は４である。ｎ型ＡｌＧａＮクラッド層５およびｐ型ＡｌＧａＮクラッド層１０のＡｌ組成比は例えば０．０７、ｐ型ＡｌＧａＮキャップ層８のＡｌ組成比は例えば０．１６である。
【００３２】
ｎ型ＧａＮコンタクト層４の上層部、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１は所定幅のメサ形状を有する。また、このメサ部におけるｐ型ＡｌＧａＮクラッド層１０の上層部およびｐ型ＧａＮコンタクト層１１には一方向に延在する所定幅のリッジ部１２が形成されている。メサ部の表面およびメサ部以外の部分のｎ型ＧａＮコンタクト層４の表面には例えばＳｉＯ2 膜のような絶縁膜１３が設けられている。この絶縁膜１３には、リッジ部１２の上の部分に開口１３ａが、メサ部に隣接する部分のｎ型ＧａＮコンタクト層４の上の部分に開口１３ｂが設けられている。そして、リッジ部１２をまたぐようにｐ側電極１４が設けられており、絶縁膜１３の開口１３ａを通じてリッジ部１２のｐ型ＧａＮコンタクト層１１とオーミックコンタクトしている。このｐ側電極１４は、例えばＮｉ膜、Ｐｔ膜およびＡｕ膜を順次積層したＮｉ／Ｐｔ／Ａｕ構造を有する。また、絶縁膜１３の開口１３ｂを通じてｎ型ＧａＮコンタクト層４上にｎ側電極１５がオーミックコンタクトして設けられている。このｎ側電極１５は、例えばＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜を順次積層したＴｉ／Ａｌ／Ｐｔ／Ａｕ構造を有する。
【００３３】
図２に示すように、この第１の実施形態においては、従来のＧａＮ系半導体レーザと異なり、ｃ面サファイア基板１とその上の窒化物系ＩＩＩ−Ｖ族化合物半導体層、具体的にはＧａＮバッファ層２との界面におけるｃ面サファイア基板１に凹部１ａが多数、例えば１０9ｃｍ-2程度の面密度で形成されている。これらの凹部１ａの断面形状は三角形、台形など種々のものであってよく、それらの平面形状も図３に例示するような六角形、三角形、円形、これらが二つ以上組み合わさったものなど種々のものであってよい。これらの凹部１ａの大きさは、例えば、深さが２５ｎｍ以上、幅が３０ｎｍ以上である。また、これらの凹部１ａの内部は、結晶方位のそろったＡｌx Ｇａ1-x Ｎ結晶１６で埋め込まれている。ここで、このＡｌx Ｇａ1-x Ｎ結晶１６のＡｌ組成比ｘは０．２以上である。また、サファイア結晶の（０００６）反射とＧａＮ結晶の（０００２）反射とを励起した電子顕微鏡像において、このＡｌx Ｇａ1-x Ｎ結晶１６の部分で観察されるモアレ縞の間隔は、１．３７〜１．６７ｎｍである。
【００３４】
次に、上述のように構成されたこの第１の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００３５】
このＧａＮ系半導体レーザを製造するには、まず、図４に示すように、表面が平坦化および鏡面化加工されたｃ面サファイア基板１を用意し、このｃ面サファイア基板１を図示省略したＭＯＣＶＤ装置の反応管内に入れる。
【００３６】
次に、この反応管内で、水素ガス、アルゴンガスなどの不活性ガス、窒素ガスなどの雰囲気、好適には水素ガスのような還元性雰囲気において、基板温度を例えば１０００〜１３００℃に設定して１〜６０分間熱処理することにより、ｃ面サファイア基板１の表面のサーマルクリーニングを行うとともに、図５に示すように、表面に凹部１ａを形成する。このとき、目的とする凹部１ａの大きさや形状に応じて、基板温度および時間を調節する。
【００３７】
次に、基板温度を例えば５２０℃に下降させた後、図２に示すように、ｃ面サファイア基板１の凹部１ａが形成された表面上にＭＯＣＶＤ法によりＧａＮバッファ層２を成長させる。次に、基板温度を例えば１０００℃まで上昇させ、ＭＯＣＶＤ法により、ＧａＮバッファ層２上にアンドープＧａＮ層３、ｎ型ＧａＮコンタクト層４、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１を順次成長させる。ただし、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７の成長は基板温度を７００〜８００℃として行う。これらのＧａＮ系半導体層の成長原料は、例えば、ＩＩＩ族元素であるＧａの原料としてはトリメチルガリウム（ＴＭＧ）を、ＩＩＩ族元素であるＡｌの原料としてはトリメチルアルミニウム（ＴＭＡ）を、ＩＩＩ族元素であるＩｎの原料としてはトリメチルインジウム（ＴＭＩ）を、Ｖ族元素であるＮの原料としてはアンモニア（ＮＨ3 ）を用いる。また、キャリアガスとしては、例えば、水素（Ｈ2 ）と窒素（Ｎ2 ）との混合ガスを用いる。ドーパントについては、ｎ型ドーパントとしては例えばモノシラン（ＳｉＨ4 ）を、ｐ型ドーパントとしては例えばメチルシクロペンタジエニルマグネシウム（（ＭＣｐ）2 Ｍｇ）を用いる。
【００３８】
上述のサーマルクリーニングから窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長までの基板温度シーケンスの一例を図６に示す。
【００３９】
ＧａＮバッファ層２の成長後の基板温度上昇中の熱処理により、ｃ面サファイア基板１の凹部１ａの内部に埋め込まれたＧａＮバッファ層２が固相エピタキシャル成長により結晶化するとともに、この結晶にｃ面サファイア基板１からＡｌが拡散する。これによって、この凹部１ａの内部に、結晶方位のそろったＡｌx Ｇａ1-x Ｎ結晶１６が形成される。透過電子顕微鏡によるモアレ縞の間隔の測定によれば、この方法により、Ａｌx Ｇａ1-x Ｎ結晶１６のＡｌ組成比ｘを最大で０．９５にもすることができることが可能である。また、この結晶化およびＡｌ拡散の過程で、ｃ面サファイア基板１とＡｌx Ｇａ1-x Ｎ結晶１６とがＡｌを共有して強固に結合する。また、このＡｌx Ｇａ1-x Ｎ結晶１６はｃ面サファイア基板１との格子定数差がＧａＮに比べて小さいことにより、ｃ面サファイア基板１とＧａＮバッファ層２との格子定数差が緩和される。さらに、Ａｌx Ｇａ1-x Ｎ結晶１６およびその上のＧａＮバッファ層２の全体で見ると、Ａｌ組成比が下から上にむかって徐々に減少する構造となっているため、ｃ面サファイア基板１との格子不整が徐々に緩和されている。そして、Ａｌx Ｇａ1-x Ｎ結晶１６を核としてＧａＮバッファ層２の結晶化が進行し、最終的に優れた結晶性のＧａＮバッファ層２が得られる。このため、この結晶性に優れたＧａＮバッファ層２上に成長されるアンドープＧａＮ層３、ｎ型ＧａＮコンタクト層４、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１の結晶性も優れたものとなる。
【００４０】
次に、ｐ型ＧａＮコンタクト層１１の全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．４μｍのＳｉＯ2 膜を形成した後、このＳｉＯ2 膜上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして例えばフッ酸系のエッチング液を用いたウエットエッチングによりＳｉＯ2 膜をエッチングする。これによって、ｐ型ＧａＮコンタクト層１１上にＳｉＯ2 膜からなるマスク（図示せず）が形成される。
【００４１】
次に、このマスクを用いて例えば反応性イオンエッチング（ＲＩＥ）法によりｎ型ＧａＮコンタクト層４に達するまでエッチングを行う。このとき、例えば、ｎ型ＧａＮコンタクト層４が０．５μｍエッチングされるようにする。このＲＩＥのエッチングガスとしては例えば塩素系ガスを用いる。
【００４２】
次に、マスクをエッチング除去した後、再び基板全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．２μｍのＳｉＯ2 膜を形成した後、このＳｉＯ2 膜上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして例えばフッ酸系のエッチング液を用いたウエットエッチングによりＳｉＯ2 膜をエッチングする。これによって、メサ部を含む基板表面にＳｉＯ2 膜からなるマスク（図示せず）が形成される。
【００４３】
次に、このマスクを用いて例えばＲＩＥ法によりｐ型ＧａＮコンタクト層１１の厚さ方向の所定の深さまでエッチングを行うことにより溝を形成し、リッジ部１２を形成する。このＲＩＥのエッチングガスとしては例えば塩素系ガスを用いる。
【００４４】
次に、リソグラフィーによりｎ側電極形成領域を除いた領域の表面を覆うレジストパターン（図示せず）を形成する。
【００４５】
次に、このレジストパターンをマスクとして絶縁膜１３をエッチングすることにより、開口１３ｂを形成する。
【００４６】
次に、レジストパターンを残したままの状態で基板全面に例えば真空蒸着法によりＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジストパターンをその上に形成されたＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜とともに除去する（リフトオフ）。これによって、絶縁膜１３の開口１３ｂの部分におけるｎ型ＧａＮコンタクト層４上にＴｉ／Ａｌ／Ｐｔ／Ａｕ構造のｎ側電極１５が形成される。
【００４７】
次に、例えば、窒素ガス雰囲気中において８００℃で１０分熱処理を行うことにより、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１にドープされたｐ型不純物の電気的活性化を行うとともに、ｎ側電極１５のアロイ処理を行う。
【００４８】
次に、リソグラフィーによりリッジ部１２の領域を除いた領域の表面を覆うレジストパターン（図示せず）を形成する。
【００４９】
次に、レジストパターンをマスクとして絶縁膜１３をエッチングすることにより開口１３ａを形成し、リッジ部１２の上面を露出させる。
【００５０】
次に、リソグラフィーによりｐ側電極形成領域を除いた領域の表面を覆うレジストパターン（図示せず）を形成する。
【００５１】
次に、基板全面に例えば真空蒸着法によりＮｉ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジストパターン２２をその上に形成されたＮｉ膜、Ｐｔ膜およびＡｕ膜とともに除去する。これによって、図１に示すように、リッジ部１２にまたがって、Ｎｉ／Ｐｔ／Ａｕ構造のｐ側電極１４が形成される。次に、例えば、窒素ガス雰囲気中において６００℃で２０分熱処理を行うことにより、ｐ側電極１４のアロイ処理を行う。
【００５２】
この後、上述のようにしてレーザ構造が形成されたｃ面サファイア基板１をバー状に加工して両共振器端面を形成し、さらに端面コーティングを施した後、このバーをチップ化する。これによって、目的とするリッジ構造およびＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【００５３】
以上のように、この第１の実施形態によれば、ｃ面サファイア基板１の一主面に凹部１ａを設け、この一主面上に基板温度５２０℃でＧａＮバッファ層２を成長させた後、基板温度を１０００℃に上昇させ、その過程で、凹部１ａに埋め込まれたＧａＮバッファ層２を固相成長により結晶化させるとともに、Ａｌを拡散させてＡｌx Ｇａ1-x Ｎ結晶１６とし、さらにこのＡｌx Ｇａ1-x Ｎ結晶１６を核としてＧａＮバッファ層２全体を結晶化させることによりＧａＮバッファ層２全体を結晶化していることにより、このＧａＮバッファ層２上に成長させるアンドープＧａＮ層３、ｎ型ＧａＮコンタクト層４、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１の結晶性も優れたものとすることができる。これによって、高性能、長寿命、高信頼性のＧａＮ系半導体レーザを実現することができる。
【００５４】
次に、この発明の第２の実施形態について説明する。
【００５５】
この第２の実施形態においては、第１の実施形態と同様にして、ｃ面サファイア基板１の表面に凹部１ａを形成した後、このｃ面サファイア基板１の表面を高温、例えば１０００℃程度の温度で窒素を含む原料ガス、例えばアンモニアガスにさらして窒化し、ＡｌとＮとを含む窒化層を形成する。この後、第１の実施形態と同様にして、ＧａＮバッファ層２の成長以降の工程を進め、目的とするＧａＮ系半導体レーザを製造する。
【００５６】
この第２の実施形態によれば、第１の実施形態と同様な利点に加えて、次のような利点を得ることができる。すなわち、ｃ面サファイア基板１の表面に凹部１ａを形成し、さらにこの表面に窒化層を形成してからＧａＮバッファ層２を成長させていることにより、この窒化層と凹部１ａに埋め込まれたＧａＮバッファ層２との間でのＡｌの拡散反応によってＧａＮバッファ層２にＡｌが拡散し、逆に窒化層にＧａが拡散する。そして、この結果、Ａｌの拡散を大幅に促進することができ、Ａｌ組成比ｘの高いＡｌx Ｇａ1-x Ｎ結晶１６を形成する場合に有利となる。
【００５７】
次に、この発明の第３の実施形態について説明する。
【００５８】
図７に示すように、この第３の実施形態によるＧａＮ系半導体レーザにおいては、ｃ面サファイア基板１とＧａＮバッファ層２との界面全体に、結晶方位のそろったＡｌx Ｇａ1-x Ｎ結晶１６が凹部１ａを埋め込むように形成されている。その他のことは第１の実施形態によるＧａＮ系半導体レーザと同様である。
【００５９】
この第３の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
【００６０】
次に、この発明の第４の実施形態について説明する。
【００６１】
この第４の実施形態においては、第１の実施形態と同様にしてｃ面サファイア基板１の表面に凹部１ａを形成した後、基板温度を５２０℃に降下させ、基板温度をこの温度から１０００℃まで上昇させながら、ｃ面サファイア基板１上に直接アンドープＧａＮ層２を成長させ、引き続いてその上に第１の実施形態と同様にしてｎ型ＧａＮコンタクト層３以降の層を成長させる。このときのサーマルクリーニングから窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長までの基板温度シーケンスの一例を図８に示す。
【００６２】
この第４の実施形態によれば、ｃ面サファイア基板１の凹部１ａからアンドープＧａＮ層２の結晶化が起きることにより、アンドープＧａＮ層２全体の結晶性を優れたものとすることができ、これによってその上に成長させる窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶性も優れたものとすることができる。
【００６３】
次に、この発明の第５の実施形態について説明する。
【００６４】
図９および図１０に示すように、この第５の実施形態によるＧａＮ系半導体レーザにおいては、ｃ面サファイア基板１の表面に、一方向（例えば、〈１１−２０〉方向）に互いに平行に延びる複数の直線状の凹部１ａが設けられ、この凹部１ａの内部にＡｌx Ｇａ1-x Ｎ結晶１６が埋め込まれている。その他のことは、第１の実施形態と同様である。
【００６５】
この第５の実施形態によるＧａＮ系半導体レーザの製造方法は、ｃ面サファイア基板１の凹部１ａの形成方法が異なることを除いて、第１の実施形態によるＧａＮ系半導体レーザの製造方法と同様である。この第５の実施形態においては、凹部１ａは、表面が平坦化および鏡面化加工されたｃ面サファイア基板１上にリソグラフィーにより所定のストライプ形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてｃ面サファイア基板１をドライエッチングにより所定深さまでエッチングすることにより形成する。
【００６６】
この第５の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
【００６７】
次に、この発明の第６の実施形態について説明する。
【００６８】
図１１および図１２に示すように、この第６の実施形態によるＧａＮ系半導体レーザにおいては、ｃ面サファイア基板１の表面に、六角形の平面形状の凹部１ａが二次元アレイ状に設けられ、この凹部１ａの内部にＡｌx Ｇａ1-x Ｎ結晶１６が埋め込まれている。その他のことは、第１の実施形態と同様である。
【００６９】
この第５の実施形態によるＧａＮ系半導体レーザの製造方法は、ｃ面サファイア基板１の凹部１ａの形成方法が異なることを除いて、第１の実施形態によるＧａＮ系半導体レーザの製造方法と同様である。すなわち、この第５の実施形態においては、凹部１ａは、表面が平坦化および鏡面化加工されたｃ面サファイア基板１上にリソグラフィーにより所定の六角形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてｃ面サファイア基板１をドライエッチングにより所定深さまでエッチングすることにより形成する。
【００７０】
この第６の実施形態によれば、第１の実施形態と同様な利点を得ることができる。
【００７１】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００７２】
例えば、上述の第１〜第６の実施形態において挙げた数値、構造、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、原料、プロセスなどを用いてもよい。
【００７３】
また、上述の第１〜第４の実施形態においては、ＭＯＣＶＤ装置の反応管内でｃ面サファイア基板１の表面をサーマルクリーニングすることにより凹部１ａを形成しているが、別の装置でｃ面サファイア基板１の表面にサーマルクリーニングにより凹部１ａを形成した後、このｃ面サファイア基板１をＭＯＣＶＤ装置の反応管内に移してから再度サーマルクリーニングを行い、その後成長を行うようにしてもよい。
【００７４】
また、第１〜第３、第５および第６の実施形態においては、バッファ層としてＧａＮバッファ層２を成長させているが、バッファ層としては一般的にはＡｌx Ｇａ1-x-y Ｉｎy Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）層を用いることができる。
【００７５】
さらに、上述の第１〜第６の実施形態においては、この発明をＳＣＨ構造のＧａＮ系半導体レーザに適用した場合について説明したが、この発明は、ＤＨ（Double Heterostructure）構造のＧａＮ系半導体レーザに適用することもできる。また、活性層７として単一量子井戸構造のものを用いてもよい。また、レーザ構造としては、利得導波型または屈折率導波型半導体レーザを実現するリッジ導波路型、内部電流狭窄型、構造基板型、縦モード制御型（分布帰還（ＤＦＢ）型または分布ブラッグ反射（ＤＢＲ）型半導体レーザ）などの各種のものを用いることができる。また、この発明は、ＧａＮ系発光ダイオードに適用することもでき、さらには、ＧａＮ系ＦＥＴなどの電子走行素子に適用することもできる。
【００７６】
【発明の効果】
以上説明したように、この発明によれば、サファイア基板の一主面に複数の凹部が設けられていることにより、このサファイア基板上における窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長を複数の結晶方向および結晶面によって制限することができる。このため、サファイア基板とその上に成長する窒化物系ＩＩＩ−Ｖ族化合物半導体との結晶方位関係をより正確に一致させることができ、窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶性を優れたものとすることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態によるＧａＮ系半導体レーザの共振器長方向に垂直な断面図である。
【図２】この発明の第１の実施形態によるＧａＮ系半導体レーザの一部を拡大して示す断面図である。
【図３】この発明の第１の実施形態によるＧａＮ系半導体レーザにおいてｃ面サファイア基板の表面に形成する凹部の平面形状の例を示す平面図である。
【図４】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図５】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図６】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法における基板温度シーケンスの一例を示す略線図である。
【図７】この発明の第３の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図８】この発明の第４の実施形態によるＧａＮ系半導体レーザの製造方法における基板温度シーケンスの一例を示す略線図である。
【図９】この発明の第５の実施形態によるＧａＮ系半導体レーザの一部を拡大して示す断面図である。
【図１０】この発明の第５の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための平面図である。
【図１１】この発明の第６の実施形態によるＧａＮ系半導体レーザの一部を拡大して示す断面図である。
【図１２】この発明の第６の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための平面図である。
【符号の説明】
１・・・ｃ面サファイア基板、１ａ・・・凹部、２・・・ＧａＮバッファ層、３・・・アンドープＧａＮ層、４・・・ｎ型ＧａＮコンタクト層、５・・・ｎ型ＡｌＧａＮクラッド層、６・・・ｎ型ＧａＮ光導波層、７・・・活性層、８・・・ｐ型ＡｌＧａＮキャップ層、９・・・ｐ型ＧａＮ光導波層、１０・・・ｐ型ＡｌＧａＮクラッド層、１１・・・ｐ型ＧａＮコンタクト層、１２・・・リッジ部、１３・・・絶縁膜、１４・・・ｐ側電極、１５・・・ｎ側電極、１６・・・Ａｌx Ｇａ1-x Ｎ結晶
Claims (6)
- サファイア基板の一主面に、内面の少なくとも一部が上記サファイア基板の上記一主面に対して１０度以上の角度をなし、深さが２５ｎｍ以上、幅が３０ｎｍ以上５μｍ以下の点状の凹部を１０ 9 ｃｍ -2 の面密度でリソグラフィー技術およびエッチング技術により形成し、
上記サファイア基板の上記一主面上にＡｌx1Ｇａ1-x1-y1 Ｉｎy1Ｎ層（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｘ１＋ｙ１≦１）を成長させるようにした半導体装置の製造方法。 - 上記凹部が形成された上記サファイア基板の上記一主面上にＧａＮバッファ層を成長させ、次いで基板温度を昇温した後、上記ＧａＮバッファ層上に上記Ａｌx1Ｇａ1-x1-y1 Ｉｎy1Ｎ層を成長させ、上記基板温度の昇温中の熱処理により、上記凹部の内部に埋め込まれた上記ＧａＮバッファ層を固相エピタキシャル成長により結晶化するようにした請求項１記載の半導体装置の製造方法。
- 上記基板温度の昇温中の熱処理により、上記凹部の内部に埋め込まれた上記ＧａＮバッファ層に上記サファイア基板からＡｌを拡散させてＡｌx Ｇａ1-x Ｎ結晶（０．２≦ｘ≦１）を形成するようにした請求項２記載の半導体装置の製造方法。
- 上記凹部は六角形の平面形状を有する請求項３記載の半導体装置の製造方法。
- 上記凹部の断面形状は台形または三角形である請求項１〜４のいずれか一項記載の半導体装置の製造方法。
- 上記サファイア基板の上記一主面がサファイア結晶の（０００１）面または（０００１）面から１０度以内の角度傾斜した面からなる請求項１〜５のいずれか一項記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18093098A JP4352473B2 (ja) | 1998-06-26 | 1998-06-26 | 半導体装置の製造方法 |
| US09/334,666 US6232623B1 (en) | 1998-06-26 | 1999-06-17 | Semiconductor device on a sapphire substrate |
| US09/795,844 US7033854B2 (en) | 1998-06-26 | 2001-02-28 | Method of crystallizing a nitride III-V compound semiconductor layer on a sapphire substrate |
| US11/113,597 US7125736B2 (en) | 1998-06-26 | 2005-04-25 | Method of crystallizing a nitride III-V compound semiconductor layer on a sapphire substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18093098A JP4352473B2 (ja) | 1998-06-26 | 1998-06-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000021772A JP2000021772A (ja) | 2000-01-21 |
| JP4352473B2 true JP4352473B2 (ja) | 2009-10-28 |
Family
ID=16091773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18093098A Expired - Fee Related JP4352473B2 (ja) | 1998-06-26 | 1998-06-26 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6232623B1 (ja) |
| JP (1) | JP4352473B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11469132B2 (en) | 2020-08-13 | 2022-10-11 | Samsung Electronics Co.. Ltd. | Method of aligning micro light emitting element and display transferring structure |
| US12183719B2 (en) | 2020-12-15 | 2024-12-31 | Samsung Electronics Co., Ltd. | Display transferring structure and display device including the same |
Families Citing this family (97)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11297631A (ja) * | 1998-04-14 | 1999-10-29 | Matsushita Electron Corp | 窒化物系化合物半導体の成長方法 |
| US6218207B1 (en) * | 1998-05-29 | 2001-04-17 | Mitsushita Electronics Corporation | Method for growing nitride semiconductor crystals, nitride semiconductor device, and method for fabricating the same |
| TW418549B (en) * | 1998-06-26 | 2001-01-11 | Sharp Kk | Crystal growth method for nitride semiconductor, nitride semiconductor light emitting device, and method for producing the same |
| JP4352473B2 (ja) * | 1998-06-26 | 2009-10-28 | ソニー株式会社 | 半導体装置の製造方法 |
| US6335546B1 (en) * | 1998-07-31 | 2002-01-01 | Sharp Kabushiki Kaisha | Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device |
| JP3517876B2 (ja) * | 1998-10-14 | 2004-04-12 | セイコーエプソン株式会社 | 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ |
| JP3459588B2 (ja) * | 1999-03-24 | 2003-10-20 | 三洋電機株式会社 | 半導体レーザ素子の製造方法 |
| US6570898B2 (en) * | 1999-09-29 | 2003-05-27 | Xerox Corporation | Structure and method for index-guided buried heterostructure AlGalnN laser diodes |
| JP2001119102A (ja) * | 1999-10-15 | 2001-04-27 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体レーザダイオード |
| JP2001176805A (ja) * | 1999-12-16 | 2001-06-29 | Sony Corp | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法 |
| CN1248288C (zh) * | 2000-02-09 | 2006-03-29 | 北卡罗来纳州大学 | 制造氮化镓半导体层和相关结构的方法 |
| JP2001267242A (ja) * | 2000-03-14 | 2001-09-28 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体及びその製造方法 |
| US6562129B2 (en) * | 2000-04-21 | 2003-05-13 | Matsushita Electric Industrial Co., Ltd. | Formation method for semiconductor layer |
| JP2001308460A (ja) * | 2000-04-27 | 2001-11-02 | Sharp Corp | 窒化物半導体レーザ素子とその光ピックアップ装置 |
| US6680959B2 (en) * | 2000-07-18 | 2004-01-20 | Rohm Co., Ltd. | Semiconductor light emitting device and semiconductor laser |
| US6905920B2 (en) * | 2000-09-04 | 2005-06-14 | Seiko Epson Corporation | Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature |
| JP4963763B2 (ja) * | 2000-12-21 | 2012-06-27 | 日本碍子株式会社 | 半導体素子 |
| US6711194B2 (en) * | 2001-02-08 | 2004-03-23 | The Furukawa Electric Co., Ltd. | High output power semiconductor laser diode |
| US7233028B2 (en) * | 2001-02-23 | 2007-06-19 | Nitronex Corporation | Gallium nitride material devices and methods of forming the same |
| JP3679720B2 (ja) * | 2001-02-27 | 2005-08-03 | 三洋電機株式会社 | 窒化物系半導体素子および窒化物系半導体の形成方法 |
| JP2002270970A (ja) * | 2001-03-08 | 2002-09-20 | Sharp Corp | 窒化物半導体発光素子 |
| WO2002078096A1 (en) * | 2001-03-23 | 2002-10-03 | Oriol, Inc. | TREATING N-TYPE GaN WITH A C12-BASED INDUCTIVELY COUPLED PLASMA BEFORE FORMATION OF OHMIC CONTACTS |
| US6765232B2 (en) * | 2001-03-27 | 2004-07-20 | Ricoh Company, Ltd. | Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system |
| US7968362B2 (en) * | 2001-03-27 | 2011-06-28 | Ricoh Company, Ltd. | Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system |
| JP3849758B2 (ja) * | 2001-04-12 | 2006-11-22 | ソニー株式会社 | 半導体レーザ素子 |
| JP3912044B2 (ja) * | 2001-06-06 | 2007-05-09 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法 |
| JP3866540B2 (ja) * | 2001-07-06 | 2007-01-10 | 株式会社東芝 | 窒化物半導体素子およびその製造方法 |
| US7067849B2 (en) | 2001-07-17 | 2006-06-27 | Lg Electronics Inc. | Diode having high brightness and method thereof |
| JP4055503B2 (ja) | 2001-07-24 | 2008-03-05 | 日亜化学工業株式会社 | 半導体発光素子 |
| US6949395B2 (en) | 2001-10-22 | 2005-09-27 | Oriol, Inc. | Method of making diode having reflective layer |
| US7148520B2 (en) | 2001-10-26 | 2006-12-12 | Lg Electronics Inc. | Diode having vertical structure and method of manufacturing the same |
| JP4082031B2 (ja) * | 2002-01-17 | 2008-04-30 | ソニー株式会社 | 素子の配列方法、及び表示装置 |
| JP3569807B2 (ja) * | 2002-01-21 | 2004-09-29 | 松下電器産業株式会社 | 窒化物半導体素子の製造方法 |
| US20030189215A1 (en) | 2002-04-09 | 2003-10-09 | Jong-Lam Lee | Method of fabricating vertical structure leds |
| US6841802B2 (en) | 2002-06-26 | 2005-01-11 | Oriol, Inc. | Thin film light emitting diode |
| DE10393690T5 (de) * | 2002-11-29 | 2005-09-15 | Sumitomo Chemical Co., Ltd. | III-V Halbleiter und Verfahren zur seiner Herstellung |
| JP4223797B2 (ja) * | 2002-12-19 | 2009-02-12 | 株式会社東芝 | 窒化物系半導体発光素子およびその製造方法 |
| KR101020387B1 (ko) * | 2002-12-20 | 2011-03-08 | 크리 인코포레이티드 | 반도체 메사 구조와 도전형 접합을 포함하는 전자 소자 및그 제조방법 |
| KR100504180B1 (ko) * | 2003-01-29 | 2005-07-28 | 엘지전자 주식회사 | 질화물 화합물 반도체의 결정성장 방법 |
| KR20110042249A (ko) * | 2003-06-04 | 2011-04-25 | 유명철 | 수직 구조 화합물 반도체 디바이스의 제조 방법 |
| WO2005015648A1 (en) * | 2003-08-12 | 2005-02-17 | Epivalley Co., Ltd. | Method of forming grating on substrate and iii-nitride semiconductor light emitting device using the substrate |
| EP1667241B1 (en) * | 2003-08-19 | 2016-12-07 | Nichia Corporation | Semiconductor light emitting diode and method of manufacturing the same |
| JP4509031B2 (ja) * | 2003-09-05 | 2010-07-21 | サンケン電気株式会社 | 窒化物半導体装置 |
| GB2407700A (en) * | 2003-10-28 | 2005-05-04 | Sharp Kk | MBE growth of nitride semiconductor lasers |
| WO2005071720A1 (en) | 2004-01-26 | 2005-08-04 | Showa Denko K.K. | Group iii nitride semiconductor multilayer structure |
| JP2005244202A (ja) * | 2004-01-26 | 2005-09-08 | Showa Denko Kk | Ｉｉｉ族窒化物半導体積層物 |
| KR100568297B1 (ko) * | 2004-03-30 | 2006-04-05 | 삼성전기주식회사 | 질화물 반도체 발광 소자 및 그 제조 방법 |
| US7465592B2 (en) * | 2004-04-28 | 2008-12-16 | Verticle, Inc. | Method of making vertical structure semiconductor devices including forming hard and soft copper layers |
| US7858996B2 (en) * | 2006-02-17 | 2010-12-28 | The Regents Of The University Of California | Method for growth of semipolar (Al,In,Ga,B)N optoelectronic devices |
| US7417266B1 (en) | 2004-06-10 | 2008-08-26 | Qspeed Semiconductor Inc. | MOSFET having a JFET embedded as a body diode |
| TWI433343B (zh) * | 2004-06-22 | 2014-04-01 | 維帝克股份有限公司 | 具有改良光輸出的垂直構造半導體裝置 |
| JP2006032623A (ja) * | 2004-07-15 | 2006-02-02 | Sharp Corp | 半導体レーザ素子の製造方法 |
| EP1801892A4 (en) * | 2004-08-31 | 2008-12-17 | Univ Meijo | METHOD OF MANUFACTURING A SEMICONDUCTOR LIGHT EMISSION ELEMENT AND SEMICONDUCTOR LIGHT EMISSION ELEMENT |
| US8174037B2 (en) * | 2004-09-22 | 2012-05-08 | Cree, Inc. | High efficiency group III nitride LED with lenticular surface |
| US7633097B2 (en) * | 2004-09-23 | 2009-12-15 | Philips Lumileds Lighting Company, Llc | Growth of III-nitride light emitting devices on textured substrates |
| TWI389334B (zh) * | 2004-11-15 | 2013-03-11 | 維帝克股份有限公司 | 製造及分離半導體裝置之方法 |
| US8802465B2 (en) | 2005-01-11 | 2014-08-12 | SemiLEDs Optoelectronics Co., Ltd. | Method for handling a semiconductor wafer assembly |
| US7432119B2 (en) * | 2005-01-11 | 2008-10-07 | Semileds Corporation | Light emitting diode with conducting metal substrate |
| US8871547B2 (en) | 2005-01-11 | 2014-10-28 | SemiLEDs Optoelectronics Co., Ltd. | Method for fabricating vertical light emitting diode (VLED) structure using a laser pulse to remove a carrier substrate |
| US7652299B2 (en) * | 2005-02-14 | 2010-01-26 | Showa Denko K.K. | Nitride semiconductor light-emitting device and method for fabrication thereof |
| KR100797180B1 (ko) * | 2005-06-25 | 2008-01-23 | (주)에피플러스 | 휘도가 향상된 반도체 발광 소자 및 그 제조 방법 |
| JP2007019318A (ja) * | 2005-07-08 | 2007-01-25 | Sumitomo Chemical Co Ltd | 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法 |
| JP2007056164A (ja) * | 2005-08-25 | 2007-03-08 | Univ Nagoya | 発光層形成用基材、発光体及び発光物質 |
| WO2007027186A1 (en) * | 2005-08-31 | 2007-03-08 | M.E.C. Technology, Inc. | A high brightness light emitting diode and method of making same |
| JP2007080896A (ja) * | 2005-09-12 | 2007-03-29 | Sanyo Electric Co Ltd | 半導体素子 |
| US7829909B2 (en) * | 2005-11-15 | 2010-11-09 | Verticle, Inc. | Light emitting diodes and fabrication methods thereof |
| KR100659373B1 (ko) * | 2006-02-09 | 2006-12-19 | 서울옵토디바이스주식회사 | 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드 |
| TWI288491B (en) * | 2006-03-02 | 2007-10-11 | Nat Univ Chung Hsing | High extraction efficiency of solid-state light emitting device |
| JP2007258269A (ja) * | 2006-03-20 | 2007-10-04 | Sumitomo Electric Ind Ltd | 半導体光素子 |
| US7371282B2 (en) * | 2006-07-12 | 2008-05-13 | Northrop Grumman Corporation | Solid solution wide bandgap semiconductor materials |
| KR100831843B1 (ko) * | 2006-11-07 | 2008-05-22 | 주식회사 실트론 | 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자 |
| KR101316119B1 (ko) | 2007-03-06 | 2013-10-11 | 서울바이오시스 주식회사 | 발광다이오드 및 그 제조방법 |
| US20080277686A1 (en) * | 2007-05-08 | 2008-11-13 | Huga Optotech Inc. | Light emitting device and method for making the same |
| DE102007027641B4 (de) | 2007-06-15 | 2015-12-03 | Huga Optotech Inc. | Verfahren zum Herstellen einer Licht emittierenden Diode |
| JP5311792B2 (ja) * | 2007-10-12 | 2013-10-09 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| US7598105B2 (en) * | 2007-12-21 | 2009-10-06 | Tekcore Co., Ltd. | Light emitting diode structure and method for fabricating the same |
| US8633501B2 (en) | 2008-08-12 | 2014-01-21 | Epistar Corporation | Light-emitting device having a patterned surface |
| JP5311408B2 (ja) * | 2008-12-26 | 2013-10-09 | シャープ株式会社 | 窒化物半導体発光素子 |
| JP2011086928A (ja) * | 2009-09-17 | 2011-04-28 | Sumitomo Chemical Co Ltd | 化合物半導体結晶の製造方法、電子デバイスの製造方法、および半導体基板 |
| JP2011119519A (ja) * | 2009-12-04 | 2011-06-16 | Showa Denko Kk | 半導体発光素子及び半導体発光装置 |
| JP2010135856A (ja) * | 2010-03-16 | 2010-06-17 | Showa Denko Kk | 発光素子の製造方法及び発光素子 |
| TWI640106B (zh) * | 2010-08-06 | 2018-11-01 | 日商日亞化學工業股份有限公司 | 藍寶石基板及半導體發光元件 |
| KR101227373B1 (ko) | 2011-01-28 | 2013-01-30 | 전북대학교산학협력단 | 마이크로 패턴을 갖는 발광소자 및 그 제조방법 |
| JP2012243780A (ja) * | 2011-05-13 | 2012-12-10 | Toshiba Corp | 半導体発光素子及びウェーハ |
| TWI464910B (zh) * | 2011-05-23 | 2014-12-11 | Lextar Electronics Corp | 半導體發光結構 |
| JP6429626B2 (ja) * | 2011-09-06 | 2018-11-28 | センサー エレクトロニック テクノロジー インコーポレイテッド | 層成長のためのパターンを有する基板の設計 |
| US10032956B2 (en) | 2011-09-06 | 2018-07-24 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
| US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
| US8940620B2 (en) * | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
| KR20140019366A (ko) * | 2012-05-23 | 2014-02-14 | 엔지케이 인슐레이터 엘티디 | 복합 기판, 발광 소자 및 복합 기판의 제조 방법 |
| US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
| CN103165771B (zh) * | 2013-03-28 | 2015-07-15 | 天津三安光电有限公司 | 一种具有埋入式孔洞结构的氮化物底层及其制备方法 |
| JP6059061B2 (ja) * | 2013-03-29 | 2017-01-11 | 日本碍子株式会社 | Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板の転位密度低減方法 |
| US9748344B2 (en) * | 2015-07-08 | 2017-08-29 | Coorstek Kk | Nitride semiconductor substrate having recesses at interface between base substrate and initial nitride |
| JP6556664B2 (ja) * | 2015-07-08 | 2019-08-07 | クアーズテック株式会社 | 窒化物半導体基板 |
| JP6699063B2 (ja) * | 2016-02-26 | 2020-05-27 | 旭化成株式会社 | サファイア基板及び窒化物半導体基板 |
| US10109474B1 (en) * | 2017-05-23 | 2018-10-23 | United Microelectronics Corp. | Method for fabricating handling wafer |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909040A (en) * | 1994-03-09 | 1999-06-01 | Kabushiki Kaisha Toshiba | Semiconductor device including quaternary buffer layer with pinholes |
| US5604763A (en) * | 1994-04-20 | 1997-02-18 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor laser diode and method for producing same |
| JP3015261B2 (ja) | 1994-09-12 | 2000-03-06 | 科学技術振興事業団 | 表面特性を改善するサファイア単結晶基板の熱処理方法 |
| US6030848A (en) * | 1996-06-28 | 2000-02-29 | Kabushiki Kaisha Toshiba | Method for manufacturing a GaN-based compound semiconductor light emitting device |
| US6091083A (en) * | 1997-06-02 | 2000-07-18 | Sharp Kabushiki Kaisha | Gallium nitride type compound semiconductor light-emitting device having buffer layer with non-flat surface |
| WO1999001594A1 (en) * | 1997-07-03 | 1999-01-14 | Cbl Technologies | Thermal mismatch compensation to produce free standing substrates by epitaxial deposition |
| JP3180743B2 (ja) * | 1997-11-17 | 2001-06-25 | 日本電気株式会社 | 窒化化合物半導体発光素子およびその製法 |
| JP4352473B2 (ja) * | 1998-06-26 | 2009-10-28 | ソニー株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-06-26 JP JP18093098A patent/JP4352473B2/ja not_active Expired - Fee Related
-
1999
- 1999-06-17 US US09/334,666 patent/US6232623B1/en not_active Expired - Lifetime
-
2001
- 2001-02-28 US US09/795,844 patent/US7033854B2/en not_active Expired - Fee Related
-
2005
- 2005-04-25 US US11/113,597 patent/US7125736B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11469132B2 (en) | 2020-08-13 | 2022-10-11 | Samsung Electronics Co.. Ltd. | Method of aligning micro light emitting element and display transferring structure |
| US11676848B2 (en) | 2020-08-13 | 2023-06-13 | Samsung Electronics Co., Ltd. | Method of aligning micro light emitting element and display transferring structure |
| US12183719B2 (en) | 2020-12-15 | 2024-12-31 | Samsung Electronics Co., Ltd. | Display transferring structure and display device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050196888A1 (en) | 2005-09-08 |
| US6232623B1 (en) | 2001-05-15 |
| US20010010941A1 (en) | 2001-08-02 |
| US7125736B2 (en) | 2006-10-24 |
| JP2000021772A (ja) | 2000-01-21 |
| US7033854B2 (en) | 2006-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4352473B2 (ja) | 半導体装置の製造方法 | |
| US7974322B2 (en) | Nitride semiconductor laser diode | |
| JP3864735B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP3372226B2 (ja) | 窒化物半導体レーザ素子 | |
| JP4005275B2 (ja) | 窒化物半導体素子 | |
| US7485902B2 (en) | Nitride-based semiconductor light-emitting device | |
| JP4304750B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| KR20020071787A (ko) | Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법 | |
| WO2002103812A1 (en) | Nitride semiconductor, production method therefor and nitride semiconductor element | |
| JP5076656B2 (ja) | 窒化物半導体レーザ素子 | |
| JP3460581B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| JP4822608B2 (ja) | 窒化物系半導体発光素子およびその製造方法 | |
| JP3796060B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| CN101540477B (zh) | 氮化物半导体器件及其制造方法 | |
| KR100639747B1 (ko) | 반도체 레이저, 반도체 장치 및 이들의 제조 방법 | |
| JP4178807B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP2008028375A (ja) | 窒化物半導体レーザ素子 | |
| JP4251813B2 (ja) | 窒化物半導体発光素子の製造方法 | |
| JP2004165550A (ja) | 窒化物半導体素子 | |
| JP5532082B2 (ja) | 窒化物半導体レーザ素子 | |
| JP3438675B2 (ja) | 窒化物半導体の成長方法 | |
| JP4104234B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP4517770B2 (ja) | 窒化物半導体素子 | |
| JP4415440B2 (ja) | 半導体レーザの製造方法 | |
| JP4363415B2 (ja) | 結晶膜、結晶基板および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090317 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090720 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |