Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4356502B2 - 窒化物半導体素子の製造方法 - Google Patents
[go: Go Back, main page]

JP4356502B2 - 窒化物半導体素子の製造方法 - Google Patents

窒化物半導体素子の製造方法 Download PDF

Info

Publication number
JP4356502B2
JP4356502B2 JP2004117344A JP2004117344A JP4356502B2 JP 4356502 B2 JP4356502 B2 JP 4356502B2 JP 2004117344 A JP2004117344 A JP 2004117344A JP 2004117344 A JP2004117344 A JP 2004117344A JP 4356502 B2 JP4356502 B2 JP 4356502B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
substrate
gan
layer
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004117344A
Other languages
English (en)
Other versions
JP2004304195A5 (ja
JP2004304195A (ja
Inventor
修 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2004117344A priority Critical patent/JP4356502B2/ja
Publication of JP2004304195A publication Critical patent/JP2004304195A/ja
Publication of JP2004304195A5 publication Critical patent/JP2004304195A5/ja
Application granted granted Critical
Publication of JP4356502B2 publication Critical patent/JP4356502B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、例えばLED(発光ダイオード)、LD(レーザダイオード)等の窒化物半導体(InAlGa1−X−YN、0≦X、0≦Y、X+Y≦1)に使用されるGaN基板の製造方法に関する。
本出願人は、窒化物半導体基板の上に積層した様々な層構成でもって、例えば青色等の高輝度な発光ダイオード(LED)、室温で長時間にわたる連続発振を可能とした青色のレーザダイオード(LD)のような、窒化物半導体素子を実現してきた。また、窒化物半導体の用途はこれだけにとどまらず、他の窒化物半導体素子への利用が提案され、様々な研究機関により精力的な研究がなされている。
このような窒化物半導体は、一般的にサファイアに代表されるような異種基板上に積層させた窒化物半導体層を基板として、この上に種々の層を積層することで所望の素子が製造されている。具体的に発光素子を例としてあげると、サファイア基板上に窒化物半導体層をエピタキシャル成長させた後、n層、p層を積層し、それぞれの層に対応する電極を設けることである。
このように、窒化物半導体と格子整合する窒化物半導体基板の製造実現への要望は高まるばかりであるが、GaNバルク結晶を例にとっても、様々な研究機関により試みられているにもかかわらず、数mmのものが報告されるにとどまっている。
窒化物半導体基板を製造する方法として、サファイア基板に酸化亜鉛の中間層を形成した後、窒化物半導体を積層し、前記中間層を湿式エッチングによりサファイア基板を剥離する方法が特開平7−202265号公報に開示されている。しかし、この方法により得られる窒化物半導体層では結晶性の良好な窒化物半導体基板が得られなかった。
しかしGaN単結晶サファイア基板を薄くした際、サファイア基板とGaNとの格子不整合により応力が発生し、基板に反りが生じてしまい、この基板上に窒化物半導体を形成して良好な窒化物半導体素子を得ようとしても限度があった。
また、酸化物基板上にGaNを成膜した後、サファイア基板側から研磨をして、GaNのみにする方法が特開平11−1399号公報に開示されている。この方法は酸化物基板上にGaNを成長させてHVPE法により一定の厚さの1次のGaNを形成し、この1次のGaN層の成長された窒化物半導体基板を研磨して酸化物基板の一部を除去し、1次のGaN層上に2次のGaN層を成長させ、再度研磨して除去し、この窒化物半導体基板が完全に除去された1次および2次のGaN層上に再び所定の厚さのGaN層を成長させてGaN単結晶を成長させ、最後にGaN単結晶を研磨してGaN基板を得る。
しかしこの方法で得られるGaN基板は非常に欠陥が多く、この基板を用いて窒化物半導体を作製しても特性の良い素子は得られず、また層構成の複雑な窒化物半導体レーザ素子に至っては発振さえしなかった。
本発明は上述の事情に鑑みてなされたものであり、GaN基板上に窒化物半導体が積層されて窒化物半導体素子となるGaN基板において、作製時に生じる反りが軽減した結晶欠陥の非常に少ないGaN基板の製造方法を提供し、素子特性の良好な窒化物半導体素子を歩留良く得ることを目的とする。
本発明者は、上記目的を達成するため、GaN基板について研究した結果、サファイア基板上にGaNを厚膜で形成した後に、サファイア基板側から研磨をしてGaNのみにすると反りが生じてしまうが、このGaN基板にさらに厚膜でGaNを積層することによって、サファイアとGaNとの格子不整合によって発生した際のひずみ応力が緩和され、反りが軽減した良好なGaN基板を得ることに成功した。
さらに本発明の製造方法によって得られるGaN基板は、ラテラル成長したGaNを利用して作製するため、結晶欠陥の非常に少ないGaN基板を比較的厚い膜で得ることができ、またGaNの劈開により共振面を作製出来ることから、特に層構成の複雑な窒化物半導体レーザ素子の作製に有用である。
すなわち、本発明は、
窒化物半導体基板上に積層された窒化物半導体を有する窒化物半導体素子の製造方法であって、
窒化物半導体と異なる異種基板上に、第1の窒化物半導体をラテラル成長させ、その上に第2の窒化物半導体を10μm以上400μm以下の厚さで成長させる第1の結晶成長工程と、
前記異種基板を除去して、前記窒化物半導体を、反りを有する窒化物半導体基板とする基板除去工程と、
前記窒化物半導体基板の上に、第3の窒化物半導体を10μm〜800μmの厚さで成長させる第2の結晶成長工程と、
前記第1の結晶成長工程で成長させた窒化物半導体及び前記第2の結晶成長工程で成長させた窒化物半導体を有する状態で、前記窒化物半導体基板の異種基板が除去された側を研磨して、前記ラテラル成長した窒化物半導体結晶の少なくとも一部を除去して、窒化物半導体基板の膜厚を小さくした窒化物半導体基板とする基板薄膜化工程と、
を具備することを特徴とする。
本発明の窒化物半導体素子の製造方法は、以下を組み合わせることができる。前記基板薄膜化工程において、研磨された窒化物半導体基板が反りを有する。前記基板除去工程において、異種基板を除去した後に、前記窒化物半導体基板の異種基板側を研磨して、窒化物半導体基板の膜厚を小さくする第1の基板研磨工程を具備する。前記基板研磨工程後に、窒化物半導体素子を有する窒化物半導体基板の研磨面側に、前記窒化物半導体基板を劈開する劈開工程を具備する。前記窒化物半導体素子がレーザ素子であり、該レーザ素子が前記劈開工程の劈開による共振面を有する。前記基板研磨工程後に、窒化物半導体素子を有する窒化物半導体基板の研磨面側に、電極を形成する工程を具備する。前記第1の結晶成長工程において、GaNからなる第1の層に凹凸を形成して、該第1の層上に窒化物半導体を成長させる。
また、本発明の他の態様を以下に示す。
GaN基板上に窒化物半導体を積層して窒化物半導体素子となるGaN基板の製造方法であって、
窒化物半導体と異なる異種基板上にラテラル成長によるGaNを含む第1の窒化物半導体層を成長させる第1の工程と、
その上に第2の窒化物半導体を成長させる第2の工程と、
第2の工程後、少なくとも異種基板までを除去する第3の工程と、
第3の工程後、第2の窒化物半導体の上に第3の窒化物半導体を成長させる第4の工程とを有することを特徴とする。
前記第1の工程は、異種基板上にGaNを成長させた後、そのGaN表面に凹凸を形成し、少なくとも凹部から凸部の表面にわたって、GaNをほぼ横方向に成長させる工程であることを特徴とする。
前記第4の工程後、異種基板を除去した側から第2の窒化物半導体の一部または全部、あるいは第3の窒化物半導体の一部までを除去する第5の工程を有することを特徴とする。
前記第2の窒化物半導体層の厚さは、10μm以上400μm以下に調整することを特徴とし、前記第3の窒化物半導体層の厚さは、100μm以上400μm以下に調整することを特徴とする。
さらに前記第1の工程はMOVPE法により、第2の工程および第4の工程はHVPE法により窒化物半導体を成長させることを特徴とする。
前記第5の工程後、GaN基板を研磨して厚さを100μm以上300μm以下にして、この上にデバイス構造を作製することを特徴とする。これは3層以上の構造を有するGaN基板の総膜厚をこの範囲とすることで、この上に窒化物半導体を積層して得られる窒化物半導体素子の特性が良好となる。
前記窒化物半導体と異なる異種基板は、C面を基準としてオフアングルされたサファイア基板を用いることを特徴とする。
前記第2の窒化物半導体層および/または第3の窒化物半導体層に、SiあるいはSnをドープすることを特徴とする。
以上説明したように、従来のGaN基板を得る方法では異種基板とGaNとの格子不整合により応力が発生し、基板に大きな反りが生じていたが、本発明の方法によると、異種基板側から研磨をしてGaNのみにすると反りが生じてしまうが、このGaN基板にさらに厚膜でGaNを積層することによって、異種基板とGaNとの格子不整合によって発生した際のひずみ応力が緩和され、反りが軽減し、良好なGaN基板が得られる。
さらに本発明の製造方法によって得られるGaN基板は、エピタキシャル成長したGaNを利用して作製するため、非常に結晶欠陥が少ないGaN基板を比較的厚い膜で得ることができ、特に層構成の複雑な窒化物半導体レーザ素子の作製に有用である。
以下、本発明について詳細に説明する。図1〜6は本発明の製造方法の具体例を示す模式図である。
まず第1の工程として、図1に示すように、MOVPE法によりサファイア基板などの窒化物半導体と異なる異種基板1上に窒化物半導体の下地層を成長させこれを第1の層と称し、次にエピタキシャル成長による窒化物半導体を形成する。エピタキシャル成長とは結晶欠陥の少ない単結晶の成長をいい、特に窒化物半導体では厚さ方向に対して横方向に選択成長(ラテラル成長)させることで、結晶欠陥が厚さ方向に成長することがなくなり、良好なエピタキシャル成長層が得られることが知られている。
具体的に横方向に選択成長(ラテラル成長)させる方法としては、GaNからなる第1の層を形成し、この第1の層を部分的に凹凸を形成して(2a)凹部側面に窒化物半導体の横方向の成長が可能な面を露出させ、その上に窒化物半導体を成長させる(2b)。
その他にラテラル成長させる方法としては、GaNからなる窒化物半導体層上にSiO等のマスクを部分的に形成し(例えばストライプ状)、この上に窒化物半導体を成長させる。どちらの方法によっても窒化物半導体はラテラル成長し、どちらも結晶欠陥の非常に少ないエピタキシャル成長層は得られるが、SiO等のマスク材料は、窒化物半導体が良好な単結晶として得られる温度、例えば1000℃以上の温度で分解するおそれがあり、また窒化物半導体が異常成長する原因にもなるために、凹凸を形成する方法によってラテラル成長させる方が好ましい。
また、窒化物半導体と異なる異種基板1は、C面、R面、A面を含むサファイアの他、スピネル(MgAl)のような絶縁性基板、SiC(6H、4H、3Cを含む)、ZnS、ZnO、GaAs、Si等の従来知られている窒化物半導体と異なる基板材料を用いることができる。
また、本発明に用いる窒化物半導体と異なる異種基板1はステップ状にオフアングル(傾斜)された基板を用いることが望ましい。サファイア基板を用いる場合、サファイアA面に対し垂直(サファイアのM軸方向と平行)にオフアングルし、そのオフアングルのオフ角を0.1°〜0.3°の範囲にすることで、良好な窒化物半導体素子が得られる。
オフ角を0.1°〜0.3°の範囲にすると、HVPE法で積層した第2の窒化物半導体と第3の窒化物半導体の表面形態が、異種基板のステップに平行なすじ状となる。この窒化物半導体表面のステップ(段差に沿う方向)はレーザ素子を作製する際の導波路方向と同じとなり、導波路構造内にステップ状の段差ができることがなく、最も良い。さらに好ましくは0.15°〜0.25°とすると良い。
オフ角が0.1°より小さいか、またはオフアングルされていないサファイアを用いると、第2の窒化物半導体層と第3の窒化物半導体層の表面形態は六角錘状(または六角錘に似た形)となり、この上に作製する窒化物半導体表面にも六角パターンが反映され、素子特性が悪くなってしまう。また、オフ角が0.3°より大きいサファイアを用いると表面が荒れてしまい、サファイアのC面からのずれが大きくなり、エピタキシャル成長が困難になる。
また、本発明のラテラル成長する第1の工程は繰り返し2回以上行っても良い。
繰り返し行うことで、その上に形成する窒化物半導体層の結晶欠陥の数をさらに少なくすることができる。繰り返してラテラル成長を形成する際は、そのまえに行ったラテラル成長の際の凹凸に対して、凸部上に凹部、凹部上に凸部となるように形成する。
次に第2の工程として、図2に示すように、エピタキシャル成長した第1の窒化物半導体層2上にHVPE法を用いて第2の窒化物半導体3を成長させる。このHVPE法による窒化物半導体は厚膜で形成し、下地層を含めて400μm以下にすることが望ましい。400μmより厚く成長すると、異種基板との格子不整合あるいは熱膨張係数差によって発生する反りが大きくなりすぎてしまい、素子構造となる窒化物半導体を積層する際に不都合が生じてしまう。これは窒化物半導体と異種基板との間で発生する格子不整合あるいは熱膨張係数差によるひずみが、はじめは異種基板の方が膜厚が大きいために格子不整合あるいは熱膨張係数差によって発生する応力は異種基板1に依存し、窒化物半導体の方がひずみ応力を受けた状態となっていた。しかし、窒化物半導体が400μmより大きくなると、次第に応力は窒化物半導体に依存するようになってくるため、窒化物半導体にかかっていたひずみ応力が緩和されはじめ、今度は異種基板の方がひずみ応力を受けるようになり、そこで大きな反りが発生してしまう。
さらにこの第2の工程を行うことによって次のような効果もある。第1の工程においてラテラル成長による第1の窒化物半導体層2を成長させた場合、第1の窒化物半導体層表面では結晶欠陥の数が不均一であったものが、第2の窒化物半導体層3を成長させると、第2の窒化物半導体中で結晶欠陥が拡散され、第2の窒化物半導体層表面ではほぼ均一となり、その上に成長させる窒化物半導体も均一な層として成長させることができる。
またこの第2の窒化物半導体層3を成長させるとき、SiあるいはSnのn型不純物をドープすることが望ましい。これはn電極とのオーミック性を良くするためで、GaN基板上にn層、活性層、p層の順に素子構造を形成した場合、p層側にp電極を形成して、p電極とは反対のn層側すなわちGaN基板にn電極を形成する場合に、SiまたはSnをドープすると、オーミック性が良好となる。
このSiまたはSnのn型不純物は、5×1016/cm〜5×1021/cmの範囲でドープすることが望ましい。5×1016/cmより少ないと、オーミック性が悪くなってしまい、また5×1021/cmより多いと、不純物濃度が大きいために結晶性が悪くなり、結晶欠陥が増大する傾向にある。好ましい範囲としては、1×1017/cm〜1×1020/cmとする。
次に第3の工程として、図3に示すように、第2の窒化物半導体3までを形成した後、異種基板1の露出した面側から研磨していき、少なくとも異種基板までを除去する。研磨により取り除く層はSiO等のマスク材料を用いてエピタキシャル成長層を形成した場合はマスク材料等までを除去することが望ましい。この異種基板1を研磨により除去していくと、前述の説明と同じように、異種基板に依存していた応力が窒化物半導体に依存するようになり、結果的に異種基板1をすべて除去した段階で、大きく反った状態の窒化物半導体が得られる。
この大きく反りのある窒化物半導体を次に第4の工程として、図4に示すように、HVPE法を用いて第3の窒化物半導体4を成長させる。このHVPEによる第3の窒化物半導体4を厚膜で形成することで反りの軽減したGaN基板が得られる。これは異種基板1との格子不整合によってひずみ応力を受けた第2の窒化物半導体3が、異種基板が除去された状態でさらに窒化物半導体を積層していくことで、次第にひずみ応力が取り除かれるようになり、反りが軽減したと考えられる。この第3の窒化物半導体は10μm〜800μmで形成し、好ましくは200μm〜500μmで形成する。
次に好ましくは第5の工程として、図5に示すように、得られたGaN基板を異種基板1を除去した側から第2の窒化物半導体3の一部または全部、あるいは第3の窒化物半導体4の一部までを除去する。これは第1の窒化物半導体2はラテラル成長を得るために、SiO等のマスクを含んでいたり、凹凸を形成した上に窒化物半導体を形成したりしており、ひずみ応力が取り除かれにくくなっているため、第1の窒化物半導体層および第2の窒化物半導体層の一部または全部を研磨により除去することが望ましい。この研磨によって最終的なGaN基板としての膜厚は、50μm〜500μm、好ましくは100μm〜300μmとする。
以上のようにして作製したGaN基板4’を用いると、GaN基板上にn型窒化物半導体、活性層、p型窒化物半導体を形成して窒化物半導体素子を作製したとき、反りも小さく、また欠陥も少ないために、歩留が良く、発光効率の優れた窒化物半導体素子が得られる。
[実施例1]
異種基板1として、2インチφ、C面を主面とし、オリフラ面をA面とするサファイア基板1をMOVPE反応容器内にセットし、温度を510℃にして、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、サファイア基板1上にGaNよりなるバッファ層(図示されていない)を約200オングストロームの膜厚で成長させる。
バッファ層を成長後、TMGのみ止めて、温度を1050℃まで上昇させる。1050℃になったら、さらにTMGを用いて、GaNよりなる窒化物半導体層2を2.5μmの膜厚で成長させる。
窒化物半導体層2を成長後、ストライプ状のフォトマスクを形成し、CVD装置によりストライプ幅(凸部の上部になる部)2μm、ストライプ間隔(凹部の底部となる部分)10μmにパターニングされたSiO膜を形成し、続いて、RIE装置によりSiO膜の形成されていない部分の第1の窒化物半導体層2を第1の窒化物半導体2が残る程度に途中までエッチングして凹凸を形成することにより、凹部側面に第1の窒化物半導体2を露出させる(図1の2a)。図1のように凹凸を形成した後、凸部上部のSiOを除去する。なお、ストライプ方向は、図6に示すように、オリフラ面に対して垂直な方向(GaNのM軸方向)で形成する。
次に、MOVPE反応容器内にセットし、温度を1050℃で、原料ガスにTMG、アンモニアを用い、アンドープのGaNよりなる窒化物半導体層2bを15μmの膜厚で成長させ、これを第1の窒化物半導体層2とする。
第1の窒化物半導体層2を成長後、続いてウエハーをHVPE装置に移し、温度を1050℃で、原料ガスに塩化ガリウム、アンモニア、シランガスを用い、Siを1×1018/cmドープしたGaNよりなる第2の窒化物半導体層3を250μmの膜厚で成長させる。
このとき結晶欠陥の数を断面TEM(透過電子顕微鏡)により観察すると、第1の窒化物半導体層2表面での結晶欠陥密度は凸部上で1010個/cmであり、凹部上で10個/cm以下であったものが、第2の窒化物半導体層3表面ではほぼ均一で10個/cmになった。
続いてウエハーを反応容器から取り出し、サファイア基板側から、サファイア基板1が完全に除去されて下地層のGaNが露出するまで研磨していく。このサファイア基板がすべて取り除かれた状態ではウエハーは大きく反った状態となっている。
次に、サファイア基板の取り除かれたウエハーを再びHVPE装置に移し、同じく温度を1050℃で、原料ガスに塩化ガリウム、アンモニア、シランガスを用い、Siを1×1018/cmドープしたGaNよりなる第3の窒化物半導体層4を300μmの膜厚で成長させる。この第3の窒化物半導体層を成長させることで反りは軽減される。
第3の窒化物半導体層4を成長後、ウエハーを反応容器から取り出し、先ほど除去したサファイア基板側から、第1の窒化物半導体層2、および第2の窒化物半導体層3の一部までを研磨していき、最終的に総膜厚が250μmのGaN基板4’にする。
得られたGaN基板4’は反りが小さく、また欠陥も少ないために、このGaN上に形成した窒化物半導体素子は、歩留が良く、また発光効率の優れたものが得られた。
[実施例2]
実施例1と同様にしてGaN基板4’を作製する。得られたGaN基板上に図7に示すようにInGaNよりなるクラック防止層(これは省略が可能である)、AlGaNとSiドープのGaNとの超格子からなるn側クラッド層6、GaNよりなるn側光ガイド層7、InGaNよりなる多重量子井戸構造(MQW)の活性層8、MgドープのAlGaNよりなるp側キャップ層9、MgドープのGaNよりなるp側光ガイド層10、AlGaNとMgドープのGaNとの超格子からなるp側クラッド層11、MgドープのGaNよりなるp側コンタクト層12を順に積層する。
積層後、p側コンタクト層12とp側クラッド層11とをエッチングして表面をリッジ形状とし、リッジ上にZrOなどの絶縁膜31とpオーミック電極20を形成し、最後にpパッド電極21を、またp電極とは反対のGaN基板側にnオーミック電極22とnパッド電極23を形成し、最後にGaNの劈開により共振面を形成し、チップ化する。
以上のようにして窒化物半導体レーザ素子を得て、これをフェースアップ(基板とヒートシンクとが対抗した状態)でヒートシンクに設置し、それぞれの電極をワイヤーボンディングして、室温で連続発振を試みたところ、閾値電流密度2kA/cm、20mWの出力において、連続発振が確認され、2000時間以上の寿命を示した。
[実施例3]
実施例2と同様にして、実施例1によって得られたGaN基板上に図8に示すように素子構造としてAlGaNからなるn側コンタクト層5、クラック防止層(省略可能)、n側クラッド層6、n側光ガイド層7、活性層8、p側キャップ層9、p側光ガイド層10、p側クラッド層11、p側コンタクト層12を積層する。
次にp側コンタクト層12の一部をエッチングしてn側コンタクト層5を露出させる。さらにp側層をp側クラッド層11までRIEによりドライエッチングしてリッジを形成し、リッジ上に保護膜としてZrOなどの絶縁膜31とそれぞれのコンタクト層上にpオーミック電極20とpパッド電極21、nオーミック電極22とnパッド電極23を形成し、最後にGaNの劈開により共振面を形成し、チップ化する。
以上のようにして窒化物半導体レーザ素子を得て、これをフェースアップ(基板とヒートシンクとが対抗した状態)でヒートシンクに設置し、それぞれの電極をワイヤーボンディングして、室温で連続発振を試みたところ、閾値電流密度2kA/cm、20mWの出力において、連続発振が確認され、1000時間以上の寿命を示した。
[実施例4]
異種基板1として、2インチφ、C面を主面とし、オリフラ面をA面とするサファイア基板1をMOVPE反応容器内にセットし、温度を510℃にして、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、サファイア基板1上にGaNよりなるバッファ層(図示されていない)を約200オングストロームの膜厚で成長させる。
バッファ層を成長後、TMGのみ止めて、温度を1050℃まで上昇させる。1050℃になったら、さらにTMGを用いて、GaNよりなる窒化物半導体層2aを2.5μmの膜厚で成長させる。
窒化物半導体層2aを成長後、ストライプ状のフォトマスクを形成し、CVD装置によりストライプ幅10μm、窓部2μmのSiOよりなる保護膜30を0.5μmの膜厚で形成する。ストライプ方向は、オリフラ面に対して垂直な方向で形成する。
保護膜30形成後、ウエハーをMOVPE反応容器に移し、1050℃にて、原料ガスにTMG、アンモニアを用い、アンドープのGaNよりなる窒化物半導体層2bを15μmの膜厚で成長させ、これを第1の窒化物半導体層2とする。
第1の窒化物半導体層2を成長後、続いてウエハーをHVPE装置に移し、温度を1050℃で、原料ガスに塩化ガリウム、アンモニア、シランガスを用い、Siを1×1018/cmドープしたGaNよりなる第2の窒化物半導体層3を250μmの膜厚で成長させる(図6)。
このとき結晶欠陥の数を断面TEM(透過電子顕微鏡)により観察すると、第1の窒化物半導体層表面での結晶欠陥密度は凸部上で10個/cmであり、凹部上で1010個/cm以下であったものが、第2の窒化物半導体層上ではほぼ均一で10個/cmになった。
続いてウエハーを反応容器から取り出し、サファイア基板側から、第1の窒化物半導体層2の一部までを研磨していき、サファイア基板および、保護膜のSiOを完全に除去する。このサファイアおよびSiOがすべて取り除かれた状態ではウエハーは大きく反った状態となっている。
次に、サファイア基板1の取り除かれたウエハーを再びHVPE装置に移し、同じく温度を1050℃で、原料ガスに塩化ガリウムTMG、アンモニア、シランガスを用い、Siを1×1018/cmドープしたGaNよりなる第3の窒化物半導体層を300μmの膜厚で成長させる。この第3の窒化物半導体層4を成長させることで反りは軽減される。
第3の窒化物半導体層4を成長後、ウエハーを反応容器から取り出し、先ほど除去したサファイア基板側から、残りの第1の窒化物半導体層2、および第2の窒化物半導体層3の一部までを研磨していき、最終的に総膜厚が250μmのGaN基板4’にする。
得られたGaN基板4’は反りが小さく、また欠陥も少ないために、このGaN上に形成した窒化物半導体素子は,歩留が良く,また発光効率の優れたものが得られた。
[実施例5]
実施例1において、第3の窒化物半導体4をアンドープのGaNとした他は同様にして、GaN基板4’を得た。
このGaN基板4’上に図7に示すように、InGaNよりなるクラック防止層(これは省略が可能である)、AlGaNとSiドープのGaNとの超格子からなるn側クラッド層6、GaNよりなるn側光ガイド層7、InGaNよりなる多重量子井戸構造(MQW)の活性層8、MgドープのAlGaNよりなるp側キャップ層9、MgドープのGaNよりなるp側光ガイド層10、AlGaNとMgドープのGaNとの超格子からなるp側クラッド層11、MgドープのGaNよりなるp側コンタクト層12を順に積層する。
積層後、p側コンタクト層とp側クラッド層とをエッチングして表面をリッジ形状とし、リッジ上にZrOなどの絶縁膜31とpオーミック電極20を形成し、最後にpパッド電極21を、またp電極とは反対のGaN基板側にnオーミック電極22とnパッド電極23を形成し、最後にGaNの劈開により共振面を形成し、チップ化する。
以上のようにして窒化物半導体レーザ素子を得て、これをフェースアップ(基板とヒートシンクとが対抗した状態)でヒートシンクに設置し、それぞれの電極をワイヤーボンディングして、室温で連続発振を試みたところ、閾値電流密度2kA/cm、20mWの出力において、連続発振が確認され、1000時間以上の寿命を示した。
[実施例6]
異種基板1として、2インチφ、C面を主面とし、オリフラ面をA面とするサファイア基板1において、さらにステップ上にオファングルされ、そのオフ角が0.13°、ステップに沿う方向(段差方向)がA面に垂直に形成された基板を用いる他は実施例2と同様にして窒化物半導体レーザ素子を得て、室温で連続発振を試みたところ、閾値電流密度2kA/cm、20mWの出力において、連続発振が確認され、3000時間以上の寿命を示した。
[実施例7]
実施例1と同様にしてGaN基板4’を作製する。得られたGaN基板上にAlGaNよりなるn側コンタクト層5、InGaNよりなるクラック防止層(これは省略が可能である)、AlGaNとSiドープのGaNとの超格子からなるn側クラッド層6、InGaNよりなる多重量子井戸構造(MQW)の活性層8、MgドープのAlGaNよりなるp側キャップ層9、AlGaNとMgドープのGaNとの超格子からなるp側クラッド層11、MgドープのGaNよりなるp側コンタクト層12を順に積層する。
積層後、p側コンタクト層12上にpオーミック電極(透明電極)20とpパッド電極21を形成し、p電極とは反対のGaN基板側にnオーミック電極22と、nパッド電極23を形成し、最後にGaNの劈開によりチップ化する。
以上のようにして得られたLED素子は順方向電流20mAにおいて、順方向電圧3.4V、465nmの青色発光を示し、発光出力は9mWであった。
本発明の第1の工程を説明するGaN基板の構造を示す模式断面図。 本発明の第2の工程を説明するGaN基板の構造を示す模式断面図。 本発明の第3の工程を説明するGaN基板の構造を示す模式断面図。 本発明の第4の工程を説明するGaN基板の構造を示す模式断面図。 本発明の第5の工程を説明するGaN基板の構造を示す模式断面図。 本発明の他の実施例を説明するGaN基板を用いたレーザ素子の構造を示す模式断面図。 本発明の実施例によって得られるGaN基板を用いたレーザ素子の構造を示す模式断面図。 本発明の他の実施例によって得られるGaN基板を用いたレーザ素子の構造を示す模式断面図。 本発明の他の実施例によって得られるGaN基板を用いたレーザ素子の構造を示す模式断面図。
符号の説明
1・・・異種基板
2・・・第1の窒化物半導体層
3・・・第2の窒化物半導体層4・・・第3の窒化物半導体層
4’・・・GaN基板
5・・・n側コンタクト層
6・・・n側クラッド層
7・・・n側光ガイド層
8・・・活性層
9・・・p側キャップ層
10・・・p側光ガイド層
11・・・p側クラッド層
12・・・p側コンタクト層
20・・・pオーミック電極
21・・・pパッド電極
22・・・nオーミック電極
23・・・nパッド電極
30・・・SiO
31・・・絶縁膜

Claims (7)

  1. 窒化物半導体基板上に積層された窒化物半導体を有する窒化物半導体素子の製造方法であって、
    窒化物半導体と異なる異種基板上に、第1の窒化物半導体をラテラル成長させ、その上に第2の窒化物半導体を10μm以上400μm以下の厚さで成長させる第1の結晶成長工程と、
    前記異種基板を除去して、前記窒化物半導体を、反りを有する窒化物半導体基板とする基板除去工程と、
    前記窒化物半導体基板の上に、第3の窒化物半導体を10μm〜800μmの厚さで成長させる第2の結晶成長工程と、
    前記第1の結晶成長工程で成長させた窒化物半導体及び前記第2の結晶成長工程で成長させた窒化物半導体を有する状態で、前記窒化物半導体基板の異種基板が除去された側を研磨して、前記ラテラル成長した窒化物半導体結晶の少なくとも一部を除去して、窒化物半導体基板の膜厚を小さくした窒化物半導体基板とする基板薄膜化工程と、
    を具備することを特徴とする窒化物半導体素子の製造方法。
  2. 前記基板薄膜化工程において、研磨された窒化物半導体基板が反りを有する請求項1記載の窒化物半導体素子の製造方法。
  3. 前記基板除去工程において、前記異種基板を除去した側から前記第2の窒化物半導体の一部までを少なくとも除去する第1の基板研磨工程を具備する請求項1又は2記載の窒化物半導体素子の製造方法。
  4. 前記基板研磨工程後に、窒化物半導体素子を有する窒化物半導体基板の研磨面側に、前記窒化物半導体基板を劈開する劈開工程を具備する請求項1乃至3のいずれか1項に記載の窒化物半導体素子の製造方法。
  5. 前記窒化物半導体素子がレーザ素子であり、該レーザ素子が前記劈開工程の劈開による共振面を有する請求項4記載の窒化物半導体素子の製造方法。
  6. 前記基板研磨工程後に、窒化物半導体素子を有する窒化物半導体基板の研磨面側に、電極を形成する工程を具備する請求項1乃至5のいずれか1項に記載の窒化物半導体素子の製造方法。
  7. 前記第1の結晶成長工程において、GaNからなる第1の層に凹凸を形成して、該第1の層上に窒化物半導体を成長させる請求項1乃至6のいずれか1項に記載の窒化物半導体素子の製造方法。
JP2004117344A 2004-03-15 2004-03-15 窒化物半導体素子の製造方法 Expired - Fee Related JP4356502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004117344A JP4356502B2 (ja) 2004-03-15 2004-03-15 窒化物半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004117344A JP4356502B2 (ja) 2004-03-15 2004-03-15 窒化物半導体素子の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP05341499A Division JP3896718B2 (ja) 1999-03-02 1999-03-02 窒化物半導体

Publications (3)

Publication Number Publication Date
JP2004304195A JP2004304195A (ja) 2004-10-28
JP2004304195A5 JP2004304195A5 (ja) 2006-04-20
JP4356502B2 true JP4356502B2 (ja) 2009-11-04

Family

ID=33411208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004117344A Expired - Fee Related JP4356502B2 (ja) 2004-03-15 2004-03-15 窒化物半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP4356502B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107056998A (zh) * 2017-05-19 2017-08-18 衡水新光新材料科技有限公司 一种工业防护底漆用丙烯酸聚合物乳液及其生产工艺

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094409B1 (ko) * 2004-12-28 2011-12-15 삼성코닝정밀소재 주식회사 질화갈륨 단결정 후막의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107056998A (zh) * 2017-05-19 2017-08-18 衡水新光新材料科技有限公司 一种工业防护底漆用丙烯酸聚合物乳液及其生产工艺

Also Published As

Publication number Publication date
JP2004304195A (ja) 2004-10-28

Similar Documents

Publication Publication Date Title
JP4005275B2 (ja) 窒化物半導体素子
JP4288743B2 (ja) 窒化物半導体の成長方法
KR100634340B1 (ko) 질화물 반도체 소자 및 그 제조방법
JP4304750B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP2001007447A (ja) 窒化物半導体レーザ素子
JP3896718B2 (ja) 窒化物半導体
JP4406999B2 (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP3613197B2 (ja) 窒化物半導体基板の成長方法
JPH11191637A (ja) 窒化物半導体素子
JP4106516B2 (ja) 窒化物半導体基板の成長方法
JP3678061B2 (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP4698053B2 (ja) Iii族窒化物系化合物半導体の製造方法
JP4051892B2 (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JPH11163402A (ja) GaN系半導体発光素子
JP4211358B2 (ja) 窒化物半導体、窒化物半導体素子及びそれらの製造方法
JP4784012B2 (ja) 窒化物半導体基板、及びその製造方法
JP3819398B2 (ja) 半導体発光素子およびその製造方法
JP2002280609A (ja) 紫外線発光素子
JP4356502B2 (ja) 窒化物半導体素子の製造方法
JP2007036174A (ja) 窒化ガリウム系発光ダイオード
JP3906739B2 (ja) 窒化物半導体基板の製造方法
JP4442093B2 (ja) 窒化物半導体積層用基板の製造方法
JP3870869B2 (ja) 窒化物半導体基板の製造方法
JP4637503B2 (ja) 窒化物半導体レーザ素子の製造方法
JP3800146B2 (ja) 窒化物半導体素子の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees