Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4362349B2 - Lighting stabilization processing apparatus for plasma display panel and lighting circuit used therefor - Google Patents
[go: Go Back, main page]

JP4362349B2 - Lighting stabilization processing apparatus for plasma display panel and lighting circuit used therefor - Google Patents

Lighting stabilization processing apparatus for plasma display panel and lighting circuit used therefor Download PDF

Info

Publication number
JP4362349B2
JP4362349B2 JP2003379688A JP2003379688A JP4362349B2 JP 4362349 B2 JP4362349 B2 JP 4362349B2 JP 2003379688 A JP2003379688 A JP 2003379688A JP 2003379688 A JP2003379688 A JP 2003379688A JP 4362349 B2 JP4362349 B2 JP 4362349B2
Authority
JP
Japan
Prior art keywords
lighting
plasma display
display panel
voltage
scan electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003379688A
Other languages
Japanese (ja)
Other versions
JP2005142112A (en
Inventor
浩 加治屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Dental Products Inc
Original Assignee
Nissin Dental Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Dental Products Inc filed Critical Nissin Dental Products Inc
Priority to JP2003379688A priority Critical patent/JP4362349B2/en
Publication of JP2005142112A publication Critical patent/JP2005142112A/en
Application granted granted Critical
Publication of JP4362349B2 publication Critical patent/JP4362349B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Description

本発明は、テレビなどの表示装置に用いられるプラズマディスプレイパネル(以下、適宜「PDP」と略記する)およびそれに用いられる点灯用回路に係り、特に、PDPを全面にわたって所定期間点灯させることによってPDPの点灯の安定化処理(以下、適宜「エージング」と称する)を行うPDPのエージング技術に関する。   The present invention relates to a plasma display panel (hereinafter abbreviated as “PDP” where appropriate) used in a display device such as a television and a lighting circuit used therefor, and in particular, by lighting a PDP over a predetermined period over the entire surface. The present invention relates to an aging technique for a PDP that performs lighting stabilization processing (hereinafter referred to as “aging” as appropriate).

プラズマディスプレイパネル(PDP)は、複数枚の基板を貼り合わせて形成される。貼り合わされた基板のすきまにガスを封入して、そのすきまに電圧を印加することによって、プラズマ放電が発生する。そのプラズマ放電を利用して、PDPを点灯させるように構成されている。   A plasma display panel (PDP) is formed by bonding a plurality of substrates. A gas discharge is generated by enclosing a gas in a gap between the bonded substrates and applying a voltage to the gap. The plasma discharge is used to turn on the PDP.

通常PDPには、放電を発生させる走査電極と、PDPの領域(以下、適宜「セル」とする)を指定してその指定されたセルを点灯させるデータ電極(アドレス電極ともいう)とが配設されている。走査電極に電圧を印加してプラズマ放電を発生させるには、例えば200V〜300V程度の電圧が必要である。プラズマ放電が発生するのに必要な電圧はセルによってバラツキがあり、例えば200V程度で放電して点灯するセルもあれば、250V程度になっても放電しないセルもある。特に、製造直後の新品のPDPにおいて、上記現象は顕著に見られる。   Usually, a PDP is provided with a scanning electrode for generating a discharge and a data electrode (also referred to as an address electrode) for designating a PDP region (hereinafter referred to as “cell” as appropriate) and lighting the designated cell. Has been. In order to generate a plasma discharge by applying a voltage to the scan electrode, for example, a voltage of about 200V to 300V is required. The voltage required to generate plasma discharge varies depending on the cell. For example, some cells are discharged by lighting at about 200V and others are not discharged even when about 250V is reached. In particular, the above phenomenon is noticeable in a new PDP immediately after manufacture.

そこでPDPの製造工程が完了すると、走査電極に点灯用電源を一括に接続して、PDPを全面にわたって所定期間(例えば12時間〜24時間程度)点灯させることによってPDPの点灯の安定化を行うエージング処理が行われる。すなわち、製造直後の新品のPDPにおいて、プラズマ放電が発生するのに必要な電圧を、走査電極に一定期間にわたって印加し続けると、上記電圧は所定の電圧に収束する。この現象を利用してPDPを全面にわたって所定期間点灯させると、点灯直後には上記電圧はセル毎にバラツキが見られるが、所定期間だけ経過すると全セルにおいて上記電圧は一様になる。その結果、上記エージング処理を行うことによって、PDPの点灯の安定化を図ることができる(例えば、特許文献1参照)。
特開2003−187702号公報(第2−3頁、図7)
Thus, when the manufacturing process of the PDP is completed, aging is performed to stabilize the lighting of the PDP by connecting the lighting power supply to the scan electrodes at once and lighting the PDP over the entire surface for a predetermined period (for example, about 12 to 24 hours). Processing is performed. That is, in a new PDP immediately after manufacturing, if the voltage necessary for generating plasma discharge is continuously applied to the scan electrode for a certain period, the voltage converges to a predetermined voltage. If the PDP is turned on over the entire period using this phenomenon, the voltage varies from cell to cell immediately after lighting, but the voltage becomes uniform in all cells after a predetermined period. As a result, by performing the aging process, it is possible to stabilize the lighting of the PDP (see, for example, Patent Document 1).
Japanese Patent Laying-Open No. 2003-187702 (page 2-3, FIG. 7)

しかしながら、異なる種類やサイズのPDPに取り換えた場合には、前のエージング条件でエージング処理が行えない。エージング条件としては、例えば走査電極に印加する印加用電圧の値や、その印加用電圧の立ち上がり時間や立下り時間などがある。これらの条件はPDPの容量などに依存し、エージングの対象となるPDPが換わるたびにエージング条件の特性が変化する。そこで、エージングの対象となるPDPが換わるたびにエージング条件の最適化を行う。   However, when the PDP is replaced with a different type or size, the aging process cannot be performed under the previous aging condition. Examples of the aging condition include the value of the applied voltage applied to the scan electrode and the rise time and fall time of the applied voltage. These conditions depend on the capacity of the PDP and the like, and the characteristics of the aging condition change every time the PDP to be aged is changed. Therefore, the aging condition is optimized every time the PDP to be aged is changed.

通常は、印加用電圧に印加するための入力信号の波形(例えば波形の振幅や周波数など)を変化させる、あるいは入力信号の波形(入力波形)を変化させずに、印加用電圧を出力するドライバ回路(点灯用回路)のインピーダンス(例えばインダクタンスなど)の値を逐次に変化させてエージング条件の最適化を行う。前者のように入力波形を変化させる場合には、変化させるたびに入力波形を切り換えなければならず時間や手間がかかる。後者のようにドライバ回路のインピーダンスの値を変化させる場合には、インピーダンスの変化によって変化する印加用電圧の値が不連続となり、最適となるエージング条件が求めにくい。   Normally, a driver that outputs an applied voltage without changing the waveform of the input signal (for example, the amplitude or frequency of the waveform) applied to the applied voltage, or without changing the waveform (input waveform) of the input signal The aging condition is optimized by sequentially changing the impedance (for example, inductance) of the circuit (lighting circuit). When the input waveform is changed as in the former case, the input waveform must be switched every time it is changed, which takes time and labor. When the value of the impedance of the driver circuit is changed as in the latter case, the value of the applied voltage that changes due to the change in the impedance becomes discontinuous, and it is difficult to obtain an optimum aging condition.

本発明は、このような事情に鑑みてなされたものであって、入力信号の波形を変えずにエージング(点灯の安定化)条件を簡単に求めることができるプラズマディスプレイパネルの点灯安定化処理装置およびそれに用いられる点灯用回路を提供することを目的とする。   The present invention has been made in view of such circumstances, and it is possible to easily determine an aging (stabilization of lighting) condition without changing the waveform of an input signal. It is another object of the present invention to provide a lighting circuit used therefor.

本発明者は、上記の問題を解決するために鋭意研究した結果、次のような知見を得た。
すなわち、ドライバ回路のインピーダンス以外で可変できる要素について考えてみた。なお、ドライバ回路には入力信号の波形(入力波形)のスイッチングを行うスイッチング素子が設けられている。スイッチング素子としては、例えば絶縁ゲートバイポーラトランジスタ(IGBT(Insulated Gate Bipolar Transistor))や、電界効果トランジスタ(FET(Field Effect Transistor))などが用いられている。本発明者は、このスイッチング素子について着目してみた。
As a result of intensive studies to solve the above problems, the present inventor has obtained the following knowledge.
That is, the element that can be varied other than the impedance of the driver circuit was considered. The driver circuit is provided with a switching element for switching the waveform of the input signal (input waveform). As the switching element, for example, an insulated gate bipolar transistor (IGBT) or a field effect transistor (FET) is used. The inventor has paid attention to this switching element.

スイッチング素子のゲート電圧の値を変化させた場合に、ゲート電圧Vgを横軸に、走査電極に印加することにより走査電極に流れる走査電流のピーク値を縦軸にとったときの結果は、図7に示すとおりである。図7の結果からもわかるように、ゲート電圧の値を変化させると走査電流のピーク値(図7では「ピーク電流Ip」)が連続的に変化している。   When the value of the gate voltage of the switching element is changed, the result when the gate voltage Vg is applied to the scan electrode and the peak value of the scan current flowing through the scan electrode when applied to the scan electrode is taken is shown in FIG. As shown in FIG. As can be seen from the results of FIG. 7, when the value of the gate voltage is changed, the peak value of the scanning current (“peak current Ip” in FIG. 7) continuously changes.

本発明者は、図7の結果からゲート電圧を変化させることに想到した。このような知見に基づく本発明は、次のような構成をとる。
すなわち、請求項1に記載の発明は、複数枚の基板を貼り合わせて形成され、貼り合わされた基板のすきまにガスを封入して、そのすきまに電圧を印加することによって、プラズマ放電を発生させて点灯させるプラズマディスプレイパネルに対して、プラズマ放電を発生させる走査電極に点灯用回路を接続して、その点灯用回路から出力された印加用電圧を走査電極に印加し、前記プラズマディスプレイパネルの全面に対して所定期間点灯させることで、プラズマディスプレイパネルの点灯の安定化処理を行うプラズマディスプレイパネルの点灯安定化処理装置であって、点灯用回路は、印加用電圧のための入力信号のスイッチングを行うスイッチング素子と、そのスイッチング素子のゲート電圧を可変させる可変電源とを備え、可変電源によるゲート電圧の変化で印加用電圧の値を変化させるとともに、印加用電圧走査電極に印加することにより走査電極に流れる走査電流の値を印加用電圧の変化で変化させることを特徴とするものである。
The present inventor has conceived of changing the gate voltage from the result of FIG. The present invention based on such knowledge has the following configuration.
That is, the invention described in claim 1 is formed by bonding a plurality of substrates, enclosing gas in a gap between the bonded substrates, and applying a voltage to the gap to generate plasma discharge. For the plasma display panel to be lit, a lighting circuit is connected to the scan electrode that generates plasma discharge, and an application voltage output from the lighting circuit is applied to the scan electrode. The plasma display panel lighting stabilization processing device performs the plasma display panel lighting stabilization processing by turning on the light for a predetermined period of time, and the lighting circuit switches the input signal for the applied voltage. A switching element to perform, and a variable power source that varies the gate voltage of the switching element. That with changing the value of the applied voltage by the change of gate voltage, the applied voltage which is characterized in that changing the value of the scanning current flowing in scan electrodes by applying to the scanning electrodes with change in applied voltage It is.

[作用・効果]請求項1に記載の発明によれば、点灯用回路は、印加用電圧のための入力信号のスイッチングを行うスイッチング素子と、そのスイッチング素子のゲート電圧を可変させる可変電源とを備えている。可変電源によるゲート電圧の変化で印加用電圧の値を変化させるとともに、印加用電圧走査電極に印加することにより走査電極に流れる走査電流の値を印加用電圧の変化で変化させる。このとき、ゲート電圧の値を変化させると走査電流の値が連続的に変化するので、入力信号の波形を変えずにエージング(点灯の安定化)条件を簡単に求めることができる。 [Operation / Effect] According to the invention described in claim 1, the lighting circuit includes a switching element for switching the input signal for the applied voltage, and a variable power source for varying the gate voltage of the switching element. I have. The value of the applied voltage is changed by changing the gate voltage by the variable power supply, and the value of the scanning current flowing through the scan electrode is changed by changing the applied voltage by applying the applied voltage to the scan electrode. At this time, if the value of the gate voltage is changed, the value of the scanning current is continuously changed. Therefore, the aging (stabilization of lighting) condition can be easily obtained without changing the waveform of the input signal.

上述した発明の一例は、各々のプラズマディスプレイパネルに応じて予め求められたゲート電圧と走査電流との相関関係を記憶する相関関係記憶手段と、点灯安定化処理の対象となるプラズマディスプレイに切り換わると、その切り換わったプラズマディスプレイパネルに応じた相関関係を相関関係記憶手段から読み出して、その相関関係に基づいたゲート電圧を出力する指令を可変電源に与える指令手段とを備えること(請求項2に記載の発明)である。   One example of the above-described invention is switched to a correlation storage means for storing a correlation between a gate voltage and a scanning current obtained in advance for each plasma display panel, and a plasma display to be subjected to a lighting stabilization process. And a command means for reading out a correlation according to the switched plasma display panel from the correlation storage means, and giving a command to output a gate voltage based on the correlation to the variable power supply (claim 2). Invention).

このような手段を備えることで、点灯安定化処理の対象となる各々のプラズマディスプレイパネルに応じた走査電流をそれぞれ最適に求めることができ、点灯安定化処理を自動的に制御することができる。   By providing such means, the scanning current corresponding to each plasma display panel that is the subject of the lighting stabilization process can be optimally determined, and the lighting stabilization process can be automatically controlled.

さらに、上述した請求項2に記載の発明において、好ましくは、点灯安定化処理の対象となるプラズマディスプレイを識別する識別手段を備え、点灯安定化処理の対象となるプラズマディスプレイに切り換わると、その切り換わったプラズマディスプレイパネルを識別手段が識別して、その識別結果を指令手段に与え、指令手段はその識別結果と上述した相関関係とに基づいて上述した指令を可変電源に与える(請求項3に記載の発明)。   Furthermore, in the invention described in claim 2 described above, preferably, an identification means for identifying a plasma display that is a target of the lighting stabilization process is provided, and when switching to a plasma display that is a target of the lighting stabilization process, The identification means identifies the switched plasma display panel and gives the identification result to the command means, and the command means gives the above-mentioned command to the variable power source based on the identification result and the correlation described above. Invention described in 1.).

このような識別手段を備え、各手段とを関連付けることで、プラズマディスプレイが切り換わる際にも点灯安定化処理を自動的に制御することができ、点灯安定化処理の制御について、より一層の自動化を図ることができる。   By providing such identification means and associating with each means, the lighting stabilization process can be automatically controlled even when the plasma display is switched, and the control of the lighting stabilization process is further automated. Can be achieved.

また、請求項4に記載の発明は、複数枚の基板を貼り合わせて形成され、貼り合わされた基板のすきまにガスを封入して、そのすきまに電圧を印加することによって、プラズマ放電を発生させて点灯させるプラズマディスプレイパネルに対して、その全面に所定期間点灯させることで、プラズマディスプレイパネルの点灯の安定化処理を行うプラズマディスプレイパネルの点灯安定化処理装置に用いられる点灯用回路であって、プラズマ放電を発生させる走査電極に接続されて点灯用回路は構成されており、点灯用回路から出力された印加用電圧を走査電極に印加することでプラズマディスプレイパネルの全面に対して所定期間点灯させ、点灯用回路は、印加用電圧のための入力信号のスイッチングを行うスイッチング素子と、そのスイッチング素子のゲート電圧を可変させる可変電源とを備え、可変電源によるゲート電圧の変化で印加用電圧の値を変化させるとともに、印加用電圧走査電極に印加することにより走査電極に流れる走査電流の値を印加用電圧の変化で変化させることを特徴とするものである。 According to a fourth aspect of the present invention, a plurality of substrates are bonded together, a gas is sealed in a gap between the bonded substrates, and a voltage is applied to the gap to generate plasma discharge. A lighting circuit used in a lighting stabilization processing apparatus for a plasma display panel that performs lighting stabilization processing of the plasma display panel by lighting the plasma display panel to be lit for a predetermined period of time, A lighting circuit is configured by being connected to a scan electrode that generates plasma discharge. By applying an application voltage output from the lighting circuit to the scan electrode, the entire surface of the plasma display panel is lit for a predetermined period. The lighting circuit includes a switching element for switching an input signal for an applied voltage, and a switch for the switching element. And a variable power supply for varying the gate voltage of the grayed elements, along with changing the value of the applied voltage by the change of the gate voltage by the variable power supply, the scanning current flowing in scan electrodes by applying an applied voltage to the scan electrode The value is changed by changing the applied voltage.

[作用・効果]請求項4に記載の発明によれば、請求項2に記載の点灯用回路は、印加用電圧のための入力信号のスイッチングを行うスイッチング素子と、そのスイッチング素子のゲート電圧を可変させる可変電源とを備えている。可変電源によるゲート電圧の変化で印加用電圧の値を変化させるとともに、印加用電圧走査電極に印加することにより走査電極に流れる走査電流の値を印加用電圧の変化で変化させる。このとき、ゲート電圧の値を変化させると走査電流の値が連続的に変化するので、入力信号の波形を変えずにエージング(点灯の安定化)条件を簡単に求めることができる。 [Operation / Effect] According to the invention described in claim 4, the lighting circuit according to claim 2 is provided with a switching element for switching an input signal for an applied voltage, and a gate voltage of the switching element. And a variable power supply that can be varied. The value of the applied voltage is changed by changing the gate voltage by the variable power supply, and the value of the scanning current flowing through the scan electrode is changed by changing the applied voltage by applying the applied voltage to the scan electrode. At this time, if the value of the gate voltage is changed, the value of the scanning current is continuously changed. Therefore, the aging (stabilization of lighting) condition can be easily obtained without changing the waveform of the input signal.

本発明に係るプラズマディスプレイパネルの点灯安定化処理装置およびそれに用いられる点灯用回路によれば、点灯用回路は、印加用電圧のための入力信号のスイッチングを行うスイッチング素子と、そのスイッチング素子のゲート電圧を可変させる可変電源とを備えており、ゲート電圧の値を変化させると走査電流の値が連続的に変化するので、入力信号の波形を変えずにエージング(点灯の安定化)条件を簡単に求めることができる。   According to the lighting stabilization processing apparatus for a plasma display panel and the lighting circuit used therefor according to the present invention, the lighting circuit includes a switching element for switching an input signal for an applied voltage, and a gate of the switching element. Equipped with a variable power supply that varies the voltage, and the scanning current value changes continuously when the gate voltage value is changed, so the aging (stabilization of lighting) conditions can be simplified without changing the waveform of the input signal. Can be requested.

以下、図面を参照して本発明に係るPDPの点灯安定化処理装置(エージング処理装置)の一実施例を説明する。
図1は、本実施例装置の構成を示す概略斜視図であり、図2は、本実施例装置のPDPの各電極を模式的に示した平面図であり、図3は、PDPとドライバ回路との電気的接続を示す回路図であって、図4は、本実施例装置のブロック図であり、図5は、ドライバ回路に関する概略回路図である。
Hereinafter, an embodiment of a PDP lighting stabilization processing apparatus (aging processing apparatus) according to the present invention will be described with reference to the drawings.
FIG. 1 is a schematic perspective view showing the configuration of the apparatus of the present embodiment, FIG. 2 is a plan view schematically showing each electrode of the PDP of the apparatus of the present embodiment, and FIG. 3 shows a PDP and a driver circuit. FIG. 4 is a block diagram of the apparatus of the present embodiment, and FIG. 5 is a schematic circuit diagram relating to the driver circuit.

実施例装置は、図1〜図4に示すように、エージング用のトレー11、走査電極用のショートバー12、データ電極用のショートバー13、識別部14、相関関係メモリ15、制御部16、ドライバ回路20などを備えて構成されている。トレー11は、プラズマディスプレイパネル(PDP)1を載置する台である。   As shown in FIGS. 1 to 4, the embodiment apparatus includes an aging tray 11, a scan electrode short bar 12, a data electrode short bar 13, an identification unit 14, a correlation memory 15, a control unit 16, The driver circuit 20 is provided. The tray 11 is a table on which the plasma display panel (PDP) 1 is placed.

一方、PDP1は、図2に示すように、前面基板2および背面基板3を貼り合わせて形成されている。前面基板2は、例えばガラスなどから形成されており、背面基板3は前面基板2と同じ物質から形成されている。   On the other hand, the PDP 1 is formed by bonding a front substrate 2 and a back substrate 3 as shown in FIG. The front substrate 2 is made of, for example, glass, and the back substrate 3 is made of the same material as the front substrate 2.

前面基板2の下面には、X電極4a,Y電極4bからなる走査電極4、図示を省略する透明誘電体層、保護層が上から順に積層されている。走査電極4は、例えばITO膜(イソジウムとスズとの合金酸化膜)またはSnO2(酸化スズ膜)などによって形成され、透明誘電体層、例えば低融点のガラスのペーストなどによって形成され、保護層は、例えばMgO(酸化マグネシウム)などによって形成されている。保護層は、走査電極4がプラズマに直に晒されないように保護するための層である。 On the lower surface of the front substrate 2, a scanning electrode 4 including an X electrode 4 a and a Y electrode 4 b, a transparent dielectric layer (not shown), and a protective layer are stacked in order from the top. The scan electrode 4 is formed of, for example, an ITO film (alloy oxide film of isodium and tin) or SnO 2 (tin oxide film), and is formed of a transparent dielectric layer, for example, a low-melting glass paste. Is formed of, for example, MgO (magnesium oxide). The protective layer is a layer for protecting the scan electrode 4 from being directly exposed to plasma.

背面基板3の上面には、データ電極5、図示を省略する『リブ』と呼ばれる隔壁が上から順に積層されている。データ電極5は走査電極4に直交するように積層されている。また、隣接する隔壁に囲まれた各溝は各データ電極5の真上に位置するように積層されている。上述した溝には、蛍光体から形成される蛍光層(図示省略)が隔壁に沿ってそれぞれ積層されている。データ電極5は、例えばAg(銀)のペーストまたはAlなどによって形成され、隔壁は、例えばRuO2 (酸化ルテシウム)のペースト、または低融点のガラスとアルミナなどの金属酸化物との混合物などによって形成されている。 On the upper surface of the back substrate 3, data electrodes 5 and partition walls called “ribs” (not shown) are stacked in order from the top. The data electrode 5 is stacked so as to be orthogonal to the scanning electrode 4. The grooves surrounded by the adjacent barrier ribs are stacked so as to be positioned immediately above the data electrodes 5. In the grooves described above, fluorescent layers (not shown) formed of phosphors are stacked along the partition walls. The data electrode 5 is formed of, for example, an Ag (silver) paste or Al, and the partition wall is formed of, for example, a RuO 2 (lutesium oxide) paste or a mixture of a low-melting glass and a metal oxide such as alumina. Has been.

また、PDP1がカラーの場合には、蛍光層は、R(Red),G(Green),B(Blue)の3色の蛍光体が規則的に隔壁ごとに配設されている。上述した蛍光体は図示を省略する『母体』と『発光センタ』とから形成されており、プラズマ放電によって発生する紫外線によって、上述した母体が電離して発光センタに母体が衝突する。母体の衝突によって発光センタが励起して、励起した発光センタが基底状態に戻る際に、可視光が発生して、PDP1の表面にその可視光が透過してPDP1の表面から点灯される。   When the PDP 1 is a color, the phosphor layer is regularly arranged with phosphors of three colors R (Red), G (Green), and B (Blue) for each partition wall. The phosphor described above is formed of a “matrix” and a “light emission center” (not shown), and the above-mentioned matrix is ionized by ultraviolet rays generated by plasma discharge, and the matrix collides with the light emission center. When the light emission center is excited by the collision of the matrix and the excited light emission center returns to the ground state, visible light is generated, and the visible light is transmitted through the surface of the PDP 1 and is lit from the surface of the PDP 1.

実施例装置の説明に戻って、図1、図3に示すように、PDP1を支持した際に上述した走査電極用のショートバー12が走査電極4に電気的に接続するとともに、データ電極用のショートバー13がデータ電極5に電気的に接続されるように構成されている。すなわち、図3に示すように、PDP1を支持した際に前面基板2の下面に走査電極用のショートバー12が接触することでショートバー12が走査電極4に電気的に接続する。また、PDP1を支持した際に背面基板3の上面にデータ電極用のショートバー13が接触することでショートバー13がデータ電極5に電気的に接続する。各ショートバー12,13は2組分設けられており、それぞれの組が互いに対向している。特に走査電極用のショートバー12のうち、一方の組はX電極4aに電気的に接続されるとともに、他方の組はY電極4bに電気的に接続されている。   Returning to the description of the embodiment apparatus, as shown in FIGS. 1 and 3, when the PDP 1 is supported, the scan electrode short bar 12 described above is electrically connected to the scan electrode 4, and the data electrode The short bar 13 is configured to be electrically connected to the data electrode 5. That is, as shown in FIG. 3, when the PDP 1 is supported, the short bar 12 for scanning electrode comes into contact with the lower surface of the front substrate 2 so that the short bar 12 is electrically connected to the scanning electrode 4. Further, when the PDP 1 is supported, the data electrode short bar 13 comes into contact with the upper surface of the back substrate 3, whereby the short bar 13 is electrically connected to the data electrode 5. Each of the short bars 12 and 13 is provided in two sets, and each set is opposed to each other. In particular, one set of the scanning electrode short bars 12 is electrically connected to the X electrode 4a, and the other set is electrically connected to the Y electrode 4b.

なお、走査電極用のショートバー12が背面基板3に接触しないように、図3に示すように、前面基板2は電極の接続箇所の部分だけショートバー12の対向方向に沿って背面基板3よりも張り出しているとともに、データ電極用のショートバー13が前面基板2に接触しないように、背面基板3は電極の接続箇所の部分だけショートバー13の対向方向に沿って前面基板2よりも張り出している。各ショートバー12,13は上述したドライバ回路20に電気的に接続されている。   In order to prevent the scanning electrode short bar 12 from coming into contact with the back substrate 3, as shown in FIG. 3, the front substrate 2 has a portion corresponding to the electrode connecting portion along the opposing direction of the short bar 12 from the back substrate 3. In addition, the back substrate 3 protrudes from the front substrate 2 along the opposing direction of the short bar 13 so that the data electrode short bar 13 does not come into contact with the front substrate 2. Yes. Each short bar 12, 13 is electrically connected to the driver circuit 20 described above.

ドライバ回路20は、図5に示すように、大別すると走査電極用のドライバ回路20Aとデータ電極用のドライバ回路20Bとから構成されている。ドライバ回路20は、本発明における点灯用回路に相当する。   As shown in FIG. 5, the driver circuit 20 is roughly composed of a scan electrode driver circuit 20A and a data electrode driver circuit 20B. The driver circuit 20 corresponds to the lighting circuit in the present invention.

走査電極用のドライバ回路20Aは、2段のスイッチング素子21,22と、走査電極用のインピーダンス回路23と、スイッチング素子21のゲート電圧Vgを可変させる可変電源24と、スイッチング素子22のゲート電圧Vgを可変させる可変電源25とを備えて構成されている。スイッチング素子21のドレイン側とスイッチング素子22のソース側とを接続することで各スイッチング素子21,22は直列に接続されており、スイッチング素子21のソース側には入力信号の波形(入力波形)の入力電圧Vsが印加されるように接続されている。また、走査電極用のインピーダンス回路23の入力側はスイッチング素子21のドレイン側およびスイッチング素子22のソース側に接続されているとともに、走査電極用のショートバー12(図1、図3参照)を介して出力側は走査電極4のX電極4aおよびY電極4bに接続されている。インピーダンス回路23の出力側を走査電極4に接続することで、ドライバ回路20から出力された印加用電圧Vx,Vyを走査電極4に印加する。ここで、印加用電圧VxはX電極4aの電圧、印加用電圧VyはY電極4bの電圧である。   The scanning electrode driver circuit 20A includes two stages of switching elements 21 and 22, an impedance circuit 23 for scanning electrodes, a variable power supply 24 that varies the gate voltage Vg of the switching element 21, and a gate voltage Vg of the switching element 22. And a variable power source 25 for varying the power. The switching elements 21 and 22 are connected in series by connecting the drain side of the switching element 21 and the source side of the switching element 22, and the input signal waveform (input waveform) is connected to the source side of the switching element 21. The input voltage Vs is connected so as to be applied. Further, the input side of the scanning electrode impedance circuit 23 is connected to the drain side of the switching element 21 and the source side of the switching element 22, and via the scanning electrode short bar 12 (see FIGS. 1 and 3). The output side is connected to the X electrode 4 a and the Y electrode 4 b of the scanning electrode 4. By connecting the output side of the impedance circuit 23 to the scan electrode 4, the application voltages Vx and Vy output from the driver circuit 20 are applied to the scan electrode 4. Here, the application voltage Vx is the voltage of the X electrode 4a, and the application voltage Vy is the voltage of the Y electrode 4b.

データ電極用のドライバ回路20Bは、2段のスイッチング素子26,27と、データ電極用のインピーダンス回路28と、スイッチング素子26のゲート電圧Vg´を印加する電源29と、スイッチング素子27のゲート電圧Vg´を印加する電源30とを備えて構成されている。各スイッチング素子26,27は、走査電極用のドライバ回路20Aの各スイッチング素子21,22と同様の構成であり、データ電極用のインピーダンス回路28は、走査電極用のドライバ回路20Aのインピーダンス回路23と同様の構成である。また、スイッチング素子26のソース側には入力波形の入力電圧Vaが印加されるように接続されている。また、データ電極用のショートバー13(図1、図3参照)を介してデータ電極用のインピーダンス回路28の出力側はデータ電極5に接続されている。インピーダンス回路28の出力側をデータ電極5に接続することで、ドライバ回路20から出力された印加用電圧Vadsをデータ電極5に印加する。ここで、印加用電圧Vadsはデータ電極の電圧である。なお、各電源29,30は、走査電極用のドライバ回路20Aの可変電源24,25と相違し、ゲート電圧Vg´は固定の状態で印加する。   The data electrode driver circuit 20B includes two-stage switching elements 26 and 27, a data electrode impedance circuit 28, a power supply 29 that applies a gate voltage Vg ′ of the switching element 26, and a gate voltage Vg of the switching element 27. And a power source 30 for applying '. The switching elements 26 and 27 have the same configuration as the switching elements 21 and 22 of the scan electrode driver circuit 20A, and the data electrode impedance circuit 28 and the impedance circuit 23 of the scan electrode driver circuit 20A. It is the same composition. The switching element 26 is connected to the source side so that an input voltage Va having an input waveform is applied. The output side of the data electrode impedance circuit 28 is connected to the data electrode 5 through the data electrode short bar 13 (see FIGS. 1 and 3). By connecting the output side of the impedance circuit 28 to the data electrode 5, the application voltage Vads output from the driver circuit 20 is applied to the data electrode 5. Here, the application voltage Vads is the voltage of the data electrode. The power supplies 29 and 30 are different from the variable power supplies 24 and 25 of the scanning electrode driver circuit 20A, and the gate voltage Vg ′ is applied in a fixed state.

本実施例ではスイッチング素子21,22,26,27として、絶縁ゲートバイポーラトランジスタ(IGBT(Insulated Gate Bipolar Transistor))を用いている。スイッチング素子はIGBTに限定されず、例えば電界効果トランジスタ(FET(Field Effect Transistor))などのようにスイッチング素子に通常用いられているものであればよい。   In this embodiment, insulated gate bipolar transistors (IGBTs) are used as the switching elements 21, 22, 26 and 27. The switching element is not limited to an IGBT, and may be any element that is normally used for a switching element such as a field effect transistor (FET).

上述した識別部14は、図4に示すようにエージング用のトレー11に載置されたPDP1を識別する。すなわち、識別部14は、点灯安定化処理(エージング処理)の対象となるPDP1を識別する。エージングの対象となるPDP1に切り換わると、その切り換わったPDP1を識別部14が識別して、その識別結果を後述する制御部16に与える。識別部14については、PDP1の形状を識別するCCDカメラや、各サイズに合わせて配設された検出部(光センサや接触型センサなど)などに例示されるように通常に用いられる識別する手段で構成すればよい。識別部14は、本発明における識別手段に相当する。   The identification part 14 mentioned above identifies PDP1 mounted in the tray 11 for aging as shown in FIG. That is, the identification unit 14 identifies the PDP 1 that is the target of the lighting stabilization process (aging process). When switching to the PDP 1 to be aged, the identification unit 14 identifies the switched PDP 1 and gives the identification result to the control unit 16 described later. As for the identification unit 14, a normally used identification unit as exemplified by a CCD camera for identifying the shape of the PDP 1 or a detection unit (such as an optical sensor or a contact-type sensor) arranged in accordance with each size. What is necessary is just to comprise. The identification unit 14 corresponds to identification means in the present invention.

上述した相関関係メモリ15は、各々のPDP1に応じて予め求められたゲート電圧Vgと走査電流Ipanelとの相関関係を記憶するメモリである。ゲート電圧Vgと走査電流Ipanelとの相関関係は、例えば図7に示すように、ゲート電圧Vgを横軸に、走査電極4に印加することにより走査電極4に流れる走査電流Ipanelのピーク値であるピーク電流Ipを横軸にとり、可変電源24,25(図5参照)によりスイッチング素子21,22のゲート電圧Vgを可変させたときのピーク電流Ipを逐次に計測することで得られる。これらの相関関係を予め計測して相関関係メモリ15に書き込んで記憶している。予め記憶する際には、PDPの種類やサイズに応じて行えばよい。相関関係メモリ15は、ROM(Read-Only Memory)やRAM(Random-Access Memory)などに代表される記憶媒体などで構成されている。相関関係メモリ15は、本発明における相関関係記憶手段に相当する。   The correlation memory 15 described above is a memory that stores the correlation between the gate voltage Vg obtained in advance for each PDP 1 and the scanning current Ipanel. The correlation between the gate voltage Vg and the scanning current Ipanel is, for example, as shown in FIG. 7, a peak value of the scanning current Ipanel that flows through the scanning electrode 4 when the gate voltage Vg is applied to the scanning electrode 4 on the horizontal axis. The peak current Ip is obtained by sequentially measuring the peak current Ip when the gate voltage Vg of the switching elements 21 and 22 is varied by the variable power sources 24 and 25 (see FIG. 5) with the horizontal axis of the peak current Ip. These correlations are measured in advance and written and stored in the correlation memory 15. What is necessary is just to carry out according to the kind and size of PDP, when storing beforehand. The correlation memory 15 is composed of a storage medium represented by ROM (Read-Only Memory), RAM (Random-Access Memory), and the like. The correlation memory 15 corresponds to the correlation storage means in the present invention.

制御部16は、実施例装置の各構成を統括・制御するもので、CPU(中央演算処理部)などで構成されている。また、本実施例では制御部16は、エージングの対象となるPDP1に切り換わると、その切り換わったPDP1に応じた相関関係を相関関係メモリ15から読み出して、上述した識別結果と相関関係とに基づいた所望のゲート電圧Vgを出力する指令を可変電源24,25に与える機能をも備えている。制御部16は、本発明における指令手段に相当する。   The control unit 16 controls and controls each component of the embodiment apparatus, and includes a CPU (Central Processing Unit) and the like. Further, in this embodiment, when the control unit 16 switches to the PDP 1 that is the target of aging, the control unit 16 reads the correlation according to the switched PDP 1 from the correlation memory 15, and converts it into the above-described identification result and correlation. A function of giving a command to output a desired gate voltage Vg based on the variable power sources 24 and 25 is also provided. The control unit 16 corresponds to command means in the present invention.

次に、エージングの操作手順について、図6のフローチャートを参照して説明する。   Next, the aging operation procedure will be described with reference to the flowchart of FIG.

(ステップS1)PDPを識別
識別部14は、エージングのためにエージング用のトレー11に載置されたPDP1を識別して、その識別結果を制御部16に与える。
(Step S <b> 1) Identifying PDP The identifying unit 14 identifies PDP 1 placed on the aging tray 11 for aging, and gives the identification result to the control unit 16.

(ステップS2)ゲート電圧の出力指令
例えば、図7に示す相関関係が現時点でのエージングの対象となるPDP1に応じたものであれば、識別結果と図7中の相関関係とに基づいて所望のゲート電圧Vgを出力する指令を可変電源24,25に与え、可変電源24,25によりゲート電圧Vgを所望の値に変化させる。
(Step S2) Gate Voltage Output Command For example, if the correlation shown in FIG. 7 corresponds to the PDP 1 that is the target of aging at the present time, a desired result is obtained based on the identification result and the correlation in FIG. A command for outputting the gate voltage Vg is given to the variable power sources 24 and 25, and the variable power sources 24 and 25 change the gate voltage Vg to a desired value.

(ステップS3)エージング開始
走査電極用のショートバー12と走査電極4とを電気的に接続させるとともに、データ電極用のショートバー13とデータ電極5とを電気的に接続した状態でドライバ回路20から各ショートバーに(印加用)電圧を印加する。すると、走査電極4に印加することにより走査電極4に走査電流Ipanelが流れるとともに、データ電極5に印加することによりデータ電極5にデータ電流が流れる。ゲート電圧Vgの所望の値が例えばV1 の場合には、図7に示すように相関関係のグラフ上のV1 に対応するピーク電流I1 が走査電流Ipanelのピーク値となって走査電極4に流れる。
(Step S3) Start of Aging While the scanning electrode short bar 12 and the scanning electrode 4 are electrically connected, the data electrode short bar 13 and the data electrode 5 are electrically connected from the driver circuit 20. A voltage (for application) is applied to each short bar. Then, the scan current Ipanel flows through the scan electrode 4 when applied to the scan electrode 4, and the data current flows through the data electrode 5 when applied to the data electrode 5. If desired value, for example V 1 of the gate voltage Vg, the scanning electrodes 4 peak current I 1 corresponding to V 1 of the on the graph of the correlation as shown in FIG. 7 is a peak value of the scanning current Ipanel Flowing into.

実際には、走査電極4に電圧Vx,Vyを印加するとデータ電極5の電位が変位するので、データ電極5側にも電圧Vadsを印加して電圧が接地電位あるいは電圧Vadsの半分程度などになるように強制的にコントロールしている。本実施例では、データ電極5に印加する電圧Vadsを走査電極4に印加する電圧Vx,Vyの半分程度にしている(例えば走査電極用のドライバ回路20Aの入力電圧Vsを250V、データ電極用のドライバ回路20Bの入力電圧Vaを125V)。   Actually, when the voltages Vx and Vy are applied to the scan electrode 4, the potential of the data electrode 5 is displaced. Therefore, the voltage Vads is also applied to the data electrode 5 side so that the voltage becomes about half of the ground potential or the voltage Vads. So that it is forcibly controlled. In this embodiment, the voltage Vads applied to the data electrode 5 is about half of the voltages Vx and Vy applied to the scan electrode 4 (for example, the input voltage Vs of the driver circuit 20A for the scan electrode is 250V, and the data electrode 5 The input voltage Va of the driver circuit 20B is 125V).

(ステップS4)エージング対象のPDPがあるか?
PDP1を全面にわたって所定期間点灯させてエージングを行い、エージング終了後にエージング対象のPDP1が他に存在するか否かを確認する。
(Step S4) Is there an aging target PDP?
Aging is performed by lighting the PDP 1 over the entire surface for a predetermined period, and it is confirmed whether there is another PDP 1 subject to aging after the aging is completed.

(ステップS5)PDPの切換
PDP1があれば、現時点で終了したPDP1をトレー11から外して次にエージング対象のPDP1をトレー11に載せ換えてPDP1を切り換える。そして、ステップS1に戻る。なお、ステップS4でエージング対象のPDP1がなければ一連の操作を終了する。
(Step S5) Switching PDP If PDP1 is present, PDP1 that has been terminated at this time is removed from tray 11, and then PDP1 to be aged is placed on tray 11 to switch PDP1. Then, the process returns to step S1. If there is no aging target PDP 1 in step S4, the series of operations is terminated.

上述の構成を有する実施例装置によれば、ドライバ回路20は、印加用電圧Vx,Vyのための入力信号のスイッチングを行うスイッチング素子21,22と、そのスイッチング素子21,22のゲート電圧Vgを可変させる可変電源24,25とを備えている。可変電源24,25によるゲート電圧Vgの変化で印加用電圧Vx,Vyの値を変化させるとともに、印加用電圧Vx,Vy走査電極4に印加することにより走査電極4に流れる走査電流Ipanelの値を印加用電圧Vx,Vyの変化で変化させる。このとき、ゲート電圧Vgの値を変化させると、図7に示すように走査電流Ipanelの値(図7ではピーク電流Ip)が連続的に変化するので、入力信号の波形を変えずにエージング条件を簡単に求めることができる。 According to the embodiment apparatus having the above-described configuration, the driver circuit 20 uses the switching elements 21 and 22 for switching the input signals for the applied voltages Vx and Vy and the gate voltage Vg of the switching elements 21 and 22. Variable power sources 24 and 25 are provided. The values of the application voltages Vx and Vy are changed by the change of the gate voltage Vg by the variable power sources 24 and 25, and the value of the scan current Ipanel flowing through the scan electrode 4 by applying the application voltages Vx and Vy to the scan electrode 4 Is changed by changing the applied voltages Vx and Vy. At this time, if the value of the gate voltage Vg is changed, the value of the scanning current Ipanel (the peak current Ip in FIG. 7) continuously changes as shown in FIG. 7, so that the aging condition is maintained without changing the waveform of the input signal. Can be easily obtained.

本実施例では、各々のPDP1に応じて予め求められたゲート電圧Vgと走査電流Ipanelとの相関関係(図7参照)を記憶する相関関係メモリ15と、エージングの対象となるPDP1に切り換わると、その切り換わったPDP1に応じた相関関係を相関関係メモリ15から読み出して、その相関関係に基づいたゲート電圧Vgを出力する指令を可変電源24,25に与える制御部16とを備えている。このような構成を備えることで、エージングの対象となる各々のPDP1に応じた走査電流Ipanelをそれぞれ最適に求めることができ、エージング処理を自動的に制御することができる。   In this embodiment, when switching is made to the correlation memory 15 for storing the correlation (see FIG. 7) between the gate voltage Vg and the scanning current Ipanel obtained in advance for each PDP1, and the PDP1 to be aged. The controller 16 reads the correlation according to the switched PDP 1 from the correlation memory 15 and gives a command to the variable power sources 24 and 25 to output the gate voltage Vg based on the correlation. By providing such a configuration, it is possible to optimally obtain the scanning current Ipanel corresponding to each PDP 1 to be aged and to automatically control the aging process.

さらに、エージングの対象となるPDP1を識別する識別部14を備え、エージングの対象となるPDP1に切り換わると、その切り換わったPDP1を識別部14が識別して、その識別結果を制御部16に与え、制御部16はその識別結果と上述した相関関係とに基づいて上述した指令を可変電源24,25に与える。このような識別部14を備え、各構成(識別部14や相関関係メモリ15や制御部16や可変電源24,25など)を関連付けることで、ステップS5のようにPDP1に切り換わる際にもエージングを自動的に制御することができ、エージングの制御について、より一層の自動化を図ることができる。   Furthermore, an identification unit 14 for identifying the PDP 1 to be aged is provided. When switching to the PDP 1 to be aged, the identification unit 14 identifies the switched PDP 1 and the identification result is sent to the control unit 16. The control unit 16 gives the above-described command to the variable power sources 24 and 25 based on the identification result and the above-described correlation. By providing such an identification unit 14 and associating each component (identification unit 14, correlation memory 15, control unit 16, variable power supply 24, 25, etc.), aging is also performed when switching to PDP 1 as in step S5. Can be automatically controlled, and the aging control can be further automated.

また、上述したようにゲート電圧Vgの値を変化させると、走査電流Ipanelの値が連続的に変化することが図7によって確かめられた。また、ゲート電圧Vgの値を変化させると、印加用電圧Vx,Vyの値も変化することが図8〜図10から確かめられた。   Further, as described above, it was confirmed from FIG. 7 that the value of the scanning current Ipanel changes continuously when the value of the gate voltage Vg is changed. Further, it was confirmed from FIGS. 8 to 10 that when the value of the gate voltage Vg is changed, the values of the application voltages Vx and Vy are also changed.

図8〜図10は、ゲート電圧Vgの値をそれぞれ変化させたときの各電極に関する電圧の値および走査電流の値の時間的変化を示したグラフである。図8〜図10の横軸は時間であって、縦軸は電圧または電流の値である。図8(a),図9(a),図10(a)はX電極4aの電圧Vxの時間的変化、データ電極の電圧Vadsの時間的変化をそれぞれ示す。図8(b),図9(b),図10(b)はY電極4bの電圧Vyの時間的変化、走査電流Ipanelの時間的変化をそれぞれ示す。入力波形の周波数fは40kHzで、電圧Vx,Vyにかける入力電圧Vsは250Vで、電圧Vadsにかける入力電圧Vaは125Vである。   8 to 10 are graphs showing temporal changes in the voltage value and the scanning current value for each electrode when the value of the gate voltage Vg is changed. 8 to 10, the horizontal axis represents time, and the vertical axis represents voltage or current value. FIGS. 8A, 9A, and 10A show temporal changes in the voltage Vx of the X electrode 4a and temporal changes in the voltage Vads of the data electrode, respectively. FIGS. 8B, 9B, and 10B show temporal changes in the voltage Vy of the Y electrode 4b and temporal changes in the scanning current Ipanel, respectively. The frequency f of the input waveform is 40 kHz, the input voltage Vs applied to the voltages Vx and Vy is 250V, and the input voltage Va applied to the voltage Vads is 125V.

エージング中は走査電極4の一方の電極に電圧が印加されている間は他方の電極に電圧印加されていない。一方の電極が立ち下がるとそれに入れ換わるようにして他方の電極が立ち上がる。図8〜図10に示すように、走査電極4のX電極4aに電圧Vxが印加されている間はY電極4bに電圧Vyが印加されていない。電圧Vxが立ち下がるとそれに同期して電圧Vyが立ち上がる。この電圧Vyの立ち上がりの際に走査電流Ipanelが負の値に立ち下がった後に正の値に立ち上がり減衰しながら正と負との間を振幅する。この最初の負の値に立ち下がった時間が点灯時間となる。もっとも立ち下がった値がピーク電流Ipとなる。 Aging in the while the voltage to one electrode of the scanning electrodes 4 is applied no voltage is applied to the other electrode. When one electrode falls, the other electrode rises so as to replace it. As shown in FIGS. 8 to 10, the voltage Vy is not applied to the Y electrode 4 b while the voltage Vx is applied to the X electrode 4 a of the scan electrode 4. When the voltage Vx falls, the voltage Vy rises in synchronization with it. When the voltage Vy rises, the scan current Ipanel falls to a negative value, and then rises to a positive value and attenuates between positive and negative. The time when the voltage falls to the first negative value is the lighting time. The most falling value is the peak current Ip.

図8はゲート電圧Vgが15.0Vのときで、図9はゲート電圧Vgが9.0Vのときで、図10はゲート電圧Vgが8.0Vのときであるが、ゲート電圧Vgの変化に伴って電圧Vxの立ち下がり時間および電圧Vyの立ち下がり時間が変化し、走査電流Ipanelの振幅も変化することが図8〜図10からもわかる。   8 shows a case where the gate voltage Vg is 15.0 V, FIG. 9 shows a case where the gate voltage Vg is 9.0 V, and FIG. 10 shows a case where the gate voltage Vg is 8.0 V. Accordingly, it can also be seen from FIGS. 8 to 10 that the fall time of the voltage Vx and the fall time of the voltage Vy change, and the amplitude of the scanning current Ipanel also changes.

なお、データ電極用のドライバ回路20Bでのゲート電圧Vg´は固定の状態なので、本来ならば電圧Vadsの値は変化しない。しかし、上述したように走査電極4に電圧Vx,Vyを印加するとデータ電極5の電位が実際には変位するので、電圧Vx,Vyの変化に伴ってデータ電極5に印加される電圧Vadsの値も多少変化する。この変化については図8〜図10から確かめられた。   Since the gate voltage Vg ′ in the data electrode driver circuit 20B is in a fixed state, the value of the voltage Vads does not change. However, as described above, when the voltages Vx and Vy are applied to the scan electrode 4, the potential of the data electrode 5 is actually displaced, so that the value of the voltage Vads applied to the data electrode 5 according to the change of the voltages Vx and Vy. Also changes somewhat. This change was confirmed from FIGS.

本発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。   The present invention is not limited to the above embodiment, and can be modified as follows.

(1)上述した実施例では、両スイッチング素子21,22のゲート電圧Vgをともに可変させる構造であったが、各スイッチング素子21,22のうちいずれか一方のゲート電圧Vgのみ可変で、他方のゲート電圧Vgを固定してもよい。   (1) In the above-described embodiment, the gate voltage Vg of both the switching elements 21 and 22 is variable, but only one of the switching elements 21 and 22 is variable, and the other of the switching elements 21 and 22 is variable. The gate voltage Vg may be fixed.

(2)上述した実施例では、スイッチング素子として2段構造(スイッチング素子21,22)であったが、1段のみあってもよいし、3段以上の複数段であってもよい。   (2) In the above-described embodiment, the switching element has a two-stage structure (switching elements 21, 22). However, there may be only one stage, or a plurality of stages including three or more stages.

(3)上述した実施例では、データ電極用のドライバ回路20Bでのゲート電圧Vg´は固定であったが、ゲート電圧Vg´も可変に構成してもよい。   (3) In the above-described embodiment, the gate voltage Vg ′ in the data electrode driver circuit 20B is fixed, but the gate voltage Vg ′ may also be configured to be variable.

(4)上述した実施例では、PDP1に切り換わる際にもエージングを自動的に制御するために、エージングの対象となるPDP1を識別する識別部14を備えたが、自動的に制御しないのであれば、識別部14は必ずしも必要でない。   (4) In the embodiment described above, the identification unit 14 for identifying the PDP 1 to be aged is provided in order to automatically control the aging even when switching to the PDP 1, but it is not automatically controlled. For example, the identification unit 14 is not always necessary.

(5)上述した実施例では、エージング処理を自動的に制御するために、識別部14や相関関係メモリ15や制御部16を備えたが、自動的に制御しないのであれば、これらの構成は必ずしも必要でない。   (5) In the embodiment described above, the identification unit 14, the correlation memory 15, and the control unit 16 are provided to automatically control the aging process. It is not always necessary.

(6)本発明は、AC(交流)型PDPに適用してもよいし、DC(直流)型PDPに適用してもよい。AC型PDPの場合にはドライバ回路20は交流電源に接続され、DC型PDPの場合にはドライバ回路20は直流用電源に接続される。   (6) The present invention may be applied to an AC (alternating current) type PDP or a DC (direct current) type PDP. In the case of an AC type PDP, the driver circuit 20 is connected to an AC power source, and in the case of a DC type PDP, the driver circuit 20 is connected to a DC power source.

(7)本発明は、面放電型のPDPに適用してもよいし、対向放電型のPDPに適用してもよい。面放電型のPDPの場合には、上述した実施例のようにX電極4a,Y電極4b(図2参照)を同じ前面基板2上で形成して、同一面内で放電が発生する構造となり、対向放電型のPDPの場合には、前面基板にX電極を、背面基板にY電極をそれぞれ形成して、前面基板・背面基板間で放電が発生する構造となる。   (7) The present invention may be applied to a surface discharge type PDP or may be applied to a counter discharge type PDP. In the case of the surface discharge type PDP, the X electrode 4a and the Y electrode 4b (see FIG. 2) are formed on the same front substrate 2 as in the above-described embodiment, and the discharge is generated in the same plane. In the case of the counter discharge type PDP, an X electrode is formed on the front substrate and a Y electrode is formed on the rear substrate, and a discharge is generated between the front substrate and the rear substrate.

(8)本発明は、反射型PDPに適用してもよいし、透過型PDPに適用してもよい。反射型PDPの場合には、プラズマ放電によって発生された可視光をPDPの表面に透過させて、PDPの表面(上面)から点灯を確認する構造となり、透過型PDPの場合には、プラズマ放電によって発生された可視光をPDPの裏面にそのまま透過させて、PDPの裏面(下面)から点灯を確認する構造となる。   (8) The present invention may be applied to a reflective PDP or a transmissive PDP. In the case of the reflection type PDP, visible light generated by the plasma discharge is transmitted through the surface of the PDP, and lighting is confirmed from the surface (upper surface) of the PDP. In the case of the transmission type PDP, by the plasma discharge The generated visible light is transmitted as it is to the back surface of the PDP, and lighting is confirmed from the back surface (lower surface) of the PDP.

本実施例装置の構成を示す概略斜視図である。It is a schematic perspective view which shows the structure of a present Example apparatus. プラズマディスプレイパネル(PDP)の各電極を模式的に示した平面図である。It is the top view which showed each electrode of the plasma display panel (PDP) typically. PDPとドライバ回路との電気的接続を示す回路図である。It is a circuit diagram which shows the electrical connection of PDP and a driver circuit. 本実施例装置のブロック図である。It is a block diagram of a present Example apparatus. ドライバ回路に関する概略回路図である。It is a schematic circuit diagram regarding a driver circuit. PDPのエージング処理における一連の流れを示すフローチャートである。It is a flowchart which shows a series of flows in the aging process of PDP. スイッチング素子のゲート電圧の値を変化させたときの走査電流のピーク値であるピーク電流の変化を示すグラフである。It is a graph which shows the change of the peak current which is the peak value of a scanning current when changing the value of the gate voltage of a switching element. (a),(b)は、ゲート電圧の値をそれぞれ変化させたときの各電極に関する電圧の値および走査電流の値の時間的変化を示したグラフである。(A), (b) is the graph which showed the time change of the value of the voltage regarding each electrode, and the value of a scanning current when changing the value of a gate voltage, respectively. (a),(b)は、ゲート電圧の値をそれぞれ変化させたときの各電極に関する電圧の値および走査電流の値の時間的変化を示したグラフである。(A), (b) is the graph which showed the time change of the value of the voltage regarding each electrode, and the value of a scanning current when changing the value of a gate voltage, respectively. (a),(b)は、ゲート電圧の値をそれぞれ変化させたときの各電極に関する電圧の値および走査電流の値の時間的変化を示したグラフである。(A), (b) is the graph which showed the time change of the value of the voltage regarding each electrode, and the value of a scanning current when changing the value of a gate voltage, respectively.

符号の説明Explanation of symbols

1 … プラズマディスプレイパネル(PDP)
2 … 前面基板
3 … 背面基板
4 … 走査電極
20 … ドライバ回路
21,22 … スイッチング素子
24,25 … 可変電源
Vg … ゲート電圧
Vx,Vy … 印加用電圧
Ipanel … 走査電流
1 ... Plasma display panel (PDP)
DESCRIPTION OF SYMBOLS 2 ... Front substrate 3 ... Back substrate 4 ... Scan electrode 20 ... Driver circuit 21, 22 ... Switching element 24, 25 ... Variable power supply Vg ... Gate voltage Vx, Vy ... Applied voltage Ipanel ... Scan current

Claims (4)

複数枚の基板を貼り合わせて形成され、貼り合わされた基板のすきまにガスを封入して、そのすきまに電圧を印加することによって、プラズマ放電を発生させて点灯させるプラズマディスプレイパネルに対して、プラズマ放電を発生させる走査電極に点灯用回路を接続して、その点灯用回路から出力された印加用電圧を走査電極に印加し、前記プラズマディスプレイパネルの全面に対して所定期間点灯させることで、プラズマディスプレイパネルの点灯の安定化処理を行うプラズマディスプレイパネルの点灯安定化処理装置であって、
点灯用回路は、
印加用電圧のための入力信号のスイッチングを行うスイッチング素子と、
そのスイッチング素子のゲート電圧を可変させる可変電源とを備え、
可変電源によるゲート電圧の変化で印加用電圧の値を変化させるとともに、印加用電圧走査電極に印加することにより走査電極に流れる走査電流の値を印加用電圧の変化で変化させることを特徴とするプラズマディスプレイパネルの点灯安定化処理装置。
A plasma display panel is formed by laminating a plurality of substrates, sealing a gas into a gap between the laminated substrates, and applying a voltage to the gap to generate a plasma discharge to turn on the plasma display panel. By connecting a lighting circuit to a scan electrode that generates a discharge, applying an application voltage output from the lighting circuit to the scan electrode, and lighting the entire surface of the plasma display panel for a predetermined period of time, plasma A lighting stabilization processing apparatus for a plasma display panel that performs a lighting stabilization process for a display panel,
The lighting circuit
A switching element for switching the input signal for the applied voltage;
A variable power supply that varies the gate voltage of the switching element,
The value of the applied voltage is changed by changing the gate voltage by the variable power supply, and the value of the scanning current flowing through the scan electrode is changed by changing the applied voltage by applying the applied voltage to the scan electrode. Lighting stabilization processing equipment for plasma display panels.
請求項1に記載のプラズマディスプレイパネルの点灯安定化処理装置において、
各々のプラズマディスプレイパネルに応じて予め求められた前記ゲート電圧と走査電流との相関関係を記憶する相関関係記憶手段と、
点灯安定化処理の対象となるプラズマディスプレイに切り換わると、その切り換わったプラズマディスプレイパネルに応じた前記相関関係を相関関係記憶手段から読み出して、その相関関係に基づいたゲート電圧を出力する指令を前記可変電源に与える指令手段とを備えることを特徴とするプラズマディスプレイパネルの点灯安定化処理装置。
In the lighting stabilization processing apparatus of the plasma display panel according to claim 1,
Correlation storage means for storing a correlation between the gate voltage and the scanning current obtained in advance according to each plasma display panel;
When switching to the plasma display that is the target of the lighting stabilization process, the correlation according to the switched plasma display panel is read from the correlation storage means, and a command to output the gate voltage based on the correlation is issued. A lighting stabilization processing apparatus for a plasma display panel, comprising command means for giving to the variable power source.
請求項2に記載のプラズマディスプレイパネルの点灯安定化処理装置において、
点灯安定化処理の対象となるプラズマディスプレイを識別する識別手段を備え、
点灯安定化処理の対象となるプラズマディスプレイに切り換わると、その切り換わったプラズマディスプレイパネルを識別手段が識別して、その識別結果を前記指令手段に与え、
指令手段はその識別結果と前記相関関係とに基づいて前記指令を前記可変電源に与えることを特徴とするプラズマディスプレイパネルの点灯安定化処理装置。
In the lighting stabilization processing apparatus of the plasma display panel according to claim 2,
Comprising an identification means for identifying a plasma display to be subjected to a lighting stabilization process,
When switching to the plasma display that is the target of the lighting stabilization process, the identification means identifies the switched plasma display panel, and gives the identification result to the command means,
The lighting stabilization processing apparatus for a plasma display panel, wherein the command means gives the command to the variable power source based on the identification result and the correlation.
複数枚の基板を貼り合わせて形成され、貼り合わされた基板のすきまにガスを封入して、そのすきまに電圧を印加することによって、プラズマ放電を発生させて点灯させるプラズマディスプレイパネルに対して、その全面に所定期間点灯させることで、プラズマディスプレイパネルの点灯の安定化処理を行うプラズマディスプレイパネルの点灯安定化処理装置に用いられる点灯用回路であって、
プラズマ放電を発生させる走査電極に接続されて点灯用回路は構成されており、
点灯用回路から出力された印加用電圧を走査電極に印加することでプラズマディスプレイパネルの全面に対して所定期間点灯させ、
点灯用回路は、
印加用電圧のための入力信号のスイッチングを行うスイッチング素子と、
そのスイッチング素子のゲート電圧を可変させる可変電源とを備え、
可変電源によるゲート電圧の変化で印加用電圧の値を変化させるとともに、印加用電圧走査電極に印加することにより走査電極に流れる走査電流の値を印加用電圧の変化で変化させることを特徴とする点灯用回路。
For a plasma display panel that is formed by bonding a plurality of substrates, gas is sealed in the gap between the bonded substrates, and a voltage is applied to the gap, thereby generating plasma discharge and lighting the plasma display panel. A lighting circuit used in a lighting stabilization processing device of a plasma display panel that performs lighting stabilization processing of a plasma display panel by lighting the entire surface for a predetermined period,
Connected to the scan electrode that generates plasma discharge, the lighting circuit is configured,
By applying the application voltage output from the lighting circuit to the scan electrode, the entire surface of the plasma display panel is lit for a predetermined period of time,
The lighting circuit
A switching element for switching the input signal for the applied voltage;
A variable power supply that varies the gate voltage of the switching element,
The value of the applied voltage is changed by changing the gate voltage by the variable power supply, and the value of the scanning current flowing through the scan electrode is changed by changing the applied voltage by applying the applied voltage to the scan electrode. The lighting circuit to do.
JP2003379688A 2003-11-10 2003-11-10 Lighting stabilization processing apparatus for plasma display panel and lighting circuit used therefor Expired - Fee Related JP4362349B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003379688A JP4362349B2 (en) 2003-11-10 2003-11-10 Lighting stabilization processing apparatus for plasma display panel and lighting circuit used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003379688A JP4362349B2 (en) 2003-11-10 2003-11-10 Lighting stabilization processing apparatus for plasma display panel and lighting circuit used therefor

Publications (2)

Publication Number Publication Date
JP2005142112A JP2005142112A (en) 2005-06-02
JP4362349B2 true JP4362349B2 (en) 2009-11-11

Family

ID=34689660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003379688A Expired - Fee Related JP4362349B2 (en) 2003-11-10 2003-11-10 Lighting stabilization processing apparatus for plasma display panel and lighting circuit used therefor

Country Status (1)

Country Link
JP (1) JP4362349B2 (en)

Also Published As

Publication number Publication date
JP2005142112A (en) 2005-06-02

Similar Documents

Publication Publication Date Title
KR100365693B1 (en) AC plasma display panel of sustain circuit
JPH09115450A (en) AC type plasma display panel and driving method
JP2000123750A (en) Plasma display device
US20020126068A1 (en) Method and apparatus for driving capillary discharge plasma display panel
US5315213A (en) Structure and driving method of a plasma display panel
JP4362349B2 (en) Lighting stabilization processing apparatus for plasma display panel and lighting circuit used therefor
JP3318424B2 (en) Aging method and apparatus for AC type plasma display panel
US7456809B2 (en) Apparatus and method of driving a plasma display panel
JP3439462B2 (en) Aging method for plasma display panel
JP2002150943A (en) Lighting stabilization processing device for plasma display panel
US7701146B2 (en) Plasma display apparatus
KR100523865B1 (en) Driving Device of Plasma Display Panel
US20050110705A1 (en) Panel driving apparatus and a display panel with the same
KR100462777B1 (en) Alternative-current plasma display panel
JP2001135249A (en) Low-voltage drive apparatus and method for plasma display panel
JP4848790B2 (en) Plasma display device
JP2005091555A (en) Plasma display device
KR100657491B1 (en) Plasma Display Panel Driving Device and Driving Method
KR20040065890A (en) AC Plasma Display Panel Operation Circuit
KR20020052420A (en) Plasma display panel
KR100537625B1 (en) Discharge display apparatus wherein electric potentials are effectively disconnected
JP2011165535A (en) Method and device for manufacturing plasma display panel
KR100599656B1 (en) Plasma display device and its power supply
JPH03269934A (en) Gas discharge display apparatus
JP2003068208A (en) Plasma display panel and driving method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090817

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees