JP4366123B2

JP4366123B2 - Manufacturing method of semiconductor optical modulator

Info

Publication number: JP4366123B2
Application number: JP2003179802A
Authority: JP
Inventors: 竜二増山; 成中島; 晴久雙田
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2003-06-24
Filing date: 2003-06-24
Publication date: 2009-11-18
Anticipated expiration: 2023-06-24
Also published as: JP2005017509A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体光変調器の製造方法に関するものである。
【０００２】
【従来の技術】
半導体レーザから出射される光を変調する方式としては、半導体レーザに与える駆動信号を制御することによって半導体レーザから出射される光を制御する直接変調方式と、半導体レーザから出射される光を変調器によって変調する間接変調方式とがある。近年、光通信の通信速度が、例えば１０Ｇｂｐｓを超える速度になってきており、これに伴って直接変調方式より高速変調に有利な外部変調方式の利用が進んできている。
【０００３】
外部変調方式に用いられる変調器には種々のものがあり、例えば、マッハツェンダー型、電界吸収型、屈折率導波型、または、方向性結合型といった変調器がある（例えば、特許文献１）。
【０００４】
【特許文献１】
特開平０９−１０１４９１号公報
【０００５】
【発明が解決しようとする課題】
方向性結合型の変調器は、第１のクラッド層と、第１のクラッド層上に設けられる導波層と、導波層上に設けられる第２のクラッド層とを有する光導波部と、第２のクラッド層上に設けられる一対のガイド部を備える。この変調器は、導波層と、導波層を挟む第１及び第２のクラッド層との屈折率差によって、導波層を伝搬する光を上記各層の積層方向において閉じ込める。また、上記の積層方向と光の伝搬方向とに交差する方向には、ガイド部によって、導波層を伝搬する光を閉じ込めている。この変調器は、一対のガイド部を有するので、一対のガイド部それぞれの直下の導波層に光が伝搬する一対の伝搬領域を形成することができる。この変調器では、ガイド部に高周波信号を印加して、一方のガイド部直下の伝搬領域を伝搬する光を他方のガイド部直下の伝搬領域に移すことによって、光を変調することができる。方向性結合型の変調器によって、変調すべき波長成分の光を所望の変調効率で変調するためには、ガイド部を精度良く製造する必要がある。
【０００６】
そこで本発明は、ガイド部を精度良く製造するための半導体光変調器の製造方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体光変調器の製造方法は、（ａ）基板上に順に設けられる第１のクラッド層、導波層、及び第２のクラッド層を含む光導波部上に、エッチストップ層と、III-Ｖ族化合物半導体を含む第１のガイド層及び第２のガイド層と、該III-Ｖ族化合物半導体とは異なる組成のIII-Ｖ族化合物半導体を含むモニタ層と、コンタクト層とを、エッチストップ層、第１のガイド層、モニタ層、第２のガイド層、コンタクト層の順に設ける工程と、（ｂ）導波層に導波路を形成させるガイド部を設けるための所定パターンのレジストマスクをコンタクト層上に設ける工程と、（ｃ）プロセスチャンバ内においてコンタクト層、第２のガイド層、及びモニタ層をドライエッチングしつつ、プロセスチャンバ内に発生する所定波長の発光強度に基づいて、第２のガイド層に含まれるIII-Ｖ族化合物半導体のエッチングレートを算出する工程と、（ｄ）上記のエッチングレートに基づいて、所定の厚さが残されるように第１のガイド層をプロセスチャンバ内においてドライエッチングする工程と、（ｅ）第１のガイド層に選択性を有するエッチャントを用いて、エッチストップ層上に残されている第１のガイド層をウェットエッチングする工程とを備える。
【０００８】
かかる製造方法では、ドライエッチングによってコンタクト層、第１のガイド層、及びモニタ層がエッチングされる際に、プロセスチャンバ内の所定波長の発光強度を計測し、第２のガイド層とモニタ層の組成の違いから生じる上記の発光強度の変化点を検出することによって、第２のガイド層に含まれるIII-Ｖ族化合物半導体のエッチングレートを算出することができる。このエッチングレートを用いて、所定の厚さが残るように第１のガイド層が上記のプロセスチャンバ内で更にエッチングされる。エッチストップ層に残された第１のガイド層は、第１のガイド層に選択性を有するエッチャントを用いて、ウェットエッチングされる。この製造方法によれば、エッチストップ層が露出する直前まで非等方性のエッチングが可能なドライエッチングによってガイドを形成することができ、エッチストップ層上に残された第１のガイド層を、第１のガイド層を選択的にエッチング可能なエッチャントを用いた等方性のウェットエッチングによってエッチングすることができる。したがって、ウェットエッチングに用いられるエッチャントにガイド部が曝される時間を短くして、ガイド部のサイドエッチを抑制することができるので、ガイド部を精度良く製造することができる。
【０００９】
【発明の実施の形態】
本発明の実施形態にかかる方向性結合型の半導体光変調器の製造方法について説明する。なお、以下の実施形態に関する説明においては、説明の理解を容易にするため、各図面において同一又は相当の部分には同一の符号を附すこととする。
【００１０】
図１は本製造方法の一工程を示す図であり、基板２上に、バッファ層、光導波部６、及びガイド層８が設けられた中間生産物２００を示している。基板２は半絶縁性のＧａＡｓによって構成される。基板２上にはバッファ層４が設けられている。バッファ層４は、厚さ０．５μｍのｉ−ＡｌＧａＡｓによって構成される。バッファ層４上には光導波部６が設けられている。
【００１１】
光導波部６は、第１クラッド層１０と、導波層１２と、第２クラッド層１４とを有する。第１クラッド層１０は、厚さ２μｍのｎ−ＡｌＧａＡｓによって構成される。導波層１２は、厚さ０．４μｍのｉ−ＧａＡｓによって構成される。第２クラッド層１４は、厚さ０．２μｍのｉ−ＡｌＧａＡｓによって構成される。
【００１２】
光導波部６上には、ガイド層８が設けられている。ガイド層８は、エッチストップ層１６と、第１ガイド層１８と、モニタ層２０と、第２ガイド層２２と、コンタクト層２４とを有する。エッチストップ層１６は、幅０．０１μｍのｐ−ＧａＡｓによって構成される。第１ガイド層１８は、厚さ０．７μｍのｐ−ＡｌＧａＡｓによって構成される。モニタ層２０は、厚さ０．０１μｍのｐ−ＧａＡｓによって構成される。第２ガイド層２２は、厚さ０．３μｍのｐ−ＡｌＧａＡｓによって構成される。コンタクト層は、厚さ０．２μのｐ−ＧａＡｓによって構成される。
【００１３】
光導波部６及びガイド層８を構成する層はそれぞれ、有機金属気相成長法（ＯＭＶＰＥ：ＯｒｇａｎｉｃＭｅｔａｌＶａｐｏｒＰｈａｓｅＥｐｉｔａｘｙ）によって形成される。
【００１４】
図２は、本製造方法によってガイド部２８が形成された中間生産物の平面構造を示す。図２では、上記の中間生産物の半平面が示されている。本製造方法によって製造される中間生産物は、図２に示す半平面と対称の半平面をさらに有する。図２に示す中間生産物は、所定軸Ｘに沿う方向に延びる一対のガイド部２８を有する。一対のガイド部２８はそれぞれ２．５μｍの幅を有しており、上記の中間生産物の中央では２．５μｍの間隔をおいて設けられている。また、一対のガイド部２８は上記の中間生産物の端部において互いに１０μｍの距離を隔てるように、端部に向かって広がる形状とされている。
【００１５】
次の工程においては、ガイド層８をエッチングすることによってガイド部２８を形成するためのレジストマスクがコンタクト層２４上に設けられる。図３は、本製造方法の一工程を示す図であり、ガイド部２８を形成するためのレジストマスク２６が設けられた中間生産物２０２を示している。レジストマスク２６は、ガイド部２８を残してガイド層８をエッチングするために開口されたパターンを有する。
【００１６】
次の工程では、レジストマスク２６の開口された部分からガイド層８がドライエッチングによってエッチングされる。図４は、本製造方法の一工程を示す図であり、ガイド層８がエッチングされる状態を示している。この工程では、プロセスチャンバ３０の反応室３２内においてガイド層８のエッチングが行われる。プロセスチャンバ３０は、ドライエッチングを行うためのチャンバである。プロセスチャンバ３０では、ガス供給系３４から供給されるプロセスガスの雰囲気中にプラズマＰが形成され、プロセスガスの活性種によってエッチングが行われる。ガス供給系３４からは、例えば塩素系のプロセスガスを供給することができる。本実施形態では、ガス供給系３４は、ＳｉＣｌ₄ガス供給源３６とＡｒガス供給源３８を有している。上記のプロセスガスとしては、ＳｉＣｌ₄：Ａｒ＝５：５０のガスを用いることができる。
【００１７】
ガイド層８のエッチングは、分光感度計によってプロセスチャンバ内に発生するプラズマ発光の強度を計測しつつ行われる。図５は、プロセスチャンバ内のプラズマ発光強度の時間変化を示すグラフであり、波長２６０ｎｍの発光強度を示す。波長２６０ｎｍは、ＡｌＣｌのプラズマ発光の波長である。図５に示されるように、コンタクト層２４（ｐ−ＧａＡｓ）をエッチングしている時間の発光強度の時間変化を示す区間Ａでは、コンタクト層２４にＡｌ原子が含まれないので、波長２６０ｎｍの発光強度は微小である。第２のガイド層（ｐ−ＡｌＧａＡｓ）は、Ａｌ原子を含むので、第２のガイド層をエッチングしている時間の上記の発光強度の時間変化を示す区間Ｂのグラフには、発光強度が増加する傾向が現れる。モニタ層２０（ｐ−ＧａＡｓ）は、Ａｌ原子を含まないので、モニタ層２０をエッチングしている時間の発光強度の時間変化を示す区間Ｃのグラフには、波長２６０ｎｍの発光強度の減少する傾向が現れる。
【００１８】
第１ガイド層１８は第２ガイド層２２と同様の組成を有する。したがって、区間Ｂの時間と第２ガイド層２２の厚さに基づいて第２ガイド層２２に含まれるＡｌＧａＡｓのエッチングレートを算出することによって、第１ガイド層２２を構成するＡｌＧａＡｓのエッチングレートを推定することができる。区間Ｂの時間は、例えば、波長２６０ｎｍの発光強度の時間変化の波形を微分し、波形の変化点を検出することによって求めることができる。
【００１９】
次の工程においては、所定の厚さが残されるように第１ガイド層１８がプロセスチャンバ３０内において更にエッチングされる。図６は、光変調器１の製造方法の一工程を示す図であり、第１ガイド層１８をプロセスチャンバ内でエッチングしている状態を示す。上述したドライエッチングに用いられるプロセスガスでは、ＧａＡｓを含むエッチストップ層１６でエッチングを停止させることができない。また、上記のエッチングレートは、プロセスチャンバ３０内の温度、圧力等によってバラツキが生じる。したがって、このバラツキを考慮し、エッチストップ層１６が露出する前に第１ガイド層１８のエッチングを停止させるために、上述のように算出されたエッチングレートに基づいて、所定の厚さが残されるように第１ガイド層１８がエッチングされる。
【００２０】
次の工程においては、レジストマスク２６が除去される。図７は、光変調器１の製造方法の一工程を示す図であり、レジストマスク２６が除去されることによって生産される中間生産物２０４を示す。レジストマスク２６は、例えば、酸素プラズマアッシングによって除去することができる。
【００２１】
次の工程においては、エッチストップ層１６上に残されている第１ガイド層１８がエッチングされる。図８は本製造方法の一工程を示す図であり、第１ガイド層１８をウェットエッチングすることによって生産される中間生産物２０６を示す。この工程においては、エッチストップ層１６を構成するｐ−ＧａＡｓに対して第１ガイド層１８を構成するｐ−ＡｌＧａＡｓを選択的にエッチング可能なエッチャントを用いたウェットエッチングによって、エッチストップ層１６上に残されている第１ガイド層１８がエッチングされる。このエッチャントとしては、例えば、ＨＦ：Ｈ₂Ｏ＝１：１のエッチャントを用いることができる。ウェットエッチングは、等方性のエッチングであるが、エッチストップ層１６上に残されている第１ガイド層１８は、上述したドライエッチングによってその厚さが薄くなるまでエッチングされているので、残余の第１のガイド層１８をウェットエッチングによって除去する時間を制御することによって、ガイド部２８のサイドエッチの量を抑制することができる。以上の工程を経ることによって、図８に示すガイド部２８が製造される。ガイド部２８を製造するために、ガイド層８はその大半が非等方性のドライエッチングによってエッチングされ、ドライエッチング後に残された第１ガイド層１８の残余の部分のみが等方性のウェットエッチングによってエッチングされる。したがって、ガイド部２８のサイドエッチを抑えることができるので、ガイド部２８を精度良く製造することができる。
【００２２】
次の工程においては、レジストマスク２６と同様のマスクを形成し、上述した塩素系ガスを用いるドライエッチングによってエッチストップ層１６をエッチングする。図９は、光変調器１の製造方法の一工程を示す図であり、エッチストップ層１６がエッチングされることによって生産される中間生産物２０８を示す。なお、エッチストップ層１６は層厚が薄いので、その有無がガイド部２８のガイド機能に与える影響は少ない。したがって、この工程は除かれても良い。
【００２３】
次の工程においては、中間生産物２０８の端部にｎ電極を形成するための開口が形成され、第１クラッド層１０が露出される。図１０（ａ）は、この開口部を形成するためのレジストマスク４２が設けられた中間生産物２０８の平面図である。図１１（ａ）は、図１０（ａ）のXI−XI断面図である。レジストマスク４２は、ドライエッチングによって中間生産物２０８の端部に第１クラッド層１０を露出させるための開口４４を有するパターンとされている。
【００２４】
次に、レジストマスク４２が設けられた中間生産物２０８が、第１クラッド層１０が露出するまでドライエッチングによってエッチングされ、ｎ電極を設けるための開口が形成される。図１１（ｂ）は、第１クラッド層１０を露出する開口が形成された中間生産物２１０を示す図である。このエッチングにも、塩素系のプロセスガスを用いることができ、第１クラッド層１０を構成するｎ−ＡｌＧａＡｓとプロセスガスとの反応によってプロセスチャンバ内に発生するＡｌＣｌのプラズマ発光強度をモニタすることによって、第１クラッド層１０の露出を検知することができる。この開口が形成された後、図１０（ｂ）の中間生産物２１０の平面図、図１０（ｂ）のXI−XI断面図である図１１（ｃ）に示されるように、レジストマスク４２が除去される。レジストマスク４２は、例えば酸素プラズマアッシングによって除去される。
【００２５】
次の工程においては、中間生産物２１０のガイド部２８に沿う領域と中間生産物２０８の端部以外の領域において基板２を露出させるために、ドライエッチングが行われる。図１２（ａ）は、ガイド部２８に沿う領域と端部４６とがレジストマスク４８によって覆われた中間生産物２１０の平面図である。図１３（ａ）は図１２（ａ）のXIII−XIII断面図である。この工程においては、まず、中間生産物２１０のガイド部２８に沿う領域と端部とを覆うレジストマスク４８が形成される。
【００２６】
次に、基板２が露出するまで中間生産物２１０がエッチングされる。図１３（ｂ）は、中間生産物２１０がエッチングされることによって生産される中間生産物２１２の断面図である。このエッチングには、ドライエッチングが用いられ、プロセスガスとしては上述した塩素系ガスが用いられる。次に、中間生産物２１２からレジストマスク４８が除去される。図１２（ｂ）は、レジストマスク４８が除去された状態の中間生産物２１２の平面図である。図１３（ｃ）は、図１２（ｂ）のXIII−XIII断面図である。レジストマスク４８は、例えば酸素プラズマアッシングによって除去することができる。
【００２７】
次の工程においては、中間生産物２１２に保護膜５０が形成される。図１４は、中間生産物２１２に保護膜５０を形成することによって生産された中間生産物２１４の断面図である。保護膜５０は、厚さ０．３μｍのＳｉＮによって構成される。保護膜５０は、プラズマＣＶＤといった周知の方法によって設けられる。
【００２８】
次の工程では、ガイド部２８にｐ電極が形成される。図１５は、ガイド部２８にｐ電極を形成するための開口５２を有するレジストマスク５４が設けられた中間生産物２１４の平面図である。図１６（ａ）は、図１５（ａ）のXVI−XVI断面図である。この工程においては、まず、ガイド部２８にｐ電極を形成するための開口５２を有するレジストマスク５４が中間生産物２１４に設けられる。ｐ電極はピッチ５００μｍで一対のガイド部２８にそれぞれ形成されるものであり、計２０対のｐ電極が形成される。したがって、レジストマスク５４は、ｐ電極の形状に応じて設けられる２０対の開口５２を有する。
【００２９】
次に、開口５２に沿って保護膜５０がドライエッチングによって除去される。図１６（ｂ）は、ガイド部２８の保護膜５０がエッチングされることによって生産される中間生産物２１６の断面図である。このドライエッチングによって、ガイド部２８のコンタクト層２４が露出される。
【００３０】
次に、ガイド部２８において露出しているコンタクト層２４にｐ電極が設けられる。図１６（ｃ）は、コンタクト層２４にｐ電極５８を形成することによって生産された中間生産物２１８の断面図である。ｐ電極５８は、Ｐｔ，Ｔｉ，Ｐｔ，Ａｕの順に積層される多層金属によって構成される。ｐ電極５８は、例えば蒸着によって形成することができる。
【００３１】
次に、中間生産物２１８からレジストマスク５４が除去される。図１５（ｂ）は、レジストマスク５４が除去されることによって生産される中間生産物２１８の平面図である。図１６（ｄ）は、図１５（ｂ）のXVI−XVI断面図である。以上のようにして形成されるｐ電極５８の電極長は、例えば３００μｍである。
【００３２】
次の工程では、ｎ電極が形成される。ｎ電極は、図１０に示すように設けられた開口から露出する第１クラッド層１０に設けられる。この工程では、まず、上記の開口を囲む側壁より内方にｎ電極を設けるための開口６２を有するレジストマスク６０が中間生産物２１８に設けられる。図１７（ａ）は、ｎ電極を設けるための開口６２を有するレジストマスク６０が設けられた中間生産物２１８の断面図である。
【００３３】
次に、保護膜５０が開口６２に沿ってドライエッチングによって除去される。図１７（ｂ）は、保護膜５０が除去されることによって生産される中間生産物２２０の断面図である。このエッチングによって、第１クラッド層１０が露出される。
【００３４】
次に、保護膜５０を除去することによって露出された第１クラッド層１０上にｎ電極６４が設けられる。図１７（ｃ）は、第１クラッド層１０上にｎ電極６４を設けることによって生産される中間生産物２２２の断面図である。ｎ電極は、例えば、ＡｕＧｅとＮｉの多層金属によって構成される。
【００３５】
次に、中間生産物２２２からレジストマスク６０が除去される。図１７（ｄ）は、レジストマスク６０が除去された中間生産物２２２の断面図である。レジストマスク６０は、例えば、酸素プラズマアッシングによって除去される。
【００３６】
次の工程では、中間生産物２２２に配線が形成される。この工程では、まず、配線を形成するための開口を有するレジストマスク７０が中間生産物２２２に設けられる。図１８（ａ）は、配線を形成するための開口７２、７４、及び７６を有するレジストマスク７０を設けた中間生産物２２２の平面図である。図１９（ａ）は、図１８（ａ）のXIX−XIX断面図である。開口７２及び７４は、一対のガイド部２８のそれぞれに設けられたｐ電極５８と接続される配線を設けるための開口である。開口７６は、開口７４に設けられる配線を中間生産物２２２の長手方向の一方の縁に沿う領域に引き出すための配線が設けられる開口である。
【００３７】
次に、開口７２、７４、及び７６にそれぞれに配線材料を埋め込むことによって、配線７８、８０、及び８２が形成される。図１９（ｂ）はレジストマスクの開口７２、７４、及び７６に配線材料を埋め込むことによって生産される中間生産物２２４の断面図である。配線７８、８０、及び８２は、Ｔｉ，Ｐｔ，Ａｕの多層金属によって構成される。配線７８、８０、及び８２は、例えば蒸着法によって形成することができる。
【００３８】
次に、配線８０と配線８２がブリッジ配線によって接続される。このブリッジ配線を設けるために、開口９２を有するレジストマスク９０がレジストマスク７０上に設けられる。図１８（ｂ）は、ブリッジ配線を設けるためのレジストマスク９０が設けられた中間生産物２２４の平面図である。また、図２０（ａ）は、図１８（ｂ）のXX−XX断面図である。
【００３９】
次に、レジストマスク７０の開口９２に配線材料が埋め込まれることによって、一対のガイド部２８を跨ぎ、配線８０と配線８２とを繋げるブリッジ配線９４が形成される。図２０（ｂ）は、ブリッジ配線９４を形成することによって生産される中間生産物２２６の断面図である。ブリッジ配線９４は、例えばＡｕを蒸着することによって形成される。次に、図２０（ｃ）に示すように、中間生産物２２６からレジストマスク７０及び９０が除去される。
【００４０】
次の工程では、ガイド部２８に設けられたｐ電極５８と配線７８、８０とを接続するためのブリッジ配線が形成される。図２１（ａ）は、このブリッジ配線を設けるための開口１０２を有する第１レジストマスク１００が設けられた中間生産物２２６の平面図である。図２２（ａ）は、図２１（ａ）のXXII−XXII断面図である。この工程では、まず中間性生物２２６のｐ電極５８、配線７８、及び配線８０のそれぞれにブリッジ配線を設けるための開口１０２を有する第１レジストマスク１００が設けられる。
【００４１】
次に、第１レジストマスク１００上に第２レジストマスク１０４が更に設けられる。図２１（ｂ）は、第２レジストマスク１０４が設けられた中間生産物２２６の平面図である。図２２（ｂ）は、図２１（ｂ）のXXII−XXII断面図である。第２レジストマスク１０４は、ｐ電極５８上の開口１０２と配線７８上の開口１０２とを繋げる開口１０６と、ｐ電極５８上の開口１０２と配線８０上の開口１０２とを繋げる開口１０６とを有する。
【００４２】
次に、開口１０２及び開口１０６に配線材料が埋め込まれることによってブリッジ配線１０８が形成される。図２２（ｃ）は、ブリッジ配線１０８を設けることによって生産される中間生産物２２８の断面図である。ブリッジ配線１０８は、例えばＡｕを蒸着することによって形成される。次に、図２２（ｄ）に示されるよに、レジストマスク１００及び１０４が除去されることによって、光変調器が製造される。
【００４３】
以上、本発明の実施形態にかかる半導体光変調器の製造方法について説明したが、本発明はこの実施形態に限られるものでなく、種々の変形態様を構成することができる。例えば、モニタ層２０を構成する材料としては、ＧａＡｓのほかに、第１ガイド層１８及び第２ガイド層２２と組成の異なるＡｌＧａＡｓ、ＧａＩｎＰ、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＰといった材料を用いることができる。特に、モニタ層２０がＰ原子を含む材料を含む場合には、Ｐ原子のプラズマ発光強度をモニタすることによって、第１ガイド層２２及びモニタ層２０がエッチングされる際の発光強度の変化点を抽出することができる。
【００４４】
また、ウェットエッチングに用いるエッチャントとしては、フッ酸系のエッチャントの他に、クエン酸系のエッチャント、ＫＩとＩ₂を含むエッチャントを用いることができる。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、ガイド部を精度良く製造するための半導体光変調器の製造方法が提供される。
【図面の簡単な説明】
【図１】図１は、実施形態にかかる変調器の製造方法の一工程を示す図であり、基板上に、バッファ層、光導波部、及びガイド層が積層された中間生産物を示している状態を示している。
【図２】図２は、本製造方法によってガイド部が形成された中間生産物の平面構造を示す。
【図３】図３は、実施形態にかかる変調器の製造方法の一工程を示す図であり、コンタクト層上にレジストマスクが設けられた中間生産物を示している。
【図４】図４は、実施形態にかかる変調器の製造方法の一工程を示す図であり、ガイド層がエッチングされる状態を示している。
【図５】図５は、プロセスチャンバ内のプラズマ発光強度の時間変化を示すグラフであり、波長２６０ｎｍの発光強度を示す。
【図６】図６は、実施形態にかかる変調器の製造方法の一工程を示す図であり、第１のガイド層をプロセスチャンバ内でエッチングしている状態を示す。
【図７】図７は、実施形態にかかる変調器の製造方法の一工程を示す図であり、レジストマスクが除去されることによって生産される中間生産物を示している。
【図８】図８は、実施形態にかかる変調器の製造方法の一工程を示す図であり、第１ガイド層をウェットエッチングすることによって生産される中間生産物を示す。
【図９】図９は、実施形態にかかる変調器の製造方法の一工程を示す図であり、エッチストップ層がエッチングされた状態を示す。
【図１０】図１０（ａ）は、ｎ電極を形成するための開口を有するレジストマスクが設けられた中間生産物の平面図である。
図１０（ｂ）は、レジストマスクがｎ電極を形成するための開口を形成するためのレジストマスクが除去された光変調器の平面図である。
【図１１】図１１（ａ）は、図１０（ａ）のXI−XI断面図である。
図１１（ｂ）は、第１クラッド層を露出する開口が形成された中間生産物を示す図である。
図１１（ｃ）は、図１０（ｂ）のＶ−Ｖ断面図である。
【図１２】図１２（ａ）は、ガイド部に沿う領域と端部がレジストマスクによって覆われた中間生産物の平面図である。
図１２（ｂ）は、ガイド部に沿う領域と光変調器の端部を覆うレジストマスクが除去された状態の光変調器の平面図である。
【図１３】図１３（ａ）は、図１２（ａ）のXIII−XIII断面図である。
図１３（ｂ）は、エッチングによって基板が露出された状態の光変調器の断面図である。
図１３（ｃ）は、図１２（ｂ）のXIII−XIII断面図である。
【図１４】図１４は、保護膜５０を形成することによって生産された中間生産物２１４の断面図である。
【図１５】図１５（ａ）は、ガイド部にｐ電極を形成するための開口を有するレジストマスクが形成された中間生産物の平面図である。
図１５（ｂ）は、ｐ電極形成用のレジストマスクが除去された光変調器１の平面図である。
【図１６】図１６（ａ）は、図１５（ａ）のXVI−XVI断面図である。
図１６（ｂ）は、ガイド部の保護膜が除去されることによって生産される中間生産物の断面図である。
図１６（ｃ）は、ｐ電極が設けられた中間生産物２１８の断面図である。
図１６（ｄ）は、図１５（ｂ）のXVI−XVI断面図である。
【図１７】図１７（ａ）は、ｎ電極を設けるための開口を有するレジストマスクが設けられた中間生産物２１８の断面図である。
図１７（ｂ）は、保護膜が除去されることによって生産される中間生産物の断面図である。
図１７（ｃ）は、第１クラッド層上にｎ電極６４を設けることによって生産される中間生産物の断面図である。
図１７（ｄ）は、レジストマスクが除去された中間生産物の断面図である。
【図１８】図１８（ａ）は、配線を形成するための開口を有するレジストマスクを設けた中間生産物の平面図である。
図１８（ｂ）は、ブリッジ配線を設けるための開口を有するレジストマスクが設けられた中間生産物の平面図である。
【図１９】図１９（ａ）は、図１８（ａ）のXIV−XIV断面図である。
図１９（ｂ）は、配線材料をレジストマスクの開口に埋め込むことによって生産される中間生産物の断面図である。
【図２０】図２０（ａ）は、図１８（ａ）のXX−XX断面図である。
図２０（ｂ）は、ブリッジ配線を形成することによって生産される中間生産物の断面図である。
図２０（ｃ）は、レジストマスクが除去された中間生産物の断面図である。
【図２１】図２１（ａ）は、ｐ電極に接続するためのブリッジ配線を設けるための第１レジストマスクが設けられた中間生産物の平面図である。
図２１（ｂ）は、ブリッジ配線を設けるための第２レジストマスクが設けられた中間生産物の平面図である。
【図２２】図２２（ａ）は、図２１（ａ）のXXII−XXII断面図である。
図２２（ｂ）は、図２１（ｂ）のXXII−XXII断面図である。
図２２（ｃ）は、ブリッジ配線を設けることによって生産される中間生産物の断面図である。
図２２（ｄ）は、レジストマスクが除去されることによって製造される光変調器の断面図である。
【符号の説明】
２…基板、４…バッファ層、６…光導波部、８…ガイド層、１０…第１クラッド層、１２…導波層、１４…第２クラッド層、１６…エッチストップ層、１８…第１ガイド層、２０…モニタ層、２２…第２ガイド層、２４…コンタクト層、２８…ガイド部、５０…保護膜、５２…開口。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor optical modulator.
[0002]
[Prior art]
As a method for modulating light emitted from the semiconductor laser, a direct modulation method for controlling light emitted from the semiconductor laser by controlling a drive signal applied to the semiconductor laser, and a modulator for modulating the light emitted from the semiconductor laser. There is an indirect modulation method in which modulation is performed by the In recent years, the communication speed of optical communication has become higher than, for example, 10 Gbps, and accordingly, the use of an external modulation scheme that is more advantageous for high-speed modulation than the direct modulation scheme is progressing.
[0003]
There are various types of modulators used for the external modulation method, for example, a Mach-Zehnder type, an electroabsorption type, a refractive index waveguide type, or a directional coupling type (for example, Patent Document 1). .
[0004]
[Patent Document 1]
Japanese Patent Laid-Open No. 09-101491
[0005]
[Problems to be solved by the invention]
The directional coupling type modulator includes a first cladding layer, a waveguide layer provided on the first cladding layer, and an optical waveguide unit having a second cladding layer provided on the waveguide layer; A pair of guide portions provided on the second cladding layer is provided. This modulator confines light propagating through the waveguide layer in the stacking direction of the layers by the difference in refractive index between the waveguide layer and the first and second cladding layers sandwiching the waveguide layer. In addition, light propagating through the waveguide layer is confined by the guide portion in a direction intersecting the above-described stacking direction and the light propagation direction. Since this modulator has a pair of guide portions, it is possible to form a pair of propagation regions in which light propagates to the waveguide layer immediately below each of the pair of guide portions. In this modulator, it is possible to modulate light by applying a high-frequency signal to the guide portion and moving light propagating in the propagation region immediately below one guide portion to the propagation region immediately below the other guide portion. In order to modulate the light of the wavelength component to be modulated with a desired modulation efficiency by the directional coupling type modulator, it is necessary to manufacture the guide portion with high accuracy.
[0006]
Therefore, an object of the present invention is to provide a method for manufacturing a semiconductor optical modulator for manufacturing a guide portion with high accuracy.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, a method of manufacturing a semiconductor optical modulator according to the present invention includes: (a) an optical waveguide unit including a first clad layer, a waveguide layer, and a second clad layer provided in sequence on a substrate; And an etch stop layer, a first guide layer and a second guide layer containing a group III-V compound semiconductor, and a monitor layer containing a group III-V compound semiconductor having a composition different from that of the group III-V compound semiconductor. And a step of providing the contact layer in the order of the etch stop layer, the first guide layer, the monitor layer, the second guide layer, and the contact layer, and (b) providing a guide portion for forming a waveguide in the waveguide layer. (C) a predetermined wave generated in the process chamber while dry-etching the contact layer, the second guide layer, and the monitor layer in the process chamber; A step of calculating an etching rate of the III-V compound semiconductor contained in the second guide layer based on the emission intensity of (2), and (d) a predetermined thickness is left based on the etching rate Dry etching the first guide layer in the process chamber; and (e) wet etching the first guide layer remaining on the etch stop layer using an etchant having selectivity for the first guide layer. Etching.
[0008]
In such a manufacturing method, when the contact layer, the first guide layer, and the monitor layer are etched by dry etching, the emission intensity of a predetermined wavelength in the process chamber is measured, and the composition of the second guide layer and the monitor layer is measured. By detecting the change point of the light emission intensity resulting from the difference, the etching rate of the III-V group compound semiconductor contained in the second guide layer can be calculated. Using this etching rate, the first guide layer is further etched in the process chamber so that a predetermined thickness remains. The first guide layer left in the etch stop layer is wet-etched using an etchant having selectivity for the first guide layer. According to this manufacturing method, the guide can be formed by dry etching capable of anisotropic etching until just before the etch stop layer is exposed, and the first guide layer left on the etch stop layer is The first guide layer can be etched by isotropic wet etching using an etchant that can be selectively etched. Therefore, the time during which the guide portion is exposed to the etchant used for wet etching can be shortened and side etching of the guide portion can be suppressed, so that the guide portion can be manufactured with high accuracy.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
A method of manufacturing a directional coupling type semiconductor optical modulator according to an embodiment of the present invention will be described. In the following description of the embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings in order to facilitate understanding of the description.
[0010]
FIG. 1 is a diagram showing one process of the present manufacturing method, and shows an intermediate product 200 in which a buffer layer, an optical waveguide 6 and a guide layer 8 are provided on a substrate 2. The substrate 2 is made of semi-insulating GaAs. A buffer layer 4 is provided on the substrate 2. The buffer layer 4 is made of i-AlGaAs having a thickness of 0.5 μm. An optical waveguide 6 is provided on the buffer layer 4.
[0011]
The optical waveguide unit 6 includes a first cladding layer 10, a waveguide layer 12, and a second cladding layer 14. The first cladding layer 10 is made of n-AlGaAs having a thickness of 2 μm. The waveguide layer 12 is made of i-GaAs having a thickness of 0.4 μm. The second cladding layer 14 is made of i-AlGaAs having a thickness of 0.2 μm.
[0012]
A guide layer 8 is provided on the optical waveguide 6. The guide layer 8 includes an etch stop layer 16, a first guide layer 18, a monitor layer 20, a second guide layer 22, and a contact layer 24. The etch stop layer 16 is made of p-GaAs having a width of 0.01 μm. The first guide layer 18 is made of p-AlGaAs having a thickness of 0.7 μm. The monitor layer 20 is made of p-GaAs having a thickness of 0.01 μm. The second guide layer 22 is made of p-AlGaAs having a thickness of 0.3 μm. The contact layer is made of p-GaAs having a thickness of 0.2 μm.
[0013]
The layers constituting the optical waveguide 6 and the guide layer 8 are each formed by metal organic vapor phase epitaxy (OMVPE).
[0014]
FIG. 2 shows a planar structure of the intermediate product in which the guide portion 28 is formed by this manufacturing method. In FIG. 2, a half-plane of the intermediate product is shown. The intermediate product manufactured by this manufacturing method further has a half plane symmetrical to the half plane shown in FIG. The intermediate product shown in FIG. 2 has a pair of guide portions 28 extending in a direction along the predetermined axis X. Each of the pair of guide portions 28 has a width of 2.5 μm, and is provided at an interval of 2.5 μm at the center of the intermediate product. In addition, the pair of guide portions 28 are shaped to expand toward the end portions so as to be separated from each other by a distance of 10 μm at the end portions of the intermediate product.
[0015]
In the next step, a resist mask for forming the guide portion 28 is provided on the contact layer 24 by etching the guide layer 8. FIG. 3 is a diagram showing one process of the manufacturing method, and shows an intermediate product 202 provided with a resist mask 26 for forming the guide portion 28. The resist mask 26 has a pattern opened to etch the guide layer 8 while leaving the guide portion 28.
[0016]
In the next step, the guide layer 8 is etched by dry etching from the opened portion of the resist mask 26. FIG. 4 is a diagram showing one step of the manufacturing method, and shows a state in which the guide layer 8 is etched. In this step, the guide layer 8 is etched in the reaction chamber 32 of the process chamber 30. The process chamber 30 is a chamber for performing dry etching. In the process chamber 30, plasma P is formed in the atmosphere of the process gas supplied from the gas supply system 34, and etching is performed by the active species of the process gas. From the gas supply system 34, for example, a chlorine-based process gas can be supplied. In the present embodiment, the gas supply system 34 is composed of SiCl. _Four A gas supply source 36 and an Ar gas supply source 38 are provided. As the above process gas, SiCl _Four : Ar = 5: 50 gas can be used.
[0017]
Etching of the guide layer 8 is performed while measuring the intensity of plasma emission generated in the process chamber by a spectral sensitometer. FIG. 5 is a graph showing the time change of the plasma emission intensity in the process chamber, showing the emission intensity at a wavelength of 260 nm. The wavelength of 260 nm is the wavelength of AlCl plasma emission. As shown in FIG. 5, in the section A indicating the temporal change in the emission intensity during the etching of the contact layer 24 (p-GaAs), the contact layer 24 does not contain Al atoms, and therefore emits light with a wavelength of 260 nm. The strength is very small. Since the second guide layer (p-AlGaAs) contains Al atoms, the emission intensity increases in the graph of the section B showing the temporal change in the emission intensity during the etching time of the second guide layer. The tendency to do appears. Since the monitor layer 20 (p-GaAs) does not contain Al atoms, the graph of the section C showing the time change of the emission intensity during the etching of the monitor layer 20 shows a tendency that the emission intensity at a wavelength of 260 nm decreases. Appears.
[0018]
The first guide layer 18 has the same composition as the second guide layer 22. Accordingly, the etching rate of AlGaAs constituting the first guide layer 22 is estimated by calculating the etching rate of AlGaAs contained in the second guide layer 22 based on the time of the section B and the thickness of the second guide layer 22. can do. The time of the section B can be obtained by, for example, differentiating the waveform of the temporal change in the emission intensity at a wavelength of 260 nm and detecting the waveform change point.
[0019]
In the next step, the first guide layer 18 is further etched in the process chamber 30 so that a predetermined thickness remains. FIG. 6 is a diagram illustrating one process of the method of manufacturing the optical modulator 1 and shows a state in which the first guide layer 18 is etched in the process chamber. With the process gas used for the dry etching described above, the etching cannot be stopped at the etch stop layer 16 containing GaAs. Further, the etching rate varies depending on the temperature and pressure in the process chamber 30. Therefore, in consideration of this variation, a predetermined thickness is left based on the etching rate calculated as described above in order to stop the etching of the first guide layer 18 before the etch stop layer 16 is exposed. Thus, the first guide layer 18 is etched.
[0020]
In the next step, the resist mask 26 is removed. FIG. 7 is a diagram illustrating one process of the method for manufacturing the optical modulator 1, and shows the intermediate product 204 that is produced by removing the resist mask 26. The resist mask 26 can be removed by, for example, oxygen plasma ashing.
[0021]
In the next step, the first guide layer 18 remaining on the etch stop layer 16 is etched. FIG. 8 is a diagram showing one step of the manufacturing method, and shows an intermediate product 206 produced by wet etching the first guide layer 18. In this step, wet etching using an etchant that can selectively etch p-AlGaAs constituting the first guide layer 18 with respect to p-GaAs constituting the etch stop layer 16 is performed on the etch stop layer 16. The remaining first guide layer 18 is etched. As this etchant, for example, HF: H ₂ An etchant with O = 1: 1 can be used. The wet etching is an isotropic etching, but the first guide layer 18 remaining on the etch stop layer 16 is etched until the thickness thereof is reduced by the dry etching described above. By controlling the time for removing the first guide layer 18 by wet etching, the amount of side etching of the guide portion 28 can be suppressed. The guide part 28 shown in FIG. 8 is manufactured through the above steps. In order to manufacture the guide portion 28, most of the guide layer 8 is etched by anisotropic dry etching, and only the remaining portion of the first guide layer 18 left after dry etching is isotropic wet etching. Etched by Therefore, side etching of the guide portion 28 can be suppressed, and the guide portion 28 can be manufactured with high accuracy.
[0022]
In the next step, a mask similar to the resist mask 26 is formed, and the etch stop layer 16 is etched by dry etching using the above-described chlorine-based gas. FIG. 9 is a diagram showing one step in the method of manufacturing the optical modulator 1 and shows an intermediate product 208 that is produced by etching the etch stop layer 16. Since the etch stop layer 16 is thin, the presence or absence of the etch stop layer 16 has little influence on the guide function of the guide portion 28. Therefore, this step may be omitted.
[0023]
In the next step, an opening for forming an n-electrode is formed at the end of the intermediate product 208, and the first cladding layer 10 is exposed. FIG. 10A is a plan view of the intermediate product 208 provided with a resist mask 42 for forming the opening. Fig.11 (a) is XI-XI sectional drawing of Fig.10 (a). The resist mask 42 has a pattern having an opening 44 for exposing the first cladding layer 10 at the end of the intermediate product 208 by dry etching.
[0024]
Next, the intermediate product 208 provided with the resist mask 42 is etched by dry etching until the first cladding layer 10 is exposed, thereby forming an opening for providing an n-electrode. FIG. 11B is a diagram illustrating the intermediate product 210 in which an opening exposing the first cladding layer 10 is formed. A chlorine-based process gas can also be used for this etching, and by monitoring the plasma emission intensity of AlCl generated in the process chamber by the reaction between the n-AlGaAs constituting the first cladding layer 10 and the process gas. The exposure of the first cladding layer 10 can be detected. After the opening is formed, as shown in FIG. 11C, which is a plan view of the intermediate product 210 in FIG. 10B and a cross-sectional view taken along the line XI-XI in FIG. Removed. The resist mask 42 is removed by, for example, oxygen plasma ashing.
[0025]
In the next step, dry etching is performed in order to expose the substrate 2 in a region other than the end portion of the intermediate product 208 and the region along the guide portion 28 of the intermediate product 210. FIG. 12A is a plan view of the intermediate product 210 in which the region along the guide portion 28 and the end portion 46 are covered with the resist mask 48. Fig.13 (a) is XIII-XIII sectional drawing of Fig.12 (a). In this step, first, a resist mask 48 that covers a region and an end along the guide portion 28 of the intermediate product 210 is formed.
[0026]
Next, the intermediate product 210 is etched until the substrate 2 is exposed. FIG. 13B is a cross-sectional view of the intermediate product 212 produced by etching the intermediate product 210. For this etching, dry etching is used, and the chlorine gas described above is used as the process gas. Next, the resist mask 48 is removed from the intermediate product 212. FIG. 12B is a plan view of the intermediate product 212 with the resist mask 48 removed. FIG.13 (c) is XIII-XIII sectional drawing of FIG.12 (b). The resist mask 48 can be removed by, for example, oxygen plasma ashing.
[0027]
In the next step, the protective film 50 is formed on the intermediate product 212. FIG. 14 is a cross-sectional view of the intermediate product 214 produced by forming the protective film 50 on the intermediate product 212. The protective film 50 is made of SiN having a thickness of 0.3 μm. The protective film 50 is provided by a known method such as plasma CVD.
[0028]
In the next step, a p-electrode is formed on the guide portion 28. FIG. 15 is a plan view of the intermediate product 214 provided with a resist mask 54 having an opening 52 for forming a p-electrode in the guide portion 28. Fig.16 (a) is XVI-XVI sectional drawing of Fig.15 (a). In this step, first, a resist mask 54 having an opening 52 for forming a p-electrode in the guide portion 28 is provided in the intermediate product 214. The p electrodes are respectively formed on the pair of guide portions 28 with a pitch of 500 μm, and a total of 20 pairs of p electrodes are formed. Therefore, the resist mask 54 has 20 pairs of openings 52 provided according to the shape of the p-electrode.
[0029]
Next, the protective film 50 is removed along the opening 52 by dry etching. FIG. 16B is a cross-sectional view of the intermediate product 216 produced by etching the protective film 50 of the guide portion 28. By this dry etching, the contact layer 24 of the guide portion 28 is exposed.
[0030]
Next, a p-electrode is provided on the contact layer 24 exposed in the guide portion 28. FIG. 16C is a cross-sectional view of the intermediate product 218 produced by forming the p-electrode 58 on the contact layer 24. The p electrode 58 is composed of a multilayer metal that is laminated in the order of Pt, Ti, Pt, and Au. The p electrode 58 can be formed by vapor deposition, for example.
[0031]
Next, the resist mask 54 is removed from the intermediate product 218. FIG. 15B is a plan view of the intermediate product 218 produced by removing the resist mask 54. FIG.16 (d) is XVI-XVI sectional drawing of FIG.15 (b). The electrode length of the p-electrode 58 formed as described above is, for example, 300 μm.
[0032]
In the next step, an n-electrode is formed. The n-electrode is provided on the first cladding layer 10 exposed from the opening provided as shown in FIG. In this step, first, a resist mask 60 having an opening 62 for providing an n-electrode inside the side wall surrounding the opening is provided in the intermediate product 218. FIG. 17A is a cross-sectional view of an intermediate product 218 provided with a resist mask 60 having an opening 62 for providing an n-electrode.
[0033]
Next, the protective film 50 is removed along the opening 62 by dry etching. FIG. 17B is a cross-sectional view of the intermediate product 220 produced by removing the protective film 50. By this etching, the first cladding layer 10 is exposed.
[0034]
Next, an n-electrode 64 is provided on the first cladding layer 10 exposed by removing the protective film 50. FIG. 17C is a cross-sectional view of the intermediate product 222 produced by providing the n-electrode 64 on the first cladding layer 10. The n electrode is made of, for example, a multilayer metal of AuGe and Ni.
[0035]
Next, the resist mask 60 is removed from the intermediate product 222. FIG. 17D is a cross-sectional view of the intermediate product 222 with the resist mask 60 removed. The resist mask 60 is removed by, for example, oxygen plasma ashing.
[0036]
In the next step, wiring is formed on the intermediate product 222. In this step, first, a resist mask 70 having an opening for forming a wiring is provided on the intermediate product 222. FIG. 18A is a plan view of the intermediate product 222 provided with a resist mask 70 having openings 72, 74, and 76 for forming wirings. Fig.19 (a) is XIX-XIX sectional drawing of Fig.18 (a). The openings 72 and 74 are openings for providing wiring connected to the p-electrode 58 provided in each of the pair of guide portions 28. The opening 76 is an opening in which wiring for drawing out the wiring provided in the opening 74 to a region along one edge in the longitudinal direction of the intermediate product 222 is provided.
[0037]
Next, wirings 78, 80, and 82 are formed by embedding wiring materials in the openings 72, 74, and 76, respectively. FIG. 19B is a cross-sectional view of an intermediate product 224 produced by embedding a wiring material in the openings 72, 74, and 76 of the resist mask. The wirings 78, 80, and 82 are made of a multilayer metal of Ti, Pt, and Au. The wirings 78, 80, and 82 can be formed by vapor deposition, for example.
[0038]
Next, the wiring 80 and the wiring 82 are connected by a bridge wiring. In order to provide this bridge wiring, a resist mask 90 having an opening 92 is provided on the resist mask 70. FIG. 18B is a plan view of the intermediate product 224 provided with a resist mask 90 for providing a bridge wiring. Moreover, Fig.20 (a) is XX-XX sectional drawing of FIG.18 (b).
[0039]
Next, a wiring material is embedded in the opening 92 of the resist mask 70, thereby forming a bridge wiring 94 that bridges the pair of guide portions 28 and connects the wiring 80 and the wiring 82. FIG. 20B is a cross-sectional view of the intermediate product 226 produced by forming the bridge wiring 94. The bridge wiring 94 is formed by evaporating Au, for example. Next, as shown in FIG. 20C, the resist masks 70 and 90 are removed from the intermediate product 226.
[0040]
In the next step, a bridge wiring for connecting the p-electrode 58 provided in the guide portion 28 and the wirings 78 and 80 is formed. FIG. 21A is a plan view of the intermediate product 226 provided with the first resist mask 100 having the opening 102 for providing the bridge wiring. FIG. 22A is a sectional view taken along line XXII-XXII in FIG. In this step, first, a first resist mask 100 having an opening 102 for providing a bridge wiring in each of the p-electrode 58, the wiring 78, and the wiring 80 of the intermediate organism 226 is provided.
[0041]
Next, a second resist mask 104 is further provided on the first resist mask 100. FIG. 21B is a plan view of the intermediate product 226 provided with the second resist mask 104. FIG.22 (b) is XXII-XXII sectional drawing of FIG.21 (b). The second resist mask 104 has an opening 106 that connects the opening 102 on the p-electrode 58 and the opening 102 on the wiring 78, and an opening 106 that connects the opening 102 on the p-electrode 58 and the opening 102 on the wiring 80. .
[0042]
Next, a bridge wiring 108 is formed by embedding a wiring material in the opening 102 and the opening 106. FIG. 22C is a cross-sectional view of the intermediate product 228 produced by providing the bridge wiring 108. The bridge wiring 108 is formed by evaporating Au, for example. Next, as shown in FIG. 22D, the resist masks 100 and 104 are removed to manufacture an optical modulator.
[0043]
The method for manufacturing the semiconductor optical modulator according to the embodiment of the present invention has been described above, but the present invention is not limited to this embodiment, and various modifications can be made. For example, in addition to GaAs, a material such as AlGaAs, GaInP, GaInAsP, or AlGaInP having a composition different from that of the first guide layer 18 and the second guide layer 22 can be used as the material constituting the monitor layer 20. In particular, when the monitor layer 20 contains a material containing P atoms, the change point of the emission intensity when the first guide layer 22 and the monitor layer 20 are etched is monitored by monitoring the plasma emission intensity of the P atoms. Can be extracted.
[0044]
Etchants used for wet etching include citrate-based etchants, KI and I, in addition to hydrofluoric acid-based etchants. ₂ Etchant containing can be used.
[0045]
【The invention's effect】
As described above, according to the present invention, a method of manufacturing a semiconductor optical modulator for manufacturing a guide portion with high accuracy is provided.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a process of a method for manufacturing a modulator according to an embodiment, and illustrates an intermediate product in which a buffer layer, an optical waveguide unit, and a guide layer are stacked on a substrate. It shows the state.
FIG. 2 shows a planar structure of an intermediate product in which a guide portion is formed by the present manufacturing method.
FIG. 3 is a diagram illustrating a step of the method of manufacturing the modulator according to the embodiment, and illustrates an intermediate product in which a resist mask is provided on the contact layer.
FIG. 4 is a diagram illustrating a step of the method for manufacturing the modulator according to the embodiment, and illustrates a state in which the guide layer is etched.
FIG. 5 is a graph showing the time change of the plasma emission intensity in the process chamber, showing the emission intensity at a wavelength of 260 nm.
FIG. 6 is a diagram illustrating a process of the method for manufacturing the modulator according to the embodiment, and illustrates a state in which the first guide layer is etched in the process chamber.
FIG. 7 is a diagram illustrating a process of the method for manufacturing the modulator according to the embodiment, and illustrates an intermediate product produced by removing the resist mask.
FIG. 8 is a diagram illustrating one process of the method for manufacturing the modulator according to the embodiment, and illustrates an intermediate product produced by wet etching the first guide layer.
FIG. 9 is a diagram illustrating a process of the method for manufacturing the modulator according to the embodiment, and illustrates a state in which an etch stop layer is etched.
FIG. 10 (a) is a plan view of an intermediate product provided with a resist mask having an opening for forming an n-electrode.
FIG. 10B is a plan view of the optical modulator from which the resist mask for forming an opening for forming an n electrode is removed.
11A is a cross-sectional view taken along the line XI-XI in FIG.
FIG. 11B is a diagram illustrating an intermediate product in which an opening exposing the first cladding layer is formed.
FIG.11 (c) is VV sectional drawing of FIG.10 (b).
FIG. 12 (a) is a plan view of an intermediate product in which an area along the guide portion and an end portion thereof are covered with a resist mask.
FIG. 12B is a plan view of the optical modulator in a state where the resist mask covering the region along the guide portion and the end of the optical modulator is removed.
13 (a) is a cross-sectional view taken along the line XIII-XIII of FIG. 12 (a).
FIG. 13B is a cross-sectional view of the optical modulator with the substrate exposed by etching.
FIG.13 (c) is XIII-XIII sectional drawing of FIG.12 (b).
14 is a cross-sectional view of an intermediate product 214 produced by forming a protective film 50. FIG.
FIG. 15 (a) is a plan view of an intermediate product in which a resist mask having an opening for forming a p-electrode is formed in the guide portion.
FIG. 15B is a plan view of the optical modulator 1 from which the resist mask for forming the p-electrode has been removed.
16 (a) is a cross-sectional view taken along the line XVI-XVI of FIG. 15 (a).
FIG.16 (b) is sectional drawing of the intermediate product produced by removing the protective film of a guide part.
FIG. 16C is a cross-sectional view of the intermediate product 218 provided with a p-electrode.
FIG.16 (d) is XVI-XVI sectional drawing of FIG.15 (b).
FIG. 17A is a cross-sectional view of an intermediate product 218 provided with a resist mask having an opening for providing an n-electrode.
FIG. 17B is a cross-sectional view of an intermediate product produced by removing the protective film.
FIG. 17C is a cross-sectional view of an intermediate product produced by providing the n-electrode 64 on the first cladding layer.
FIG. 17D is a cross-sectional view of the intermediate product from which the resist mask has been removed.
FIG. 18 (a) is a plan view of an intermediate product provided with a resist mask having an opening for forming a wiring;
FIG. 18B is a plan view of an intermediate product provided with a resist mask having an opening for providing a bridge wiring.
FIG. 19 (a) is a cross-sectional view taken along the line XIV-XIV in FIG. 18 (a).
FIG. 19B is a cross-sectional view of an intermediate product produced by embedding a wiring material in the opening of the resist mask.
20 (a) is a cross-sectional view taken along the line XX-XX in FIG. 18 (a).
FIG. 20B is a cross-sectional view of an intermediate product produced by forming a bridge wiring.
FIG. 20C is a cross-sectional view of the intermediate product from which the resist mask has been removed.
FIG. 21 (a) is a plan view of an intermediate product provided with a first resist mask for providing a bridge wiring for connection to a p-electrode.
FIG. 21B is a plan view of the intermediate product provided with the second resist mask for providing the bridge wiring.
22 (a) is a cross-sectional view taken along the line XXII-XXII of FIG. 21 (a).
FIG.22 (b) is XXII-XXII sectional drawing of FIG.21 (b).
FIG.22 (c) is sectional drawing of the intermediate product produced by providing bridge wiring.
FIG. 22D is a cross-sectional view of the optical modulator manufactured by removing the resist mask.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 2 ... Substrate, 4 ... Buffer layer, 6 ... Optical waveguide part, 8 ... Guide layer, 10 ... 1st clad layer, 12 ... Waveguide layer, 14 ... 2nd clad layer, 16 ... Etch stop layer, 18 ... 1st Guide layer, 20 ... monitor layer, 22 ... second guide layer, 24 ... contact layer, 28 ... guide portion, 50 ... protective film, 52 ... opening.

Claims

An etch stop layer, a first guide layer including a group III-V compound semiconductor, and a first guide layer are disposed on an optical waveguide including a first cladding layer, a waveguide layer, and a second cladding layer, which are sequentially provided on the substrate. 2, a monitor layer including a group III-V compound semiconductor having a composition different from that of the group III-V compound semiconductor, and a contact layer, an etch stop layer, a first guide layer, a monitor layer, a second layer Providing the guide layer and the contact layer in this order,
Providing a resist mask having a predetermined pattern on the contact layer for providing a guide part for forming a waveguide in the waveguide layer;
The contact layer, the second guide layer, and the monitor layer are dry-etched in the process chamber, and are included in the second guide layer based on the emission intensity of a predetermined wavelength generated in the process chamber. Calculating the etching rate of the III-V compound semiconductor;
Dry etching the first guide layer in the process chamber to leave a predetermined thickness based on the etching rate; and
And a wet etching process of the first guide layer remaining on the etch stop layer using an etchant having selectivity for the first guide layer.