Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4890362B2 - Manufacturing method of semiconductor laser device - Google Patents
[go: Go Back, main page]

JP4890362B2 - Manufacturing method of semiconductor laser device - Google Patents

Manufacturing method of semiconductor laser device Download PDF

Info

Publication number
JP4890362B2
JP4890362B2 JP2007164704A JP2007164704A JP4890362B2 JP 4890362 B2 JP4890362 B2 JP 4890362B2 JP 2007164704 A JP2007164704 A JP 2007164704A JP 2007164704 A JP2007164704 A JP 2007164704A JP 4890362 B2 JP4890362 B2 JP 4890362B2
Authority
JP
Japan
Prior art keywords
etching
layer
semiconductor laser
manufacturing
laser device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007164704A
Other languages
Japanese (ja)
Other versions
JP2009004602A (en
Inventor
秀一 蛭川
克彦 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007164704A priority Critical patent/JP4890362B2/en
Publication of JP2009004602A publication Critical patent/JP2009004602A/en
Application granted granted Critical
Publication of JP4890362B2 publication Critical patent/JP4890362B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Head (AREA)
  • Semiconductor Lasers (AREA)

Description

この発明は半導体レーザ素子の製造方法に関し、より詳しくは、半導体レーザ素子のリッジ部を形成する方法に関する。   The present invention relates to a method for manufacturing a semiconductor laser device, and more particularly to a method for forming a ridge portion of a semiconductor laser device.

半導体レーザ素子を高出力化する際の大きな課題の一つに、キンク(半導体レーザ素子の光出力−動作電流特性における非直線性のこと)の発生がある。キンクは、半導体レーザの導波路の幅(クラッド層をストライプ状に加工して形成されるリッジ部の幅を指す。)に対し導波路内外の屈折率差Δnが大きい場合に基本導波モード以外の高次導波モードが発生することによって生じる。また、光出力を大きくするにつれて、導波路内で発生する熱により屈折率差Δnが増大し、そのことによってもキンクが発生する。キンクを抑制するためには、導波路内の特に水平方向における高次導波モードの発生を抑制することが必要であり、そのためには、リッジ部の幅をより狭くすることが効果的である。   One of the major issues in increasing the output of a semiconductor laser device is the occurrence of kink (nonlinearity in the optical output-operating current characteristics of the semiconductor laser device). The kink is a mode other than the basic waveguide mode when the refractive index difference Δn between the inside and outside of the waveguide is large with respect to the width of the waveguide of the semiconductor laser (the width of the ridge formed by processing the clad layer into a stripe shape). This is caused by the generation of a higher-order waveguide mode. Further, as the light output is increased, the refractive index difference Δn increases due to the heat generated in the waveguide, which also causes kinks. In order to suppress kinks, it is necessary to suppress the generation of higher-order waveguide modes in the waveguide, particularly in the horizontal direction. For this purpose, it is effective to narrow the width of the ridge portion. .

リッジ部の幅を微細化しようとする場合、ドライエッチング法を用いてリッジ部を形成することによって、ウェットエッチング法を用いる場合に比して、リッジ部の幅をより狭く形成することができる。この理由は、ドライエッチング法の利点として異方性エッチングが実現できるため、幅・形状の加工制御性が向上するからである。しかし一方で、ドライエッチング法を用いてリッジ部を形成する場合、ウェットエッチング法では一般的となっている選択エッチングの手法が使いづらいという不利な点がある。したがって、ドライエッチング法ではエッチング量(深さ)を制御することがウェットエッチング法に比べて困難になる。そこで、ドライエッチング法によるリッジ部の加工の際は、条件だしを行って事前にエッチングレートを求めておき、所望の深さだけエッチングするのに必要なエッチング時間を算出して、エッチングを開始してからその時間が経過したところでエッチングを停止させるということが一般的に行われてきた。   When it is intended to reduce the width of the ridge portion, the ridge portion can be formed narrower by using the dry etching method than by using the wet etching method. This is because, as an advantage of the dry etching method, anisotropic etching can be realized, so that processing controllability of width and shape is improved. On the other hand, however, when the ridge portion is formed using the dry etching method, there is a disadvantage that it is difficult to use the selective etching method that is common in the wet etching method. Therefore, it is difficult to control the etching amount (depth) in the dry etching method compared to the wet etching method. Therefore, when processing the ridge portion by the dry etching method, calculate the etching rate in advance by calculating the conditions, calculate the etching time required to etch only the desired depth, and start etching. In general, etching has been stopped when the time has elapsed.

このリッジ部の加工の際には、深さ方向に関して少なくとも1μm〜2μmエッチングしたいのに対し、例えば±10nm〜数10nmの精度でエッチングを制御すること要求される。しかしながら、前述の一般的な方法では、被エッチング半導体層の厚さばらつきやドライエッチングのエッチング量自体のばらつきなどにより、エッチング量を十分に制御できないという問題がある。その結果、キンクの抑制に重要なもう一つの観点であるリッジ導波路脇のクラッド層厚の制御が不安定になり、結果としてキンクが発生することがあった。   When processing the ridge portion, it is required to control the etching with an accuracy of ± 10 nm to several tens of nm, for example, while it is desired to etch at least 1 μm to 2 μm in the depth direction. However, the above-described general method has a problem that the etching amount cannot be sufficiently controlled due to variations in the thickness of the semiconductor layer to be etched and variations in the etching amount of dry etching. As a result, the control of the thickness of the cladding layer beside the ridge waveguide, which is another viewpoint important for suppression of kinks, becomes unstable, and as a result, kinks may occur.

そこで、例えば特許文献1(特開平3−6877号公報)や特許文献2(特許第2601229号明細書)には、クラッド層成長段階でリッジ部の下部に相当する深さに終点検出層(クラッド層とは組成が異なる層)を介挿しておき、この終点検出層を用いてドライエッチングによるリッジ部の加工の際のエッチング量(深さ)制御精度を向上させる方法が提案されている。
特開平3−6877号公報 特許公報2601229号
Therefore, for example, in Patent Document 1 (Japanese Patent Laid-Open No. 3-6877) and Patent Document 2 (Japanese Patent No. 2601229), an end point detection layer (cladding) is formed at a depth corresponding to the lower portion of the ridge portion in the cladding layer growth stage. A method has been proposed in which a layer having a composition different from that of the layer is interposed, and the etching amount (depth) control accuracy in processing the ridge portion by dry etching is improved using the end point detection layer.
Japanese Patent Laid-Open No. 3-6877 Japanese Patent Publication No. 2601229

しかし、上述の提案された方法では、終点検出層が存在することによって、最終的なリッジ部の側面の垂直性を阻害する要因となることがあった。すなわち、これらの提案された方法では、図8(A),(B)に示すように、リッジ部920の側面にクラッド層(リッジ部の大部分を構成する層)とは組成の異なる終点検出層950が露出して、その終点検出層950が部分的に出っ張ったり(図8(A)参照)、あるいは引っ込んだりする(図8(B)参照)という問題があった。この原因は、ドライエッチングによる加工後に、化学エッチャントを用いてドライエッチング時の反応生成物とダメージの除去を行う際、終点検出層950のエッチング特性がクラッド層のエッチング特性とは異なるからである。このようにリッジ部の側面の垂直性が阻害されると、結局、キンクの発生を抑制できなくなってしまうという問題がある。さらには、リッジ部を被覆する絶縁膜や電極の段切れ(リッジ部の側面の凹凸によって絶縁膜や電極が不連続となる現象を指す。)の原因になることもある。   However, in the proposed method described above, the presence of the end point detection layer sometimes causes a factor to hinder the verticality of the side surface of the final ridge portion. That is, in these proposed methods, as shown in FIGS. 8A and 8B, end point detection having a composition different from that of the clad layer (a layer constituting most of the ridge portion) on the side surface of the ridge portion 920 is performed. There is a problem that the layer 950 is exposed and the end point detection layer 950 partially protrudes (see FIG. 8A) or retracts (see FIG. 8B). This is because the etching characteristics of the end point detection layer 950 are different from the etching characteristics of the cladding layer when the reaction product and damage during the dry etching are removed using a chemical etchant after the processing by the dry etching. If the verticality of the side surface of the ridge portion is inhibited in this way, there is a problem that after all, the occurrence of kinks cannot be suppressed. Furthermore, the insulating film or electrode covering the ridge portion may be disconnected (refers to a phenomenon in which the insulating film or electrode becomes discontinuous due to unevenness on the side surface of the ridge portion).

また、上述の終点検出層は、クラッド層の内部に配されることから、光学的に影響の少ない薄膜として構成せざるを得ない。このため、終点検出層の検出自体が不安定であり、実際には、エッチングの制御精度の向上が困難であった。   Moreover, since the above-mentioned end point detection layer is disposed inside the clad layer, it must be configured as a thin film with little optical influence. For this reason, the detection itself of the end point detection layer is unstable, and in practice, it is difficult to improve the etching control accuracy.

そこで、この発明課題は、エッチング深さの制御性を向上させてリッジ部の加工精度を改善でき、したがってキンクの発生を十分に抑制できる半導体レーザ素子の製造方法を提供することにある。 Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor laser device capable of improving the processing accuracy of the ridge portion by improving the controllability of the etching depth and thus sufficiently suppressing the occurrence of kinks.

上記課題を解決するため、この発明の半導体レーザ素子の製造方法は、
半導体基板上にストライプ状のリッジ部を含む導波路を形成する半導体レーザ素子の製造方法において、
上記半導体基板上に、バッファ層と、このバッファ層とは組成が異なる第一下クラッド層と、エッチング停止層と、このエッチング停止層とは組成が異なる第二下クラッド層と、活性層と、単一の組成をもつ上クラッド層とを少なくとも順に含む半導体層を積層する積層工程と、
上記半導体基板上で上記半導体レーザ素子を形成すべき領域とは異なるモニタ領域に、第一エッチングモニタ用開口部を有する第一フォトマスクを形成する工程と、
上記第一フォトマスクを用いてエッチング液によって上記半導体層のウェットエッチングを行って、上記モニタ領域で上記エッチング停止層を露出させる第一エッチング工程とを含み、
上記エッチング停止層の組成は、上記エッチング液による上記エッチング停止層に対するエッチングレートが上記第二下クラッド層に対するエッチングレートに比して遅くなるように設定されており、
上記第一フォトマスクを除去した後、上記半導体層の表面のうち上記リッジ部を形成すべき領域の両側に沿って一対のストライプ状開口部を有するとともに、上記モニタ領域に第二エッチングモニタ用開口部を有する第二フォトマスクを形成する工程と、
上記第二フォトマスクを用いて上記半導体層のドライエッチングを、上記第二エッチングモニタ用開口部を通して上記ドライエッチングの進行を観測しながら行い、上記モニタ領域での上記第一下クラッド層の消失に応じた所定のタイミングで上記ドライエッチングを停止させて、上記各ストライプ状開口部の直下にそれぞれ上記上クラッド層の途中で止まる深さをもつ凹部を形成することで、上記上クラッド層のうち上記凹部の間に残された部分によって上記リッジ部を形成する第二エッチング工程を含むことを特徴とする。
In order to solve the above problems, a method for manufacturing a semiconductor laser device of the present invention includes:
In a manufacturing method of a semiconductor laser device for forming a waveguide including a striped ridge portion on a semiconductor substrate,
On the semiconductor substrate, a buffer layer, a first lower cladding layer having a different composition from the buffer layer, an etching stopper layer, a second lower cladding layer having a different composition from the etching stopper layer, an active layer, A laminating step of laminating a semiconductor layer including at least an upper clad layer having a single composition ;
Forming a first photomask having a first etching monitor opening in a monitor region different from a region where the semiconductor laser element is to be formed on the semiconductor substrate;
Performing a wet etching of the semiconductor layer with an etchant using the first photomask, and exposing the etching stop layer in the monitor region ,
The composition of the etching stop layer is set such that the etching rate for the etching stop layer by the etchant is slower than the etching rate for the second lower cladding layer,
After removing the first photomask, the semiconductor layer has a pair of stripe-shaped openings along both sides of the region where the ridge portion is to be formed on the surface of the semiconductor layer, and a second etching monitor opening in the monitor region Forming a second photomask having a portion;
Using the second photomask, dry etching of the semiconductor layer is performed while observing the progress of the dry etching through the second etching monitor opening, and the first lower cladding layer disappears in the monitor region. The dry etching is stopped at a predetermined timing according to the above, and a recess having a depth that stops in the middle of the upper cladding layer is formed immediately below each stripe-shaped opening , so that the above-mentioned of the upper cladding layer A second etching step is included in which the ridge portion is formed by a portion left between the recesses .

ここで、「上記エッチング停止層に対するエッチングレートが遅い」とは、上記エッチング停止層に対するエッチングレートが実質的にゼロ(無視可能)である場合を含む。Here, “the etching rate for the etching stop layer is slow” includes the case where the etching rate for the etching stop layer is substantially zero (negligible).

また、「上記第一下クラッド層の消失に応じた所定のタイミング」とは、例えば上記ドライエッチングの進行により上記第一下クラッド層が消失したタイミング、またはそのタイミングから所定の時間だけずらして設定されたタイミングを指す。 The “predetermined timing according to the disappearance of the first lower cladding layer” is set, for example, at the timing when the first lower cladding layer disappears due to the progress of the dry etching, or shifted from the timing by a predetermined time. Refers to the timing.

上記各フォトマスクとしては、例えばフォトリソグラフィ法を用いて形成されたレジストマスクのほか、無機材料であるSiOやSiNなどを用いたマスクも使用可能である。 As each of the photomasks, for example, a mask using an inorganic material such as SiO 2 or SiN x can be used in addition to a resist mask formed using a photolithography method.

この発明の半導体レーザ素子の製造方法では、ドライエッチングを行ってリッジ部を形成するので、ウェットエッチング法を用いる場合に比して、リッジ部の幅をより狭く形成することができる。しかも、この発明では、上記第二エッチング工程で、上記半導体層のドライエッチングを、上記第二エッチングモニタ用開口部を通して上記ドライエッチングの進行を観測しながら行う。上記第一エッチングモニタ用開口部や上記第二エッチングモニタ用開口部の寸法をその観測に十分な寸法に設定しておくことで、上記ドライエッチングの進行は容易に観測される。例えば、上記ドライエッチングの進行は、外部から上記第二エッチングモニタ用開口部に光を照射し、その反射光の干渉波形を観測する手法によって、容易に観測される。そして、上記モニタ領域での上記第一下クラッド層の消失に応じた所定のタイミングで上記ドライエッチングを停止させる。これにより、上記各ストライプ状開口部の直下にそれぞれ上記上クラッド層の途中で止まる深さをもつ凹部を形成することで、上記上クラッド層のうち上記凹部の間に残された部分によって上記リッジ部を形成する。したがって、上記ドライエッチングの開始からの経過時間によってエッチング量を制御するような方法に比して、この発明では、深さ方向に関してエッチング量を精度良く制御できる。したがって、この発明では、リッジ部の側面の垂直性を確保しながらエッチング深さの制御性を向上でき、リッジ部の加工精度を改善できる。この結果、この発明により作製された半導体レーザ素子では、キンクの発生を十分に抑制でき、高出力動作が可能となる。 In the method of manufacturing a semiconductor laser device according to the present invention, the ridge portion is formed by dry etching, so that the width of the ridge portion can be made narrower than when the wet etching method is used. Moreover, in the present invention, in the second etching step, the semiconductor layer is dry etched while observing the progress of the dry etching through the second etching monitor opening. By setting the dimensions of the first etching monitor opening and the second etching monitor opening to a dimension sufficient for the observation, the progress of the dry etching can be easily observed. For example, the progress of the dry etching is easily observed by a method of irradiating light to the second etching monitor opening from the outside and observing the interference waveform of the reflected light. Then, the dry etching is stopped at a predetermined timing according to the disappearance of the first lower cladding layer in the monitor region. As a result, a recess having a depth that stops in the middle of the upper cladding layer is formed immediately below each stripe-shaped opening, so that the portion of the upper cladding layer left between the recesses can form the ridge. Forming part. Therefore, in the present invention, the etching amount can be accurately controlled in the depth direction as compared with the method in which the etching amount is controlled by the elapsed time from the start of the dry etching. Therefore, according to the present invention, the controllability of the etching depth can be improved while ensuring the perpendicularity of the side surface of the ridge portion, and the processing accuracy of the ridge portion can be improved. As a result, in the semiconductor laser device manufactured according to the present invention, the generation of kinks can be sufficiently suppressed, and a high output operation is possible.

また、この半導体レーザ素子の製造方法では、上記第一エッチング工程で上記エッチング停止層を露出させる時、上記第二下クラッド層に対するエッチングレートに比して上記エッチング停止層に対するエッチングレートが遅いエッチング液を用いているので、上記第一エッチング工程を、上記エッチング停止層が露出し、かつ実質的に殆どエッチングされていない状態で終了できる。Further, in this method of manufacturing a semiconductor laser device, when the etching stop layer is exposed in the first etching step, an etching solution having a slower etching rate for the etching stop layer than the etching rate for the second lower cladding layer. Therefore, the first etching step can be completed in a state where the etching stopper layer is exposed and substantially not etched.

一実施形態の半導体レーザ素子の製造方法は、上記積層工程で、上記エッチング停止層の層厚と上記第一下クラッド層の層厚との合計層厚を、形成すべき上記リッジ部の高さと実質的に同一となるように設定することを特徴とする。 In one embodiment of the method for manufacturing a semiconductor laser device, in the stacking step, the total thickness of the etching stop layer and the first lower cladding layer is set to a height of the ridge portion to be formed. It is set so that it may become substantially the same.

この一実施形態の半導体レーザ素子の製造方法によれば、上記リッジ部を形成するために、上記第二エッチング工程で、上記ドライエッチングの進行により上記第一下クラッド層が消失したタイミングで上記ドライエッチングを停止すれば良い。これにより、リッジ部の加工精度をさらに改善できる。   According to the method for manufacturing a semiconductor laser device of this embodiment, in order to form the ridge portion, the dry etching is performed at the timing when the first lower cladding layer disappears in the second etching step due to the progress of the dry etching. Etching may be stopped. Thereby, the processing accuracy of the ridge portion can be further improved.

一実施形態の半導体レーザ素子の製造方法は、上記第二エッチング工程で上記第二エッチングモニタ用開口部を通して上記ドライエッチングの進行を観測する方法は、外部から上記第二エッチングモニタ用開口部を通して上記半導体層に光を照射して、上記半導体基板上の層によって反射された反射光の干渉波形を観測する方法であることを特徴とする。   In one embodiment of the method of manufacturing a semiconductor laser device, the method of observing the progress of the dry etching through the second etching monitor opening in the second etching step is the same as that described above through the second etching monitor opening. It is a method of irradiating a semiconductor layer with light and observing an interference waveform of reflected light reflected by the layer on the semiconductor substrate.

この一実施形態の半導体レーザ素子の製造方法では、上記第二エッチング工程で、上記第二エッチングモニタ用開口部よりも幅の狭い上記ストライプ状開口部におけるエッチングの進行とは独立して上記モニタ領域におけるドライエッチングの進行だけが観測される。そして、上記半導体基板上の層によって反射された反射光の干渉波形を観測するので、上記第二エッチングモニタ用開口部を通して上記ドライエッチングの進行を容易に観測できる。   In the method of manufacturing a semiconductor laser device according to this embodiment, in the second etching step, the monitor region is independent of the progress of etching in the stripe-shaped opening narrower than the second etching monitor opening. Only the progress of dry etching is observed. Since the interference waveform of the reflected light reflected by the layer on the semiconductor substrate is observed, the progress of the dry etching can be easily observed through the second etching monitor opening.

なお、上記エッチングモニタ用開口部を通して上記半導体層に照射する光は、特定の波長を有する単色光であってもよいが、ブロードな波長スペクトルを有する、いわゆる白色光であってもよい。白色光を照射する場合には、その反射光を分光して単色光に変換した後、干渉波形を観察することによって、上記ドライエッチングの進行を観測することができる。   The light applied to the semiconductor layer through the etching monitor opening may be monochromatic light having a specific wavelength or so-called white light having a broad wavelength spectrum. In the case of irradiating white light, the progress of the dry etching can be observed by observing the interference waveform after the reflected light is spectrally converted into monochromatic light.

一実施形態の半導体レーザ素子の製造方法では、上記第二下クラッド層がAlGaInPからなり、上記エッチング停止層がGaInPからなることを特徴とする。 In one embodiment of the method of manufacturing a semiconductor laser device, the second lower cladding layer is made of AlGaInP, and the etching stop layer is made of GaInP.

なお、簡単のため、各層の組成における混晶比を省略して記載しているが、表記された元素の混晶比はゼロではない(以下同様。)。   For simplicity, the mixed crystal ratio in the composition of each layer is omitted, but the mixed crystal ratio of the elements described is not zero (the same applies hereinafter).

この一実施形態の半導体レーザ素子の製造方法では、上記第一エッチング工程を、上記エッチング停止層が露出し、かつ殆どエッチングされていない状態で終了できる。したがって、上記第二エッチング工程で、上記エッチング停止層のドライエッチング開始から上記第一下クラッド層の消失までの時間が一定になる。この結果、リッジ部の加工精度をさらに改善できる。 In the method of manufacturing a semiconductor laser device according to this embodiment, the first etching step can be completed in a state where the etching stop layer is exposed and hardly etched. Therefore, in the second etching step, the time from the start of dry etching of the etching stop layer to the disappearance of the first lower cladding layer becomes constant. As a result, the processing accuracy of the ridge portion can be further improved.

一実施形態の半導体レーザ素子の製造方法では、上記第一下クラッド層がAlGaInPからなり、上記バッファ層がGaAsからなることを特徴とする。   In one embodiment of the method for manufacturing a semiconductor laser device, the first lower cladding layer is made of AlGaInP, and the buffer layer is made of GaAs.

この一実施形態の半導体レーザ素子の製造方法では、上記第一下クラッド層の屈折率と上記バッファ層の屈折率との間の差(屈折率差)を大きくすることができる。したがって、上記第二エッチング工程で、上記第二エッチングモニタ用開口部を通して上記反射光の干渉波形をより容易に観察でき、上記ドライエッチングの進行をより容易に観測できる。   In the manufacturing method of the semiconductor laser device of this embodiment, the difference (refractive index difference) between the refractive index of the first lower cladding layer and the refractive index of the buffer layer can be increased. Therefore, in the second etching step, the interference waveform of the reflected light can be more easily observed through the second etching monitor opening, and the progress of the dry etching can be more easily observed.

一実施形態の半導体レーザ素子の製造方法では、上記干渉波形を観測するための反射光の波長が400nm以上650nm以下であることを特徴とする。   In one embodiment of the method for manufacturing a semiconductor laser device, the wavelength of reflected light for observing the interference waveform is 400 nm or more and 650 nm or less.

この一実施形態の半導体レーザ素子の製造方法では、上記第二エッチング工程で、上記第二エッチングモニタ用開口部において、波長が650nm以下の反射光について、その干渉波形を観測することによって、上記第一下クラッド層と上記バッファ層との境界を識別する明瞭な干渉波形を観察することができるようになる。また、上記第二エッチングモニタ用開口部において、波長が400nm以上の反射光について、その干渉波形を観測しているので、エッチング状態を観測するためのドライエッチング装置の窓部の汚れ(ドライエッチングを行うことによって窓の内側に付着物が発生する)の影響を受けずに、エッチング状態を観察することができるようになる。   In the method of manufacturing a semiconductor laser device according to the embodiment, in the second etching step, the reflected waveform having a wavelength of 650 nm or less is observed in the second etching monitor opening to observe the interference waveform. A clear interference waveform that identifies the boundary between the lower cladding layer and the buffer layer can be observed. Further, since the interference waveform is observed for the reflected light having a wavelength of 400 nm or more in the second etching monitor opening, dirt (dry etching) on the window of the dry etching apparatus for observing the etching state is observed. This makes it possible to observe the etching state without being affected by the occurrence of deposits on the inside of the window.

以下、この発明を図示の実施の形態により詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.

以下、この発明の半導体レーザ素子の製造方法を図示の実施の形態により詳細に説明する。 Hereinafter, a method for manufacturing a semiconductor laser device of the present invention will be described in detail with reference to embodiments shown in the drawings.

なお、以下の説明では、「n−」、「p−」はそれぞれn型、p型を表す。また、本明細書を通じて、「上」とは、基板から離れる方向を意味し、「下」とは、基板へ近づく方向を意味する。結晶成長は「下」から「上」の方向へ向かって進行する。   In the following description, “n−” and “p−” represent n-type and p-type, respectively. Further, throughout this specification, “upper” means a direction away from the substrate, and “lower” means a direction closer to the substrate. Crystal growth proceeds from “down” to “up”.

〔第一実施形態〕
図1は、この発明の一実施形態の製造方法により作製された半導体レーザ素子の構造を示している。
[First embodiment]
FIG. 1 shows the structure of a semiconductor laser device manufactured by the manufacturing method of one embodiment of the present invention.

この半導体レーザ素子は、出射光の波長が650nmである赤色の半導体レーザ素子であり、n−GaAs基板101上に、順に積層されたn−GaAsバッファ層102、n−(Al0.7Ga0.30.5In0.5P第一下クラッド層103、n−Ga0.51In0.49Pエッチング停止層104、n−(Al0.7Ga0.30.5In0.5P第二下クラッド層105、(Al0.545Ga0.4550.5In0.5P下ガイド層106、多重歪量子井戸活性層107、(Al0.545Ga0.4550.5In0.5P上ガイド層108、p−(Al0.7Ga0.30.5In0.5P上クラッド層109、p−Ga0.51In0.49P中間層110、およびp−GaAsコンタクト層111を備えている。 This semiconductor laser device is a red semiconductor laser device having a wavelength of emitted light of 650 nm. The n-GaAs buffer layer 102 and n- (Al 0.7 Ga 0 ) are sequentially stacked on the n-GaAs substrate 101. .3 ) 0.5 In 0.5 P first lower cladding layer 103, n-Ga 0.51 In 0.49 P etching stop layer 104, n- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P second lower cladding layer 105, (Al 0.545 Ga 0.455 ) 0.5 In 0.5 P lower guide layer 106, multiple strain quantum well active layer 107, (Al 0.545 Ga 0. 455 ) 0.5 In 0.5 P upper guide layer 108, p- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P upper cladding layer 109, p-Ga 0.51 In 0.49 P intermediate layer 110, and p + A GaAs contact layer 111 is provided.

基板101上に積層された半導体層のうち、コンタクト層111の表面から上クラッド層109の途中に至る深さをもつ一対のストライプ状凹部128,128がエッチングにより形成されている。この一対のストライプ状凹部128,128の間の半導体層からなるリッジ部120と、一対のストライプ状凹部128,128の外側の半導体層からなるリッジテラス部121,121とで導波路130が構成されている。   Of the semiconductor layer stacked on the substrate 101, a pair of stripe-shaped recesses 128, 128 having a depth from the surface of the contact layer 111 to the middle of the upper cladding layer 109 are formed by etching. A waveguide 130 is formed by the ridge portion 120 formed of a semiconductor layer between the pair of stripe-shaped recesses 128 and 128 and the ridge terrace portions 121 and 121 formed of a semiconductor layer outside the pair of stripe-shaped recesses 128 and 128. ing.

上クラッド層109のうち、コンタクト層111、中間層110とともにストライプ状のリッジ部120およびリッジテラス部121を形成する部分を「上クラッド上部層109a」と呼び、ストライプ状凹部128の底面よりも下に相当する部分を「上クラッド下部層109b」と呼ぶ。本実施形態において、上クラッド下部層109bの厚さは、0.303μmである。また、各ストライプ状凹部128の幅寸法、つまりリッジ部120とリッジテラス部121の横方向の間隔は10μmである。   Of the upper clad layer 109, a portion that forms the striped ridge portion 120 and the ridge terrace portion 121 together with the contact layer 111 and the intermediate layer 110 is referred to as an “upper clad upper layer 109 a” and is below the bottom surface of the striped recess 128. The portion corresponding to is called “upper clad lower layer 109b”. In the present embodiment, the thickness of the upper clad lower layer 109b is 0.303 μm. Further, the width dimension of each stripe-shaped recess 128, that is, the horizontal interval between the ridge 120 and the ridge terrace 121 is 10 μm.

一対のストライプ状凹部128,128の内面およびリッジテラス部121の上面を覆うように、SiOからなる絶縁層112が形成されている。絶縁層112およびリッジ部120をなすp−GaAsコンタクト層111の上面を覆うように、p側電極113が形成されている。また、n−GaAs基板101の上記半導体層が積層されている側と反対側の面(裏面)には、n側電極114が形成されている。p側電極113、n側電極114は、それぞれリッジ部120をなすコンタクト層111の上面、基板101の裏面とオーミック接触している。 An insulating layer 112 made of SiO 2 is formed so as to cover the inner surfaces of the pair of stripe-shaped recesses 128, 128 and the upper surface of the ridge terrace 121. A p-side electrode 113 is formed so as to cover the upper surface of the p + -GaAs contact layer 111 forming the insulating layer 112 and the ridge portion 120. An n-side electrode 114 is formed on the surface (back surface) opposite to the side on which the semiconductor layer is stacked of the n-GaAs substrate 101. The p-side electrode 113 and the n-side electrode 114 are in ohmic contact with the upper surface of the contact layer 111 forming the ridge portion 120 and the rear surface of the substrate 101, respectively.

次に、図2から図5を参照しながら、図1の半導体レーザ素子の製造方法を説明する。   Next, a method for manufacturing the semiconductor laser device of FIG. 1 will be described with reference to FIGS.

まず図2に示すように、3インチ径のn−GaAs基板(ウエハ)101の(100)面上に、n−GaAsバッファ層102(層厚:500nm)、n−(Al0.7Ga0.30.5In0.5P第一下クラッド層103(層厚:1.65μm)、n−Ga0.51In0.49Pエッチング停止層104(層厚:13nm)、n−(Al0.7Ga0.30.5In0.5P第二下クラッド層105(層厚:1.137μm)、(Al0.545Ga0.4550.5In0.5P下ガイド層106(層厚:35nm)、多重歪量子井戸活性層107、(Al0.545Ga0.4550.5In0.5P上ガイド層108(層厚:35nm)、p−(Al0.7Ga0.30.5In0.5P上クラッド層109(層厚:1.453μm)、p−Ga0.51In0.49P中間層110(層厚:35nm)、p−GaAsコンタクト層111(層厚:500nm)を順次、MOCVD(有機金属気相成長法)にて結晶成長させて積層する。 First, as shown in FIG. 2, an n-GaAs buffer layer 102 (layer thickness: 500 nm), n- (Al 0.7 Ga 0 ) is formed on the (100) plane of a 3-inch diameter n-GaAs substrate (wafer) 101. .3 ) 0.5 In 0.5 P first lower cladding layer 103 (layer thickness: 1.65 μm), n-Ga 0.51 In 0.49 P etching stop layer 104 (layer thickness: 13 nm), n − (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P second lower cladding layer 105 (layer thickness: 1.137 μm), (Al 0.545 Ga 0.455 ) 0.5 In 0.5 P lower guide layer 106 (layer thickness: 35 nm), multiple strain quantum well active layer 107, (Al 0.545 Ga 0.455 ) 0.5 In 0.5 P upper guide layer 108 (layer thickness: 35 nm), p - (Al 0.7 Ga 0.3) 0.5 In 0.5 Upper cladding layer 109 (thickness: 1.453μm), p-Ga 0.51 In 0.49 P intermediate layer 110 (thickness: 35nm), p + -GaAs contact layer 111 (thickness: 500 nm) sequentially, Crystal growth is performed by MOCVD (metal organic chemical vapor deposition method), and the layers are stacked.

この積層工程では、エッチング停止層104の層厚と第一下クラッド層103の層厚との合計層厚を、形成すべきリッジ部120の高さ(光学的に最適な高さ)と実質的に同一になるように設定している。 In this stacking step, the total thickness of the etching stop layer 104 and the first lower cladding layer 103 is substantially equal to the height of the ridge 120 to be formed (optically optimal height). Are set to be the same.

上記多重歪量子井戸活性層107は、Ga0.445In0.555P量子井戸層(層厚:5nm、4層)と(Al0.545Ga0.4550.5In0.5P障壁層(基板側から層厚:20nm、6.3nm×3層、20nm)を交互に積層して形成されている。なお、多重歪量子井戸活性層107の構造は、この発明の本質とは直接関係ないため、多重歪量子井戸活性層107の詳細な断面構造は図示していない。 The multi-strain quantum well active layer 107 includes Ga 0.445 In 0.555 P quantum well layers (layer thickness: 5 nm, 4 layers) and (Al 0.545 Ga 0.455 ) 0.5 In 0.5 P. Barrier layers (layer thicknesses from the substrate side: 20 nm, 6.3 nm × 3 layers, 20 nm) are alternately stacked. Since the structure of the multi-strain quantum well active layer 107 is not directly related to the essence of the present invention, the detailed cross-sectional structure of the multi-strain quantum well active layer 107 is not shown.

次に、図3に示すように、フォトリソグラフィを行って、この状態の基板101の表面に第一フォトマスクとしてのレジストマスク119を形成する。図3の上半分には基板101の全体を斜め上方から見たところが示され、図3の下半分には基板101の中央部付近の断面が模式的に示されている(後述の図4でも同様。)。   Next, as shown in FIG. 3, photolithography is performed to form a resist mask 119 as a first photomask on the surface of the substrate 101 in this state. The upper half of FIG. 3 shows the entire substrate 101 as viewed obliquely from above, and the lower half of FIG. 3 schematically shows a cross section near the center of the substrate 101 (also in FIG. 4 described later). The same.)

図3から分かるように、このレジストマスク119は、基板101(半導体層を含む。)の表面のうち、半導体レーザ素子を形成すべき領域とは異なるモニタ領域(基板101の略中央部)に、第一エッチングモニタ用開口部117を有する。この第一エッチングモニタ用開口部117の寸法は、後述する第二エッチング工程でドライエッチングの進行を観測するのに十分な寸法、この例では2mm角に設定しておく。   As can be seen from FIG. 3, the resist mask 119 is formed on a monitor region (substantially central portion of the substrate 101) different from the region where the semiconductor laser element is to be formed on the surface of the substrate 101 (including the semiconductor layer). A first etching monitor opening 117 is provided. The dimension of the first etching monitor opening 117 is set to a dimension sufficient for observing the progress of dry etching in the second etching process described later, in this example, 2 mm square.

次に、このレジストマスク119を用いて第一エッチング工程としてのウェットエッチング工程を行って、図2中に示したGaAsコンタクト層111からn−(Al0.7Ga0.30.5In0.5P第二下クラッド層105までを除去し、第一エッチングモニタ用開口部117内にエッチング停止層104を露出させる。 Next, a wet etching process as a first etching process is performed using this resist mask 119, and n- (Al 0.7 Ga 0.3 ) 0.5 In is formed from the GaAs contact layer 111 shown in FIG. The portion up to 0.5 P second lower cladding layer 105 is removed, and the etching stopper layer 104 is exposed in the first etching monitor opening 117.

具体的には、このウェットエッチング工程では、まず硫酸と過酸化水素水の混合水溶液にてGaAsコンタクト層111をエッチングして除去する。次に、硫酸と飽和臭素水の混合水溶液を用い、p−Ga0.51In0.49P中間層110と、p−(Al0.7Ga0.30.5In0.5P上クラッド層109の途中までをエッチングして除去する。続いてリン酸を用いて、p−(Al0.7Ga0.30.5In0.5P上クラッド層109の残りと、(Al0.545Ga0.4550.5In0.5P上ガイド層108とをエッチングして除去する。そしてさらに、上述と同様の硫酸と飽和臭素水の混合水溶液を用いて、多重歪量子井戸活性層107と、(Al0.545Ga0.4550.5In0.5P下ガイド層106と、n−(Al0.7Ga0.30.5In0.5P第二下クラッド層105の途中までをエッチングして除去する。最後に、上述と同様のリン酸を用いて、残りのn−(Al0.7Ga0.30.5In0.5P第二下クラッド層105をエッチングして除去する。これにより、第一エッチングモニタ用開口部117内にn−Ga0.51In0.49Pエッチング停止層104を露出させる。その後、レジストマスク119を除去する。 Specifically, in this wet etching process, the GaAs contact layer 111 is first removed by etching with a mixed aqueous solution of sulfuric acid and hydrogen peroxide. Next, using a mixed aqueous solution of sulfuric acid and saturated bromine water, p-Ga 0.51 In 0.49 P intermediate layer 110 and p- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P The middle of the upper cladding layer 109 is removed by etching. Subsequently, using phosphoric acid, the remainder of the p- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P upper cladding layer 109 and (Al 0.545 Ga 0.455 ) 0.5 In The 0.5 P upper guide layer 108 is removed by etching. Further, using the same mixed aqueous solution of sulfuric acid and saturated bromine water as described above, the multiple strain quantum well active layer 107 and the (Al 0.545 Ga 0.455 ) 0.5 In 0.5 P lower guide layer 106 are used. Then, the n- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P second lower cladding layer 105 is etched and removed halfway. Finally, the remaining n- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P second lower cladding layer 105 is removed by etching using phosphoric acid similar to that described above. As a result, the n-Ga 0.51 In 0.49 P etching stop layer 104 is exposed in the first etching monitor opening 117. Thereafter, the resist mask 119 is removed.

このように、第二下クラッド層105をエッチングしてその下層のエッチング停止層104を露出させる時、第二下クラッド層105に対するエッチングレートに比してエッチング停止層104に対するエッチングレートが遅いエッチング液を用いる。これにより、第一エッチング工程を、エッチング停止層104が露出し、かつ実質的に殆どエッチングされていない状態で終了できる。 Thus, when exposing the etch stop layer 104 of the lower layer of the second lower cladding layer 105 is etched, the etching rate is slow etching solution to the etch stop layer 104 as compared with the etching rate of the second lower cladding layer 105 Is used. Accordingly, the first etching process can be completed in a state where the etching stopper layer 104 is exposed and substantially not etched.

次に、図4に示すように、フォトリソグラフィを行って、この状態の基板101の表面に第二フォトマスクとしてのレジストマスク116を形成する。   Next, as shown in FIG. 4, photolithography is performed to form a resist mask 116 as a second photomask on the surface of the substrate 101 in this state.

図4から分かるように、このレジストマスク116は、基板101の表面のうち、各半導体レーザ素子を形成すべき領域内で各ストライプ状凹部128を形成すべき領域にストライプ状開口部115を有するとともに、基板101の略中央部に設けられたモニタ領域(図3中の第一エッチングモニタ用開口部117に対応した領域)に第二エッチングモニタ用開口部118を有する。   As can be seen from FIG. 4, this resist mask 116 has stripe-shaped openings 115 in the regions where the respective stripe-shaped recesses 128 are to be formed in the regions where the respective semiconductor laser elements are to be formed on the surface of the substrate 101. In addition, a second etching monitor opening 118 is provided in a monitor region (a region corresponding to the first etching monitor opening 117 in FIG. 3) provided in a substantially central portion of the substrate 101.

レジストマスク116のうち、リッジ部120を形成すべき領域を覆う部分116aの幅寸法は1.2μmであり、リッジテラス部121を形成すべき領域を覆う部分116bの幅寸法は178.8μmに設定されている。また、これらの二つの部分116a、116bの間隔は、ストライプ状凹部128の幅寸法に一致して、10μmに設定されている。   In the resist mask 116, the width dimension of the portion 116a covering the region where the ridge portion 120 is to be formed is 1.2 μm, and the width dimension of the portion 116b covering the region where the ridge terrace portion 121 is to be formed is set to 178.8 μm. Has been. The distance between these two portions 116a and 116b is set to 10 μm in accordance with the width dimension of the stripe-shaped recess 128.

第二エッチングモニタ用開口部118は、この第二エッチングモニタ用開口部118を通して、次工程でドライエッチングの進行を観測するために設けられている。第二エッチングモニタ用開口部118の寸法は、ドライエッチングの進行を容易に観測できるように、第一エッチングモニタ用開口部117の寸法と同様に、ストライプ状開口部115の幅よりも大きい2mm角に設定されている。   The second etching monitor opening 118 is provided for observing the progress of dry etching in the next process through the second etching monitor opening 118. The size of the second etching monitor opening 118 is a 2 mm square larger than the width of the stripe-shaped opening 115, similarly to the size of the first etching monitor opening 117, so that the progress of dry etching can be easily observed. Is set to

次に、図5に示すように、第二エッチング工程として、レジストマスク116を用いて上記基板101上に積層された半導体層のドライエッチングを、第二エッチングモニタ用開口部118を通してドライエッチングの進行を観測しながら行う。   Next, as shown in FIG. 5, as a second etching step, dry etching of the semiconductor layer stacked on the substrate 101 using the resist mask 116 is progressed through the second etching monitor opening 118. Observe while observing.

このドライエッチングを行うには、ICP(誘導結合プラズマ)ドライエッチング装置を使用し、エッチングガスはArおよびSiClの混合ガス、ガス圧は1.6mTorrとする。 In order to perform this dry etching, an ICP (inductively coupled plasma) dry etching apparatus is used, the etching gas is a mixed gas of Ar and SiCl 4 , and the gas pressure is 1.6 mTorr.

上記基板101上に積層された半導体層のうち実際にドライエッチングされるのは、各ストライプ状開口部115の直下の領域と、第二エッチングモニタ用開口部118の直下の領域である。なお、上記半導体層のうち、第二エッチングモニタ用開口部118の直下の領域を「モニタ領域118M」と呼ぶものとする。   Of the semiconductor layers stacked on the substrate 101, what is actually dry-etched is a region immediately below each stripe-shaped opening 115 and a region immediately below the second etching monitor opening 118. In the semiconductor layer, a region immediately below the second etching monitor opening 118 is referred to as a “monitor region 118M”.

上記第二エッチングモニタ用開口部118を通してドライエッチングの進行を観測する方法としては、外部から上記第二エッチングモニタ用開口部118を通してモニタ領域118Mに可視光VLを照射して、モニタ領域118Mの半導体層に含まれた各層104、103、102によって反射された反射光VL′の干渉波形を観測する方法を採用する。   As a method of observing the progress of dry etching through the second etching monitor opening 118, visible light VL is irradiated to the monitor region 118M from the outside through the second etching monitor opening 118, and the semiconductor in the monitor region 118M is used. A method of observing the interference waveform of the reflected light VL ′ reflected by each layer 104, 103, 102 included in the layer is adopted.

ドライエッチングが進行して、モニタ領域118Mで第一下クラッド層103が消失した時、それに応じて上述の干渉波形が変化する。既述のように、上記積層工程では、エッチング停止層104の層厚と第一下クラッド層103の層厚との合計層厚を、形成すべきリッジ部120の高さ(光学的に最適な高さ)と実質的に同一になるように設定している。その設定に対応して、この第二エッチング工程では、上記干渉波形が変化したのと同じタイミングで、つまり第一下クラッド層103が消失したのと同じタイミングで上記ドライエッチングを停止させる。 When dry etching progresses and the first lower cladding layer 103 disappears in the monitor region 118M, the above-described interference waveform changes accordingly. As described above, in the stacking step, the total thickness of the etching stopper layer 104 and the first lower cladding layer 103 is set to the height of the ridge 120 to be formed (optically optimal). The height is set to be substantially the same. Corresponding to the setting, in the second etching step, the dry etching is stopped at the same timing when the interference waveform is changed, that is, at the same timing when the first lower cladding layer 103 disappears.

その後、バッファードHF(ふっ酸)を用いて上クラッド層109の表面側の一部をウェットエッチングすることによって、ドライエッチングによる反応生成物とダメージ層の除去を行う。   Thereafter, a part of the surface side of the upper clad layer 109 is wet-etched using buffered HF (hydrofluoric acid) to remove the reaction product and the damaged layer by dry etching.

その結果、最終的にモニタ領域118Mにおいてはバッファ層102の表面までエッチングが進行する一方、各ストライプ状開口部115の直下にそれぞれストライプ状凹部128が形成される。一対のストライプ状開口部115,115の間のリッジ部120と、一対のストライプ状開口部115,115の外側のリッジテラス部121とで導波路130が構成される。各ストライプ状凹部128の直下に残存する上クラッド下部層109bの厚さは0.325μmになる。   As a result, etching finally proceeds to the surface of the buffer layer 102 in the monitor region 118M, while a stripe-shaped recess 128 is formed immediately below each stripe-shaped opening 115. A waveguide 130 is configured by the ridge 120 between the pair of stripe openings 115 and 115 and the ridge terrace 121 outside the pair of stripe openings 115 and 115. The thickness of the upper clad lower layer 109b remaining immediately below each stripe-shaped recess 128 is 0.325 μm.

続いて、図6に示すように、この上にプラズマCVD法を用いて厚さ150nmのSiOを成膜し、フォトリソグラフィおよびエッチングにより、そのSiO膜をリッジ部120上部のコンタクト層111が露出するように加工して、絶縁膜112として残す。さらに、この上に、Ti、Pt、Auの順に金属薄膜を蒸着して、コンタクト層111の上面とオーミック接触するp側電極113を形成する。 Subsequently, as shown in FIG. 6, a SiO 2 film having a thickness of 150 nm is formed thereon using plasma CVD, and the SiO 2 film is formed on the contact layer 111 on the ridge portion 120 by photolithography and etching. The insulating film 112 is processed so as to be exposed. Further, a metal thin film is deposited in this order on Ti, Pt, and Au to form a p-side electrode 113 that is in ohmic contact with the upper surface of the contact layer 111.

p側電極113の形成後、図1に示したように、基板101を裏面側から所望の厚み(ここでは、約110μm)にまで、ラッピング法により研削する。そして、裏面側から抵抗加熱蒸着法を用いて、n側電極材料としてAuGe合金(Au88%とGe12%との合金)、Ni、Auを積層形成し、N雰囲気中で390℃で1分間加熱し、n側電極材料のアロイ処理を行う。こうして、基板101の裏面にn側電極114を形成する。 After the formation of the p-side electrode 113, as shown in FIG. 1, the substrate 101 is ground from the back surface side to a desired thickness (here, about 110 μm) by a lapping method. Then, by using resistance heating vapor deposition from the back side, AuGe alloy (alloy of Au 88% and Ge 12%), Ni, and Au are stacked as an n-side electrode material, and heated at 390 ° C. for 1 minute in an N 2 atmosphere. Then, the n-side electrode material is alloyed. In this way, the n-side electrode 114 is formed on the back surface of the substrate 101.

上記工程を経て得られたウエハを、所望の共振器長(ここでは、1500μm)を有する複数のバーに分割した後、上記バーのへき開面に端面コーティングを行い、さらに上記バーをチップ(1500μm×200μm)に分割する。分割後のチップをサブマウントに実装した後、サブマウントごとステムにダイボンドし、更にワイヤーボンディングを実施して半導体レーザ素子が完成する。   The wafer obtained through the above steps is divided into a plurality of bars having a desired resonator length (here, 1500 μm), and then end face coating is performed on the cleavage surface of the bars, and the bars are further formed into chips (1500 μm × 200 μm). After the divided chip is mounted on the submount, the submount is die-bonded to the stem, and wire bonding is further performed to complete the semiconductor laser device.

このように、この半導体レーザ素子の製造方法では、上記積層工程で、エッチング停止層104の層厚と第一下クラッド層103の層厚との合計層厚を、形成すべきリッジ部120の高さ(光学的に最適な高さ)と実質的に同一になるように設定し、その設定に対応して、上記第二エッチング工程で、モニタ領域118Mで第一下クラッド層103が消失したのと同じタイミングで上記ドライエッチングを停止させる。これにより、各ストライプ状開口部115の直下にそれぞれストライプ状凹部128を形成することで、上記リッジ部120を形成する。したがって、上記ドライエッチングの開始からの経過時間によってエッチング量を制御するような方法に比して、この製造方法では、深さ方向に関してエッチング量を精度良く制御できる。したがって、この製造方法では、リッジ部120の側面の垂直性を確保しながらエッチング深さの制御性を向上でき、リッジ部120の加工精度を改善できる。この結果、作製された半導体レーザ素子では、キンクの発生を十分に抑制でき、高出力動作が可能となる。 Thus, in this method of manufacturing a semiconductor laser device, the total thickness of the etching stop layer 104 and the first lower cladding layer 103 is set to the height of the ridge portion 120 to be formed in the stacking step. In response to the setting, the first lower cladding layer 103 disappeared in the monitor region 118M in accordance with the setting. The dry etching is stopped at the same timing. As a result, the ridge 120 is formed by forming the stripe-shaped recess 128 immediately below each stripe-shaped opening 115. Therefore, compared with the method in which the etching amount is controlled by the elapsed time from the start of the dry etching, this manufacturing method can control the etching amount with respect to the depth direction with high accuracy. Therefore, in this manufacturing method, the controllability of the etching depth can be improved while ensuring the perpendicularity of the side surface of the ridge portion 120, and the processing accuracy of the ridge portion 120 can be improved. As a result, in the manufactured semiconductor laser element, the generation of kinks can be sufficiently suppressed, and a high output operation is possible.

また、本実施形態では、上記第二エッチング工程における上記ドライエッチングの停止直前に、モニタ領域118M内で薄膜化していく第一下クラッド層103とバッファ層102とが引き起こしていた反射光VL′の干渉波形が、第一下クラッド層103の消失とともに消える。したがって、エッチングの終点の検出が容易である。さらに、本実施形態では、第一下クラッド層103がn−(Al0.7Ga0.30.5In0.5Pで構成され、バッファ層102がGaAsで構成されている。したがって、第一下クラッド層103の屈折率とバッファ層102の屈折率との間の差(屈折率差)を大きくすることができる。したがって、上記第二エッチング工程で、第二エッチングモニタ用開口部118を通して上記反射光VL′の干渉波形をより容易に観察でき、上記ドライエッチングの進行をより容易に観測できる。それらの結果、リッジ部120の高さ(言い換えれば、第二クラッド層下部層190bの層厚)の加工精度が大幅に向上する。この結果、作製された半導体レーザ素子では、キンクの発生をさらに抑制できる。 Further, in the present embodiment, the reflected light VL ′ caused by the first lower cladding layer 103 and the buffer layer 102 that are thinned in the monitor region 118M immediately before the dry etching is stopped in the second etching step. The interference waveform disappears with the disappearance of the first lower cladding layer 103. Therefore, it is easy to detect the end point of etching. Furthermore, in the present embodiment, the first lower cladding layer 103 is made of n- (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P, and the buffer layer 102 is made of GaAs. Therefore, the difference (refractive index difference) between the refractive index of the first lower cladding layer 103 and the refractive index of the buffer layer 102 can be increased. Therefore, in the second etching step, the interference waveform of the reflected light VL ′ can be more easily observed through the second etching monitor opening 118, and the progress of the dry etching can be more easily observed. As a result, the processing accuracy of the height of the ridge portion 120 (in other words, the layer thickness of the second cladding layer lower layer 190b) is greatly improved. As a result, in the manufactured semiconductor laser element, generation of kinks can be further suppressed.

また、本実施形態では、上記反射光VL′の干渉波形を観測するために設けた半導体層は、実質的にはエッチング停止層104と第一下クラッド層103のみであり、エッチング停止層104は層厚が薄いことから、ほとんど単一の組成の第一下クラッド層103が占める。したがって、上記積層工程における各半導体層の層厚のばらつきの影響を少なくでき、上記第二エッチング工程におけるエッチング量のばらつきも抑えることが可能となる。その結果、リッジ部120の高さの加工精度が大幅に向上する。この結果、作製された半導体レーザ素子では、キンクの発生をさらに抑制できる。 In the present embodiment, the semiconductor layers provided for observing the interference waveform of the reflected light VL ′ are substantially only the etching stopper layer 104 and the first lower cladding layer 103, and the etching stopper layer 104 is Since the layer thickness is thin, the first lower cladding layer 103 having almost a single composition occupies it. Therefore, the influence of the variation in the thickness of each semiconductor layer in the stacking step can be reduced, and the variation in the etching amount in the second etching step can be suppressed. As a result, the processing accuracy of the height of the ridge portion 120 is greatly improved. As a result, in the manufactured semiconductor laser element, generation of kinks can be further suppressed.

さらに、本実施形態の半導体レーザ素子の製造方法によれば、リッジ部120を構成する半導体層内に、従来の終点検出層(図8参照)のような、エッチング特性が他の半導体層(クラッド層など)と極端に異なる層が含まれていない。したがって、上記ドライエッチングによる加工後に、化学エッチャントを用いてドライエッチング時の反応生成物とダメージの除去を行う際、終点検出層のエッチング特性がリッジ部120の側面の垂直性を阻害するような事態が根本的に生じない。したがって、リッジ部120の側面の垂直性を保つことが可能になった。   Furthermore, according to the manufacturing method of the semiconductor laser device of the present embodiment, other semiconductor layers (cladding layers) having etching characteristics such as a conventional end point detection layer (see FIG. 8) are formed in the semiconductor layer constituting the ridge portion 120. Layer) is not included. Therefore, after processing by the above dry etching, when the reaction product and damage at the time of dry etching are removed using a chemical etchant, the etching characteristics of the end point detection layer impair the verticality of the side surface of the ridge portion 120. Does not occur fundamentally. Therefore, it becomes possible to maintain the verticality of the side surface of the ridge portion 120.

なお、上述の説明では、上記エッチング停止層104の層厚および第一下クラッド層103の層厚との合計層厚は、形成すべきリッジ部120の高さと実質的に同一になるように設定した。より好ましくは、上記ドライエッチングによる加工後に、化学エッチャントを用いてドライエッチング時の反応生成物とダメージの除去を行うときの上クラッド下部層109bの厚みの減り分を勘案して設定する。つまり、上記ダメージの除去後に最終的に形成すべきリッジ部120の高さと同一になるように設定する。 In the above description, the total thickness of the etching stop layer 104 and the first lower cladding layer 103 is set to be substantially the same as the height of the ridge 120 to be formed. did. More preferably, after processing by the above dry etching, it is set in consideration of a reduction in the thickness of the upper clad lower layer 109b when the reaction product and damage during dry etching are removed using a chemical etchant. That is, the height is set to be the same as the height of the ridge 120 to be finally formed after removing the damage.

これらのことによって、リッジ部120の側面の垂直性とエッチング深さの制御性とを高い次元で両立することができるようになり、従来の半導体レーザ素子に比べて、キンクの発生レベルが向上した半導体レーザ素子を製造することが可能になった。また、リッジ部120の側面の垂直性が良くなったことで、SiO絶縁膜112によってリッジ部120を良好に被覆でき、絶縁膜112やその上に形成される電極113の段切れも抑制できるようなった。 As a result, the verticality of the side surface of the ridge 120 and the controllability of the etching depth can be achieved at a high level, and the generation level of the kink is improved as compared with the conventional semiconductor laser element. Semiconductor laser elements can be manufactured. Further, since the verticality of the side surface of the ridge portion 120 is improved, the ridge portion 120 can be satisfactorily covered with the SiO 2 insulating film 112, and disconnection of the insulating film 112 and the electrode 113 formed thereon can be suppressed. It was like that.

なお、本実施形態においては、上記モニタ領域118M(第一、第二エッチングモニタ用開口部117、118の寸法)は2mm×2mmの正方形としたが、もちろんこれに限られるものではなく、矩形、多角形、円形など任意に選択することが可能である。ただし、半導体レーザ素子がストライプ状のリッジ導波路を有していることを考慮すると、ストライプ状開口部115に対して平行に細長い矩形とすることによって、ウエハ上で素子化できない無駄な領域を最も減らすことができるようになる。   In the present embodiment, the monitor region 118M (the dimensions of the first and second etching monitor openings 117 and 118) is a square of 2 mm × 2 mm. However, of course, the present invention is not limited to this. It is possible to select arbitrarily such as a polygon and a circle. However, in view of the fact that the semiconductor laser element has a striped ridge waveguide, by forming an elongated rectangle parallel to the stripe-shaped opening 115, the most useless area that cannot be formed on the wafer is the most. Can be reduced.

また、エッチングの進行を観測するために照射する光は、実際には、被エッチングサンプル上で直径数10μmから数100μm程度のスポットになるようにレンズなどの光学系を用いて集光する。少なくともこのスポット径と同じサイズ以上の平坦な開口部がないと、観測する干渉波形が乱れてしまう(ノイズが乗ってしまう)ことになる。   In addition, light to be irradiated for observing the progress of etching is actually collected by using an optical system such as a lens so that a spot having a diameter of about several tens to several hundreds of μm is formed on the sample to be etched. If there is no flat opening that is at least as large as the spot diameter, the observed interference waveform will be disturbed (noise will be added).

前述した第一下クラッド層103の材料とバッファ層102の材料との組合せに対しては、モニタ領域118Mに照射する光VLの波長としては、400nm以上650nm以下が好ましい。   For the combination of the material of the first lower cladding layer 103 and the material of the buffer layer 102 described above, the wavelength of the light VL irradiated to the monitor region 118M is preferably 400 nm or more and 650 nm or less.

ここで、波長が650nm以下の反射光について、その干渉波形を観察することによって、上記第一下クラッド層103とバッファ層102との間の境界を識別する明瞭な干渉波形を観察することができるようになる。また、400nm以上の波長の反射光を使用することによって、エッチング状態を観測するためのドライエッチング装置の窓部の汚れ(ドライエッチングを行うことによって窓の内側に付着物が発生する)の影響を受けずに、エッチング状態を観察することができるようになる。波長400nm未満の反射光を用いてエッチング状態を観察した場合、上記窓部が汚れてくると、たちまち検出される信号強度が低下してしまうので好ましくない。   Here, for the reflected light having a wavelength of 650 nm or less, by observing the interference waveform, a clear interference waveform for identifying the boundary between the first lower cladding layer 103 and the buffer layer 102 can be observed. It becomes like this. In addition, by using reflected light having a wavelength of 400 nm or more, the influence of dirt on the window portion of the dry etching apparatus for observing the etching state (attachment is generated inside the window by performing dry etching). The etching state can be observed without receiving. When the etching state is observed using reflected light having a wavelength of less than 400 nm, if the window portion becomes dirty, the detected signal intensity is immediately reduced, which is not preferable.

なお、モニタ領域118Mに照射する光VLは前述したように特定の波長を有する単色光であってもよいが、ブロードな波長スペクトルを有する、いわゆる白色光であってもよい。白色光を照射する場合には、その反射光VL′を分光して400nm以上650nm以下のいずれかの単色光に変換した後、干渉波形を観察することによって、上記ドライエッチングの進行を容易に観測することができる。このようにすることによって、特定の波長のみを発する光源(例えばレーザやLED)のみならず、様々な波長成分を含む光を発する光源であるハロゲンランプや水銀灯などの白熱灯と呼ばれるものや蛍光灯も照射光源として使用できる。   The light VL applied to the monitor region 118M may be monochromatic light having a specific wavelength as described above, or may be so-called white light having a broad wavelength spectrum. When irradiating white light, the reflected light VL ′ is spectrally converted into any single color light of 400 nm or more and 650 nm or less, and then the progress of the dry etching is easily observed by observing the interference waveform. can do. By doing so, not only a light source that emits only a specific wavelength (for example, a laser or an LED), but also a so-called incandescent lamp such as a halogen lamp or a mercury lamp that is a light source that emits light containing various wavelength components, or a fluorescent lamp Can also be used as an irradiation light source.

また、ドライエッチングの条件などが本実施形態と異なる場合、モニタ領域118Mとリッジ導波路が形成されるストライプ状開口部115内との間でマイクロローディング効果によってエッチングレートの差がつく場合がある。このマイクロローディング効果は、基本的に、エッチングされる領域が広いほどエッチングレートが速く、エッチングされる領域が狭いほど遅くなって、エッチングされる領域の広さに応じてエッチングレートの差が生じる現象である。このマイクロローディング効果が見られるような場合には、そのエッチングレートの差を勘案して、モニタ領域118M内で第一下クラッド層103が消失する時に、ストライプ状開口部115の直下でストライプ状凹部128の深さが所望の深さになり、ひいてはリッジ部120の高さが所望の高さになるように、上記積層工程で第一下クラッド層103の層厚を調整しておけばよい。この層厚の調整は、多重歪量子井戸活性層107から離れた位置で行える。したがって、作製されるべき半導体レーザ素子に光学的影響を与えることなく、調整を行うことができる。また、このマイクロローディング効果を積極的に利用する場合は、第二エッチングモニタ用開口部118の幅が1mm以上で、かつストライプ状開口部115の幅が20μm以下であれば、各々の開口部の間で十分なエッチングレートの差を生じさせることができるようになる。   In addition, when the dry etching conditions and the like are different from those of the present embodiment, an etching rate may be different due to the microloading effect between the monitor region 118M and the inside of the stripe-shaped opening 115 where the ridge waveguide is formed. This microloading effect is basically a phenomenon in which the etching rate increases as the area to be etched increases, and as the area to be etched decreases, the etching rate varies depending on the size of the area to be etched. It is. When this microloading effect is observed, the difference in etching rate is taken into consideration, and when the first lower cladding layer 103 disappears in the monitor region 118M, the stripe-shaped recess is formed immediately below the stripe-shaped opening 115. The layer thickness of the first lower cladding layer 103 may be adjusted in the stacking step so that the depth of 128 becomes a desired depth and, as a result, the height of the ridge portion 120 becomes a desired height. This layer thickness can be adjusted at a position away from the multi-strain quantum well active layer 107. Therefore, adjustment can be performed without optically affecting the semiconductor laser element to be manufactured. Further, when the microloading effect is positively utilized, if the width of the second etching monitor opening 118 is 1 mm or more and the width of the stripe-like opening 115 is 20 μm or less, each opening Thus, a sufficient difference in etching rate can be generated.

〔第二実施形態〕
図7は、図1の半導体レーザ素子を備えた光ディスク装置200の構造の一例を示している。この光ディスク装置200は、光ディスク201にデータを書き込んだり、書き込まれたデータを再生したりするために用いられるものである。
[Second Embodiment]
FIG. 7 shows an example of the structure of an optical disc apparatus 200 provided with the semiconductor laser element of FIG. The optical disc apparatus 200 is used for writing data on the optical disc 201 and reproducing the written data.

この光ディスク装置200は、図1に示した波長650nm帯で発振する半導体レーザ素子202と、コリメートレンズ203と、ビームスプリッタ204と、λ/4偏光板205と、レーザ光照射用対物レンズ206と、受光素子用対物レンズ207と、信号検出用受光素子208と、信号光再生回路209とを備えている。   The optical disc apparatus 200 includes a semiconductor laser element 202 that oscillates in a wavelength band of 650 nm shown in FIG. 1, a collimator lens 203, a beam splitter 204, a λ / 4 polarizing plate 205, an objective lens 206 for laser light irradiation, A light receiving element objective lens 207, a signal detecting light receiving element 208, and a signal light reproducing circuit 209 are provided.

この光ディスク装置では、書き込みの際は、半導体レーザ素子202から出射された信号光Lがコリメートレンズ203により平行光とされ、ビームスプリッタ204を透過しλ/4偏光板205で偏光状態が調節された後、対物レンズ206で集光されて光ディスク201に照射される。読み出し時には、データ信号がのっていないレーザ光が書き込み時と同じ経路をたどって光ディスク201に照射される。このレーザ光がデータの記録された光ディスク201の表面で反射され、レーザ光照射用対物レンズ206、λ/4偏光板205を経た後、ビームスプリッタ204で反射されて90°角度を変えた後、受光素子用対物レンズ207で集光され、信号検出用受光素子208に入射する。信号検出用受光素子208内で入射したレーザ光の強弱によって記録されたデータ信号が電気信号に変換され、信号光再生回路209において元の信号に再生される。   In this optical disc apparatus, at the time of writing, the signal light L emitted from the semiconductor laser element 202 is converted into parallel light by the collimator lens 203, transmitted through the beam splitter 204, and the polarization state is adjusted by the λ / 4 polarizing plate 205. Thereafter, the light is condensed by the objective lens 206 and irradiated onto the optical disc 201. At the time of reading, the optical disc 201 is irradiated with a laser beam not carrying a data signal along the same path as at the time of writing. This laser beam is reflected on the surface of the optical disc 201 on which data is recorded, passes through the laser beam irradiation objective lens 206, the λ / 4 polarizing plate 205, and then is reflected by the beam splitter 204 to change the angle by 90 °. The light is condensed by the light receiving element objective lens 207 and is incident on the signal detecting light receiving element 208. The recorded data signal is converted into an electric signal by the intensity of the laser beam incident in the signal detection light-receiving element 208, and is reproduced by the signal light reproducing circuit 209 to the original signal.

この光ディスク装置200では、より高出力までキンクの発生が抑制できる半導体レーザ素子202を用いているため、従来の光ディスク装置に比べてより高速書き込みが可能となった。 In this optical disc apparatus 200 , since the semiconductor laser element 202 that can suppress the occurrence of kinks to a higher output is used, higher-speed writing is possible as compared with the conventional optical disc apparatus.

なお、ここでは波長650nmで発振する半導体レーザ素子202を記録再生型の光ディスク装置に適用した例について説明したが、第一実施形態の製造方法を適用して作製した他の波長帯(例えば780nm帯)の半導体レーザ素子を備えた光ディスク装置にも適用可能であることはいうまでもない。   Here, an example in which the semiconductor laser element 202 that oscillates at a wavelength of 650 nm is applied to a recording / reproducing optical disc apparatus has been described. However, another wavelength band (for example, a 780 nm band) manufactured by applying the manufacturing method of the first embodiment. Needless to say, the present invention can also be applied to an optical disc apparatus provided with the semiconductor laser element (1).

なお、本発明は、上述の図示例にのみ限定されるものではなく、例えば半導体レーザ素子の発振波長や電極の極性など、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。   Note that the present invention is not limited to the illustrated examples described above, and various changes can be made without departing from the spirit of the present invention, such as the oscillation wavelength of the semiconductor laser element and the polarity of the electrodes. It is.

この発明の一実施形態の製造方法により作製された半導体レーザ素子の断面構造を示す図である。It is a figure which shows the cross-section of the semiconductor laser element produced by the manufacturing method of one Embodiment of this invention. 図1の半導体レーザ素子の製造方法を説明するための工程図であり、結晶成長後の状態を表す。FIG. 4 is a process diagram for explaining the manufacturing method of the semiconductor laser element of FIG. 1 and shows a state after crystal growth. 図1の半導体レーザ素子の製造方法を説明するための工程図であり、ウェットエッチングのためのレジストマスクを形成した状態を表す。FIG. 2 is a process diagram for explaining a method of manufacturing the semiconductor laser device of FIG. 1 and shows a state in which a resist mask for wet etching is formed. 図1の半導体レーザ素子の製造方法を説明するための工程図であり、ドライエッチングのためのレジストマスクを形成した状態を表す。FIG. 2 is a process diagram for explaining a method of manufacturing the semiconductor laser device of FIG. 1 and shows a state in which a resist mask for dry etching is formed. 図1の半導体レーザ素子の製造方法を説明するための工程図であり、ドライエッチング工程後の状態を表す。FIG. 8 is a process diagram for describing the manufacturing method of the semiconductor laser element of FIG. 1 and shows a state after the dry etching process. 図1の半導体レーザ素子の製造方法を説明するための工程図であり、p側電極形成工程後の状態を表す。FIG. 8 is a process diagram for describing the manufacturing method of the semiconductor laser element of FIG. 1, and shows a state after the p-side electrode formation process. 図1の半導体レーザ素子を備えた光ディスク装置の構成を示す図である。It is a figure which shows the structure of the optical disk apparatus provided with the semiconductor laser element of FIG. 終点検出層を用いてドライエッチングを行ってリッジ部を形成した従来の方法の問題点を説明する図である。It is a figure explaining the problem of the conventional method which performed dry etching using the end point detection layer, and formed the ridge part.

101 n−GaAs基板
102 n−GaAsバッファ層
103 n−AlGaInP第一下クラッド層
104 n−GaInPエッチング停止
105 n−AlGaInP第二下クラッド層
107 多重歪量子井戸活性層
109 p−AlGaInP上クラッド層
111 p−GaAsコンタクト層
112 絶縁層
113 p側電極
114 n側電極
115 ストライプ状開口部
116、119 レジストマスク
117 第一エッチングモニタ用開口部
118 第二エッチングモニタ用開口部
118M モニタ領域
120 リッジ部
121 リッジテラス部
101 n-GaAs substrate 102 n-GaAs buffer layer 103 n-AlGaInP first lower cladding layer 104 n-GaInP etching stop layer 105 n-AlGaInP second lower cladding layer 107 multiple strain quantum well active layer 109 p-AlGaInP upper cladding layer 111 p + -GaAs contact layer 112 insulating layer 113 p-side electrode 114 n-side electrode 115 striped opening 116, 119 resist mask 117 first etching monitor opening 118 second etching monitor opening 118M monitor region 120 ridge part 121 Ridge Terrace

Claims (6)

半導体基板上にストライプ状のリッジ部を含む導波路を形成する半導体レーザ素子の製造方法において、
上記半導体基板上に、バッファ層と、このバッファ層とは組成が異なる第一下クラッド層と、エッチング停止層と、このエッチング停止層とは組成が異なる第二下クラッド層と、活性層と、単一の組成をもつ上クラッド層とを少なくとも順に含む半導体層を積層する積層工程と、
上記半導体基板上で上記半導体レーザ素子を形成すべき領域とは異なるモニタ領域に、第一エッチングモニタ用開口部を有する第一フォトマスクを形成する工程と、
上記第一フォトマスクを用いてエッチング液によって上記半導体層のウェットエッチングを行って、上記モニタ領域で上記エッチング停止層を露出させる第一エッチング工程とを含み、
上記エッチング停止層の組成は、上記エッチング液による上記エッチング停止層に対するエッチングレートが上記第二下クラッド層に対するエッチングレートに比して遅くなるように設定されており、
上記第一フォトマスクを除去した後、上記半導体層の表面のうち上記リッジ部を形成すべき領域の両側に沿って一対のストライプ状開口部を有するとともに、上記モニタ領域に第二エッチングモニタ用開口部を有する第二フォトマスクを形成する工程と、
上記第二フォトマスクを用いて上記半導体層のドライエッチングを、上記第二エッチングモニタ用開口部を通して上記ドライエッチングの進行を観測しながら行い、上記モニタ領域での上記第一下クラッド層の消失に応じた所定のタイミングで上記ドライエッチングを停止させて、上記各ストライプ状開口部の直下にそれぞれ上記上クラッド層の途中で止まる深さをもつ凹部を形成することで、上記上クラッド層のうち上記凹部の間に残された部分によって上記リッジ部を形成する第二エッチング工程を含むことを特徴とする半導体レーザ素子の製造方法。
In a manufacturing method of a semiconductor laser device for forming a waveguide including a striped ridge portion on a semiconductor substrate,
On the semiconductor substrate, a buffer layer, a first lower cladding layer having a different composition from the buffer layer, an etching stopper layer, a second lower cladding layer having a different composition from the etching stopper layer, an active layer, A laminating step of laminating a semiconductor layer including at least an upper clad layer having a single composition ;
Forming a first photomask having a first etching monitor opening in a monitor region different from a region where the semiconductor laser element is to be formed on the semiconductor substrate;
Performing a wet etching of the semiconductor layer with an etchant using the first photomask, and exposing the etching stop layer in the monitor region ,
The composition of the etching stop layer is set such that the etching rate for the etching stop layer by the etchant is slower than the etching rate for the second lower cladding layer,
After removing the first photomask, the semiconductor layer has a pair of stripe-shaped openings along both sides of the region where the ridge portion is to be formed on the surface of the semiconductor layer, and a second etching monitor opening in the monitor region Forming a second photomask having a portion;
Using the second photomask, dry etching of the semiconductor layer is performed while observing the progress of the dry etching through the second etching monitor opening, and the first lower cladding layer disappears in the monitor region. The dry etching is stopped at a predetermined timing according to the above, and a recess having a depth that stops in the middle of the upper cladding layer is formed immediately below each stripe-shaped opening , so that the above-mentioned of the upper cladding layer A method of manufacturing a semiconductor laser device, comprising a second etching step of forming the ridge portion by a portion left between the recesses .
請求項1に記載の半導体レーザ素子の製造方法において、
上記積層工程で、上記エッチング停止層の層厚と上記第一下クラッド層の層厚との合計層厚を、形成すべき上記リッジ部の高さと実質的に同一となるように設定することを特徴とする半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 1,
In the laminating step, the total thickness of the etching stopper layer and the first lower cladding layer is set to be substantially the same as the height of the ridge portion to be formed. A method of manufacturing a semiconductor laser device.
請求項1に記載の半導体レーザ素子の製造方法において、
上記第二エッチング工程で上記第二エッチングモニタ用開口部を通して上記ドライエッチングの進行を観測する方法は、外部から上記第二エッチングモニタ用開口部を通して上記半導体層に光を照射して、上記半導体基板上の層によって反射された反射光の干渉波形を観測する方法であることを特徴とする半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 1,
The method of observing the progress of the dry etching through the second etching monitor opening in the second etching step includes irradiating the semiconductor layer with light from the outside through the second etching monitor opening, and A method of manufacturing a semiconductor laser device, comprising: a method of observing an interference waveform of reflected light reflected by an upper layer.
請求項1に記載の半導体レーザ素子の製造方法において、
上記第二下クラッド層がAlGaInPからなり、上記エッチング停止層がGaInPからなることを特徴とする半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 1,
The method of manufacturing a semiconductor laser device, wherein the second lower cladding layer is made of AlGaInP, and the etching stop layer is made of GaInP.
請求項1に記載の半導体レーザ素子の製造方法において、
上記第一下クラッド層がAlGaInPからなり、上記バッファ層がGaAsからなることを特徴とする半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 1,
A method of manufacturing a semiconductor laser device, wherein the first lower cladding layer is made of AlGaInP and the buffer layer is made of GaAs.
請求項に記載の半導体レーザ素子の製造方法において、
上記干渉波形を観測するための反射光の波長が400nm以上650nm以下であることを特徴とする半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 3 ,
A method of manufacturing a semiconductor laser device, wherein the wavelength of reflected light for observing the interference waveform is 400 nm or more and 650 nm or less.
JP2007164704A 2007-06-22 2007-06-22 Manufacturing method of semiconductor laser device Expired - Fee Related JP4890362B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007164704A JP4890362B2 (en) 2007-06-22 2007-06-22 Manufacturing method of semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007164704A JP4890362B2 (en) 2007-06-22 2007-06-22 Manufacturing method of semiconductor laser device

Publications (2)

Publication Number Publication Date
JP2009004602A JP2009004602A (en) 2009-01-08
JP4890362B2 true JP4890362B2 (en) 2012-03-07

Family

ID=40320659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007164704A Expired - Fee Related JP4890362B2 (en) 2007-06-22 2007-06-22 Manufacturing method of semiconductor laser device

Country Status (1)

Country Link
JP (1) JP4890362B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7742724B2 (en) 2021-06-07 2025-09-22 スタンレー電気株式会社 Vertical cavity light emitting device and its manufacturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314841A (en) * 1993-04-28 1994-11-08 Mitsubishi Electric Corp Semiconductor laser and manufacturing method thereof
JP4123554B2 (en) * 1998-01-06 2008-07-23 ソニー株式会社 Manufacturing method of semiconductor laser

Also Published As

Publication number Publication date
JP2009004602A (en) 2009-01-08

Similar Documents

Publication Publication Date Title
JP4660400B2 (en) Manufacturing method of nitride semiconductor laser device
CN101276995A (en) Semiconductor laser chip and manufacturing method thereof
US20100202480A1 (en) Semiconductor light-emitting element and method for manufacturing the same
JP2009277684A (en) Semiconductor laser device
JP4755090B2 (en) Semiconductor laser device and manufacturing method thereof
JP2011029224A (en) Semiconductor laser device
JP4890362B2 (en) Manufacturing method of semiconductor laser device
JP4938507B2 (en) Semiconductor laser device manufacturing method, semiconductor laser device, and optical disk device
JP4627132B2 (en) Semiconductor laser device and optical disk recording / reproducing device
CN100379106C (en) semiconductor laser element
JP4932380B2 (en) Manufacturing method of semiconductor laser device
JP4696332B2 (en) Manufacturing method of semiconductor laser light emitting device
JP2008218956A (en) Semiconductor laser device manufacturing method and semiconductor laser device
JP2012038931A (en) Semiconductor laser element
JPH104238A (en) Semiconductor laser, optical pickup device, and optical recording and / or reproducing device
JP2009129919A (en) Semiconductor laser device and manufacturing method thereof
JP2014220440A (en) Semiconductor laser element and method for manufacturing the same
JP2006093682A (en) Semiconductor laser and manufacturing method thereof
US7585689B2 (en) Method for manufacturing semiconductor laser device and method for inspecting semiconductor laser bar
JP5503391B2 (en) Nitride semiconductor laser device manufacturing method
JP2010129887A (en) Semiconductor laser element, and method of manufacturing the same
JP4366123B2 (en) Manufacturing method of semiconductor optical modulator
JP2011055009A (en) Semiconductor laser
JP2006278839A (en) Semiconductor laser device and manufacturing method thereof
JP2008066384A (en) Semiconductor laser device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees