JP4387654B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4387654B2 JP4387654B2 JP2002297982A JP2002297982A JP4387654B2 JP 4387654 B2 JP4387654 B2 JP 4387654B2 JP 2002297982 A JP2002297982 A JP 2002297982A JP 2002297982 A JP2002297982 A JP 2002297982A JP 4387654 B2 JP4387654 B2 JP 4387654B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- protective film
- insulating protective
- film
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/43—Layouts of interconnections
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置上の配線レイアウトと配線を含む半導体装置とその製造方法に関するものである。
【0002】
【従来の技術】
従来、半導体基板上に形成される半導体集積回路では、基板上の半導体素子間を接続あるいはボンディングパッドに接続するためにアルミニウム合金膜などの金属膜をパターニングして複数の金属配線が形成される。多層配線構造では、最上層の金属配線の腐食を防ぐため、耐湿性をもった絶縁保護膜で被覆して、ボンディングバッド上に開口を形成し、配線形成工程が終了する。
【0003】
図7(a)〜(b)は従来の配線形成最終工程を示す断面図であり、集積回路内の配線とともにボンディングパッドも含めた部分を示している。図7(a)に示すように、半導体基板1上に絶縁膜2が形成されるが、この絶縁膜2は、通常BPSG(ボロンリンガラス:boron-phospho-silicate glass)、TEOS(テトラエチルオルソシリケート:tetraethylorthosilicate)によるシリコン酸化膜などの多層膜からなっており、図示しない別の場所で、半導体基板1上、絶縁膜2の下にトランジスタなど能動素子が形成されている。絶縁膜2上にはアルミニウム合金膜からなる回路内部配線3とボンディングパッド4が形成され、次にその上にPSG(リン珪酸ガラス:phospho-silicate glass)/窒化珪素膜(SiN)やSiN膜のような保護膜5が形成される。さらにその上にレジスト膜6が塗布される。次に図7(b)に示すようにレジスト膜6をマスクとして保護膜5をエッチングし、ボンディングパッド4上にワイヤボンディング用の開口7が設けられ、ボンディングパッド4表面を露出させた後、レジスト膜6が除去される。
また、特許文献1には、アルミ配線上にシリコン窒化膜とシリコン酸化膜とを積層しレジストをマスクとして電極取り出し口をエッチング形成する方法が記載されている。
【0004】
【特許文献1】
特開昭61−59739号公報 第2ページ、第2図
【0005】
【発明が解決しようとする課題】
一般に大規模な半導体集積回路の配線においては、半導体チップ周辺電源線付近やメモリー回路部周辺に見られるように数十本の配線が並行して配列され、しかもほぼ直角の屈曲部を有することが多い。図8はそのような配線パターンのうち屈曲部を有する3本のアルミニウム合金配線8部分を示した図である。図7で説明した工程に従ってワイヤボンディング用開口を形成した後、レジスト膜を除去した後の保護膜表面を検査すると、図8に示すように、配線8コーナー部の間に絶縁保護膜欠損部9が発生することがあるという問題が見い出された。
【0006】
このような絶縁保護膜に欠損部が発生すると、その下の配線層に水分などが浸入し腐食を起こすので、半導体集積回路としての信頼性を著しく損ねる。
【0007】
本発明は、前記従来の問題を解決するため、ボンディングパッドを開口するためのエッチング工程後、絶縁保護膜に欠損部が発生せず、製造コスト上昇となる工程の追加無しに製造できる半導体装置とその製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
【0011】
前記目的を達成するため、本発明の半導体装置は、半導体基板上に、所定の間隔で並行して形成された第1および第2の配線と、前記第1および第2の配線と同一膜で構成されたボンディングパッドと、前記配線および前記ボンディングパッドを被覆し、前記ボンディングパッド上に開口を有する絶縁保護膜とを含む半導体装置であって、前記第1の配線の延在部において前記第2の配線が終端し、かつこの終端部において、前記第2の配線に対する前記第1の配線と反対側に隣接する配線が存在せず、少なくとも前記第2の配線の終端部に、前記第1の配線方向に突出する突出部が設けられるか、または少なくとも前記第2の配線の終端部に対向する前記第1の配線部分に、前記第2の配線方向に突出する突出部が設けられ、前記絶縁保護膜は前記突出部と前記第1または第2の配線間で空隙を有するとともに前記空隙の上部で連続し、前記配線または前記突出部の被覆に起因して前記絶縁保護膜に生じる段差を断面で見た場合に、前記配線または前記突出部の側部に位置し、前記配線または前記突出部から最も外側へ突き出している前記絶縁保護膜の端部を前記絶縁保護膜の段差端部輪郭としたとき、前記第1の配線または前記第2の配線に起因する前記段差端部輪郭と前記突出部に起因する前記段差端部輪郭とが接触状態から離間状態に遷移する離間部付近の前記絶縁保護膜の表面に前記空隙に連通する微細孔が存在しないことを特徴とする。
【0012】
次に本発明の半導体装置の製造方法は、半導体基板上に、所定の間隔で並行する第1および第2の配線を、前記第1の配線の延在部において前記第2の配線が終端し、かつこの終端部において、前記第2の配線に対する前記第1の配線と反対側に隣接する配線が存在しないように設けるとともに、少なくとも前記第2の配線の終端部に前記第1の配線方向に突出する突出部を設けるか、または少なくとも前記第2の配線の終端部に対向する前記第1の配線部分に前記第2の配線方向に突出する突出部を設ける工程と、ボンディングパッドを形成する工程と、前記第1および第2の配線および前記ボンディングパッドを被覆するように絶縁保護膜を形成する工程と、前記絶縁保護膜上にパターン化された感光性樹脂膜を形成する工程と、前記感光性樹脂膜をマスクとして前記絶縁保護膜を選択的にエッチングし、前記ボンディングパッド上に前記絶縁保護膜の開口を形成する工程とを含み、前記開口の形成後、前記絶縁保護膜が前記突出部と前記第1または第2の配線間で空隙を有するとともに前記空隙の上部で連続し、前記配線または前記突出部の被覆に起因して前記絶縁保護膜に生じる段差を断面で見た場合に、前記配線または前記突出部の側部に位置し、前記配線または前記突出部から最も外側へ突き出している前記絶縁保護膜の端部を前記絶縁保護膜の段差端部輪郭としたとき、前記第1の配線または前記第2の配線に起因する前記段差端部輪郭と前記突出部に起因する前記段差端部輪郭とが接触状態から離間状態に遷移する離間部付近の前記絶縁保護膜の表面に前記空隙に連通する微細孔が存在しないようにすることを特徴とする。
【0013】
【発明の実施の形態】
本発明の半導体装置の構成を列挙すると、下記のとおりである。
(1)半導体基板上にほぼ並行して複数本形成されるとともに、屈曲部を有する配線を含む半導体装置であって、配線の屈曲部のコーナーに突出部が設けられた構造。
(2)半導体基板上にほぼ並行して複数本形成されるとともに、屈曲部を有する配線を含む半導体装置であって、配線の屈曲部の谷折コーナーに三角形状の突出部が設けられた構造。
(3)半導体基板上に複数の導電膜パターンが設けられ、その複数の導電膜パターンを離間するT字状溝または十字状溝が形成された半導体装置であって、T字状溝または十字状溝を構成する各溝の交差部に位置する、少なくとも1つの導電膜パターンのコーナーに突出部が設けられた構造。
(4)半導体基板上に所定の間隔でほぼ並行して第1および第2の配線が設けられ、第1の配線の延在部において第2の配線が終端している半導体装置であって、少なくとも第2の配線の終端部に、第1の配線方向に突出する突出部を設けるか、または少なくとも第2の配線の終端部に対向する第1の配線部分に、第2の配線方向に突出する突出部を設けた構造。
【0014】
前記(1)〜(4)の構造において、突出部の面積は、配線の太さや密度などにもよるが、概ね0.2〜3.0μm2の範囲、より好ましくは0.7〜1.5μm2の範囲である。
【0015】
また、前記(1)〜(4)の構造において、配線または導電膜パターンまたは第1および第2の配線と同一膜で構成されたボンディングパッドと、配線または導電膜パターンまたは第1および第2の配線およびボンディングパッドを被覆し、ボンディングパッド上に開口を有する絶縁保護膜とをさらに有する構造とすることが望ましい。
【0016】
また、本発明の半導体装置の製造方法では並行して配列された配線、または金属膜のような導電膜パターンの所定の部分に突出部を形成して配線間または導電膜間の間隔を小さくするので、その上に形成される保護絶縁膜は、配線間または導電膜間の上部どこでも接触するようにでき、これによって結果的に保護絶縁膜の欠損を防止することができる。
【0017】
以下、本発明の実施の形態について図面を参照しながらその詳細を説明する。
【0018】
(第1の実施の形態)
図1は本発明の第1の実施の形態を示す、多層配線の最上層配線レイヤの配線レイアウト図であり、多数本半導体チップ上に配列された配線領域のうち一部、すなわち3本の配線のほぼ90°の屈曲部のパターン部分を示している。図1(a)はレチクル上の配線パターンレイアウト、図1(b)は半導体基板に実際に形成された配線パターンである。本実施の形態では、複数の配線パターン101を従来のように並行に配列するのであるが、その山折の屈曲部の外側に突出部パターン102を設ける。このようにすることにより、配線パターン101の間隔は屈曲部を含む付近で小さくなり、その他の並行部分では従来どおりの設計間隔を維持することができる。突出部104と配線103との間隔はパターン設計ルールの最小幅以上に設定することが望ましく、これによってフォトリソ工程で配線間ショートを起こすことなく形成できる。
【0019】
このレチクルを用いて実際に形成された配線は図1(b)のように配線103と突出部104のコーナー部が多少面取りされた形状となるがほぼレチクルパターン上の形状を維持して形成される。
【0020】
図1(b)の例においては、配線の太さは0.6μm、配線間の間隔は0.8μm、突出部の1つの面積は0.8μm2であった。
【0021】
以上のような配線パターンにすることによって従来問題であった、絶縁保護膜にボンディングパッド用開口を形成した後生じる絶縁保護膜欠損を防止することができる。
【0022】
以上の本発明の作用効果をさらに具体的に説明する。まず、本発明者らが実験により確認したSiNなど絶縁保護膜の発生した欠損の原因を説明する。図9は半導体チップ上に形成された従来のレイアウトを有する配線8の屈曲部領域を示したものであり、図示していないが絶縁保護膜が配線8の表面上に形成されている。配線8に沿った点線は絶縁保護膜の、配線8の凹凸を反映した段差端部輪郭である。絶縁保護膜の堆積膜厚にも依存するが配線8が並行する部分では、隣接する配線8から同時に絶縁保護膜が成長するにつれ、その端部が両方から接触し配線間の領域が閉じる。通常配線間隔の狭い領域ではこのようになっている。一方、屈曲部においては、配線8の山折の頂点と隣接する配線8の谷折コーナーとの距離が並行部分の間隔より広くなっているので(原則的には並行部の間隔の1.41倍)、絶縁保護膜の段差端部が接触せず凹部10が形成される。
【0023】
次に、図9のV−V断面は図10(a)に示すように、成長速度の高いプラズマCVD法で形成したSiNのような絶縁保護膜5は段差被覆性が高くないので、配線8上に堆積した絶縁保護膜5は、配線8の上部で前述のように接触し閉じているが、下部では空隙11が形成される。このように配線側部に形成される保護絶縁膜の断面形状は、配線上部で厚く、配線下部で薄くなり膜厚が一定でない。断面で見た場合配線側部の、配線から最も外側へ突き出している保護絶縁膜5の端部が図9の点線で示した段差端部輪郭になり、以下絶縁保護膜の段差端部輪郭というときはこのことを意味する。また図9のVI−VI断面は図10(b)に示す状態であり、屈曲部の配線間隔がV−V断面部より広いので、配線8上部で絶縁保護膜5は接触せず開いて凹部10となっている。
【0024】
図11(a)、(b)は絶縁保護膜が以上のように図9および10図の状態になっているとき、ボンディングパッド上に絶縁保護膜の開口部を形成するときの工程断面図である。図11(a)、(b)に示す断面図は、図9のV−VおよびVI−VI断面部分を示し、ボンディングパッド部は省略している。まず、工程(a)のように、レジスト膜6を表面に塗布すると配線8が並行する部分(図9のV−V断面)では保護絶縁膜5の表面が配線間で閉じているのでレジスト表面はほぼ平坦であるが、屈曲部(図9のVI−VI断面)では絶縁保護膜5が配線間で凹部10を形成しており、塗布時のレジスト材料が凹部10から空隙11に部分的に流れ込むのでレジスト膜6は凹部10上で薄膜化することになる。
【0025】
次にレジスト膜6はパターン化された後、100℃〜140℃程度でポストベーク硬化処理がなされる。このとき、空隙11中に貯蔵されていたガスが膨張しレジスト膜6の薄膜部を吹き飛ばし凹部10に局所的に穴を開け、レジスト欠損部12を形成する(図11(b)のVI−VI断面図)。この状態でボンディングパッド部の保護膜5を開口するためにエッチングを行うと、レジスト欠損部12から絶縁保護膜5が除去され、図8に示した保護膜欠損部9を形成する。あるいはレジスト膜が吹き飛ばされなくとも、保護膜のエッチング時に凹部10近辺の薄膜化したレジスト膜が除去され、露出した保護膜5がさらにエッチングされて欠損部9が生じる。また、図11(b)のV−V断面図は、図8のIII-III断面図に対応し、図11(b)のVI−VI断面図は、図8のIV-IV断面にも対応している。
【0026】
以上が絶縁保護膜欠損部が生じる理由であるが、本発明の第1の実施の形態による屈曲部配線レイアウトによれば、屈曲部の配線部分の外側に突出部104を付加するので(図1(b))、隣接する配線間距離が小さくなる。そうすると隣接する配線間に成長した絶縁保護膜の配線103による段差端部は容易に接触し、図9の凹部10は形成されない。
【0027】
図1(b)に示した点線105、105’は、配線103上に形成された絶縁保護膜の配線103の凹凸によって生じた段差端部輪郭であり、I−I断面で見た場合、従来と同じく図10(a)のように絶縁保護膜の段差端部、すなわち段差端部輪郭105’が互いに接触する。それとともにII−II断面で見た場合にも屈曲部で配線103間距離が小さくなっているから、図10(a)のようになっており、配線103による絶縁保護膜段差部輪郭105’は互いに接触する。従って図9のような凹部10を形成しないようにできるので、保護膜の欠損を防止することが可能となる。
【0028】
図1の例では、配線の山折屈曲部に突出部を設けたが、配線103谷折屈曲部側のみ、あるいは山折、谷折屈曲部側の両方に突出部を設けて配線間隔を狭く形成してもよい。
【0029】
(第2の実施の形態)
図2は本発明の第2の実施の形態である屈曲部の配線パターンレイアウト図である。この配線レイアウトでは、アルミニウム合金膜などからなる配線201の谷折側屈曲部に三角形状の突出部202を形成するものである。
【0030】
図2の例においては、配線の太さは0.6μm、配線間の間隔は0.8μm、突出部の1つの面積は0.15μm2であった。
【0031】
この構成により、図2から明らかなように、配線201の山折側屈曲部頂点と突出部202との距離を図8に示した従来配線よりも縮めることができるので、隣接配線から成長した絶縁保護膜の配線201に起因する段差端部が配線間で接触させることができる。従って、ボンディングパッド上の絶縁保護膜開口工程後も保護膜の欠損が生じないようにできる。本実施の形態による突出部202は第1の実施の形態の突出部104よりも簡単なパターンであるから、マスク設計が容易になるという効果も有する。
【0032】
複数配列された配線の屈曲部でも並行部と同じ間隔になるような配列をしたレイアウトとして屈曲部配線を45°に傾けた、図6に示すパターンが従来から存在する。この場合は確かに配線601の並行部と45°方向配線601a〜601cの間隔は同じではあるが、屈曲部の配線パターンのコーナーを結ぶ線a、bは配線郡の内部のある点で交差するから、このようなレイアウトでは45°方向配線を設置できる配線本数に限界がある。またこのような斜め配線を設けることは、半導体チップ上の配線占有面積の増大につながるものである。
【0033】
これに対して図2に示す本発明の配線においては、屈曲部のコーナーを結ぶ線a、bは平行であり配列できる配線本数は制限がなく、すべての配線に三角形状の突出部202を設置でき、これによって絶縁保護膜の欠損発生を防止できる。
【0034】
以上屈曲部を有する複数の配線を配列した配線群パターンに関して述べた。これ以外の配線パターンレイアウト個所においても、ボンディングパッド上の絶縁保護膜開口エッチングを行った後、保護膜欠損部が発生する可能性がある。本発明はそれらの場所にも適用することができる。
【0035】
(第3の実施の形態)
図3(a)は、第3の実施の形態による配線用アルミニウム合金など金属膜パターンのレイアウト図である。図3(b)は参考として示した従来のレイアウトであって、パターン301間がT字状溝となっている場合である。3個の金属パターン301を被覆してSiNなど絶縁保護膜をプラズマCVDなどを用いて堆積すると、金属パターン301の段差に起因する絶縁保護膜の段差端部輪郭は点線303のようになる。すなわちT字溝交点領域で絶縁膜段差端部が接触しない凹部304ができて、ここで絶縁保護膜欠損部が発生する可能性がある。
【0036】
この部分に対し、本発明では図3(a)に示すレイアウトとする。このレイアウトは集積回路内部配線層と同じ金属層からなる3個の面積の大きい金属パターン301で囲まれて形成されるT字状溝において、溝の交差部に位置する金属パターン301のコーナー部に突出部302を形成した。
【0037】
図3(a)の例においては、金属パターン間の間隔は1.0μm、突出部の1つの面積は0.15μm2であった。
【0038】
これにより、溝の幅が狭くなり、絶縁保護膜の3個の金属パターン301によるそれぞれの段差端部輪郭303’は溝の交差部においても接触し凹部304がなくなるので、絶縁保護膜のボンディングパッド用開口を形成するエッチング工程を実施しても欠損が発生しないようにできる。
【0039】
図3では金属パターン301のコーナー2箇所に突出部302を設けたが、交差部の絶縁膜埋め込み状態によっては1箇所、あるいは交差部付近のコーナー部のない金属パターン端部に突出部を設けてもよい。
【0040】
図4は本発明の第3に実施の形態によるレイアウトの変形例であって、金属パターン401で形成される十字状溝の場合である。このとき、図3と同じ技術思想に従い金属パターン401の4つのコーナー部に突出部402を形成している。この場合も交差部の絶縁膜埋め込み状態によっては1〜3箇所のコーナー部に突出部を設けてもよい。
【0041】
(第4の実施の形態)
図5(a)は、本発明の第4の実施の形態による配線レイアウトパターンを示す図である。従来から図5(b)に示すように、長い連続した配線502に並行し、配線上に形成する絶縁保護膜の、配線に起因する段差端部輪郭504、504’が接触する程度の間隔を持って配線501が配置されるが、途中で終端するようなレイアウトがなされる。この場合、段差端部輪郭504、504’の離間部505においては、図の左半分の絶縁膜端部が接触している部分の下層は図10(a)に示したように空隙11が存在し、この部分の絶縁保護膜の段差被覆性が多少劣化していることから、絶縁保護膜表面に微細孔が生じる可能性が高い。こうした状態では塗布するレジストが一部微細孔から侵入して薄くなり、ボンディングパッド開口用エッチングによってやはり絶縁膜の欠損が発生する。
【0042】
そこで図5(a)に示す本発明のレイアウトのように、配線501の終端部において、少なくとも配線502方向に突出部503を形成して配線間隔を狭くする。
【0043】
図5(a)の例においては、配線の太さは0.6μm、配線間の間隔は0.8μm、突出部の1つの面積は0.8μm2であった。
【0044】
これにより、点線の部分505でより絶縁膜の埋め込み特性がよくなるので、上記欠点を防止できる。この突出部503は、配線502側で配線501終端部と対向する部分に設けてもよい。
【0045】
以上説明したすべての実施の形態による本発明の配線レイアウトは、配線それぞれの絶縁保護膜の段差端部を互いに接触させるために、配線のコーナー部などに突出部を設けるものである。本発明では必要な部分にだけ突出部を設ける構造となっており、その他の部分、特に複数の配線が並行する部分の間隔は従来と同じに維持することができる。従って絶縁保護膜を介した配線間容量は増大することがないので、SRAM(Static Random Access Memory)等のアドレス線のように複数の配線が平行に長く近接してレイアウトされている場合、同層の配線間の容量カップリングによるクロストークを避けることができるし、また半導体装置としての高速性を保つことができるという付加的効果も有する。
【0046】
また、以上第1〜第4の実施の形態では配線などのパターンレイアウトを中心にして説明したが、これらレイアウトを利用して製造する半導体装置の製造工程は、従来とほとんど同じである。すなわち、まず半導体基板上に形成された絶縁膜上に第1〜第4の実施の形態に示した配線や金属パターンおよびこれらと同一の膜を利用してボンディングパッドを形成し、さらにその上に保護絶縁膜を形成する。次にレジスト膜を保護絶縁膜上に塗布し、ボンディングパッド上に開口パターンを形成する。そしてレジストパターンをマスクとして絶縁膜をエッチングし、開口を形成する。
【0047】
【発明の効果】
以上のように本発明によれば、配線が複数本形成された半導体基板の配線屈曲部のコーナー部の例えば外側または内側に突出部を形成することにより、ボンディングパッドを開口するためのエッチング工程においてボンディングパッド上以外の配線配置部絶縁保護膜に穴が開く問題を解決できる。従って本発明は、配線パターンのレイアウトを変更するだけであるからコスト上昇となるレジストの厚膜化や絶縁保護膜下地の平坦化工程などの追加無しに、しかも、半導体チップを大きくすることなく解決するという有利な効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による配線レイアウト図。
【図2】本発明の第2の実施の形態による配線レイアウト図。
【図3】本発明の第3の実施の形態を説明する配線レイアウト図。
【図4】本発明の第3の実施の形態による配線レイアウトの変形例を示す図。
【図5】本発明の第4の実施の形態を説明する配線レイアウト図。
【図6】従来の屈曲部を有する配線レイアウト図。
【図7】(a)(b)は従来のボンディングパッド部開口工程を示す工程断面図。
【図8】従来の屈曲部を有する配線レイアウトと絶縁保護膜欠損を示す図。
【図9】従来の屈曲部を有する配線パターンを示す図。
【図10】(a)は図9におけるV−V断面図、(b)は図9におけるVI−VI断面図。
【図11】(a)は図9におけるV−V断面図、(b)は図9におけるVI−VI断面図であって、従来のボンディングパッド部開口工程における不良発生過程を示す断面図。
【符号の説明】
1 半導体基板
2 絶縁膜
3,8,103,201,501,502,601 配線
4 ボンディングパッド
5 絶縁保護膜
6 レジスト膜
7 開口
9 保護絶縁膜欠損部
10,304 凹部
11 空隙
12 レジスト欠損部
101 レチクル配線パターン
102 レチクル突出部パターン
104,202,302,402,503 突出部
105,105’,303,303’,504,504’ 段差端部輪郭
301,401 金属パターン
505 離間部
601a〜c 45°方向配線
Claims (2)
- 半導体基板上に、所定の間隔で並行して形成された第1および第2の配線と、前記第1および第2の配線と同一膜で構成されたボンディングパッドと、前記配線および前記ボンディングパッドを被覆し、前記ボンディングパッド上に開口を有する絶縁保護膜とを含む半導体装置であって、
前記第1の配線の延在部において前記第2の配線が終端し、かつこの終端部において、前記第2の配線に対する前記第1の配線と反対側に隣接する配線が存在せず、少なくとも前記第2の配線の終端部に、前記第1の配線方向に突出する突出部が設けられるか、または少なくとも前記第2の配線の終端部に対向する前記第1の配線部分に、前記第2の配線方向に突出する突出部が設けられ、前記絶縁保護膜は前記突出部と前記第1または第2の配線間で空隙を有するとともに前記空隙の上部で連続し、
前記配線または前記突出部の被覆に起因して前記絶縁保護膜に生じる段差を断面で見た場合に、前記配線または前記突出部の側部に位置し、前記配線または前記突出部から最も外側へ突き出している前記絶縁保護膜の端部を前記絶縁保護膜の段差端部輪郭としたとき、前記第1の配線または前記第2の配線に起因する前記段差端部輪郭と前記突出部に起因する前記段差端部輪郭とが接触状態から離間状態に遷移する離間部付近の前記絶縁保護膜の表面に前記空隙に連通する微細孔が存在しないことを特徴とする半導体装置。 - 半導体基板上に、所定の間隔で並行する第1および第2の配線を、前記第1の配線の延在部において前記第2の配線が終端し、かつこの終端部において、前記第2の配線に対する前記第1の配線と反対側に隣接する配線が存在しないように設けるとともに、少なくとも前記第2の配線の終端部に前記第1の配線方向に突出する突出部を設けるか、または少なくとも前記第2の配線の終端部に対向する前記第1の配線部分に前記第2の配線方向に突出する突出部を設ける工程と、
ボンディングパッドを形成する工程と、
前記第1および第2の配線および前記ボンディングパッドを被覆するように絶縁保護膜を形成する工程と、
前記絶縁保護膜上にパターン化された感光性樹脂膜を形成する工程と、
前記感光性樹脂膜をマスクとして前記絶縁保護膜を選択的にエッチングし、前記ボンディングパッド上に前記絶縁保護膜の開口を形成する工程とを含み、
前記開口の形成後、前記絶縁保護膜が前記突出部と前記第1または第2の配線間で空隙を有するとともに前記空隙の上部で連続し、
前記配線または前記突出部の被覆に起因して前記絶縁保護膜に生じる段差を断面で見た場合に、前記配線または前記突出部の側部に位置し、前記配線または前記突出部から最も外側へ突き出している前記絶縁保護膜の端部を前記絶縁保護膜の段差端部輪郭としたとき、前記第1の配線または前記第2の配線に起因する前記段差端部輪郭と前記突出部に起因する前記段差端部輪郭とが接触状態から離間状態に遷移する離間部付近の前記絶縁保護膜の表面に前記空隙に連通する微細孔が存在しないようにすることを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002297982A JP4387654B2 (ja) | 2002-10-10 | 2002-10-10 | 半導体装置およびその製造方法 |
| TW092126813A TWI237856B (en) | 2002-10-10 | 2003-09-29 | Semiconductor device and method of manufacturing the same |
| US10/678,200 US7067412B2 (en) | 2002-10-10 | 2003-10-02 | Semiconductor device and method of manufacturing the same |
| CNB200310100789XA CN1319164C (zh) | 2002-10-10 | 2003-10-10 | 半导体器件及其制造方法 |
| KR10-2003-0070558A KR100532728B1 (ko) | 2002-10-10 | 2003-10-10 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002297982A JP4387654B2 (ja) | 2002-10-10 | 2002-10-10 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004134594A JP2004134594A (ja) | 2004-04-30 |
| JP4387654B2 true JP4387654B2 (ja) | 2009-12-16 |
Family
ID=32064194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002297982A Expired - Fee Related JP4387654B2 (ja) | 2002-10-10 | 2002-10-10 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7067412B2 (ja) |
| JP (1) | JP4387654B2 (ja) |
| KR (1) | KR100532728B1 (ja) |
| CN (1) | CN1319164C (ja) |
| TW (1) | TWI237856B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100620430B1 (ko) * | 2005-04-29 | 2006-09-06 | 삼성전자주식회사 | 반도체 장치의 얼라인 키 구조물 및 이를 형성하는 방법 |
| US8253246B2 (en) | 2005-12-28 | 2012-08-28 | Takashi Suzuki | Wiring structure and electronic device designed on basis of electron wave-particle duality |
| JP5036336B2 (ja) * | 2007-02-05 | 2012-09-26 | オンセミコンダクター・トレーディング・リミテッド | 半導体チップの位置合わせ方法 |
| KR100818713B1 (ko) | 2007-03-23 | 2008-04-02 | 주식회사 하이닉스반도체 | 노광 과정 중의 스컴을 억제하는 리소그래피 방법 |
| US7858438B2 (en) * | 2007-06-13 | 2010-12-28 | Himax Technologies Limited | Semiconductor device, chip package and method of fabricating the same |
| JP5460141B2 (ja) * | 2009-06-26 | 2014-04-02 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| JP5654818B2 (ja) * | 2010-09-27 | 2015-01-14 | ルネサスエレクトロニクス株式会社 | パワー系半導体装置の製造方法 |
| JP6034354B2 (ja) * | 2014-11-21 | 2016-11-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN112292757B (zh) * | 2018-08-24 | 2024-03-05 | 铠侠股份有限公司 | 半导体装置及其制造方法 |
| JP7134902B2 (ja) * | 2019-03-05 | 2022-09-12 | キオクシア株式会社 | 半導体装置 |
| JP7828950B2 (ja) * | 2021-03-17 | 2026-03-12 | ローム株式会社 | 半導体装置 |
| KR102713908B1 (ko) * | 2023-01-20 | 2024-10-11 | 엘지이노텍 주식회사 | 회로 기판 |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5552639A (en) * | 1980-09-01 | 1996-09-03 | Hitachi, Ltd. | Resin molded type semiconductor device having a conductor film |
| JPS6159739A (ja) | 1984-08-30 | 1986-03-27 | Mitsubishi Electric Corp | 半導体装置 |
| JP2953755B2 (ja) * | 1990-07-16 | 1999-09-27 | 株式会社東芝 | マスタスライス方式の半導体装置 |
| JPH0513678A (ja) * | 1991-06-28 | 1993-01-22 | Kawasaki Steel Corp | 半導体装置 |
| KR100276781B1 (ko) * | 1992-02-03 | 2001-01-15 | 비센트 비. 인그라시아 | 리드-온-칩 반도체장치 및 그 제조방법 |
| JPH0629285A (ja) | 1992-07-08 | 1994-02-04 | Nec Corp | 半導体装置 |
| US5618744A (en) * | 1992-09-22 | 1997-04-08 | Fujitsu Ltd. | Manufacturing method and apparatus of a semiconductor integrated circuit device |
| JP3139896B2 (ja) * | 1993-11-05 | 2001-03-05 | 株式会社東芝 | 半導体レイアウト方法 |
| JPH07333854A (ja) | 1994-06-07 | 1995-12-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5686356A (en) * | 1994-09-30 | 1997-11-11 | Texas Instruments Incorporated | Conductor reticulation for improved device planarity |
| US5631495A (en) * | 1994-11-29 | 1997-05-20 | International Business Machines Corporation | High performance bipolar devices with plurality of base contact regions formed around the emitter layer |
| KR100220933B1 (ko) * | 1995-06-30 | 1999-09-15 | 김영환 | 반도체 소자의 금속배선 형성방법 |
| JPH0945686A (ja) | 1995-08-03 | 1997-02-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US5981384A (en) * | 1995-08-14 | 1999-11-09 | Micron Technology, Inc. | Method of intermetal dielectric planarization by metal features layout modification |
| US5650666A (en) * | 1995-11-22 | 1997-07-22 | Cypress Semiconductor Corp. | Method and apparatus for preventing cracks in semiconductor die |
| US5888900A (en) * | 1996-07-30 | 1999-03-30 | Kawasaki Steel Corporation | Method for manufacturing semiconductor device and reticle for wiring |
| JP3955360B2 (ja) | 1996-07-30 | 2007-08-08 | 川崎マイクロエレクトロニクス株式会社 | レチクルの配線パターンの製造方法 |
| JPH1098122A (ja) * | 1996-09-24 | 1998-04-14 | Matsushita Electron Corp | 半導体装置 |
| KR100255516B1 (ko) * | 1996-11-28 | 2000-05-01 | 김영환 | 반도체 장치의 금속배선 및 그 형성방법 |
| JP3109449B2 (ja) * | 1997-04-25 | 2000-11-13 | 日本電気株式会社 | 多層配線構造の形成方法 |
| US6251763B1 (en) * | 1997-06-30 | 2001-06-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
| JP2891692B1 (ja) * | 1997-08-25 | 1999-05-17 | 株式会社日立製作所 | 半導体装置 |
| JP4008629B2 (ja) * | 1999-09-10 | 2007-11-14 | 株式会社東芝 | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 |
| JP3602997B2 (ja) * | 1999-12-15 | 2004-12-15 | 松下電器産業株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5408829B2 (ja) * | 1999-12-28 | 2014-02-05 | ゲットナー・ファンデーション・エルエルシー | アクティブマトリックス基板の製造方法 |
| JP2004501503A (ja) * | 2000-03-07 | 2004-01-15 | マイクロン・テクノロジー・インコーポレーテッド | 集積回路におけるほとんど平坦な絶縁膜の形成方法 |
| JP4174174B2 (ja) * | 2000-09-19 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法並びに半導体装置実装構造体 |
| US6306745B1 (en) * | 2000-09-21 | 2001-10-23 | Taiwan Semiconductor Manufacturing Company | Chip-area-efficient pattern and method of hierarchal power routing |
| JP2002198443A (ja) * | 2000-12-26 | 2002-07-12 | Nec Corp | 半導体装置及びその製造方法 |
| US6451680B1 (en) * | 2001-01-31 | 2002-09-17 | United Microelectronics Corp. | Method for reducing borderless contact leakage by OPC |
| JP2002353102A (ja) * | 2001-05-23 | 2002-12-06 | Hitachi Ltd | 半導体装置の製造方法 |
| KR100418567B1 (ko) * | 2001-06-14 | 2004-02-11 | 주식회사 하이닉스반도체 | 각기 다른 반도체층 상에 nmos 트랜지스터 및pmos 트랜지스터를 구비하는 2-입력 노어 게이트 및그 제조 방법 |
| US6559476B2 (en) * | 2001-06-26 | 2003-05-06 | United Microelectronics Corp. | Method and structure for measuring bridge induced by mask layout amendment |
| JP3534093B2 (ja) * | 2001-07-31 | 2004-06-07 | セイコーエプソン株式会社 | 半導体装置の設計方法並びに設計プログラム |
| US6861749B2 (en) * | 2002-09-20 | 2005-03-01 | Himax Technologies, Inc. | Semiconductor device with bump electrodes |
-
2002
- 2002-10-10 JP JP2002297982A patent/JP4387654B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-29 TW TW092126813A patent/TWI237856B/zh not_active IP Right Cessation
- 2003-10-02 US US10/678,200 patent/US7067412B2/en not_active Expired - Fee Related
- 2003-10-10 CN CNB200310100789XA patent/CN1319164C/zh not_active Expired - Fee Related
- 2003-10-10 KR KR10-2003-0070558A patent/KR100532728B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7067412B2 (en) | 2006-06-27 |
| TW200409241A (en) | 2004-06-01 |
| US20040072415A1 (en) | 2004-04-15 |
| CN1319164C (zh) | 2007-05-30 |
| CN1497719A (zh) | 2004-05-19 |
| KR100532728B1 (ko) | 2005-12-01 |
| JP2004134594A (ja) | 2004-04-30 |
| KR20040032798A (ko) | 2004-04-17 |
| TWI237856B (en) | 2005-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4387654B2 (ja) | 半導体装置およびその製造方法 | |
| JP3502288B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005109145A (ja) | 半導体装置 | |
| TW201929179A (zh) | 具有測試鍵結構的半導體晶圓 | |
| JPH10223762A (ja) | 半導体装置及びその製造方法 | |
| JP2008311504A (ja) | 半導体集積回路 | |
| JP2930025B2 (ja) | 半導体装置及びその製造方法 | |
| US6538301B1 (en) | Semiconductor device and method with improved flat surface | |
| JP2003060036A (ja) | 半導体装置およびその製造方法 | |
| JP3907911B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3109478B2 (ja) | 半導体装置 | |
| JP2752863B2 (ja) | 半導体装置 | |
| TWI405300B (zh) | 半導體裝置及其製造方法 | |
| JPH0629285A (ja) | 半導体装置 | |
| JPH11214389A (ja) | 半導体装置の製造方法 | |
| US20010035585A1 (en) | Semiconductor device having stress reducing laminate and method for manufacturing the same | |
| KR100439835B1 (ko) | 멀티-플로빙용 패드 및 그 제조방법 | |
| JP2002246411A (ja) | 半導体装置及びその製造方法 | |
| JP2797929B2 (ja) | 半導体装置 | |
| JP2839007B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11186386A (ja) | 半導体装置およびその製造方法 | |
| JP4187952B2 (ja) | 半導体装置 | |
| JPH06163721A (ja) | 半導体装置 | |
| JPH01270248A (ja) | 半導体装置の製造方法 | |
| JPH03136351A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061212 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090730 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091001 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |