JP4415502B2 - Resistor and manufacturing method thereof - Google Patents
Resistor and manufacturing method thereof Download PDFInfo
- Publication number
- JP4415502B2 JP4415502B2 JP2001072243A JP2001072243A JP4415502B2 JP 4415502 B2 JP4415502 B2 JP 4415502B2 JP 2001072243 A JP2001072243 A JP 2001072243A JP 2001072243 A JP2001072243 A JP 2001072243A JP 4415502 B2 JP4415502 B2 JP 4415502B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- shaped
- slit
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は抵抗器およびその製造方法に関するものであり、特に微細な抵抗器およびその製造方法に関するものである。
【0002】
【従来の技術】
従来のこの種の抵抗器としては、特開平3−80501号公報に開示された「側面電極を4層構造とした抵抗器」が知られている。
【0003】
この抵抗器は、図21に示すように、基板1の上面の両端部に位置して基板1の端面より内側に設けた一対の上面電極膜2を跨ぐように抵抗層3を設けるとともに、前記基板1の端面に一対の上面電極膜2と電気的に接続される一対のコ字型の側面電極4を設けている。そして前記側面電極4は、最下層に上面電極膜2と電気的に接続されるNiCr薄膜、Ti薄膜またはCr薄膜からなるコ字型の第1の金属薄膜5と、この第1の金属薄膜5に重畳する低抵抗のCu薄膜からなる第2の金属薄膜6と、この第2の金属薄膜6に重畳するNiめっき膜からなる第1の金属めっき膜7と、さらにこの第1の金属めっき膜7に重畳するPb−Snめっき膜またはSnめっき膜からなる第2の金属めっき膜8の4層構造となっていた。
【0004】
【発明が解決しようとする課題】
しかしながら、上記した従来の抵抗器においては、側面電極4における第2の金属薄膜6を低抵抗のCu薄膜で構成しているため、この抵抗器を湿度の高い雰囲気中に放置すると、第2の金属薄膜6であるCu薄膜とその下層である第1の金属薄膜5との界面において、第1の金属薄膜5と第2の金属薄膜6とが固溶しづらいため、水分等がこの界面に吸着されると、第1の金属薄膜5から第2の金属薄膜6が剥離しやすくなるという課題を有していた。
【0005】
本発明は上記従来の課題を解決するもので、側面電極を構成する第1の薄膜と第2の薄膜との間の密着力が向上し、高い信頼性を有する抵抗器およびその製造方法を提供することを目的とするものである。
【0006】
【課題を解決するための手段】
上記目的を達成するために本発明は、以下の構成を有するものである。
【0007】
本発明の請求項1に記載の発明は、基板と、この基板の一主面に形成した一対の上面電極と、この一対の上面電極と電気的に接続されるように設けた抵抗体と、少なくとも前記抵抗体を覆うように設けられた保護層と、前記基板の端縁に前記一対の上面電極と電気的に接続されるように設けられた略コ字型の一対の側面電極とを備え、前記側面電極を、基板の端縁側に位置し、かつ基板への付着性の良いCr薄膜、Ti薄膜、Cr系合金薄膜、Ti系合金薄膜のいずれかからなる第1の薄膜と、この第1の薄膜と電気的に接続されるCu系の合金薄膜からなる第2の薄膜と、少なくとも前記第2の薄膜を覆うニッケルめっきからなる第1のめっき膜と、少なくとも前記第1のめっき膜を覆う第2のめっき膜の複層構造により構成したもので、この構成によれば、基板の端縁に一対の上面電極と電気的に接続されるように設けられた略コ字型の一対の側面電極を、第1の薄膜と、第2の薄膜と、第1のめっき膜と、第2のめっき膜の複数構造により構成し、かつ第1の薄膜と電気的に接続される第2の薄膜をCu系の合金薄膜により構成しているため、第1の薄膜と第2の薄膜との界面においては、Cu系の合金薄膜を構成する添加金属と第1の薄膜の構成金属とが全率固溶体を構成することになり、これにより、第1の薄膜と第2の薄膜との間の密着力が向上して信頼性を高めることができるという作用を有するものである。
【0008】
請求項2に記載の発明は、特に、側面電極を構成する第2の薄膜を、CuにNiを1.6重量%以上含有させたCu−Ni合金薄膜で構成したもので、この構成によれば、第1の薄膜と第2の薄膜との界面において、Cu−Ni合金薄膜の第2の薄膜との間の密着力が向上して信頼性を高めることができるという作用を有するものである。
【0009】
請求項3に記載の発明は、特に、側面電極を構成する第1の薄膜および第2の薄膜を、基板の裏面から側面にかけて略L字型に構成したもので、この構成によれば、基板の端縁に設けられ、かつ上面電極に電気的に接続される側面電極のうち、第1の薄膜と第2の薄膜を薄膜技術により形成する場合、基板の一方の面である裏面側のみから容易に形成できるため、生産性の向上が図れるという作用を有するものである。
【0010】
請求項4に記載の発明は、 シート状の基板の上面に複数対の上面電極層を設ける工程と、前記複数対の上面電極層と電気的に接続される複数の抵抗体を設ける工程と、少なくとも前記複数の抵抗体を覆うように複数の保護層を設ける工程と、前記複数の抵抗体における前記複数対の上面電極層間の抵抗値を修正するためにトリミングを行う工程と、前記シート状の基板に、前記複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の基板の裏面側から薄膜技術により複数のスリット状の第1の分割部の内面における基板の側面と前記上面電極層の側面に側面電極を形成する工程と、前記シート状の基板における複数の短冊状基板に、前記複数の抵抗体が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えたもので、この製造方法によれば、スリット状の第1の分割部が複数形成された状態のシート状の基板の裏面側から薄膜技術により複数のスリット状の第1の分割部の内面における基板の側面と上面電極層の側面に側面電極を形成するようにしているため、この側面電極は複数の短冊状基板毎に形成することなく、シート状の基板の状態で一括して形成することができるという作用を有するものである。
【0011】
請求項5に記載の発明は、特に、複数のスリット状の第1の分割部をダイシングにより形成したもので、この製造方法によれば、個片状基板の寸法分類が不要であるため、工程の煩雑さをなくすることができるとともに、ダイシングも半導体等で一般的なダイシング設備を用いて容易に行うことができるという作用を有するものである。
【0012】
請求項6に記載の発明は、特に、複数の第2の分割部をダイシングにより形成したもので、この製造方法によれば、個片状基板の寸法分類が不要であるため、工程の煩雑さをなくすることができるとともに、ダイシングも半導体等で一般的なダイシング設備を用いて容易に行うことができるという作用を有するものである。
【0013】
請求項7に記載の発明は、特に、複数の第2の分割部をレーザーにより形成し、その後、この第2の分割部を分割して個片状基板に分割するようにしたもので、この製造方法によれば、第2の分割部を形成する毎に個片化されるのではなく、2段階で個片化されるという作用を有するとともに、個片状基板の分割はチップ抵抗器で一般的な分割設備を用いて行うことができるという作用を有するものである。
【0014】
請求項8に記載の発明は、特に、シート状の基板の端部に不要領域部を形成し、かつ複数のスリット状の第1の分割部は複数の短冊状基板が前記不要領域部につながった状態となるようにシート状の基板に形成したもので、この製造方法によれば、複数のスリット状の第1の分割部を形成した後も複数の短冊状基板は不要領域部につながっているため、シート状の基板が複数の短冊状基板に細かく分類されるということはなく、したがって、複数のスリット状の第1の分割部を形成した後も、不要領域部を有するシート状の基板の状態で後工程を行うことができるため、工法設計が簡略化できるという作用を有するものである。
【0015】
請求項9に記載の発明は、シート状の基板の上面に複数対の上面電極層を設ける工程と、前記複数対の上面電極層と電気的に接続される複数の抵抗体を設ける工程と、前記複数の抵抗体を覆うようにガラスを主成分とする複数の第1の保護層を設ける工程と、前記複数の抵抗体における前記複数対の上面電極層間の抵抗値を修正するためにトリミングを行う工程と、少なくとも前記ガラスを主成分とする複数の第1の保護層を覆うように樹脂層からなる複数の第2の保護層を設ける工程と、前記シート状の基板に、前記複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の基板の裏面側から薄膜技術により複数のスリット状の第1の分割部の内面における基板の側面と前記上面電極層の側面に側面電極を形成する工程と、前記シート状の基板における複数の短冊状基板に、前記複数の抵抗体が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えたもので、この製造方法によれば、スリット状の第1の分割部が複数形成された状態のシート状の基板の裏面側から薄膜技術により複数のスリット状の第1の分割部の内面における基板の側面と上面電極層の側面に側面電極を形成するようにしているため、この側面電極は複数の短冊状基板毎に形成することなく、シート状の基板の状態で一括して形成することができる。また複数の抵抗体を覆うようにガラスを主成分とする複数の第1の保護層を設ける工程と、少なくとも前記ガラスを主成分とする複数の第1の保護層を覆うように樹脂層からなる複数の第2の保護膜を設ける工程とを備えているため、ガラスを主成分とする第1の保護層でレーザートリミング時のクラックの発生を防止することができ、これにより、電流雑音を小さくできるとともに、樹脂層からなる第2の保護層で抵抗体全体が覆われることにより、耐湿特性に優れた抵抗特性を確保できるという作用を有するものである。
【0016】
請求項10に記載の発明は、特に、側面電極を、基板の端縁側に位置し、かつ基板への付着性が良いCr薄膜、Ti薄膜、Cr系合金薄膜、Ti系合金薄膜のいずれかからなる第1の薄膜と、この第1の薄膜と電気的に接続されるCu系の合金薄膜からなる第2の薄膜と、少なくとも前記第2の薄膜を覆うニッケルめっきからなる第1のめっき膜と、少なくとも前記第1のめっき膜を覆う第2のめっき膜の複層構造により構成し、かつ前記第1の薄膜と第2の薄膜は、スリット状の第1の分割部が複数形成された状態のシート状の基板の裏面側から薄膜技術により複数のスリット状の第1の分割部の内面における基板の側面と上面電極層の側面に形成し、さらに前記第1のめっき膜と第2のめっき膜は、第2の分割部により分割された個片状基板における前記第2の薄膜を覆うように設けたもので、この製造方法によれば、第1の薄膜と電気的に接続される第2の薄膜をCu系の合金薄膜により構成しているため、第1の薄膜と第2の薄膜との界面においては、Cu系の合金薄膜を構成する添加金属と第1の薄膜の構成金属とが全率固溶体を構成することになり、これにより、第1の薄膜と第2の薄膜との密着力が向上して信頼性を高めることができる。また第1のめっき膜と第2のめっき膜は、第2の分割部により分割された個片状基板における第2の薄膜を覆うように設けているため、めっき膜の形成もバレルめっき等により確実に形成することができるという作用を有するものである。
【0017】
請求項11に記載の発明は、特に、複数のスリット状の第1の分割部をダイシングにより形成したもので、この製造方法によれば、個片状基板の寸法分類が不要であるため、工程の煩雑さをなくすることができるとともに、ダイシングも半導体等で一般的なダイシング設備を用いて容易に行うことができるという作用を有するものである。
【0018】
請求項12に記載の発明は、特に、複数の第2の分割部をダイシングにより形成したもので、この製造方法によれば、個片状基板の寸法分類が不要であるため、工程の煩雑さをなくすることができるとともに、ダイシングも半導体等で一般的なダイシング設備を用いて容易に行うことができるという作用を有するものである。
【0019】
請求項13に記載の発明は、特に、複数の第2の分割部をレーザーにより形成し、その後、この第2の分割部を分割して個片状基板に分割するようにしたもので、この製造方法によれば、第2の分割部を形成する毎に個片化されるのではなく、2段階で個片化されるという作用を有するとともに、個片状基板の分割はチップ抵抗器で一般的な分割設備を用いて行うことができるという作用を有するものである。
【0020】
請求項14に記載の発明は、特に、シート状の基板の端部に不要領域部を形成し、かつ複数のスリット状の第1の分割部は複数の短冊状基板が前記不要領域部につながった状態となるようにシート状の基板に形成したもので、この製造方法によれば、複数のスリット状の第1の分割部を形成した後も複数の短冊状基板は不要領域部につながっているため、シート状の基板が複数の短冊状基板に細かく分類されるということはなく、したがって、複数のスリット状の第1の分割部を形成した後も、不要領域部を有するシート状の基板の状態で後工程を行うことができるため、工法設計が簡略化できるという作用を有するものである。
【0021】
【発明の実施の形態】
以下、本発明の一実施の形態における抵抗器について、図面を参照しながら説明する。
【0022】
図1は本発明の一実施の形態における抵抗器の断面図である。
【0023】
図1に示すように本発明の一実施の形態における抵抗器は、基板11と、この基板11の上面に設けられた一対の上面電極12と、この一対の上面電極12間に設けられた抵抗体13と、前記基板11の端縁に設けられ、かつ略コ字型に囲む一対の側面電極14とにより構成される。
【0024】
上記抵抗体13は、その抵抗値を所望の抵抗値に修正するために、抵抗体13の上面にガラス等からなる第1の保護層15を設け、そしてこの第1の保護層15および抵抗体13にレーザー等によりトリミング溝16を設けて抵抗値を修正する。その後、少なくとも前記抵抗体13を、好ましくは一対の上面電極12間を重畳して跨ぐ抵抗体13と、第1の保護層15およびトリミング溝16を覆うように樹脂またはガラス等からなる第2の保護層17を備える。
【0025】
また、前記一対の側面電極14は、基板11の端縁を上面電極12と電気的に接続されるように略コ字型に囲んでいるもので、この側面電極14は、基板11の端縁側から順次形成される第1の薄膜18と、第2の薄膜19と、第1のめっき膜20および第2のめっき膜21の複層構造により構成される。第1の薄膜18は、基板11の裏面から側面にかけて略L字型に、基板11への付着性の良いCr,Cr系合金薄膜、Ti,Ti系合金薄膜またはNiCr合金薄膜のいずれかをスパッタ、真空蒸着、イオンプレーティング、P−CVD等の薄膜技術により形成する。第2の薄膜19は、基板11の裏面から側面にかけて略L字型に、かつ、第1の薄膜18と重畳して電気的に接続されるCu系の合金薄膜をスパッタ、真空蒸着、イオンプレーティング、P−CVD等の薄膜技術により形成する。
【0026】
第1のめっき膜20は、露出する上面電極12および第2の薄膜19を覆うようにはんだの拡散防止または耐熱性に優れるNiめっき膜により形成する。さらに、第2のめっき膜21は、第1のめっき膜20を覆うようにはんだ付着性の良いPb−Snめっき膜またはSnめっき膜により形成する。
【0027】
以上のように構成された本発明の一実施の形態における抵抗器について、次にその製造方法を図面を参照しながら説明する。
【0028】
図2は本発明の一実施の形態における抵抗器を製造する場合に用いられるシート状の基板の全周囲の端部に不要領域部を形成した上面図、図3(a)(b)、図5(a)(b)、図7(a)(b)、図9(a)(b)、図11(a)(b)および図13(a)(b)は本発明の一実施の形態における抵抗器の製造工程を示す断面図、図4(a)(b)、図6(a)(b)、図8(a)(b)、図10(a)(b)、図12(a)(b)および図14(a)(b)は本発明の一実施の形態における抵抗器の製造工程を示す上面図である。
【0029】
まず、図2、図3(a)、図4(a)に示すように、焼成済みの96%純度のアルミナからなる厚み0.2mmの絶縁性を有するシート状の基板31を準備する。この場合、シート状の基板31は、図2に示すように、全周囲の端部に最終的には製品とならない不要領域部31aを有しており、かつこの不要領域部31aは略ロ字状に構成されているものである。
【0030】
そして、このシート状の基板31の上面にスクリーン印刷工法により銀を主成分とする複数対の上面電極層32を形成し、ピーク温度850℃の焼成プロファイルで焼成することにより、上面電極層32を安定な膜とした。
【0031】
次に、図2、図3(b)、図4(b)に示すように、複数対の上面電極層32を跨ぐように、スクリーン印刷工法により酸化ルテニウム系の複数の抵抗体33を形成し、ピーク温度850℃の焼成プロファイルで焼成することにより、抵抗体33を安定な膜とした。
【0032】
次に、図5(a)、図6(a)に示すように、複数対の抵抗体33の一部を覆うように、スクリーン印刷工法によりガラスを主成分とする複数の第1の保護層34を形成し、ピーク温度600℃の焼成プロファイルで焼成することにより、ガラスを主成分とする第1の保護層34を安定な膜とした。
【0033】
次に、図5(b)、図6(b)に示すように、複数対の上面電極層32間の抵抗体33の抵抗値を一定の値に修正するために、レーザートリミング工法によりトリミングを行い、複数のトリミング溝35を形成した。
【0034】
次に、図7(a)、図8(a)に示すように、図面上の縦方向に並ぶガラスを主成分とする複数の第1の保護層34の全部を覆うとともに、抵抗体33の一部および上面電極層32の一部を覆うように、スクリーン印刷工法により樹脂を主成分とする複数の第2の保護層36を形成し、ピーク温度200℃の硬化プロファイルで硬化することにより、第2の保護層36を安定な膜とした。
【0035】
次に、図2、図7(b)、図8(b)に示すように、第2の保護層36を形成したシート状の基板31の全周囲の端部に形成された不要領域部31aを除いて、複数対の上面電極層32を分離して複数の短冊状基板31bに分割するためのスリット状の第1の分割部37をダイシング工法により複数形成する。この場合、複数のスリット状の第1の分割部37は700μmピッチで形成されており、かつこのスリット状の第1の分割部37の幅は120μm幅となっている。また前記複数のスリット状の第1の分割部37は、シート状の基板31を上下方向に貫通する貫通孔で形成されているものである。そしてまた前記シート状の基板31は、不要領域部31aを除いてダイシング工法により複数のスリット状の第1の分割部37を形成しているため、スリット状の第1の分割部37を形成した後も複数の短冊状基板31bは不要領域部31aにつながっているため、シート状態を呈しているものである。
【0036】
次に、図9(a)、図10(a)に示すように、マスク(図示せず)を用いたスパッタ工法により、シート状の基板31の裏面側から、基板31の裏面の一部と複数のスリット状の第1の分割部37の内面における基板31の端面、上面電極層32の端面に、側面電極38の一部を構成する基板31への付着性が良いCr薄膜からなる複数対の第1の薄膜39を略L字型に形成する。
【0037】
次に、図9(b)、図10(b)に示すように、マスク(図示せず)を用いたスパッタ工法により、シート状の基板31の裏面側から、複数対の第1の薄膜39に重なるように、側面電極38の一部を構成するCu−Ni合金薄膜からなる複数対の第2の薄膜40を略L字型に形成する。
【0038】
次に、図2、図11(a)(b)、図12(a)(b)に示すように、シート状の基板31の全周囲の端部に形成された不要領域部31aを除いて、シート状の基板31における複数の短冊状基板31bに、複数の抵抗体33が個々に分離されて個片状基板31cに分割されるようにスリット状の第1の分割部37と直交する方向に複数の第2の分割部41を形成する。この場合、複数の第2の分割部41は400μmピッチで形成されるため、第2の分割部41の幅は100μm幅となっている。またこの複数の第2の分割部41はレーザースクライブにより形成しているもので、まず、図11(a)、図12(a)に示すようにレーザーにより分割溝を形成し、その後、図11(b)、図12(b)に示すように一般的な分割設備により分割溝の部分を分割して個片状基板31cに分割するようにしている。すなわち、この分割方法は、第2の分割部41を形成する毎に個片化されるのではなく、2段階で個片化されるという作用を有するものである。そしてまたこの複数の第2の分割部41は不要領域部31aを除いて複数の短冊状基板31bにレーザースクライブにより形成するようにしているため、この複数の第2の分割部41を形成する毎に個片状基板31cに分割され、そしてこの個片状基板31cは不要領域部31aから分離されるものである。
【0039】
次に、図13(a)、図14(a)に示すように、電気めっき工法を用いて、側面電極38の一部を構成する第2の薄膜40を覆うとともに、露出している上面電極層32の上面を覆うように厚みが約2〜6μmで、かつはんだの拡散防止または耐熱性に優れるニッケルめっきからなる第1のめっき膜42を形成する。
【0040】
最後に、図13(b)、図14(b)に示すように、電気めっき工法を用いて、ニッケルめっきからなる第1のめっき膜42を覆うように、厚みが約3〜8μmで、かつはんだ付着性の良いスズめっきからなる第2のめっき膜43を形成する。
【0041】
以上の製造工程により、本発明の一実施の形態における抵抗器は製造されるものである。
【0042】
なお、上記製造工程においては、第2のめっき膜43をスズめっきで構成しているが、これに限定されるものではなく、スズ合金系の材料、例えば、はんだ等からなるめっきでもよく、これらの材料で構成した場合は、リフローはんだ付け時に安定したはんだ付けができるものである。
【0043】
また上記製造工程においては、抵抗体33等を覆う保護層を、抵抗体33を覆うガラスを主成分とする第1の保護層34と、この第1の保護層34を覆うとともにトリミング溝35を覆う樹脂を主成分とする第2の保護層36の2層で構成しているため、前記第1の保護層34でレーザートリミング時のクラックの発生を防止して電流雑音を小さくできるとともに、前記樹脂を主成分とする第2の保護層36で抵抗体33全体が覆われるため、耐湿性に優れた抵抗特性を確保できるものである。
【0044】
そしてまた上記製造工程により製造した抵抗器は、ダイシング工法により形成されたスリット状の第1の分割部37およびレーザースクライブにより形成された第2の分割部41の間隔が正確(±0.005mm以内)であるとともに、側面電極38を構成する第1の薄膜39、第2の薄膜40の厚みおよび第1のめっき膜42、第2のめっき膜43の厚みも正確であるため、製品である抵抗器の全長および全幅は、正確に長さ0.6mm×幅0.3mmとなるものである。また上面電極層32および抵抗体33のパターン精度も個片状基板の寸法ランク分類が不要であるとともに同一の個片状基板の寸法ランク内での寸法バラツキを考慮する必要がないため、抵抗体33の有効面積も従来品に比べて大きくとることができるものである。すなわち、従来品における抵抗体は長さ約0.20mm×幅0.19mmであったのに対し、本発明の一実施の形態における抵抗器の抵抗体33は長さ約0.25mm×幅0.24mmとなって面積では約1.6倍以上となるものである。
【0045】
さらに上記製造工程においては、複数のスリット状の第1の分割部37をダイシング工法を用いて形成するとともに、個片状基板の寸法分類が不要なシート状の基板31を用いているため、従来のような個片状基板の寸法分類は不要となり、これにより工程の煩雑さをなくすることができるとともに、ダイシングも半導体等で一般的なダイシング設備を用いて容易に行うことができるものである。
【0046】
さらにまた上記製造工程においては、シート状の基板31は全周囲の端部に最終的には製品とならない不要領域部31aを形成し、かつ複数のスリット状の第1の分割部37は複数の短冊状基板31bが前記不要領域部31aにつながった状態となるようにシート状の基板31に形成しているため、複数のスリット状の第1の分割部37を形成した後も複数の短冊状基板31bは不要領域部31aにつながっており、そのため、シート状の基板31が複数の短冊状基板31bに細かく分離されるということはなく、したがって、複数のスリット状の第1の分割部37を形成した後も、不要領域部31aを有するシート状の基板31の状態で後工程を行うことができるため、工法設計が簡略化できるものである。
【0047】
また上記製造工程においては、側面電極38を構成する第1の薄膜39と第2の薄膜40をマスク(図示せず)を用いたスパッタ工法により形成しているが、これに限定されるものではなく、上記マスク(図示せず)を用いずに、シート状の基板の裏面全体にも薄膜を形成しておき、その後、裏面全体に形成された薄膜の不要部分、すなわち裏面の略中央部分をレーザー照射により剥離除去して側面電極38における裏面部分を形成するようにしてもよいものである。
【0048】
次に、上記製造工程における側面電極38の一部を構成する第2の薄膜40について詳述する。
【0049】
第2の薄膜40の材料はCu系の合金薄膜のうち、特にCu−Ni合金薄膜が好ましい。
【0050】
Cu−Ni合金薄膜は、添加材料のNiが合金薄膜主元素のCuおよび第1の薄膜39に対してCuの全組成比率(範囲)においてNiが均一に溶け合うという「全率固溶体」を構成する。そのため、Cu−Ni合金薄膜からなる第2の薄膜40と第1の薄膜39との界面にはNiが拡散することになって強固な密着層を形成することになり、これにより、密着性の向上が図れる。また、第2の薄膜40の最表面に存在するNiは、第1のめっき膜42に用いられるニッケルめっきを形成するためのめっき浴で第2の薄膜40の表面に対して防食性を高める効果があるため、第1のめっき膜42と第2の薄膜40の界面における密着性についても向上が図れる。
【0051】
ここで、本発明の一実施の形態における「全率固溶体」とは、図15に示す第2の薄膜を構成するCu−Ni合金薄膜の平衡状態図の通りである。図15において、横軸にNi金属の添加量を、縦軸に温度をとると、実線で示す液相線より高い温度では液相状態であり、点線で示す固相線より低い温度では固相状態であり、これらの実線および点線で囲まれた領域は固相と液相とが混じり合った状態、つまり「全率固溶体」である。すなわち、本発明の一実施の形態におけるCu−Ni合金薄膜からなる第2の薄膜40は、母体金属である面心立方格子のCu金属中に、同じ面心立方格子の結晶構造を有するNi金属原子が溶け込んで一つの相である面心立方格子構造の置換型固溶体を全組織範囲に亘って形成するものである。
【0052】
また、図16はCr薄膜からなる第1の薄膜39とCu−Ni合金薄膜からなる第2の薄膜40のSIMSによる組成分析結果を示したものである。この時の第2の薄膜40のNi添加量は6.2wt%である。図16は横軸にCu−Ni合金薄膜の表面からの膜厚をスパッタリング時間で示し、かつ縦軸は各層でのCu,Ni,Cr等の原子数を示したものである。この図16から明らかなように、Cu−Ni合金薄膜層とCr薄膜層との界面にはCu,NiおよびCrが各々存在する拡散層があるものの、Cu−Ni合金薄膜層の表面からCr薄膜層との界面までの間においては、Cu金属中にNi金属が均一に存在しているものである。これは、Cu−Ni合金薄膜からなる第2の薄膜40が、Cu金属中にNi金属が完全に溶け込んで一つの相を形成する「全固溶体」であることを示しているものである。またこの図16では、Ni添加量を6.2wt%としたが、Ni添加量は全組成範囲において図16に示したものと同一の結果が得られるものである。
【0053】
次に、上記のように構成された本発明の一実施の形態における抵抗器において、Cu−Ni合金薄膜を第2の薄膜40として用いた特性について説明する。
【0054】
特性を説明する試験方法としては、「めっきの密着性試験方法/JIS H8504C」に規定された方法により実施し、試験用テープには図17(a)(b)に示すように、「セロハン粘着テープ/JIS Z 1522」に規定された幅18mmの粘着テープ44を使用した。この時、粘着テープ44の引き剥がし方向は、「JIS H 8504」に記載の図17(a)(b)に示すように、アルミナ基板45に対して垂直方向または傾斜する方向とした。
【0055】
すなわち、この試験方法は、試験片としてアルミナ基板45を用い、このアルミナ基板45の側面部分に第1の薄膜39としてCr薄膜をスパッタ工法で形成し、次に、この第1の薄膜39の上に第2の薄膜40としてCu−Ni合金薄膜を第1の薄膜39と同様、スパッタ工法で構成する。その後、レーザーを用いてパターン幅0.3mmのパターンを形成する。
【0056】
その後、温度65℃で湿度95%の条件における加速試験を行い、次に、第2の薄膜40の表面に粘着テープ44を密着させた後、この粘着テープ44を一気に引き剥がし、全パターン数に対して第2の薄膜40が剥離したパターン数の比率を求め、密着性の評価を行った。
【0057】
また第1のめっき膜42と第2の薄膜40の界面の密着性の評価用試験片については、第2の薄膜40を形成した後、第1のめっき膜42としてニッケルめっきを、さらに第2のめっき膜43としてはんだめっきを電解めっきで形成したものを用いた。
【0058】
評価は、Cu−Ni合金薄膜中のNi添加量が「1.6wt%」「6.2wt%」「12.6wt%」であるものと、Ni添加量が「0wt%」であるものについて行った。
【0059】
(表1)は、加速試験500時間後の第2の薄膜40と第1の薄膜39の界面における剥離率の評価結果を示したものである。
【0060】
【表1】
【0061】
(表1)から明らかなように、Cu薄膜中にNiを添加することにより、第2の薄膜40と第1の薄膜39の界面における密着性が大幅に向上するものである。
【0062】
(表2)は、加速試験500時間後の第1のめっき膜42と第2の薄膜40の界面における剥離率の評価結果を示したものである。
【0063】
【表2】
【0064】
(表2)から明らかなように、Cu薄膜中にNiを添加することにより、第1のめっき膜42と第2の薄膜40の界面における密着性が大幅に向上するものである。
【0065】
なお、上記本発明の一実施の形態においては、第1の薄膜39と第2の薄膜40をスパッタ工法を用いて形成したものについて説明したが、このスパッタ工法に限定されるものではなく、その他の工法である真空蒸着法、イオンプレーティング法、P−CVD等の薄膜技術により第1の薄膜39と第2の薄膜40を形成した場合においても、本発明の一実施の形態と同様の効果が得られるものである。
【0066】
また上記本発明の一実施の形態においては、第1の薄膜39をCr薄膜で形成したものについて説明したが、このCr薄膜に限定されるものではなく、基板への付着性が良いその他のCr−Si合金薄膜、Ni−Cr合金薄膜、Ti薄膜、Ti系合金薄膜等の材料で第1の薄膜39を形成した場合においても、本発明の一実施の形態と同様の効果が得られるものである。
【0067】
そしてまた上記本発明の一実施の形態においては、最終的には製品とならない不要領域部31aをシート状の基板31の全周囲の端部に形成して略ロ字状に構成したものについて説明したが、この不要領域部31aはシート状の基板31の全周囲の端部に必ずしも形成する必要はなく、例えば、図18に示すようにシート状の基板31の一端部に不要領域部31dを形成した場合、図19に示すようにシート状の基板31の両端部に不要領域部31eを形成した場合、図20に示すようにシート状の基板31の3つの端部に不要領域部31fを形成した場合においても、上記本発明の一実施の形態と同様の効果が得られるものである。
【0068】
さらに上記本発明の一実施の形態においては、複数の第2の分割部41をレーザースクライブにより形成したものについて説明したが、この第2の分割部41は、スリット状の第1の分割部37と同様にダイシング工法を用いて形成するようにしてもよいものである。この場合、ダイシングは半導体等で一般的なダイシング設備を用いて容易に行うことができるものである。
【0069】
上記したように本発明の一実施の形態においては、図1に示すように、基板11と、この基板11の一主面(上面)に設けられた抵抗体13と、少なくともこの抵抗体13を覆うように設けられた第1の保護膜15および第2の保護膜17とを備え、前記基板11の一主面(上面)に一対の上面電極12を設けるとともに、この一対の上面電極12間に抵抗体13を設け、さらに前記基板11の端縁に前記上面電極12と電気的に接続されるように略コ字型に囲む一対の側面電極14を設け、かつこの側面電極14は、基板11の端縁側から順次形成される基板11への付着性の良いCr薄膜、Ti薄膜、Cr系合金薄膜、Ti系合金薄膜またはNiCr合金薄膜からなる第1の薄膜18と、この第1の薄膜18と電気的に接続されるCu系の合金薄膜からなる第2の薄膜19と、少なくともこの第2の薄膜19を覆うNiめっきからなる第1のめっき膜20と、少なくともこの第1のめっき膜20を覆う第2のめっき膜21の複層構造により構成しているため、Cu系の合金薄膜を構成する添加金属と第1の薄膜18の構成金属とは第1の薄膜18を第2の薄膜19との界面において全率固溶体を構成することになり、これにより、第1の薄膜18と第2の薄膜19の密着力が向上するという効果が得られるものである。
【0070】
また側面電極14を構成する第2の薄膜19は、CuにNiを1.6重量%以上含有させたCu−Ni合金薄膜で構成しているため、Cu−Ni合金薄膜のNi成分と第1の薄膜18の構成金属とが全率固溶体を構成することになり、これにより、第1の薄膜18と第2の薄膜19との間の密着力が向上するという効果が得られるものである。
【0071】
そしてまた側面電極14を構成する第1の薄膜18および第2の薄膜19は、基板11の裏面から側面にかけて略L字型に構成しているため、第1の薄膜18と第2の薄膜19を薄膜技術により形成する場合、基板11の裏面側のみから基板11の上面側に向けて容易に形成することができ、これにより、生産性が向上するという効果が得られるものである。
【0072】
【発明の効果】
以上のように本発明の抵抗器は、基板の端縁に一対の上面電極と電気的に接続されるように設けられた略コ字型の一対の側面電極を、第1の薄膜と、第2の薄膜と、第1のめっき膜と、第2のめっき膜の複層構造により構成し、かつ第1の薄膜と電気的に接続される第2の薄膜をCu系の合金薄膜により構成しているため、第1の薄膜と第2の薄膜との界面においては、Cu系の合金薄膜を構成する添加金属と第1の薄膜の構成金属とが全率固溶体を構成することになり、これにより、第1の薄膜と第2の薄膜との間の密着力が向上して信頼性を高めることができるという効果を有するものである。
【図面の簡単な説明】
【図1】本発明の一実施の形態における抵抗器の断面図
【図2】同抵抗器を製造する場合に用いられるシート状の基板の全周囲の端部に不要領域部を形成した状態を示す上面図
【図3】(a)(b)同抵抗器の製造工程を示す断面図
【図4】(a)(b)同抵抗器の製造工程を示す平面図
【図5】(a)(b)同抵抗器の製造工程を示す断面図
【図6】(a)(b)同抵抗器の製造工程を示す平面図
【図7】(a)(b)同抵抗器の製造工程を示す断面図
【図8】(a)(b)同抵抗器の製造工程を示す平面図
【図9】(a)(b)同抵抗器の製造工程を示す断面図
【図10】(a)(b)同抵抗器の製造工程を示す平面図
【図11】(a)(b)同抵抗器の製造工程を示す断面図
【図12】(a)(b)同抵抗器の製造工程を示す平面図
【図13】(a)(b)同抵抗器の製造工程を示す断面図
【図14】(a)(b)同抵抗器の製造工程を示す平面図
【図15】同抵抗器の第2の薄膜を構成するCu−Ni合金薄膜の平衡状態図
【図16】同抵抗器の第1の薄膜と第2の薄膜のSIMSによる組成分析結果の説明図
【図17】(a)(b)特性を説明する試験方法を示す図
【図18】同抵抗器を製造する場合に用いられるシート状の基板の一端部に不要領域部を形成した状態を示す上面図
【図19】同抵抗器を製造する場合に用いられるシート状の基板の両端部に不要領域部を形成した状態を示す上面図
【図20】同抵抗器を製造する場合に用いられるシート状の基板の3つの端部に不要領域部を形成した状態を示す上面図
【図21】従来の抵抗器の断面図
【符号の説明】
11 基板
12 上面電極
13 抵抗体
14 側面電極
15 第1の保護層
16 トリミング溝
17 第2の保護層
18 第1の薄膜
19 第2の薄膜
20 第1のめっき膜
21 第2のめっき膜
31 シート状の基板
31a,31d〜31f 不要領域部
31b 短冊状基板
31c 個片状基板
32 上面電極層
33 抵抗体
34 第1の保護層
35 トリミング溝
36 第2の保護層
37 第1の分割部
38 側面電極
39 第1の薄膜
40 第2の薄膜
41 第2の分割部
42 第1のめっき膜
43 第2のめっき膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a resistor and a manufacturing method thereof, and more particularly to a fine resistor and a manufacturing method thereof.
[0002]
[Prior art]
As a conventional resistor of this type, a “resistor having a four-side structure of side electrodes” disclosed in Japanese Patent Laid-Open No. 3-80501 is known.
[0003]
As shown in FIG. 21, the resistor is provided with a
[0004]
[Problems to be solved by the invention]
However, in the above-described conventional resistor, the second metal
[0005]
The present invention solves the above-described conventional problems, and provides a highly reliable resistor having improved adhesion between the first thin film and the second thin film constituting the side electrode, and a method for manufacturing the same. It is intended to do.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, the present invention has the following configuration.
[0007]
The invention according to claim 1 of the present invention includes a substrate, a pair of upper surface electrodes formed on one main surface of the substrate, a resistor provided so as to be electrically connected to the pair of upper surface electrodes, A protective layer provided to cover at least the resistor, and a pair of substantially U-shaped side electrodes provided on the edge of the substrate so as to be electrically connected to the pair of upper surface electrodes. A first thin film made of any one of a Cr thin film, a Ti thin film, a Cr-based alloy thin film, and a Ti-based alloy thin film located on the edge side of the substrate and having good adhesion to the substrate; A second thin film made of a Cu-based alloy thin film electrically connected to the first thin film, a first plating film made of nickel plating covering at least the second thin film, and at least the first plating film Consists of a multilayer structure of the second plating film covering, According to the configuration, the pair of substantially U-shaped side electrodes provided so as to be electrically connected to the pair of upper surface electrodes on the edge of the substrate, the first thin film, the second thin film, The first plating film and the second plating film are constituted by a plurality of structures, and the second thin film electrically connected to the first thin film is constituted by a Cu-based alloy thin film. At the interface between the thin film and the second thin film, the additive metal constituting the Cu-based alloy thin film and the constituent metal of the first thin film constitute a complete solid solution, whereby the first thin film It has the effect | action that the adhesive force between a 2nd thin film improves and it can improve reliability.
[0008]
According to the second aspect of the invention, in particular, the second thin film constituting the side electrode is constituted by a Cu—Ni alloy thin film containing 1.6% by weight or more of Ni in Cu. For example, at the interface between the first thin film and the second thin film, the adhesion between the Cu-Ni alloy thin film and the second thin film is improved, and the reliability can be increased. .
[0009]
The invention according to
[0010]
The invention according to claim 4 includes a step of providing a plurality of pairs of upper surface electrode layers on the upper surface of the sheet-like substrate, a step of providing a plurality of resistors electrically connected to the plurality of pairs of upper surface electrode layers, A step of providing a plurality of protective layers so as to cover at least the plurality of resistors, a step of performing trimming to correct a resistance value between the plurality of pairs of upper surface electrode layers in the plurality of resistors, Forming a plurality of slit-shaped first divided portions on the substrate to separate the plurality of pairs of upper surface electrode layers into a plurality of strip-shaped substrates; and a plurality of the slit-shaped first divided portions. Forming a side electrode on the side surface of the substrate and the side surface of the upper surface electrode layer on the inner surface of the plurality of slit-shaped first divided portions from the back surface side of the formed sheet-shaped substrate by thin film technology; and the sheet On a substrate A plurality of second divided portions in a direction orthogonal to the slit-shaped first divided portion so that the plurality of resistors are individually separated and divided into individual piece-like substrates on a plurality of strip-shaped substrates. According to this manufacturing method, a plurality of slit-shaped first portions are formed by thin film technology from the back side of the sheet-like substrate in a state where a plurality of slit-shaped first divided portions are formed. Since side electrodes are formed on the side surface of the substrate and the side surface of the upper electrode layer on the inner surface of the divided portion, the side surface electrode is not formed for each of the plurality of strip-shaped substrates, but in a sheet-like substrate state. It has the effect | action that it can form in a lump.
[0011]
The invention according to claim 5 is the one in which a plurality of slit-shaped first divided portions are formed by dicing, and according to this manufacturing method, the size classification of the individual substrate is not necessary. In addition, the dicing can be easily performed using a general dicing equipment such as a semiconductor.
[0012]
In the invention described in
[0013]
In the invention according to
[0014]
In the invention described in claim 8, in particular, an unnecessary region portion is formed at an end portion of the sheet-like substrate, and the plurality of slit-like first divided portions are connected to the unnecessary region portion by a plurality of strip-like substrates. According to this manufacturing method, the plurality of strip-shaped substrates are connected to unnecessary area portions even after the plurality of slit-shaped first divided portions are formed. Therefore, the sheet-shaped substrate is not finely classified into a plurality of strip-shaped substrates. Therefore, even after the plurality of slit-shaped first divided portions are formed, the sheet-shaped substrate having the unnecessary area portion is formed. Since the post-process can be performed in this state, the construction method design can be simplified.
[0015]
The invention according to
[0016]
In the invention according to
[0017]
In the invention described in
[0018]
In the invention described in claim 12, in particular, a plurality of second divided portions are formed by dicing, and according to this manufacturing method, the size classification of the individual substrate is not required, so that the process is complicated. In addition, the dicing can be easily performed using a general dicing equipment such as a semiconductor.
[0019]
In the invention described in claim 13, in particular, a plurality of second divided portions are formed by a laser, and then the second divided portions are divided into individual pieces of substrate. According to the manufacturing method, it is not divided into pieces every time the second divided portion is formed, but has an effect of being divided into two stages, and the division of the piece-like substrate is performed by a chip resistor. It has the effect | action that it can carry out using a general division | segmentation installation.
[0020]
In the invention described in claim 14, in particular, an unnecessary region portion is formed at an end portion of the sheet-like substrate, and the plurality of slit-like first divided portions are connected to the unnecessary region portion by a plurality of strip-like substrates. According to this manufacturing method, the plurality of strip-shaped substrates are connected to unnecessary area portions even after the plurality of slit-shaped first divided portions are formed. Therefore, the sheet-shaped substrate is not finely classified into a plurality of strip-shaped substrates. Therefore, even after the plurality of slit-shaped first divided portions are formed, the sheet-shaped substrate having the unnecessary area portion is formed. Since the post-process can be performed in this state, the construction method design can be simplified.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a resistor according to an embodiment of the present invention will be described with reference to the drawings.
[0022]
FIG. 1 is a sectional view of a resistor according to an embodiment of the present invention.
[0023]
As shown in FIG. 1, a resistor according to an embodiment of the present invention includes a
[0024]
In order to correct the resistance value to a desired resistance value, the resistor 13 is provided with a first
[0025]
The pair of side surface electrodes 14 surrounds the edge of the
[0026]
The
[0027]
Next, a method of manufacturing the resistor according to the embodiment of the present invention configured as described above will be described with reference to the drawings.
[0028]
FIG. 2 is a top view in which an unnecessary region is formed at the end of the entire periphery of a sheet-like substrate used in manufacturing a resistor according to an embodiment of the present invention, and FIGS. 5 (a) (b), FIG. 7 (a) (b), FIG. 9 (a) (b), FIG. 11 (a) (b) and FIG. 13 (a) (b) are one embodiment of the present invention. Sectional drawing which shows the manufacturing process of the resistor in a form, FIG. 4 (a) (b), FIG. 6 (a) (b), FIG. 8 (a) (b), FIG. 10 (a) (b), FIG. (A) (b) and FIG. 14 (a), (b) are the top views which show the manufacturing process of the resistor in one embodiment of this invention.
[0029]
First, as shown in FIG. 2, FIG. 3 (a), and FIG. 4 (a), a sheet-
[0030]
Then, a plurality of pairs of upper surface electrode layers 32 mainly composed of silver are formed on the upper surface of the sheet-
[0031]
Next, as shown in FIG. 2, FIG. 3 (b), and FIG. 4 (b), a plurality of ruthenium oxide-based
[0032]
Next, as shown in FIG. 5A and FIG. 6A, a plurality of first protective layers mainly composed of glass by a screen printing method so as to cover a part of the plurality of pairs of
[0033]
Next, as shown in FIGS. 5B and 6B, in order to correct the resistance value of the
[0034]
Next, as shown in FIG. 7A and FIG. 8A, the first
[0035]
Next, as shown in FIG. 2, FIG. 7B and FIG. 8B, the
[0036]
Next, as shown in FIGS. 9A and 10A, a part of the back surface of the
[0037]
Next, as shown in FIGS. 9B and 10B, a plurality of pairs of first
[0038]
Next, as shown in FIGS. 2, 11 (a), 11 (b), 12 (a) and 12 (b), the
[0039]
Next, as shown in FIG. 13A and FIG. 14A, the second
[0040]
Finally, as shown in FIGS. 13 (b) and 14 (b), the thickness is about 3 to 8 μm so as to cover the
[0041]
The resistor in one embodiment of the present invention is manufactured by the above manufacturing process.
[0042]
In addition, in the said manufacturing process, although the
[0043]
Further, in the above manufacturing process, the protective layer covering the
[0044]
In the resistor manufactured by the above manufacturing process, the distance between the slit-shaped first divided
[0045]
Furthermore, in the above manufacturing process, since the plurality of slit-shaped first divided
[0046]
Furthermore, in the above manufacturing process, the sheet-
[0047]
In the manufacturing process, the first
[0048]
Next, the 2nd
[0049]
The material of the second
[0050]
The Cu—Ni alloy thin film constitutes a “full solid solution” in which Ni as an additive material is uniformly mixed with Cu as the main element of the alloy thin film and the first
[0051]
Here, the “full solid solution” in one embodiment of the present invention is as shown in the equilibrium diagram of the Cu—Ni alloy thin film constituting the second thin film shown in FIG. In FIG. 15, when the amount of Ni metal added is plotted on the horizontal axis and the temperature is plotted on the vertical axis, the liquid phase is at a temperature higher than the liquidus indicated by the solid line, and the solid phase is obtained at a temperature lower than the solidus indicated by the dotted line. The region surrounded by the solid line and the dotted line is a state in which the solid phase and the liquid phase are mixed, that is, the “total solid solution”. That is, the second
[0052]
FIG. 16 shows the result of SIMS composition analysis of the first
[0053]
Next, the characteristics using the Cu—Ni alloy thin film as the second
[0054]
As a test method for explaining the characteristics, the test was carried out by the method prescribed in “Plating adhesion test method / JIS H8504C”. As shown in FIGS. 17 (a) and 17 (b), An
[0055]
That is, in this test method, an
[0056]
Thereafter, an acceleration test is performed at a temperature of 65 ° C. and a humidity of 95%. Next, after the
[0057]
For the test piece for evaluating the adhesion at the interface between the
[0058]
Evaluation was performed for the case where the amount of Ni added in the Cu—Ni alloy thin film was “1.6 wt%”, “6.2 wt%”, and “12.6 wt%” and the case where the Ni addition amount was “0 wt%”. It was.
[0059]
(Table 1) shows the evaluation result of the peeling rate at the interface between the second
[0060]
[Table 1]
[0061]
As is clear from Table 1, the adhesion at the interface between the second
[0062]
(Table 2) shows the evaluation results of the peeling rate at the interface between the
[0063]
[Table 2]
[0064]
As is clear from Table 2, the adhesion at the interface between the
[0065]
In the above-described embodiment of the present invention, the first
[0066]
In the embodiment of the present invention, the first
[0067]
In the above-described embodiment of the present invention, an
[0068]
Furthermore, in the above-described embodiment of the present invention, the case where the plurality of second divided
[0069]
As described above, in one embodiment of the present invention, as shown in FIG. 1, a
[0070]
The second
[0071]
Further, the first
[0072]
【The invention's effect】
As described above, the resistor of the present invention includes a pair of substantially U-shaped side electrodes provided on the edge of the substrate so as to be electrically connected to the pair of upper surface electrodes, the first thin film, And a second thin film electrically connected to the first thin film is composed of a Cu-based alloy thin film. Therefore, at the interface between the first thin film and the second thin film, the additive metal constituting the Cu-based alloy thin film and the constituent metal of the first thin film constitute a complete solid solution. As a result, the adhesion between the first thin film and the second thin film is improved and the reliability can be increased.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a resistor according to an embodiment of the present invention.
FIG. 2 is a top view showing a state in which an unnecessary region is formed at an end of the entire periphery of a sheet-like substrate used when manufacturing the resistor.
FIGS. 3A and 3B are cross-sectional views showing manufacturing steps of the resistor.
FIGS. 4A and 4B are plan views showing manufacturing steps of the resistor.
FIGS. 5A and 5B are cross-sectional views showing manufacturing steps of the resistor.
FIGS. 6A and 6B are plan views showing manufacturing steps of the resistor.
FIGS. 7A and 7B are cross-sectional views showing manufacturing steps of the resistor.
FIGS. 8A and 8B are plan views showing manufacturing steps of the resistor.
FIGS. 9A and 9B are cross-sectional views showing manufacturing steps of the resistor.
FIGS. 10A and 10B are plan views showing manufacturing steps of the resistor.
FIGS. 11A and 11B are cross-sectional views showing a manufacturing process of the resistor.
FIGS. 12A and 12B are plan views showing manufacturing steps of the resistor.
FIGS. 13A and 13B are cross-sectional views showing manufacturing steps of the resistor.
FIGS. 14A and 14B are plan views showing manufacturing steps of the resistor.
FIG. 15 is an equilibrium diagram of a Cu—Ni alloy thin film constituting the second thin film of the resistor.
FIG. 16 is an explanatory diagram of a composition analysis result by SIMS of the first thin film and the second thin film of the resistor;
FIGS. 17A and 17B are diagrams showing test methods for explaining characteristics;
FIG. 18 is a top view showing a state in which an unnecessary region is formed at one end of a sheet-like substrate used when manufacturing the resistor.
FIG. 19 is a top view showing a state in which unnecessary regions are formed at both ends of a sheet-like substrate used in manufacturing the resistor.
FIG. 20 is a top view showing a state in which unnecessary regions are formed at three end portions of a sheet-like substrate used in manufacturing the resistor.
FIG. 21 is a sectional view of a conventional resistor.
[Explanation of symbols]
11 Substrate
12 Top electrode
13 resistors
14 Side electrode
15 First protective layer
16 Trimming groove
17 Second protective layer
18 First thin film
19 Second thin film
20 First plating film
21 Second plating film
31 Sheet substrate
31a, 31d to 31f Unnecessary area
31b Strip substrate
31c piece substrate
32 Top electrode layer
33 resistors
34 First protective layer
35 Trimming groove
36 Second protective layer
37 First division
38 Side electrode
39 First thin film
40 Second thin film
41 2nd division part
42 1st plating film
43 Second plating film
Claims (14)
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001072243A JP4415502B2 (en) | 2000-08-30 | 2001-03-14 | Resistor and manufacturing method thereof |
| CNB018149502A CN1305079C (en) | 2000-08-30 | 2001-08-30 | Resistor and manufacturing method thereof |
| KR10-2003-7003020A KR100501559B1 (en) | 2000-08-30 | 2001-08-30 | Resistor and production method therefor |
| US10/362,709 US7057490B2 (en) | 2000-08-30 | 2001-08-30 | Resistor and production method therefor |
| TW090121488A TW517251B (en) | 2000-08-30 | 2001-08-30 | Resistor and method of manufacturing resistor |
| PCT/JP2001/007499 WO2002019347A1 (en) | 2000-08-30 | 2001-08-30 | Resistor and production method therefor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000260402 | 2000-08-30 | ||
| JP2000-260402 | 2000-08-30 | ||
| JP2001072243A JP4415502B2 (en) | 2000-08-30 | 2001-03-14 | Resistor and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002151303A JP2002151303A (en) | 2002-05-24 |
| JP4415502B2 true JP4415502B2 (en) | 2010-02-17 |
Family
ID=26598750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001072243A Expired - Fee Related JP4415502B2 (en) | 2000-08-30 | 2001-03-14 | Resistor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4415502B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7599961B2 (en) * | 2021-01-15 | 2024-12-16 | Koa株式会社 | Chip resistor and its manufacturing method |
-
2001
- 2001-03-14 JP JP2001072243A patent/JP4415502B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002151303A (en) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100501559B1 (en) | Resistor and production method therefor | |
| EP2682956B1 (en) | Resistor and method for making same | |
| US6935016B2 (en) | Method for manufacturing a resistor | |
| EP0191538B1 (en) | Chip resistor and method for the manufacture thereof | |
| US6859133B2 (en) | Resistor | |
| US20110089025A1 (en) | Method for manufacturing a chip resistor having a low resistance | |
| JP3846312B2 (en) | Method for manufacturing multiple chip resistors | |
| JP4415502B2 (en) | Resistor and manufacturing method thereof | |
| JP3636190B2 (en) | Resistor and manufacturing method thereof | |
| JPH05267025A (en) | Manufacture of chip part and manufacture of electronic part | |
| JP2003045703A (en) | Chip resistor and manufacturing method therefor | |
| JP4530024B2 (en) | Resistor and manufacturing method thereof | |
| JP2002110401A (en) | Resistor and manufacturing method thereof | |
| JP3134067B2 (en) | Low resistance chip resistor and method of manufacturing the same | |
| JP2002151302A (en) | Resistor and manufacturing method thereof | |
| JP3608569B2 (en) | Resistor manufacturing method | |
| JP2006019323A (en) | Resistance composition, chip resistor and their manufacturing method | |
| JP2000077253A (en) | Electronic component, electronic component chip, and component manufacturing method | |
| JP2002270401A (en) | Resistor and manufacturing method thereof | |
| JP2976048B2 (en) | Manufacturing method of chip-type ceramic electronic component | |
| JP4664024B2 (en) | Chip resistor manufacturing method, collective substrate, and chip resistor | |
| JP3159440B2 (en) | Square chip resistors | |
| JP3608570B2 (en) | Resistor manufacturing method | |
| JP2001237112A (en) | Manufacturing method of resistor | |
| JP2003178906A (en) | Manufacturing method of resistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070830 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4415502 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |