JP4423097B2

JP4423097B2 - 半導体素子搭載装置

Info

Publication number: JP4423097B2
Application number: JP2004130339A
Authority: JP
Inventors: 彰一仲川; 和孝前田; 智子田尻
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2004-04-26
Filing date: 2004-04-26
Publication date: 2010-03-03
Anticipated expiration: 2024-04-26
Also published as: JP2005317567A

Description

本発明は、半導体素子搭載装置に関し、特に、自動車に用いられる半導体素子搭載装置に関する。

近年、自動車は、走行性や居住性を向上させるために、エンジンやその周辺の電子制御化が図られており、半導体素子などの能動素子と、抵抗体やコンデンサなどの受動素子とが混載され、放熱板が備えられた電子制御モジュールが開発されている。このような自動車用の電子制御モジュールには、主としてパワー半導体素子であるＩＧＢＴ素子が用いられているが、このＩＧＢＴ素子は、大電流を制御するためのスイッチング素子であり、これを搭載する半導体素子搭載装置には、大電流を電送するためのパワー配線層が施されている。

このため、ＩＧＢＴ素子やその周辺の配線基板などの電子制御用部品は、それ自体、かなりの発熱を伴うものであり、さらには、このような電子制御用部品は絶えず高温状態となる車載環境下で用いられることもあって、用いる配線基板は、高熱伝導性の絶縁基板を採用したり、また、ヒートシンクなどの付帯的な放熱部品を取り付けた電子制御モジュールに組み付けられている。（例えば、特許文献１、２）。
特開平７―１６２１５７号公報特開２００３―１０１２７７号公報

上述した電子制御モジュールを構成する半導体素子搭載装置は組みつけによる残留応力やパワー配線を設けることによる残留応力などが生じていることがあり、その残留応力の大きさにより実使用環境下での信頼性が大きく変動することが知られている。しかしながら、このような半導体素子搭載装置には、生じている応力を検出するための検出機能が設けられていないために残留応力が存在し欠陥が生じていても、そのような部品を排除できなかった。

従って、本発明は、電子制御モジュールに、組み付け時の残留応力の大きさを検知し得る半導体素子搭載装置を提供することを目的とする。

本発明の半導体素子搭載装置は、（１）少なくともセラミック絶縁基板の表面又は内部、もしくは表面および内部の両方に配線層を有するとともに、前記セラミック絶縁基板上に半導体素子を搭載してなる半導体素子搭載装置であって、前記セラミック絶縁基板の表面に、ビッカース圧子による圧痕、ヌープ圧子による圧痕、円筒状の凹部、半球状の凹部、角柱状の凹部、角錐状の凹部および円錐状の凹部のうちいずれか１種からなる応力検知用のマークを設けたことを特徴とする。

また上記半導体素子搭載装置では、（２）応力検知用のマークが、半導体素子の対角線の延長線領域に設けられたこと、（３）配線層が５０ｋＶＡ以上の大電流を送電可能な金属箔であること、（４）半導体素子がＩＧＢＴ素子であることが望ましい。

このような構成によれば、半導体素子搭載装置を構成する絶縁基板の反り変形などに起因する負荷が絶縁基板に生じる応力を検知することができる。即ち、上記した半導体素子搭載装置を電子制御モジュールに組み付けたときに生じる残留応力の大きさを組み付けた初期の段階で検知できることから、組み付けた絶縁基板の残留応力が、実使用時に必要な信頼性を確保する上で許容しうる応力か否かを予め判断でき、これにより実使用時の十分な信頼性を確保できる半導体素子搭載装置のみを組み付けることができる。

本発明の半導体素子搭載装置について、図１をもとに詳細に説明する。

本発明の半導体素子搭載装置Ａは、少なくともセラミック絶縁基板１の表面および内部に配線層３を有するとともに、前記セラミック絶縁基板１上に半導体素子５が搭載され、さらに、この半導体素子搭載装置Ａは放熱板Ｂに組みつけられている。特に本発明では、前記セラミック絶縁基板１の表面に応力検知用のマーク７を設けたことが重要である。

セラミック絶縁基板１の表面に応力検知用のマーク７を設けない場合には、上記した半導体素子搭載装置Ａを電子制御モジュールに組み付けたときに生じる残留応力の大きさを組み付けた初期の段階で検知できず、組み付けた半導体素子搭載装置Ａの残留応力が、実使用時に必要な信頼性を確保する上で許容しうる応力か否かを予め判断できず、その結果、実使用時の十分な信頼性を有しないものまで組み付ける場合があり、歩留まりの低下をきたす。

図２〜８は、応力検知用のマークの形状を示す模式図である。本発明に係る応力検知用のマーク７は、ビッカース圧子による圧痕（図２）、ヌープ圧子による圧痕（図３）、円筒状、円錐状の凹部（図４）、角柱状、角錐状の凹部（図５）、角柱状、円筒状の凹部（図６）、角錐状の凹部（図７）、半球状の凹部（図８）のうちいずれか１種である。本発明に係る応力検知用のマーク７は、ビッカース圧子による圧痕やヌープ圧子による圧痕なども凹部状のものに含まれるものとする。

本発明の半導体素子搭載装置Ａに設ける応力検知用のマーク７のうちビッカース圧子による圧痕については、セラミック材料の欠陥敏感性を活かし、各種セラミック材料に対する許容応力以上の応力が生じた場合、圧子により形成された圧痕に生じているき裂が進展する圧痕サイズの圧痕を設けることで許容応力以上の応力を検知できる。その結果、実使用環境で許容応力以上の応力が生じている半導体素子搭載装置Ａを誤って組み付けることをさけることが可能となる。また、ビッカース圧子を用いる事により、セラミック絶縁基板上の高応力発生部に簡便に圧痕をもうけることが可能となる。

また、本発明にかかる応力検知機能のマーク７は、セラミックなどの脆性材料の欠陥敏感性を活用したき裂進展特性を活用するものである。破壊力学から、き裂７ａの進展による破壊は、用いるセラミック絶縁基板１用の材料の破壊靭性をＫ１ｃとし、該セラミック絶縁基板１における応力拡大係数をＫ１とするとＫ１ｃ≦Ｋ１を満足するとき、き裂７ａが進展し破壊にいたる効果を活用したものであり、圧痕により生じるき裂長さを実使用時の信頼性を確保するために許容しうる応力から適切に設定することにより、許容しうる応力よりも大きな応力が絶縁基板に生じ、き裂７ａが進展し破壊にいたることにより応力検知が可能となる。

ヌープ圧子による圧痕については、圧痕の直交方向でき裂長さが異なることから、その性質を活用して特定の方向の応力に対する検知が容易となる。

さらに、円筒状、半球状、角柱状、角錐状および円錐状の凹部については、凹部形状が前記形状であれば、スルーホールなどを形成する場合と同じであるため、形状の安定性があることから検知能力の安定性に繋がる。凹部については組み付け時の凹部の変形量を測定することにより応力を検知できる。

また、本発明に係る応力検知用のマーク７は、該装置上において最大の残留応力が生じるとされる半導体素子７の対角線の延長線領域に設けられていることが望ましい。

本発明に係る半導体素子搭載装置Ａは、自動車用の電子制御モジュールとして大電流を送電する配線基板の１種であることから、それを構成するセラミック絶縁基板１に配設される配線層３は５０ｋＶＡ以上の大電流を送電可能な金属箔であることが望ましく、また、そのような大電流を制御できるという点で、半導体素子としては、ＩＧＢＴ素子（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）であることが望ましい。

評価用の半導体素子搭載装置を放熱板に組み付けた図１に示したモジュールとして評価した。本実施例では、セラミック絶縁基板として、配線パターンを印刷形成したグリーンシートを積層し焼成して得られたアルミナ質焼結体を採用し、その大きさは１５０×１００×１ｍｍ^３とした。半導体素子の大きさは２０×２０×０．２ｍｍ^３とし、基板中央部下記の配線層の上部に配置した。

このセラミック絶縁基板上に形成する大電流送電用の配線層は銅箔を用い、幅は２０ｍｍ、厚みは２００、３００μｍとし銀ロウを用いてセラミック絶縁基板に接合した。

応力検知用のマークは、ビッカース圧子を用いて、搭載した矩形状の半導体素子の対角線の延長領域に形成した。

放熱板はアルミニウム製とし、大きさは、３００×２００×１５０ｍｍ^３とした。この放熱板は半導体素子搭載装置を組み付ける面を曲面加工した。反り量は組み付け時の亀裂発生、進展を評価するために、５０μｍ、１００μｍ、３００μｍ、５００μｍとした（図９）。図９は放熱板の反りの状態を示す断面模式図である。半導体素子搭載装置の放熱板への組付けは、固定用冶具を用いて押圧し半田で固定した。応力検知は半導体素子搭載装置の放熱板への組付け時に生じる圧痕の亀裂の進展状態により評価した。亀裂の確認は約２００倍のＣＣＤ画像撮像装置により観察した。

この後、評価用の放熱板に組み付けられた半導体素子搭載装置を−６５〜１２５℃の温度範囲の温度サイクル試験に供し、１０００サイクル時点においても絶縁基板上に形成した圧痕の亀裂の発生を、また、温度サイクル試験後の配線層の断線などの状態変化を評価した。以上の結果をまとめて表１に示した。

表１の結果から、セラミック絶縁基板上に応力検知用のマーク（圧痕）を設けた試料では、半導体素子搭載装置を反りが３００μｍ以上の放熱板に組み付けたときに、初期での圧痕の亀裂が確認され、反りが１００μｍ以下では温度サイクル試験１０００回終了後においても不良となる亀裂はなく良品と成るものが得られた。即ち、放熱板の反りが３００μｍ以上では組み付け時に圧痕に亀裂の発生を確認でき、この時点で半導体素子搭載装置を放熱板から取り除き、不良品を選別できた。

これに対して、セラミック絶縁基板上に応力検知用のマーク（圧痕）を設けなかった試料では、反りが３００μｍ以上の放熱板に組み付けしたときにも、初期に亀裂の発生および進展は確認されず、結果的に、温度サイクル試験１０００回後には配線層に断線が起こり不良となった。

本発明の半導体素子搭載装置を放熱板に組み付けた状態を示す概略斜視図である。ビッカース圧子による応力検知用のマークを示す概略上面図である。ヌープ圧子による応力検知用のマークを示す概略上面図である。円筒状、円錐状の凹部による応力検知用マークの概略上面図である。角柱状、角錘状の凹部による応力検知用のマークを示す概略上面図である。円筒状、角柱状の凹部を示す概略断面図である。角錐状、円錐状の凹部を示す概略断面図である。半球状の凹部を示す概略断面図である。放熱板の反り状態を示す断面模式図である。

符号の説明

Ａ半導体素子搭載装置
Ｂ放熱板
１セラミック絶縁基板
３配線層
５半導体素子
７応力検知用のマーク
７ａき裂

Claims

少なくともセラミック絶縁基板の表面又は内部、もしくは表面および内部の両方に配線層を有するとともに、前記セラミック絶縁基板上に半導体素子を搭載してなる半導体素子搭載装置であって、前記セラミック絶縁基板の表面に、ビッカース圧子による圧痕、ヌープ圧子による圧痕、円筒状の凹部、半球状の凹部、角柱状の凹部、角錐状の凹部および円錐状の凹部のうちいずれか１種からなる応力検知用のマークを設けたことを特徴とする半導体素子搭載装置。
前記応力検知用のマークが、前記半導体素子の対角線の延長線領域に設けられていることを特徴とする請求項１に記載の半導体素子搭載装置。
前記配線層が５０ｋＶＡ以上の電流を送電可能な金属箔であることを特徴とする請求項１または２に記載の半導体素子搭載装置。
前記半導体素子がＩＧＢＴ素子であることを特徴とする請求項１乃至３のうちいずれかに記載の半導体素子搭載装置。