JP4424093B2 - 磁気センサ - Google Patents

Description

本発明は、巨大磁気抵抗効果素子や磁気トンネル効果素子などの磁気抵抗効果素子を用いた磁気センサに関する。

従来から巨大磁気抵抗効果素子（以下、「ＧＭＲ素子」と称呼する。）や磁気トンネル効果素子（以下、「ＴＭＲ素子」と称呼する。）などの磁気抵抗効果素子が外部磁界を検出する磁気センサに使用されている。

例えば、ＧＭＲ素子は、ピンド層及び同ピンド層の磁化の向きを固定するためのピニング層を含む固定層と、外部磁界に応じて磁化の向きが変化するフリー層と、同ピンド層と同フリー層との間に配置された非磁性導電体からなるスペーサ層と、を備えている。このようなＧＭＲ素子の抵抗値は、ピンド層の磁化の向きとフリー層の磁化の向きとがなす角度により変化する。即ち、ＧＭＲ素子の抵抗値は、ピンド層の磁化の向きの外部磁界の大きさに応じて変化する（例えば、特許文献１を参照。）。
特開２００２−２９９７２８号（段落番号００４３〜００５４、図４２乃至図４９）

ところで、磁気抵抗効果素子は、磁気センサの素子として使用されるとき、シリコンなどの基板上に形成されるとともに樹脂などにより被覆される。このような形態の磁気センサの使用中において、基板や樹脂等が熱や外部から加わる応力などによって変形すると、磁気抵抗効果素子も熱や応力により変形し、磁気抵抗効果素子の抵抗値が変化してしまう。また、磁気抵抗効果素子をブリッジ接続して使用する磁気センサにおいては、ブリッジを構成する各素子に加わる応力の大きさや方向が各素子間で異なると、ブリッジバランスが変化し、ブリッジ出力が変化する。従って、かかる磁気センサは、外部磁界の大きさを精度良く検出できないという問題がある。

従って、本発明の目的の一つは、磁気抵抗効果素子に熱応力や外部応力が加わった場合でも、外部磁界を精度良く検出できる磁気センサを提供することにある。

本発明による磁気センサは、
基板と、
前記基板上に形成されたトランジスタ作成層と、
前記トランジスタ作成層上に形成されたメタル配線層と、
前記メタル配線層上に形成された絶縁層と、
前記絶縁層上に形成された磁気センサ層と、
前記磁気センサ層上に形成された保護層を兼ねる薄膜抵抗層と、
磁気抵抗効果素子と、
前記磁気抵抗効果素子の近傍に形成されるとともに抵抗値が外部磁界により変化せず且つ加わる応力により変化する応力検出素子と、
前記磁気抵抗効果素子の抵抗値に応じた検出値を前記応力検出素子の抵抗値に基づいて補正する補正手段と、
を備え、前記補正された検出値に基づいて外部磁界を検出する磁気センサにおいて、
前記磁気抵抗効果素子は前記磁気センサ層内に形成され、
前記応力検出素子は前記薄膜抵抗層内に形成されるとともに前記磁気抵抗効果素子の直上であって前記磁気センサの平面視において同磁気抵抗効果素子と略一致した位置に形成されていることを特徴とする。
この場合、前記応力検出素子は薄膜抵抗であってよい。

これによれば、応力検出素子の抵抗値は、応力が加わることにより生じた磁気抵抗効果素子の抵抗値の変化に応じた値となる。従って、前記応力検出素子の抵抗値に基づいて補正された前記磁気抵抗効果素子の抵抗値に応じた検出値は、同磁気抵抗効果素子に加わっている応力にかかわらず、外部磁界に応じた値となる。これにより、本磁気センサは、外部磁界を精度良く検出することができる。

本発明による他の磁気センサは、磁気抵抗効果素子をフルブリッジ接続するとともに、応力検出素子をフルブリッジ接続した磁気センサである。

具体的に述べると、この磁気センサは、
基板と、
前記基板上に形成されたトランジスタ作成層と、
前記トランジスタ作成層上に形成されたメタル配線層と、
前記メタル配線層上に形成された絶縁層と、
前記絶縁層上に形成された磁気センサ層と、
前記磁気センサ層上に形成された保護層を兼ねる薄膜抵抗層と、
を備える磁気センサであって、
前記磁気センサ層内に形成され一つの向きの外部磁界の大きさが増大するにつれて抵抗値が増大する第１磁気抵抗効果素子と、
前記磁気センサ層内に形成され一つの向きの外部磁界の大きさが増大するにつれて抵抗値が増大する第２磁気抵抗効果素子と、
前記磁気センサ層内に形成され前記一つの向きと反対の向きの外部磁界の大きさが増大するにつれて抵抗値が増大する第３磁気抵抗効果素子と、
前記磁気センサ層内に形成され前記一つの向きと反対の向きの外部磁界の大きさが増大するにつれて抵抗値が増大する第４磁気抵抗効果素子と、
前記第１磁気抵抗効果素子の一端と前記第４磁気抵抗効果素子の一端とを接続する第１接続部と、
前記第２磁気抵抗効果素子の一端と前記第３磁気抵抗効果素子の一端とを接続する第２接続部と、
前記第１磁気抵抗効果素子の他端と前記第３磁気抵抗効果素子の他端とを接続する第３接続部と、
前記第４磁気抵抗効果素子の他端と前記第２磁気抵抗効果素子の他端とを接続する第４接続部と、
前記第１接続部と前記第２接続部との間に所定の電圧を付与するとともに前記第３接続部と前記第４接続部との間の電位差を取り出す第１接続導線と、を備えている。

更に、この磁気センサは、
前記薄膜抵抗層内であって前記第１磁気抵抗効果素子の近傍且つ直上であって前記磁気センサの平面視において同第１磁気抵抗効果素子と略一致した位置に形成されるとともに抵抗値が外部磁界により変化せず且つ加わる応力により変化する第１応力検出素子と、
前記薄膜抵抗層内であって前記第２磁気抵抗効果素子の近傍且つ直上であって前記磁気センサの平面視において同第２磁気抵抗効果素子と略一致した位置に形成されるとともに抵抗値が外部磁界により変化せず且つ加わる応力により変化する第２応力検出素子と、
前記薄膜抵抗層内であって前記第３磁気抵抗効果素子の近傍且つ直上であって前記磁気センサの平面視において同第３磁気抵抗効果素子と略一致した位置に形成されるとともに抵抗値が外部磁界により変化せず且つ加わる応力により変化する第３応力検出素子と、
前記薄膜抵抗層内であって前記第４磁気抵抗効果素子の近傍且つ直上であって前記磁気センサの平面視において同第４磁気抵抗効果素子と略一致した位置に形成されるとともに抵抗値が外部磁界により変化せず且つ加わる応力により変化する第４応力検出素子と、
前記第１応力検出素子の一端と前記第４応力検出素子の一端とを接続する第５接続部と、
前記第２応力検出素子の一端と前記第３応力検出素子の一端とを接続する第６接続部と、
前記第１応力検出素子の他端と前記第３応力検出素子の他端とを接続する第７接続部と、
前記第４応力検出素子の他端と前記第２応力検出素子の他端とを接続する第８接続部と、
前記第５接続部と前記第６接続部との間に所定の電圧を付与するとともに前記第７接続部と前記第８接続部との間の電位差を取り出す第２接続導線と、
前記第３接続部と前記第４接続部との間の電位差に応じた値を前記第７接続部と前記第８接続部との間の電位差に基づいて補正して補正後の電位差を出力する補正手段と、
を備え、前記補正後の電位差に基づいて外部磁界を検出する磁気センサである。

この場合において、前記第１応力検出素子〜前記第４応力検出素子のそれぞれは薄膜抵抗であってよい。

この磁気センサのように、４つの磁気抵抗効果素子をフルブリッジ接続すれば、磁気抵抗効果素子の抵抗値がそれらの素子温度によっても変化してしまうことによる磁界検出精度の低下を抑制することができる。しかしながら、磁気抵抗効果素子に加わる応力は、殆どの場合、互いに同一とはならないから、各磁気抵抗効果素子の抵抗値変化量も各素子の間で同じにはならない。即ち、磁気抵抗効果素子に加わる応力により、磁気抵抗効果素子の抵抗値のバランスは崩れるから、フルブリッジ回路の中点（オフセット電圧）が変化してしまう。

これに対し、上記磁気センサにおいては、４つの応力検出素子をフルブリッジ接続している。フルブリッジ接続された応力検出素子から取り出される検出値（第７接続部と第８接続部との間の電位差）は、フルブリッジ接続された磁気抵抗効果素子の中点の電位差（第３接続部と第４接続部との間の電位差）の応力による変化を表す値となる。従って、前記第７接続部と前記第８接続部との間の電位差に基づいて補正された前記第３接続部と前記第４接続部との間の電位差に応じた値は、磁気抵抗効果素子に加わっている応力に係わらず、外部磁界に応じた値となる。これにより、本磁気センサは、外部磁界を精度良く検出することができる。

また、本発明による他の磁気センサは、基板と、前記基板上に形成されたトランジスタ作成層と、前記トランジスタ作成層上に形成されたメタル配線層と、前記メタル配線層上に形成された絶縁層と、前記絶縁層上に形成された磁気センサ層と、前記磁気センサ層上に形成された保護層と、を備えるとともに、前記磁気センサ層内に形成された磁気抵抗効果素子と、前記メタル配線層内に形成されるとともに前記磁気抵抗効果素子の直下であって前記磁気センサの平面視において同磁気抵抗効果素子と略一致した位置に形成された応力検出素子と、上記補正手段と、を備えることもできる。なお、上記いずれかの磁気センサにおいて、前記基板はリードフレーム上に配置され、同基板及び同リードフレームは樹脂により被覆されていることが望ましい。

以下、本発明による磁気センサの実施形態について図面を参照しながら説明する。この磁気センサ１０は、その平面図である図１及び図１の１−１線に沿った平面にて磁気センサ１０を切断した断面図である図２に示したように、本体部１１と、複数の接続部２０とからなっている。

本体部１１は、樹脂部１２、リードフレーム１３、銀ペースト１４、磁気センサのチップ１５及び複数のワイヤー１６からなっている。リードフレーム１３、銀ペースト１４、磁気センサのチップ１５及びワイヤー１６は、樹脂部１２に埋設されている。

リードフレーム１３は、Ｃｕ合金（又はＦｅＮｉ合金）からなる薄板体である。リードフレーム１３の平面形状は長方形である。チップ１５は、後述するように、基板及びＧＭＲ素子等からなっている。チップ１５は、銀ペースト１４によりリードフレーム１３の上に固定されている。ワイヤー１６は、アルミニウム（又は金）等の導電細線である。各ワイヤー１６の一つの端部はチップ１５に接続されている。

各接続部２０はＣｕ合金からなる細長の板体である。図２に示したように、各接続部２０の一つの端部は、プリント基板３０の上部にハンダ２１により固定されている。各接続部２０は、前記一つの端部から屈曲してプリント基板３０に対して略垂直に立ち上がり、プリント基板３０から離れた位置で再び屈曲してプリント基板３０の上面と平行に伸びている。各接続部２０の他の端部は、樹脂部１２内に埋設され、固定されている。このようにして、本体部１１は、複数の接続部２０によってプリント基板３０に支持されている。

各接続部２０の他の端部とチップ１５とは、所定の距離だけ離れている。各接続部２０の他の端部の上面とチップ１５の上面は略一致している。各接続部２０の他の端部には、各ワイヤー１６の他の端部が接続されている。従って、チップ１５の出力は、複数のワイヤー１６及び複数の接続部２０を介してプリント基板に形成された回路（図示省略）に導かれるようになっている。

次に、チップ１５の詳細について説明する。チップ１５は、モノリシックチップである。チップ１５は、平面図である図３に示したように、基板１５ａと、複数の（この例では合計で８個の）ＧＭＲ素子５１〜５４，６１〜６４と、複数の（即ち、ＧＭＲ素子と同数であって、この例では合計で８個の）薄膜抵抗（薄膜抵抗素子、応力検出素子）７１〜７４，８１〜８４と、図示しない回路と、を含んでいる。なお、図３において、ワイヤー１６が接続されるパッド部は省略されている。

基板１５ａは、シリコン（又は石英ガラス）からなっている。基板１５ａは、平面視において互いに直交するＸ軸及びＹ軸に沿った辺を有する長方形状（略正方形状）を有し、Ｘ軸及びＹ軸に直交するＺ軸方向に小さな厚みを有する薄板体である。

ＧＭＲ素子５１〜５４，６１〜６４は、基板１５ａに対して配設された位置が異なる点を除き、互いに実質的に同一の構造を備えている。従って、以下、ＧＭＲ素子５１を代表例として、その構造について説明する。なお、ＧＭＲ素子５１は第１Ｘ軸ＧＭＲ素子５１、ＧＭＲ素子５２は第２Ｘ軸ＧＭＲ素子５２、ＧＭＲ素子５３は第３Ｘ軸ＧＭＲ素子５３、ＧＭＲ素子５４は第４Ｘ軸ＧＭＲ素子５４と称呼される。また、ＧＭＲ素子６１は第１Ｙ軸ＧＭＲ素子６１、ＧＭＲ素子６２は第２Ｙ軸ＧＭＲ素子６２、ＧＭＲ素子６３は第３Ｙ軸ＧＭＲ素子６３、ＧＭＲ素子６４は第４Ｘ軸ＧＭＲ素子６４と称呼される。

第１Ｘ軸ＧＭＲ素子５１は、平面図である図４及び図４の２−２線に沿った平面にて第１Ｘ軸ＧＭＲ素子５１を切断した概略断面図である図５に示したように、複数の（この例では合計で６個の）幅狭帯状部５１ａ１〜５１ａ６と、複数の（この例では７個の）バイアス磁石膜５１ｂ１〜５１ｂ７と、一対の端子部５１ｃ１，５１ｃ２と、を備えている。

幅狭帯状部５１ａ１〜５１ａ６の各々はＹ軸方向に長手方向を有している。最もＸ軸正方向側に位置する幅狭帯状部５１ａ１のＹ軸負方向側の端部は、バイアス磁石膜５１ｂ１の上に形成されている。バイアス磁石膜５１ｂ１は接続部５１ｃ１と接続されている。幅狭帯状部５１ａ１のＹ軸正方向側の端部は、バイアス磁石膜５１ｂ２の上に形成されている。

幅狭帯状部５１ａ２は、幅狭帯状部５１ａ１のＸ軸負側において同幅狭帯状部５１ａ１に隣接配置されている。幅狭帯状部５１ａ２の一つの端部はバイアス磁石膜５１ｂ２の上に形成され、他の端部はバイアス磁石膜５１ｂ３の上に形成されている。幅狭帯状部５１ａ３は、幅狭帯状部５１ａ２のＸ軸負側において同幅狭帯状部５１ａ２に隣接配置されている。幅狭帯状部５１ａ３の一つの端部はバイアス磁石膜５１ｂ３の上に形成され、他の端部はバイアス磁石膜５１ｂ４の上に形成されている。

幅狭帯状部５１ａ４は、幅狭帯状部５１ａ３のＸ軸負側において同幅狭帯状部５１ａ３に隣接配置されている。幅狭帯状部５１ａ４の一つの端部はバイアス磁石膜５１ｂ４の上に形成され、他の端部はバイアス磁石膜５１ｂ５の上に形成されている。幅狭帯状部５１ａ５は、幅狭帯状部５１ａ４のＸ軸負側において同幅狭帯状部５１ａ４に隣接配置されている。幅狭帯状部５１ａ４の一つの端部はバイアス磁石膜５１ｂ５の上に形成され、他の端部はバイアス磁石膜５１ｂ６の上に形成されている。

幅狭帯状部５１ａ６は、幅狭帯状部５１ａ５のＸ軸負側において同幅狭帯状部５１ａ５に隣接配置されている。幅狭帯状部５１ａ６の一つの端部はバイアス磁石膜５１ｂ６の上に形成され、幅狭帯状部５１ａ６の他の端部はバイアス磁石膜５１ｂ７の上に形成されている。バイアス磁石膜５１ｂ７は接続部５１ｃ２と接続されている。

幅狭帯状部５１ａ１〜５１ａ６の各々は、図６に膜構成を示したスピンバルブ膜からなっている。バイアス磁石膜５１ｂ１〜５１ｂ７は、ＣｏＣｒＰｔ等の硬質強磁性体であって高保磁力及び高角型比を有する材質からなり、着磁されて永久磁石膜となっている。以上の構成により、第１Ｘ軸ＧＭＲ素子５１の抵抗値は、幅狭帯状部５１ａ１〜５１ａ６の各抵抗値の和として、接続部５１ｃ１及び接続部５１ｃ２から取得され得るようになっている。

第１Ｘ軸ＧＭＲ素子５１のスピンバルブ膜は、図６に示したように、基板１５ａの上に積層された絶縁層１５ｂ、絶縁層１５ｂの上に形成されたフリー層Ｆ、フリー層Ｆの上に形成されたスペーサ層Ｓ、スペーサ層Ｓの上に形成された固定層Ｐ及び固定層Ｐの上に形成されたキャッピング層Ｃからなっている。基板１５ａ及び絶縁層１５ｂは、その上面にＧＭＲ素子５１〜５４，６１〜６４が形成されることから、併せて「基板」と呼ぶこともできる。

なお、図５に示したように、絶縁層１５ｂの中には、基板１５ａの直上のトランジスタ作成層１５ｂ１、その上のメタル配線層１５ｂ２、その上の絶縁層１５ｂ３等が含まれる。また、第１Ｘ軸ＧＭＲ素子５１は、絶縁層１５ｂ３の上の磁気センサ層１５ｃに形成され、磁気センサ層１５ｃの上には保護層１５ｄが形成されている。

フリー層Ｆは、外部磁界の向きに応じて磁化の向きが変化する層である。フリー層Ｆは、基板（絶縁層１５ｂ）の直上に形成された膜厚が８ｎｍ（８０Å）のＣｏＺｒＮｂアモルファス磁性層５１−１と、ＣｏＺｒＮｂアモルファス磁性層５１−１の上に形成された膜厚が３．３ｎｍ（３３Å）のＮｉＦｅ磁性層５１−２と、ＮｉＦｅ磁性層５１−２の上に形成された１〜３ｎｍ（１０〜３０Å）程度の膜厚のＣｏＦｅ層５１−３とからなっている。ＣｏＺｒＮｂアモルファス磁性層５１−１とＮｉＦｅ磁性層５１−２は軟質の強磁性体膜を構成している。

スペーサ層Ｓは、膜厚が２．４ｎｍ（２４Å）のＣｕからなる導電性膜である。なお、前記ＣｏＦｅ層５１−３はＮｉＦｅ層５１−２のＮｉ及びスペーサ層ＳのＣｕ５１−４の拡散を防止するものである。

固定層（固着層、磁化固定層）Ｐは、膜厚が２．２ｎｍ（２２Å）のＣｏＦｅ磁性層５１−５と、Ｐｔを４５〜５５ｍｏｌ％含むＰｔＭｎ合金から形成した膜厚が２４ｎｍ（２４０Å）の反強磁性膜５１−６とを重ね合わせたものである。ＣｏＦｅ磁性層５１−５は、ピニング層を構成する反強磁性膜５１−６に交換結合的に裏打されることにより磁化（磁化ベクトル）の向きがＸ軸負方向にピン（固着）されるピンド層を構成している。ＣｏＦｅ磁性層５１−５の磁化の向きが、第１Ｘ軸ＧＭＲ素子のピンド層の固定された磁化の向きである。

キャッピング層Ｃは、膜厚が１．５ｎｍ（１５Å）のチタン（Ｔｉ）又はタンタル（Ｔａ）からなっている。

図４及び図５に示したバイアス磁石膜５１ｂ１〜５１ｂ７は、フリー層Ｆの一軸異方性を維持するため、同フリー層Ｆに対して同フリー層Ｆの長手方向にバイアス磁界を与えるようになっている。第１Ｘ軸ＧＭＲ素子５１において、バイアス磁石膜５１ｂ１〜５１ｂ７によるバイアス磁界の向きはＹ軸負方向である。

このように構成された第１Ｘ軸ＧＭＲ素子５１は、Ｘ軸に沿って変化する外部磁界に対し、−Ｈｃ〜＋Ｈｃの範囲において、同外部磁界に略比例して変化する抵抗値（一つの向きであるＸ軸正方向の外部磁界の大きさが大きくなるほど増大する抵抗値）を呈し、Ｙ軸に沿って変化する外部磁界に対しては略一定の抵抗値を呈する。即ち、第１Ｘ軸ＧＭＲ素子５１の磁界検出方向は、ピンド層の固定された磁化の向きに沿った（ピンド層の固定された磁化の向きと反平行の）方向である。

なお、第１Ｘ軸ＧＭＲ素子５１及び他のＧＭＲ素子は、図６に示した通常のスピンバルブ膜に代えて、図７に示したシンセティックスピンバルブ膜ＳＡＦからなっていてもよい。このような多重膜積層固定層を有するシンセティックスピンバルブ膜ＳＡＦのＧＭＲ素子の抵抗値も、磁界検出方向の外部磁界の大きさに略比例して変化する。

ここで、シンセティックスピンバルブ膜ＳＡＦについて説明を加える。図７に示したように、シンセティックスピンバルブ膜ＳＡＦも、基板１５ａの上に積層された絶縁層１５ｂ、絶縁層１５ｂの上に形成されたフリー層Ｆ、フリー層Ｆの上に形成されたスペーサ層Ｓ、スペーサ層Ｓの上に形成された固定層Ｐ及び固定層Ｐの上に形成されたキャッピング層Ｃからなっている。シンセティックスピンバルブ膜ＳＡＦは、上述したスピンバルブ膜と、固定層Ｐの構成のみが異なる。従って、以下、固定層Ｐについて説明する。

固定層（固着層、磁化固定層）Ｐは、膜厚が２．５ｎｍ（２５Å）のＣｏＦｅからなる第１強磁性体膜５１−８と、第１強磁性体膜５１−８の上に積層された膜厚が０．８〜０．９ｎｍ（８〜９Å）のＲｕからなる交換結合膜５１−９と、交換結合膜５１−９の上に積層された膜厚が２．２ｎｍ（２２Å）のＣｏＦｅからなる第２強磁性体膜５１−１０と、第２強磁性体膜５１−１０の上に積層されるとともにＰｔを４５〜５５ｍｏｌ％含むＰｔＭｎ合金からなる膜厚が２４ｎｍ（２４０Å）の交換バイアス膜（反強磁性体膜）５１−１１とを重ね合わせたものである。

このように、交換結合膜５１−９は、第１強磁性体膜５１−８と第２強磁性体膜５１−１０とにサンドイッチ状に挟まれている。第１強磁性体膜５１−８、交換結合膜５１−９及び第２強磁性体膜５１−１０は、磁化の向きが外部磁界の変化に対して変化しないように固定されるピンド層を構成している。交換バイアス膜５１−１１は、ピンド層の磁化の向きを固定するピニング層を構成している。

これらの膜５１−８〜５１−１１を積層した素子に所定の高温下にて所定の強い磁界を所定の時間だけ加える熱処理工程を実施すると、交換バイアス膜５１−１１は第２強磁性体膜５１−１０と交換結合し、第２強磁性体膜５１−１０の磁化（磁化ベクトル）の向きが固定される。また、第１強磁性体膜５１−８と第２強磁性体膜５１−１０は、交換結合膜５１−９を介して互いに交換結合する。この結果、第１強磁性体膜５１−８の磁化の向きが固定される。なお、第１強磁性体膜５１−８の磁化の向きと第２強磁性体膜５１−１０の磁化の向きは反平行である。第１Ｘ軸ＧＭＲ素子５１において、第１強磁性体膜５１−８の磁化の向きはＸ軸負方向に固着される。第１強磁性体膜５１−８の磁化の向きが、第１Ｘ軸ＧＭＲ素子のピンド層の固定された磁化の向きである。

再び、図３を参照すると、第１Ｘ軸ＧＭＲ素子５１は、基板１５ａのＹ軸方向略中央部下方でＸ軸負方向端部近傍に形成されている。上述したように、第１Ｘ軸ＧＭＲ素子５１のピンド層の固定された磁化の向きはＸ軸負方向となっている。第２Ｘ軸ＧＭＲ素子５２は、基板１５ａのＹ軸方向略中央部上方でＸ軸負方向端部近傍に形成されていて、ピンド層の固定された磁化の向きはＸ軸負方向となっている。従って、第１Ｘ軸ＧＭＲ素子５１の磁界検出方向及び第２Ｘ軸ＧＭＲ素子５２の磁界検出方向は、共にＸ軸の正方向（一つの向き）である。

第３Ｘ軸ＧＭＲ素子５３は、基板１５ａのＹ軸方向略中央部上方でＸ軸正方向端部近傍に形成されていて、ピンド層の固定された磁化の向きはＸ軸正方向となっている。第４Ｘ軸ＧＭＲ素子５４は、基板１５ａのＹ軸方向略中央部下方でＸ軸正方向端部近傍に形成されていて、ピンド層の固定された磁化の向きはＸ軸正方向となっている。従って、第３Ｘ軸ＧＭＲ素子５３の磁界検出方向及び第４Ｘ軸ＧＭＲ素子５４の磁界検出方向は、共にＸ軸の負方向（前記一つの向きと反対（反平行）の向き）である。

第１Ｙ軸ＧＭＲ素子６１は、基板１５ａのＸ軸方向略中央部左方でＹ軸正方向端部近傍に形成されていて、ピンド層の固定された磁化の向きはＹ軸正方向となっている。第２Ｙ軸ＧＭＲ素子６２は、基板１５ａのＸ軸方向略中央部右方でＹ軸正方向端部近傍に形成されていて、ピンド層の固定された磁化の向きはＹ軸正方向となっている。従って、第１Ｙ軸ＧＭＲ素子６１の磁界検出方向及び第２Ｙ軸ＧＭＲ素子６２の磁界検出方向は、共にＹ軸負方向（一つの方向）である。

第３Ｙ軸ＧＭＲ素子６３は、基板１５ａのＸ軸方向略中央部右方でＹ軸負方向端部近傍に形成されていて、ピンド層の固定された磁化の向きはＹ軸負方向となっている。第４Ｙ軸ＧＭＲ素子６４は、基板１５ａのＸ軸方向略中央部左方でＹ軸負方向端部近傍に形成されていて、ピンド層の固定された磁化の向きはＹ軸負方向となっている。従って、第３Ｙ軸ＧＭＲ素子６３の磁界検出方向及び第４Ｙ軸ＧＭＲ素子６４の磁界検出方向は、共にＹ軸の正方向（前記一つの向きと反対（反平行）の向き）である。

薄膜抵抗７１〜７４，８１〜８４は、基板１５ａに対して配設された位置が異なる点を除き、互いに実質的に同一の構造を備えている。薄膜抵抗７１〜７４，８１〜８４の各々は、各々に加わる応力が存在しないとき同一の抵抗値を示し、且つ、応力を受けて互いに同様に変形したとき、抵抗値が同じ値だけ変化するようになっている。

なお、薄膜抵抗７１は第１Ｘ軸薄膜抵抗７１、薄膜抵抗７２は第２Ｘ軸薄膜抵抗７２、薄膜抵抗７３は第３Ｘ軸薄膜抵抗７３、薄膜抵抗７４は第４Ｘ軸薄膜抵抗７４と称呼される。また、薄膜抵抗８１は第１Ｙ軸薄膜抵抗８１、薄膜抵抗８２は第２Ｙ軸薄膜抵抗８２、薄膜抵抗８３は第３Ｙ軸薄膜抵抗８３、薄膜抵抗８４は第４Ｙ軸薄膜抵抗８４と称呼される。

第１Ｘ軸薄膜抵抗７１は、基板１５ａのＹ軸方向略中央部下方で第１Ｘ軸ＧＭＲ素子５１から僅かな距離だけＸ軸正方向に離れた位置に形成されている。即ち、第１Ｘ軸薄膜抵抗７１は、基板１５ａ上であって第１Ｘ軸ＧＭＲ素子５１の近傍に配設されている。換言すると、第１Ｘ軸薄膜抵抗７１は、第１Ｘ軸ＧＭＲ素子５１が基板１５ａなどから受ける応力と同様の応力を受ける位置に配設されている。

第２Ｘ軸薄膜抵抗７２は、基板１５ａのＹ軸方向略中央部上方で第２Ｘ軸ＧＭＲ素子５２から僅かな距離だけＸ軸正方向に離れた位置に形成されている。即ち、第２Ｘ軸薄膜抵抗７２は、基板１５ａ上であって第２Ｘ軸ＧＭＲ素子５２の近傍に配設されている。換言すると、第２Ｘ軸薄膜抵抗７２は、第２Ｘ軸ＧＭＲ素子５２が基板１５ａなどから受ける応力と同様の応力を受ける位置に配設されている。

第３Ｘ軸薄膜抵抗７３は、基板１５ａのＹ軸方向略中央部上方で第３Ｘ軸ＧＭＲ素子５３から僅かな距離だけＸ軸負方向に離れた位置に形成されている。即ち、第３Ｘ軸薄膜抵抗７３は、基板１５ａ上であって第３Ｘ軸ＧＭＲ素子５３の近傍に配設されている。換言すると、第３Ｘ軸薄膜抵抗７３は、第３Ｘ軸ＧＭＲ素子５３が基板１５ａなどから受ける応力と同様の応力を受ける位置に配設されている。

第４Ｘ軸薄膜抵抗７４は、基板１５ａのＹ軸方向略中央部下方で第４Ｘ軸ＧＭＲ素子５４から僅かな距離だけＸ軸負方向に離れた位置に形成されている。即ち、第４Ｘ軸薄膜抵抗７４は、基板１５ａ上であって第４Ｘ軸ＧＭＲ素子５４の近傍に配設されている。換言すると、第４Ｘ軸薄膜抵抗７４は、第４Ｘ軸ＧＭＲ素子５４が基板１５ａなどから受ける応力と同様の応力を受ける位置に配設されている。

第１Ｙ軸薄膜抵抗８１は、基板１５ａのＸ軸方向略中央部左方で第１Ｙ軸ＧＭＲ素子６１から僅かな距離だけＹ軸負方向に離れた位置に形成されている。即ち、第１Ｙ軸薄膜抵抗８１は、基板１５ａ上であって第１Ｙ軸ＧＭＲ素子６１の近傍に配設されている。換言すると、第１Ｙ軸薄膜抵抗８１は、第１Ｙ軸ＧＭＲ素子６１が基板１５ａなどから受ける応力と同様の応力を受ける位置に配設されている。

第２Ｙ軸薄膜抵抗８２は、基板１５ａのＸ軸方向略中央部右方で第２Ｙ軸ＧＭＲ素子６２から僅かな距離だけＹ軸負方向に離れた位置に形成されている。即ち、第２Ｙ軸薄膜抵抗８２は、基板１５ａ上であって第２Ｙ軸ＧＭＲ素子６２の近傍に配設されている。換言すると、第２Ｙ軸薄膜抵抗８２は、第２Ｙ軸ＧＭＲ素子６２が基板１５ａなどから受ける応力と同様の応力を受ける位置に配設されている。

第３Ｙ軸薄膜抵抗８３は、基板１５ａのＸ軸方向略中央部右方で第３Ｙ軸ＧＭＲ素子６３から僅かな距離だけＹ軸正方向に離れた位置に形成されている。即ち、第３Ｙ軸薄膜抵抗８３は、基板１５ａ上であって第３Ｙ軸ＧＭＲ素子６３の近傍に配設されている。換言すると、第３Ｙ軸薄膜抵抗８３は、第３Ｙ軸ＧＭＲ素子６３が基板１５ａなどから受ける応力と同様の応力を受ける位置に配設されている。

第４Ｙ軸薄膜抵抗８４は、基板１５ａのＸ軸方向略中央部左方で第４Ｙ軸ＧＭＲ素子６４から僅かな距離だけＹ軸正方向に離れた位置に形成されている。即ち、第４Ｙ軸薄膜抵抗８４は、基板１５ａ上であって第４Ｙ軸ＧＭＲ素子６４の近傍に配設されている。換言すると、第４Ｙ軸薄膜抵抗８４は、第４Ｙ軸ＧＭＲ素子６４が基板１５ａなどから受ける応力と同様の応力を受ける位置に配設されている。

前述したように、第１Ｘ軸薄膜抵抗７１〜第４Ｘ軸薄膜抵抗７４及び第１Ｙ軸薄膜抵抗８１〜第４Ｙ軸薄膜抵抗８４は、基板１５ａに対して配設された位置が異なる点を除き、互いに実質的に同一の構造を備えている。従って、以下、第１Ｘ軸薄膜抵抗７１を代表例として、その構造について説明する。

第１Ｘ軸薄膜抵抗７１は、平面図である図４に示したように、Ｙ軸方向に長手方向を有する４個の幅狭帯状部７１ａ１〜７１ａ４を備えている。幅狭帯状部７１ａ１は最もＸ軸正方向側に配置され、Ｘ軸負方向側に向けて順に幅狭帯状部７１ａ２〜７１ａ４が配置されている。第１Ｘ軸薄膜抵抗７１は、図４の３−３線に沿った平面にて第１Ｘ軸ＧＭＲ素子５１及び第１Ｘ軸薄膜抵抗７１を切断した概略断面図である図８に示したように、基板１５ａ（図８において省略）の上に形成された絶縁層１５ｂの上面に形成されている。即ち、第１Ｘ軸薄膜抵抗７１は、第１Ｘ軸ＧＭＲ素子５１が形成されている面と同一の面に形成されている。

再び、図４を参照すると、幅狭帯状部７１ａ１のＹ軸負方向側の端部は接続部７１ｂ１と接続され、Ｙ軸正方向側の端部は隣接する幅狭帯状部７１ａ２のＹ軸正方向側の端部と接続されている。幅狭帯状部７１ａ２のＹ軸負方向側の端部は隣接する幅狭帯状部７１ａ３のＹ軸負方向側の端部と接続されている。幅狭帯状部７１ａ３のＹ軸正方向側の端部は隣接する幅狭帯状部７１ａ４のＹ軸正方向側の端部と接続されている。幅狭帯状部７１ａ４のＹ軸負方向側の端部は接続部７１ｂ２と接続されている。

このように、第１Ｘ軸薄膜抵抗７１は、ジグザグ状に連結された複数の幅狭帯状部７１ａ１〜７１ａ４からなり、第１Ｘ軸ＧＭＲ素子５１と類似の形状を備えている。以上の構成により、第１Ｘ軸薄膜抵抗７１の抵抗値は、幅狭帯状部７１ａ１〜７１ａ４の各抵抗値の和として、接続部７１ｂ１及び接続部７１ｂ２から取得され得るようになっている。

次に、図９に示した等価回路図を参照しながら、本発明による磁気センサが備える回路について説明する。この磁気センサは、Ｘ軸方向の磁界を検出するＸ軸磁気センサと、Ｙ軸方向の磁界を検出するＹ軸磁気センサと、を備える。Ｘ軸磁気センサは、ＧＭＲ素子５１〜５４を使用し、Ｙ軸磁気センサはＧＭＲ素子６１〜６４を使用する。両磁気センサは、磁界検出方向が異なる（使用するＧＭＲ素子が異なる）点を除き、構造上同一である。そこで、以下、Ｘ軸磁気センサを代表例として説明する。

このＸ軸磁気センサは、Ｘ軸方向磁気検出部１００、増幅回路１０１、Ｘ軸方向磁気検出部１００用の応力検出部１１０、増幅回路１１１、補正値演算回路１２１及び補正回路１２２を備えている。増幅回路１０１、増幅回路１１１、補正値演算回路１２１及び補正回路１２２等は図５に示した絶縁層１５ｂ及び基板１５ａの上部に形成されている。なお、補正値演算回路１２１及び補正回路１２２は補正手段を構成している。

Ｘ軸方向磁気検出部１００は、第１Ｘ軸ＧＭＲ素子５１〜第４Ｘ軸ＧＭＲ素子５４により構成されている。なお、図９において、第１〜第４Ｘ軸ＧＭＲ素子５１〜５４の各々に隣接した位置に示されたグラフは、各グラフに隣接したＧＭＲ素子の特性（外部磁界に対する抵抗値Ｒの変化）を示している。グラフ中のＨｘは、Ｘ軸に沿って大きさが変化する外部磁界（外部磁界のＸ軸成分）を示している。

第１Ｘ軸ＧＭＲ素子５１の一端と第４Ｘ軸ＧＭＲ素子５４の一端は電気的に接続されている。この接続部を第１接続部Ｐ１と称呼する。第２Ｘ軸ＧＭＲ素子５２の一端と第３Ｘ軸ＧＭＲ素子５３の一端は電気的に接続されている。この接続部を第２接続部Ｐ２と称呼する。第１Ｘ軸ＧＭＲ素子５１の他端と第３Ｘ軸ＧＭＲ素子５３の他端は電気的に接続されている。この接続部を第３接続部Ｐ３称呼する。第４Ｘ軸ＧＭＲ素子５４の他端と第２Ｘ軸ＧＭＲ素子５２の他端は電気的に接続されている。この接続部を第４接続部Ｐ４称呼する。

第１接続部Ｐ１は定電圧源に接続され電位Ｖｄが付与されている。第２接続部Ｐ２は接地されている。換言すると、第１接続部Ｐ１と第２接続部Ｐ２との間に所定の電圧Ｖｄが付与されている。第３接続部Ｐ３及び第４接続部Ｐ４は、増幅回路１０１に接続されている。これにより、第３接続部Ｐ３と第４接続部Ｐ４との間の電位差が取り出されるようになっている。これらの接続導線を便宜上「第１接続導線」と称呼する。このように、Ｘ軸方向磁気検出部１００は、第１〜第４Ｘ軸ＧＭＲ素子５１〜５４がフルブリッジ接続されることにより形成されている。

増幅回路１０１は、第３接続部Ｐ３と第４接続部Ｐ４との間の電位差を増幅し、電位差Ｖox0を出力するようになっている。この出力Ｖox0がＸ軸方向磁気検出部１００の出力として取り出されるようになっている。出力Ｖox0は、第１Ｘ軸ＧＭＲ素子５１〜第４Ｘ軸ＧＭＲ素子５４の総ての素子に応力が加わっておらず、これらのＧＭＲ素子が変形していない場合、図１０において実線により示したように、Ｘ軸に沿って変化する外部磁界Ｈｘに略比例するとともに、外部磁界Ｈｘが大きいほど大きくなる。

次に、上記第１Ｘ軸薄膜抵抗７１〜第４Ｘ軸薄膜抵抗７４により構成されるＸ軸方向磁気検出部１００用の応力検出回路について説明する。応力検出回路は、応力検出部１１０と、増幅回路１１１とを含んでいる。

応力検出部１１０は、第１Ｘ軸薄膜抵抗７１〜第４Ｘ軸薄膜抵抗７４を含んでいる。第１Ｘ軸薄膜抵抗７１の一端と第４Ｘ軸薄膜抵抗７４の一端は電気的に接続されている。この接続部を第１接続部Ｑ１（第５接続部）と称呼する。第２Ｘ軸薄膜抵抗７２の一端と第３Ｘ軸薄膜抵抗７３の一端は電気的に接続されている。この接続部を第２接続部Ｑ２（第６接続部）と称呼する。第１Ｘ軸薄膜抵抗７１の他端と第３薄膜抵抗７３の他端は電気的に接続されている。この接続部を第３接続部Ｑ３（第７接続部）称呼する。第４Ｘ軸薄膜抵抗７４の他端と第２Ｘ軸薄膜抵抗７２の他端は電気的に接続されている。この接続部を第４接続部Ｑ４（第８接続部）称呼する。

第１接続部Ｑ１は定電圧源に接続され電位Ｖｄが付与されている。第２接続部Ｑ２は接地されている。換言すると、第１接続部Ｑ１と第２接続部Ｑ２との間に所定の電圧Ｖｄが付与されている。第３接続部Ｑ３及び第４接続部Ｑ４は、増幅回路１１１に接続されている。これにより、第３接続部Ｑ３と第４接続部Ｑ４との間の電位差が取り出されるようになっている。これらの接続導線を便宜上「第２接続導線」と称呼する。このように、Ｘ軸方向磁気検出部１００用の応力検出部１１０は、第１〜第４Ｘ軸薄膜抵抗７１〜７４がフルブリッジ接続されることにより形成されている。

増幅回路１１１は、第３接続部Ｑ３と第４接続部Ｑ４との間の電位差を増幅し、電位差Ｖh0を出力するようになっている。この出力Ｖh0が応力検出部１１０の出力として取り出されるようになっている。出力Ｖh0は、第１Ｘ軸薄膜抵抗７１〜第４Ｘ軸薄膜抵抗７４の総てに応力が加わっておらず、これらの薄膜抵抗が変形していない場合、外部磁界Ｈｘにかかわらず「０」の値となる。

補正値演算回路１２１は、増幅回路１１１と接続されている。補正値演算回路１２１は、増幅回路１１１の出力Ｖh0を所定の関数ｆ（例えば、ｆ（Ｖh0）＝ａ・Ｖh0＋ｂとする一次関数；ａは「０」でない所定の定数，ｂは「０」を含む所定の定数）により変換した補正電圧Ｖｈを出力するようになっている。

補正回路１２２は、増幅回路１０１及び補正値演算回路１２１と接続されている。補正回路１２２は、増幅されたＸ軸方向磁気検出部１００の出力Ｖox0と補正電圧Ｖｈとを入力するとともに、出力Ｖox0を補正電圧Ｖｈにより補正し（ここでは、出力Ｖox0から補正電圧Ｖｈを減じて）、Ｘ軸磁気センサとしての最終的な出力Ｖoxを出力するようになっている。

次に、このように構成されたＸ軸磁気センサの作用について説明する。前述したように、第１Ｘ軸ＧＭＲ素子５１〜第４Ｘ軸ＧＭＲ素子５４は、基板１５ａの上に形成されるとともに樹脂部１２内に埋設されている。また、本体部１１は接続部２０に支持されている。基板１５ａ、樹脂部１２及び接続部２０等は、図２に矢印にて示したように、熱などによって変形（膨張又は収縮）する。

その結果、第１Ｘ軸ＧＭＲ素子５１〜第４Ｘ軸ＧＭＲ素子５４のうちの少なくとも一つに応力が加わり、その応力が加わったＧＭＲ素子の抵抗値が変化すると、図１０に鎖線にて示したように、出力Ｖoxは偏差ΔＶだけ変化する。この偏差ΔＶは、Ｘ軸方向磁気検出部１００に付与されている外部磁界Ｈ０の大きさにかかわらず略一定である。

一方、第１Ｘ軸ＧＭＲ素子５１〜第４Ｘ軸ＧＭＲ素子５４のうちの少なくとも一つに応力が加わると、その応力が加わったＧＭＲ素子の近傍に配設されている第１Ｘ軸薄膜抵抗７１〜第４Ｘ軸薄膜抵抗７４のうちの薄膜抵抗も同様な応力を受け、そのＧＭＲ素子と同様に変形する。これにより、その薄膜抵抗の抵抗値が変化する。この結果、出力Ｖh0は偏差ΔＶに略比例した値となる。従って、補正値演算回路１２１の出力Ｖｈは、偏差ΔＶと略等しい値となる。

換言すると、補正値演算回路１２１の出力Ｖｈは、Ｘ軸方向磁気検出部１００に外部磁界が付与されていないとき（外部磁界Ｈｘ＝Ｈ０＝０）の出力を増幅回路１０１により増幅した値（Ｖox0＝ΔＶ）と等しくなる。従って、補正回路１２２の出力Ｖoxは、応力の影響を除去した値となる。この結果、Ｘ軸磁気センサは、第１Ｘ軸ＧＭＲ素子５１〜第４Ｘ軸ＧＭＲ素子５４に応力が加わった場合であっても、Ｘ軸方向に沿う外部磁界の成分の大きさ（＝Ｈｘ）を精度良く検出することができる。

Ｙ軸磁気センサも、第１Ｙ軸ＧＭＲ素子６１〜第４Ｙ軸ＧＭＲ素子６４からなるＹ軸方向磁気検出部、その増幅回路、第１Ｙ軸薄膜抵抗８１〜第４Ｙ軸薄膜抵抗８４からなるＹ軸方向磁気検出部用の応力検出部、その増幅回路、補正値演算回路及び補正回路を備えている。従って、Ｙ軸磁気センサは、第１Ｙ軸ＧＭＲ素子６１〜第４Ｙ軸ＧＭＲ素子６４に応力が加わった場合であっても、Ｙ軸方向に沿う外部磁界の成分の大きさ（＝Ｈｙ）を精度良く検出することができる。

次に、上記磁気センサの第１変形例について、図１１を参照しながら説明する。図１１は、第１変形例に係る磁気センサをＺ−Ｘ平面に沿った平面にて切断した断面を模式的に示した図である。

上記実施形態の磁気センサにおいては、ＧＭＲ素子５１〜５４，６１〜６４及び薄膜抵抗７１〜７４，８１〜８４は、何れも絶縁層１５ｂ３の上面に形成されていた。これに対し、第１変形例の磁気センサにおいては、基板１５ａの上に、トランジスタ作成層１５ｂ１、メタル配線層１５ｂ２、絶縁層１５ｂ３、磁気センサ層１５ｃ及び保護層１５ｄが形成されていて、ＧＭＲ素子５１〜５４，６１〜６４は磁気センサ層１５ｃ内に形成され、薄膜抵抗７１〜７４，８１〜８４はメタル配線層１５ｂ２内に形成されている。更に、薄膜抵抗７１〜７４，８１〜８４の各々は、対応するＧＭＲ素子５１〜５４，６１〜６４の各々の直下（Ｚ軸負方向）であって、平面視において略一致した位置に形成されている。この磁気センサの作用は、上記実施形態の磁気センサの作用と同一である。

次に、上記磁気センサの第２変形例について、図１２を参照しながら説明する。図１２は、図１１と同様、第２変形例に係る磁気センサをＺ−Ｘ平面に沿った平面にて切断した断面を模式的に示した図である。

第２変形例の磁気センサにおいては、基板１５ａの上に、トランジスタ作成層１５ｂ１、メタル配線層１５ｂ２、絶縁層１５ｂ３、磁気センサ層１５ｃ及び保護層を兼ねる薄膜抵抗層１５ｅが形成されている。ＧＭＲ素子５１〜５４，６１〜６４は、磁気センサ層１５ｃ内に形成され、薄膜抵抗７１〜７４，８１〜８４は薄膜抵抗層１５ｅ内に形成されている。更に、薄膜抵抗７１〜７４，８１〜８４の各々は、対応するＧＭＲ素子５１〜５４，６１〜６４の各々の直上（Ｚ軸正方向）であって、平面視において略一致した位置に形成されている。この磁気センサの作用は、上記実施形態の磁気センサの作用と同一である。

次に、上記磁気センサの第３変形例について、図１３に示した等価回路図を参照しながら説明する。第３変形例の磁気センサは、上記実施形態の磁気センサの回路を変更したものである。即ち、この磁気センサは、上記実施形態の補正値演算回路１２１及び補正回路１２２に代え、出力値演算回路１２３を備えている。

出力値演算回路１２３は、増幅回路１０１及び１１１と接続されている。出力値演算回路１２３は、ルックアップテーブルを構成している。このルックアップテーブルは、出力Ｖox0及び出力Ｖh0に対する磁気センサとしての最終出力Ｚを予め規定したテーブルであり、実験により予め求められている。従って、出力値演算回路１２３は、出力Ｖox0及び出力Ｖh0を入力し、ルックアップテーブルから最終出力Ｚを読み出し、その読み出した値Ｚを最終出力Ｖoxとして出力するようになっている。ルックアップテーブルは複雑な関数と同様な演算結果をもたらすことができるので、出力Ｖox0を出力Ｖh0に基づいてより精度良く補正することができる。その結果、この磁気センサは、外部磁界を一層精度よく検出することができる。

以上、説明したように、本発明による磁気センサは、磁気抵抗効果素子に加わる応力により、磁気抵抗効果素子の抵抗値が変化した場合であっても、外部磁界を精度良く検出することができる。また、磁気抵抗効果素子を樹脂により被覆する工程（樹脂パッケージング工程）で、磁気抵抗効果素子に応力が残留し、磁気抵抗効果素子のフルブリッジ回路（磁気検出部）の中点及び温度係数が変化した場合であっても、中点及び温度係数が同様に変化する薄膜抵抗のフルブリッジ回路（応力検出部）の出力により同磁気抵抗効果素子のフルブリッジ回路の検出値が補正されるので、外部磁界を精度良く検出可能な磁気センサが提供される。

なお、本発明は上記各実施形態に限定されることはなく、本発明の範囲内において種々の変形例を採用することができる。例えば、磁気センサはＸ軸磁気センサのみを含む１軸磁気センサであってもよく、Ｘ軸、Ｙ軸及びＺ軸磁気センサを含む３軸（多軸）磁気センサであってもよい。更に、互いに直交しないが０度でない角度をもって交差する複数の方向の磁界を検出する複数の磁気検出部を備える磁気センサであってもよい。

また、本発明の磁気センサは、４つの磁気抵抗効果素子をブリッジ接続した磁気センサに限定されず、例えば、図１４に示したように、磁気抵抗効果素子（及び薄膜抵抗）を一つだけ備えたもの（第４変形例）であってもよい。また、上記薄膜抵抗は、抵抗値が外部磁界により変化せず且つ加わる応力により変化する薄膜の応力検出素子であるから、例えば、加わる応力を電位差に変換するピエゾ素子に代えることもできる。

本発明による磁気センサの実施形態の平面図である。 図１の１−１線に沿った平面にて磁気センサを切断した断面図である。 図１に示した磁気センサのチップの平面図である。 図３に示した第１Ｘ軸ＧＭＲ素子及び第３Ｘ軸ＧＭＲ素子を含むチップの部分拡大平面図である。 図４の２−２線に沿った平面にて第１Ｘ軸ＧＭＲ素子を切断した概略断面図である。 図３に示した第１Ｘ軸ＧＭＲ素子の膜構成を示す図である。 図３に示した第１Ｘ軸ＧＭＲ素子の他の膜構成（シンセティックスピンバルブ膜ＳＡＦの構成）を示した図である。 図４の３−３線に沿った平面にて第１Ｘ軸ＧＭＲ素子及び第１Ｘ軸薄膜抵抗を切断した概略断面図である。 図１に示した磁気センサの等価回路図である。 図９に示した増幅回路により増幅されたＸ軸方向磁気検出部の出力変化を、外部磁界に対して示したグラフである。 本発明による磁気センサの第１変形例の断面図である。 本発明による磁気センサの第２変形例の断面図である。 本発明による磁気センサの第３変形例の等価回路図である。 本発明による磁気センサの第４変形例の等価回路図である。

符号の説明

１０…磁気センサ、１１…本体部、１２…樹脂部、１３…リードフレーム、１５…チップ、１５ａ…基板、５１〜５４，６１〜６４…ＧＭＲ素子、７１〜７４，８１〜８４…薄膜抵抗、１００…Ｘ軸方向磁気検出部、１０１…増幅回路、１１０…応力検出部、１１１…増幅回路、１２１…補正値演算回路、１２２…補正回路。

Claims (6)

1. 基板と、
   前記基板上に形成されたトランジスタ作成層と、
   前記トランジスタ作成層上に形成されたメタル配線層と、
   前記メタル配線層上に形成された絶縁層と、
   前記絶縁層上に形成された磁気センサ層と、
   前記磁気センサ層上に形成された保護層を兼ねる薄膜抵抗層と、
   磁気抵抗効果素子と、
   前記磁気抵抗効果素子の近傍に形成されるとともに抵抗値が外部磁界により変化せず且つ加わる応力により変化する応力検出素子と、
   前記磁気抵抗効果素子の抵抗値に応じた検出値を前記応力検出素子の抵抗値に基づいて補正する補正手段と、
   を備え、前記補正された検出値に基づいて外部磁界を検出する磁気センサにおいて、
   前記磁気抵抗効果素子は前記磁気センサ層内に形成され、
   前記応力検出素子は前記薄膜抵抗層内に形成されるとともに前記磁気抵抗効果素子の直上であって前記磁気センサの平面視において同磁気抵抗効果素子と略一致した位置に形成されていることを特徴とする磁気センサ。
2. 請求項１に記載の磁気センサにおいて、
   前記応力検出素子が薄膜抵抗である磁気センサ。
3. 基板と、
   前記基板上に形成されたトランジスタ作成層と、
   前記トランジスタ作成層上に形成されたメタル配線層と、
   前記メタル配線層上に形成された絶縁層と、
   前記絶縁層上に形成された磁気センサ層と、
   前記磁気センサ層上に形成された保護層を兼ねる薄膜抵抗層と、
   を備える磁気センサであって、
   前記磁気センサ層内に形成され一つの向きの外部磁界の大きさが増大するにつれて抵抗値が増大する第１磁気抵抗効果素子と、
   前記磁気センサ層内に形成され一つの向きの外部磁界の大きさが増大するにつれて抵抗値が増大する第２磁気抵抗効果素子と、
   前記磁気センサ層内に形成され前記一つの向きと反対の向きの外部磁界の大きさが増大するにつれて抵抗値が増大する第３磁気抵抗効果素子と、
   前記磁気センサ層内に形成され前記一つの向きと反対の向きの外部磁界の大きさが増大するにつれて抵抗値が増大する第４磁気抵抗効果素子と、
   前記第１磁気抵抗効果素子の一端と前記第４磁気抵抗効果素子の一端とを接続する第１接続部と、
   前記第２磁気抵抗効果素子の一端と前記第３磁気抵抗効果素子の一端とを接続する第２接続部と、
   前記第１磁気抵抗効果素子の他端と前記第３磁気抵抗効果素子の他端とを接続する第３接続部と、
   前記第４磁気抵抗効果素子の他端と前記第２磁気抵抗効果素子の他端とを接続する第４接続部と、
   前記第１接続部と前記第２接続部との間に所定の電圧を付与するとともに前記第３接続部と前記第４接続部との間の電位差を取り出す第１接続導線と、
   前記薄膜抵抗層内であって前記第１磁気抵抗効果素子の近傍且つ直上であって前記磁気センサの平面視において同第１磁気抵抗効果素子と略一致した位置に形成されるとともに抵抗値が外部磁界により変化せず且つ加わる応力により変化する第１応力検出素子と、
   前記薄膜抵抗層内であって前記第２磁気抵抗効果素子の近傍且つ直上であって前記磁気センサの平面視において同第２磁気抵抗効果素子と略一致した位置に形成されるとともに抵抗値が外部磁界により変化せず且つ加わる応力により変化する第２応力検出素子と、
   前記薄膜抵抗層内であって前記第３磁気抵抗効果素子の近傍且つ直上であって前記磁気センサの平面視において同第３磁気抵抗効果素子と略一致した位置に形成されるとともに抵抗値が外部磁界により変化せず且つ加わる応力により変化する第３応力検出素子と、
   前記薄膜抵抗層内であって前記第４磁気抵抗効果素子の近傍且つ直上であって前記磁気センサの平面視において同第４磁気抵抗効果素子と略一致した位置に形成されるとともに抵抗値が外部磁界により変化せず且つ加わる応力により変化する第４応力検出素子と、
   前記第１応力検出素子の一端と前記第４応力検出素子の一端とを接続する第５接続部と、
   前記第２応力検出素子の一端と前記第３応力検出素子の一端とを接続する第６接続部と、
   前記第１応力検出素子の他端と前記第３応力検出素子の他端とを接続する第７接続部と、
   前記第４応力検出素子の他端と前記第２応力検出素子の他端とを接続する第８接続部と、
   前記第５接続部と前記第６接続部との間に所定の電圧を付与するとともに前記第７接続部と前記第８接続部との間の電位差を取り出す第２接続導線と、
   前記第３接続部と前記第４接続部との間の電位差に応じた値を前記第７接続部と前記第８接続部との間の電位差に基づいて補正して補正後の電位差を出力する補正手段と、
   を備え、前記補正後の電位差に基づいて外部磁界を検出する磁気センサ。
4. 基板と、
   前記基板上に形成されたトランジスタ作成層と、
   前記トランジスタ作成層上に形成されたメタル配線層と、
   前記メタル配線層上に形成された絶縁層と、
   前記絶縁層上に形成された磁気センサ層と、
   前記磁気センサ層上に形成された保護層と、
   磁気抵抗効果素子と、
   前記磁気抵抗効果素子の近傍に形成されるとともに抵抗値が外部磁界により変化せず且つ加わる応力により変化する応力検出素子と、
   前記磁気抵抗効果素子の抵抗値に応じた検出値を前記応力検出素子の抵抗値に基づいて補正する補正手段と、
   を備え、前記補正された検出値に基づいて外部磁界を検出する磁気センサにおいて、
   前記磁気抵抗効果素子は前記磁気センサ層内に形成され、
   前記応力検出素子は前記メタル配線層内に形成されるとともに前記磁気抵抗効果素子の直下であって前記磁気センサの平面視において同磁気抵抗効果素子と略一致した位置に形成されていることを特徴とする磁気センサ。
5. 基板と、
   前記基板上に形成されたトランジスタ作成層と、
   前記トランジスタ作成層上に形成されたメタル配線層と、
   前記メタル配線層上に形成された絶縁層と、
   前記絶縁層上に形成された磁気センサ層と、
   前記磁気センサ層上に形成された保護層と、
   を備える磁気センサであって、
   前記磁気センサ層内に形成され一つの向きの外部磁界の大きさが増大するにつれて抵抗値が増大する第１磁気抵抗効果素子と、
   前記磁気センサ層内に形成され一つの向きの外部磁界の大きさが増大するにつれて抵抗値が増大する第２磁気抵抗効果素子と、
   前記磁気センサ層内に形成され前記一つの向きと反対の向きの外部磁界の大きさが増大するにつれて抵抗値が増大する第３磁気抵抗効果素子と、
   前記磁気センサ層内に形成され前記一つの向きと反対の向きの外部磁界の大きさが増大するにつれて抵抗値が増大する第４磁気抵抗効果素子と、
   前記第１磁気抵抗効果素子の一端と前記第４磁気抵抗効果素子の一端とを接続する第１接続部と、
   前記第２磁気抵抗効果素子の一端と前記第３磁気抵抗効果素子の一端とを接続する第２接続部と、
   前記第１磁気抵抗効果素子の他端と前記第３磁気抵抗効果素子の他端とを接続する第３接続部と、
   前記第４磁気抵抗効果素子の他端と前記第２磁気抵抗効果素子の他端とを接続する第４接続部と、
   前記第１接続部と前記第２接続部との間に所定の電圧を付与するとともに前記第３接続部と前記第４接続部との間の電位差を取り出す第１接続導線と、
   前記メタル配線層内であって前記第１磁気抵抗効果素子の近傍且つ直下であって前記磁気センサの平面視において同第１磁気抵抗効果素子と略一致した位置に形成されるとともに抵抗値が外部磁界により変化せず且つ加わる応力により変化する第１応力検出素子と、
   前記メタル配線層内であって前記第２磁気抵抗効果素子の近傍且つ直下であって前記磁気センサの平面視において同第２磁気抵抗効果素子と略一致した位置に形成されるとともに抵抗値が外部磁界により変化せず且つ加わる応力により変化する第２応力検出素子と、
   前記メタル配線層内であって前記第３磁気抵抗効果素子の近傍且つ直下であって前記磁気センサの平面視において同第３磁気抵抗効果素子と略一致した位置に形成されるとともに抵抗値が外部磁界により変化せず且つ加わる応力により変化する第３応力検出素子と、
   前記メタル配線層内であって前記第４磁気抵抗効果素子の近傍且つ直下であって前記磁気センサの平面視において同第４磁気抵抗効果素子と略一致した位置に形成されるとともに抵抗値が外部磁界により変化せず且つ加わる応力により変化する第４応力検出素子と、
   前記第１応力検出素子の一端と前記第４応力検出素子の一端とを接続する第５接続部と、
   前記第２応力検出素子の一端と前記第３応力検出素子の一端とを接続する第６接続部と、
   前記第１応力検出素子の他端と前記第３応力検出素子の他端とを接続する第７接続部と、
   前記第４応力検出素子の他端と前記第２応力検出素子の他端とを接続する第８接続部と、
   前記第５接続部と前記第６接続部との間に所定の電圧を付与するとともに前記第７接続部と前記第８接続部との間の電位差を取り出す第２接続導線と、
   前記第３接続部と前記第４接続部との間の電位差に応じた値を前記第７接続部と前記第８接続部との間の電位差に基づいて補正して補正後の電位差を出力する補正手段と、
   を備え、前記補正後の電位差に基づいて外部磁界を検出する磁気センサ。
6. 請求項１乃至請求項５の何れか一項に記載の磁気センサであって、
   前記基板はリードフレーム上に配置され、同基板及び同リードフレームは樹脂により被覆されている磁気センサ。

Images