JP4430169B2 - インバータの力率補正装置 - Google Patents
インバータの力率補正装置 Download PDFInfo
- Publication number
- JP4430169B2 JP4430169B2 JP26404499A JP26404499A JP4430169B2 JP 4430169 B2 JP4430169 B2 JP 4430169B2 JP 26404499 A JP26404499 A JP 26404499A JP 26404499 A JP26404499 A JP 26404499A JP 4430169 B2 JP4430169 B2 JP 4430169B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- switch control
- output
- timer
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/08—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、インバータの力率補正装置に係るもので、詳しくは、家電製品などで大容量の平滑用キャパシタを使用して発生する力率を改善するために使用されている従来のアナログ形態の力率補正ＩＣを使用することによる回路の複雑化、コストの増加などの問題点を解決し得るインバータの力率補正装置に関するものである。
【０００２】
【従来の技術】
最近、省エネルギー及び出力制御の容易性の面から家電製品の多くの部分でインバータ装置が使用され、例えば、インバータ駆動モータを適用した洗濯機及び冷蔵庫なども開発されて発売されつつある。
従来のインバータ装置においては、図４に示したように、商用交流電源１００と、該商用交流電源１００を整流するブリッジダイオード１１１と、前記整流された直流電圧を平滑化する平滑用キャパシタ１２０及びチョークコイル１１２と、前記平滑化された直流電圧をパルス幅変調（Pulse Width Modulation）により可変周波数及び可変電圧に変換するインバータ１３０と、該インバータ１３０の制御により駆動されるモータ１４０と、を備えて構成されていた。
【０００３】
この場合、インバータ装置の特徴上、先ず、商用電源（大韓民国内では２２０Ｖ／６０Ｈｚ）を直流に変換した後、スイッチング素子を利用して所望の電圧及び周波数に変換させるべきであるが、このように直流に変換させる過程で、ダイオードを経由して整流された直流電圧を平滑化（smoothing ）するためには大容量のキャパシタが必要である。
【０００４】
ところが、大容量のキャパシタを使用するとシステムの力率が減少するので、それを防止するための方法の１例として、力率補正装置を適用したインバータ装置を使用していた。
即ち、従来インバータ装置の入力電圧及び電流の波形を示した図５に示したように、商用交流電源１００の電流波形において、時間ｔはチョークコイル１１２及び平滑用キャパシタ１２０の時定数により決定され、通常、商用電源周期の１／５以下であるが、力率制御が理想的である場合（即ち、力率が１であるとき）、電流波形は電圧と同一位相を有し、商用電源の最大電流振幅よりも小さいピーク電流を有するため、ノイズ及び無効電力が減少するなどの効果がある。
【０００５】
このように理想的な力率制御を行うために、従来の力率補正装置を適用したインバータ装置においては、図６及び図７に示したように、商用交流電源１００と、該商用交流電源１００を整流するブリッジダイオード１１１と、前記整流された直流電圧を平滑化する平滑用キャパシタ１２０及びチョークコイル２２０と、前記平滑化された直流電圧をパルス幅変調（ＰＷＭ）により可変周波数及び可変電圧に変換するインバータ１３０と、該インバータ１３０の制御により駆動されるモータ１４０と、を有するインバータ装置と；複数個の抵抗Ｒ１〜Ｒ１３、複数個のダイオードＤ１、Ｄ２、複数個のキャパシタＣ１〜Ｃ３、アナログ力率補正ＩＣ２１０及びスイッチング素子Ｑ１を有する力率補正部２００と；を包含して構成されていた。
【０００６】
以下、このように構成された従来の力率補正装置を適用したインバータ装置の動作について説明する。
先ず、印加された商用交流電源１００はブリッジダイオード１１１により直流電圧に整流された後、各抵抗Ｒ１、Ｒ２により分圧されてアナログ力率補正ＩＣ２１０の第３端子に入力される。
【０００７】
また、チョークコイル２２０の両端の電圧は前記アナログ力率補正ＩＣ２１０の第５端子（Ｉｄｅｔ）に入力されて、比較器２１１で予め決定された電圧レベルと比較される。
一方、前記インバータ１３０の両端の電圧は各抵抗Ｒ１１〜Ｒ１３により分圧され、該分圧された電圧は前記アナログ力率補正ＩＣ２１０の第１端子に入力されて、前記比較器２１９で予め決定された電圧レベル２．５Ｖと比較される。
【０００８】
更に、キャパシタＣ３により決定される電圧は前記アナログ力率補正ＩＣ２１０の第４端子に入力されて、比較器２１６でマルチプレクサ２１７の出力と比較される。
また、前記アナログ力率補正ＩＣ２１０は、第８端子を介して入力電圧を受けて、力率制御の際、入力電圧と入力電流との位相を一致させる。
【０００９】
このように前記アナログ力率補正ＩＣ２１０は、前記各入力端子を介して各信号を受けた後、図７に示したようにセルフスタータ（ＳＥＬＦ−ＳＴＡＲＴＥＲ）２１２、ＮＯＲゲート２１５、ＮＡＮＤゲート２１３、２１４などを経由してスイッチＱ１を制御する制御信号を第７端子を介して出力し、前記制御信号はスイッチＱ１のゲートに印加されてスイッチング動作を行って、入力電圧と入力電流との位相を一致させる。
【００１０】
図８は、このように動作する従来の力率補正装置の動作を示した波形図で、図８（Ａ）に示したように、前記ブリッジダイオード１１１の出力電圧はサイン波の形態を有し、前記比較器２１６の各入力信号Ｖｍｏ、Ｖｃｓにより、前記スイッチ制御信号は図８（Ｂ）に示したようになる。即ち、前記スイッチＱ１は前記サイン波の低い部分ではデューティが大きくなり、サイン波の高い部分ではデューティが小さくなる制御信号に従ってスイッチング動作を行い、よって、全体的に入力電流と入力電圧との位相を一致させる機能を有するようになっていた。
【００１１】
【発明が解決しようとする課題】
然るに、このような従来の力率補正装置を適用したインバータ装置においては、図７に示したように部品の数が多くて回路が複雑になり、更に、チョークコイルには補助巻線が必要になるため製造費用が上昇するという不都合な点があった。
【００１２】
本発明は、このような従来の課題に鑑みてなされたもので、従来のアナログ力率補正ＩＣの代わりに力率補正機能を行う回路をマイクロプロセッサの内部に追加して、力率補正を簡単に行い得るインバータの力率補正装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
このような目的を達成するため、本発明に係るインバータの力率補正装置においては、商用交流電源を整流する整流部と、整流された商用交流電源の入力を受けて負荷を駆動するインバータと、を有するインバータ装置において、前記整流部の出力を受けて商用交流電源のゼロ点を検出した後、商用交流電源の周波数に従って前記整流部から出力されるアナログ波形の大きさをディジタル化した上位値及び下位値からなるデータを、前記ゼロ点に同期させて、所定パルス幅を有するスイッチ制御信号を出力するマイクロプロセッサと、前記マイクロプロセッサと直列に接続され、前記インバータと並列に接続され、前記スイッチ制御信号によりオン／オフされるスイッチと、を備えて構成され、前記マイクロプロセッサは、前記ゼロ点を検出する比較器と、前記データを格納するＲＯＭと、前記マイクロプロセッサの基準クロックに同期して所定周期毎にインタラプト信号を出力するインタラプトタイマーと、前記比較器の出力及び前記インタラプトタイマーの出力により前記ＲＯＭのアドレスを指定するスタックポインタと、前記ＲＯＭから出力されるデータの上位値の入力を受けて前記スイッチ制御信号のオフタイムを決定する上位レジスタと、前記ＲＯＭから出力されるデータの下位値の入力を受けて前記スイッチ制御信号のオンタイムを決定する下位レジスタと、前記基準クロックに同期して、前記上位レジスタにより決定された前記スイッチ制御信号のオフタイム値を出力するオフタイマーと、前記基準クロックに同期して、前記下位レジスタにより決定された前記スイッチ制御信号のオンタイム値を出力するオンタイマーと、前記オンタイマーまたはオフタイマーから出力される値に従って前記スイッチ制御信号を出力するＲＳフリップフロップと、を備えて構成されている。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
本発明に係るインバータの力率補正装置においては、図１に示したように、商用交流電源１００と、ブリッジダイオード１１１及びチョークコイル１１２により構成されて前記商用交流電源を整流する整流部と、該整流部の出力電圧を平滑化する平滑用キャパシタ１２０と、前記整流部の出力を入力して商用交流電源のゼロ点を検出し、それに応じた所定パルス幅を有するスイッチ制御信号を出力するマイクロプロセッサ３００と、該マイクロプロセッサ３００から出力されるスイッチ制御信号によりオン／オフされるスイッチング素子Ｑ２と、前記平滑用キャパシタ１２０の直流出力電圧をパルス幅変調（ＰＷＭ）により可変周波数及び可変電圧に変換するインバータ１３０と、該インバータ１３０の制御により駆動されるモータ１４０と、を備えて構成されている。
【００１５】
そして、前記マイクロプロセッサ３００においては、図３に示したように、前記ブリッジダイオード１１１を経由して入力される電圧のゼロ点を検出する比較器３１０と、商用交流電源の周波数（通常５０Ｈｚまたは６０Ｈｚ）に従ってアナログサイン波の大きさをディジタル化した値を格納するＲＯＭ３４０と、前記マイクロプロセッサ３００内部の基準クロックに同期して所定周期毎にインタラプト信号を出力するインタラプトタイマー３２０と、前記比較器３１０の出力及び前記インタラプトタイマー３２０の出力により前記ＲＯＭ３４０のアドレスを指定するスタックポインタ３３０と、前記ＲＯＭ３４０から出力されるデータ中、上位値の入力を受けてスイッチ制御信号のオフタイムを決定する上位レジスタ３５０と、前記ＲＯＭ３４０から出力されるデータ中、下位値の入力を受けてスイッチ制御信号のオンタイムを決定する下位レジスタ３６０と、前記基準クロックに同期して前記上位レジスタ３５０から決定したスイッチ制御信号のオフタイム値を出力するオフタイマー３７０と、前記基準クロックに同期して前記下位レジスタ３６０から決定したスイッチ制御信号のオンタイム値を出力するオンタイマー３８０と、前記オンタイマー３８０またはオフタイマー３７０から出力される値に応じたスイッチ制御信号を出力するＲＳフリップフロップ３９０と、を備えて構成されている。
【００１６】
図２は、本発明に係るインバータの力率補正装置の基本動作を示した波形図であって、図２（Ａ）は商用交流電源を整流したブリッジダイオード１１１の出力を示した波形図、図２（Ｂ）は前記図２（Ａ）のサイン波形からゼロ電圧を検出した波形図、図２（Ｃ）は前記ゼロ点に同期して、ゼロ点近傍ではパルス幅が大きくなり、入力電圧が大きくなるときはパルス幅が小さくなるスイッチ制御信号を示した図で、前記スイッチ制御信号は従来の力率補正装置のスイッチ制御信号と同様である。
【００１７】
以下、このように構成された本発明に係るインバータの力率補正装置の動作に対し、図面に基づいて説明する。
先ず、図２（Ａ）に示したように、ブリッジダイオード１１１の出力電圧がマイクロプロセッサ３００内部の比較器３１０に入力されると、該比較器３１０はゼロ電圧を検出し、前記マイクロプロセッサ３００は内部の基準クロックによりゼロ点の検出間隔をカウントする。世界的に使用される商用交流電源の周波数は、通常、５０Ｈｚ〜６０Ｈｚであるため、前記カウントした結果が５５Ｈｚ以上であると商用電源の周波数を６０Ｈｚに認識し、また、５５Ｈｚ以下であると商用電源の周波数を５０Ｈｚに認識する。
【００１８】
なお、図２（Ｃ）のスイッチ制御信号は商用電源の周波数によって予め計算されてＲＯＭ３４０に格納され、ここで、該格納されたデータはアナログサイン波の大きさをディジタル化したものである。
次いで、インタラプトタイマー３２０は基準クロックに同期して所定周期毎にインタラプト信号をスタックポインタ３３０に出力し、該スタックポインタ３３０は前記比較器３１０の出力をクリア信号ＣＬＲとして、前記インタラプトタイマー３２０の出力をクロック信号ＣＬＫとして、それぞれ入力されて、前記ＲＯＭ３４０のアドレスを指定する信号を出力する。
【００１９】
次いで、前記ＲＯＭ３４０はアドレス指定信号の入力を受けて該当アドレスのスイッチ制御信号を出力し、該スイッチ制御信号は上位値及び下位値に分かれてそれぞれ上位レジスタ３５０及び下位レジスタ３６０に入力される。
次いで、前記上位レジスタ３５０は前記スイッチ制御信号の上位値の入力を受けてオフタイマー３７０に出力し、前記下位レジスタ３６０は前記スイッチ制御信号の下位値の入力を受けてオンタイマー３８０に出力する。
【００２０】
次いで、前記オフタイマー３７０及びオンタイマー３８０は、入力される上位値及び下位値に従ってスイッチ制御信号のオフタイム及びスイッチ制御信号のオンタイムをそれぞれ決定した後、基準クロックに同期してＲＳフリップフロップ３９０に出力し、該ＲＳフリップフロップ３９０は前記スイッチ制御信号を前記スイッチング素子Ｑ２のゲート端子に出力して、該スイッチング素子Ｑ２を駆動するようになっている。
【００２１】
【発明の効果】
以上説明したように、本発明に係るインバータの力率補正装置においては、アナログ形態の力率補正ＩＣを単一チップ化の容易なディジタル素子を使用してマイクロプロセッサに一体化させるため、回路構成が簡単で、部品の数が低下し、更に、チョークコイルに補助巻線を追加しないため費用を低減し得るという効果がある。
【図面の簡単な説明】
【図１】本発明に係るインバータの力率補正装置を示した回路図である。
【図２】図１のマイクロプロセッサの入力／出力時の波形を示した波形図である。
【図３】図１のマイクロプロセッサを示した回路図である。
【図４】従来のインバータ装置を示した回路図である。
【図５】図１の入力電圧及び入力電流の波形を示した波形図である。
【図６】従来の力率補正装置を適用したインバータ装置を示した回路図である。
【図７】図６のアナログ力率補正ＩＣを示した回路図である。
【図８】図７のアナログ力率補正ＩＣの動作を示した波形図である。
【符号の説明】
１００…商用交流電源
１１１…ブリッジダイオード
１１２…チョークコイル
１２０…平滑用キャパシタ
１３０…インバータ
１４０…モータ
２１０…アナログ力率補正ＩＣ
２１７…マルチプレクサ
２１８…ＯＰアンプ
２１１、２１６、２１９、３１０…比較器
３００…マイクロプロセッサ
３２０…インタラプトタイマー
３３０…スタックポインタ
３４０…ＲＯＭ
３５０、３６０…上、下位レジスタ
３７０…オフタイマー
３８０…オンタイマー
３９０…ＲＳフリップフロップ
Ｒ２０〜Ｒ２３…抵抗
【発明の属する技術分野】
本発明は、インバータの力率補正装置に係るもので、詳しくは、家電製品などで大容量の平滑用キャパシタを使用して発生する力率を改善するために使用されている従来のアナログ形態の力率補正ＩＣを使用することによる回路の複雑化、コストの増加などの問題点を解決し得るインバータの力率補正装置に関するものである。
【０００２】
【従来の技術】
最近、省エネルギー及び出力制御の容易性の面から家電製品の多くの部分でインバータ装置が使用され、例えば、インバータ駆動モータを適用した洗濯機及び冷蔵庫なども開発されて発売されつつある。
従来のインバータ装置においては、図４に示したように、商用交流電源１００と、該商用交流電源１００を整流するブリッジダイオード１１１と、前記整流された直流電圧を平滑化する平滑用キャパシタ１２０及びチョークコイル１１２と、前記平滑化された直流電圧をパルス幅変調（Pulse Width Modulation）により可変周波数及び可変電圧に変換するインバータ１３０と、該インバータ１３０の制御により駆動されるモータ１４０と、を備えて構成されていた。
【０００３】
この場合、インバータ装置の特徴上、先ず、商用電源（大韓民国内では２２０Ｖ／６０Ｈｚ）を直流に変換した後、スイッチング素子を利用して所望の電圧及び周波数に変換させるべきであるが、このように直流に変換させる過程で、ダイオードを経由して整流された直流電圧を平滑化（smoothing ）するためには大容量のキャパシタが必要である。
【０００４】
ところが、大容量のキャパシタを使用するとシステムの力率が減少するので、それを防止するための方法の１例として、力率補正装置を適用したインバータ装置を使用していた。
即ち、従来インバータ装置の入力電圧及び電流の波形を示した図５に示したように、商用交流電源１００の電流波形において、時間ｔはチョークコイル１１２及び平滑用キャパシタ１２０の時定数により決定され、通常、商用電源周期の１／５以下であるが、力率制御が理想的である場合（即ち、力率が１であるとき）、電流波形は電圧と同一位相を有し、商用電源の最大電流振幅よりも小さいピーク電流を有するため、ノイズ及び無効電力が減少するなどの効果がある。
【０００５】
このように理想的な力率制御を行うために、従来の力率補正装置を適用したインバータ装置においては、図６及び図７に示したように、商用交流電源１００と、該商用交流電源１００を整流するブリッジダイオード１１１と、前記整流された直流電圧を平滑化する平滑用キャパシタ１２０及びチョークコイル２２０と、前記平滑化された直流電圧をパルス幅変調（ＰＷＭ）により可変周波数及び可変電圧に変換するインバータ１３０と、該インバータ１３０の制御により駆動されるモータ１４０と、を有するインバータ装置と；複数個の抵抗Ｒ１〜Ｒ１３、複数個のダイオードＤ１、Ｄ２、複数個のキャパシタＣ１〜Ｃ３、アナログ力率補正ＩＣ２１０及びスイッチング素子Ｑ１を有する力率補正部２００と；を包含して構成されていた。
【０００６】
以下、このように構成された従来の力率補正装置を適用したインバータ装置の動作について説明する。
先ず、印加された商用交流電源１００はブリッジダイオード１１１により直流電圧に整流された後、各抵抗Ｒ１、Ｒ２により分圧されてアナログ力率補正ＩＣ２１０の第３端子に入力される。
【０００７】
また、チョークコイル２２０の両端の電圧は前記アナログ力率補正ＩＣ２１０の第５端子（Ｉｄｅｔ）に入力されて、比較器２１１で予め決定された電圧レベルと比較される。
一方、前記インバータ１３０の両端の電圧は各抵抗Ｒ１１〜Ｒ１３により分圧され、該分圧された電圧は前記アナログ力率補正ＩＣ２１０の第１端子に入力されて、前記比較器２１９で予め決定された電圧レベル２．５Ｖと比較される。
【０００８】
更に、キャパシタＣ３により決定される電圧は前記アナログ力率補正ＩＣ２１０の第４端子に入力されて、比較器２１６でマルチプレクサ２１７の出力と比較される。
また、前記アナログ力率補正ＩＣ２１０は、第８端子を介して入力電圧を受けて、力率制御の際、入力電圧と入力電流との位相を一致させる。
【０００９】
このように前記アナログ力率補正ＩＣ２１０は、前記各入力端子を介して各信号を受けた後、図７に示したようにセルフスタータ（ＳＥＬＦ−ＳＴＡＲＴＥＲ）２１２、ＮＯＲゲート２１５、ＮＡＮＤゲート２１３、２１４などを経由してスイッチＱ１を制御する制御信号を第７端子を介して出力し、前記制御信号はスイッチＱ１のゲートに印加されてスイッチング動作を行って、入力電圧と入力電流との位相を一致させる。
【００１０】
図８は、このように動作する従来の力率補正装置の動作を示した波形図で、図８（Ａ）に示したように、前記ブリッジダイオード１１１の出力電圧はサイン波の形態を有し、前記比較器２１６の各入力信号Ｖｍｏ、Ｖｃｓにより、前記スイッチ制御信号は図８（Ｂ）に示したようになる。即ち、前記スイッチＱ１は前記サイン波の低い部分ではデューティが大きくなり、サイン波の高い部分ではデューティが小さくなる制御信号に従ってスイッチング動作を行い、よって、全体的に入力電流と入力電圧との位相を一致させる機能を有するようになっていた。
【００１１】
【発明が解決しようとする課題】
然るに、このような従来の力率補正装置を適用したインバータ装置においては、図７に示したように部品の数が多くて回路が複雑になり、更に、チョークコイルには補助巻線が必要になるため製造費用が上昇するという不都合な点があった。
【００１２】
本発明は、このような従来の課題に鑑みてなされたもので、従来のアナログ力率補正ＩＣの代わりに力率補正機能を行う回路をマイクロプロセッサの内部に追加して、力率補正を簡単に行い得るインバータの力率補正装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
このような目的を達成するため、本発明に係るインバータの力率補正装置においては、商用交流電源を整流する整流部と、整流された商用交流電源の入力を受けて負荷を駆動するインバータと、を有するインバータ装置において、前記整流部の出力を受けて商用交流電源のゼロ点を検出した後、商用交流電源の周波数に従って前記整流部から出力されるアナログ波形の大きさをディジタル化した上位値及び下位値からなるデータを、前記ゼロ点に同期させて、所定パルス幅を有するスイッチ制御信号を出力するマイクロプロセッサと、前記マイクロプロセッサと直列に接続され、前記インバータと並列に接続され、前記スイッチ制御信号によりオン／オフされるスイッチと、を備えて構成され、前記マイクロプロセッサは、前記ゼロ点を検出する比較器と、前記データを格納するＲＯＭと、前記マイクロプロセッサの基準クロックに同期して所定周期毎にインタラプト信号を出力するインタラプトタイマーと、前記比較器の出力及び前記インタラプトタイマーの出力により前記ＲＯＭのアドレスを指定するスタックポインタと、前記ＲＯＭから出力されるデータの上位値の入力を受けて前記スイッチ制御信号のオフタイムを決定する上位レジスタと、前記ＲＯＭから出力されるデータの下位値の入力を受けて前記スイッチ制御信号のオンタイムを決定する下位レジスタと、前記基準クロックに同期して、前記上位レジスタにより決定された前記スイッチ制御信号のオフタイム値を出力するオフタイマーと、前記基準クロックに同期して、前記下位レジスタにより決定された前記スイッチ制御信号のオンタイム値を出力するオンタイマーと、前記オンタイマーまたはオフタイマーから出力される値に従って前記スイッチ制御信号を出力するＲＳフリップフロップと、を備えて構成されている。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
本発明に係るインバータの力率補正装置においては、図１に示したように、商用交流電源１００と、ブリッジダイオード１１１及びチョークコイル１１２により構成されて前記商用交流電源を整流する整流部と、該整流部の出力電圧を平滑化する平滑用キャパシタ１２０と、前記整流部の出力を入力して商用交流電源のゼロ点を検出し、それに応じた所定パルス幅を有するスイッチ制御信号を出力するマイクロプロセッサ３００と、該マイクロプロセッサ３００から出力されるスイッチ制御信号によりオン／オフされるスイッチング素子Ｑ２と、前記平滑用キャパシタ１２０の直流出力電圧をパルス幅変調（ＰＷＭ）により可変周波数及び可変電圧に変換するインバータ１３０と、該インバータ１３０の制御により駆動されるモータ１４０と、を備えて構成されている。
【００１５】
そして、前記マイクロプロセッサ３００においては、図３に示したように、前記ブリッジダイオード１１１を経由して入力される電圧のゼロ点を検出する比較器３１０と、商用交流電源の周波数（通常５０Ｈｚまたは６０Ｈｚ）に従ってアナログサイン波の大きさをディジタル化した値を格納するＲＯＭ３４０と、前記マイクロプロセッサ３００内部の基準クロックに同期して所定周期毎にインタラプト信号を出力するインタラプトタイマー３２０と、前記比較器３１０の出力及び前記インタラプトタイマー３２０の出力により前記ＲＯＭ３４０のアドレスを指定するスタックポインタ３３０と、前記ＲＯＭ３４０から出力されるデータ中、上位値の入力を受けてスイッチ制御信号のオフタイムを決定する上位レジスタ３５０と、前記ＲＯＭ３４０から出力されるデータ中、下位値の入力を受けてスイッチ制御信号のオンタイムを決定する下位レジスタ３６０と、前記基準クロックに同期して前記上位レジスタ３５０から決定したスイッチ制御信号のオフタイム値を出力するオフタイマー３７０と、前記基準クロックに同期して前記下位レジスタ３６０から決定したスイッチ制御信号のオンタイム値を出力するオンタイマー３８０と、前記オンタイマー３８０またはオフタイマー３７０から出力される値に応じたスイッチ制御信号を出力するＲＳフリップフロップ３９０と、を備えて構成されている。
【００１６】
図２は、本発明に係るインバータの力率補正装置の基本動作を示した波形図であって、図２（Ａ）は商用交流電源を整流したブリッジダイオード１１１の出力を示した波形図、図２（Ｂ）は前記図２（Ａ）のサイン波形からゼロ電圧を検出した波形図、図２（Ｃ）は前記ゼロ点に同期して、ゼロ点近傍ではパルス幅が大きくなり、入力電圧が大きくなるときはパルス幅が小さくなるスイッチ制御信号を示した図で、前記スイッチ制御信号は従来の力率補正装置のスイッチ制御信号と同様である。
【００１７】
以下、このように構成された本発明に係るインバータの力率補正装置の動作に対し、図面に基づいて説明する。
先ず、図２（Ａ）に示したように、ブリッジダイオード１１１の出力電圧がマイクロプロセッサ３００内部の比較器３１０に入力されると、該比較器３１０はゼロ電圧を検出し、前記マイクロプロセッサ３００は内部の基準クロックによりゼロ点の検出間隔をカウントする。世界的に使用される商用交流電源の周波数は、通常、５０Ｈｚ〜６０Ｈｚであるため、前記カウントした結果が５５Ｈｚ以上であると商用電源の周波数を６０Ｈｚに認識し、また、５５Ｈｚ以下であると商用電源の周波数を５０Ｈｚに認識する。
【００１８】
なお、図２（Ｃ）のスイッチ制御信号は商用電源の周波数によって予め計算されてＲＯＭ３４０に格納され、ここで、該格納されたデータはアナログサイン波の大きさをディジタル化したものである。
次いで、インタラプトタイマー３２０は基準クロックに同期して所定周期毎にインタラプト信号をスタックポインタ３３０に出力し、該スタックポインタ３３０は前記比較器３１０の出力をクリア信号ＣＬＲとして、前記インタラプトタイマー３２０の出力をクロック信号ＣＬＫとして、それぞれ入力されて、前記ＲＯＭ３４０のアドレスを指定する信号を出力する。
【００１９】
次いで、前記ＲＯＭ３４０はアドレス指定信号の入力を受けて該当アドレスのスイッチ制御信号を出力し、該スイッチ制御信号は上位値及び下位値に分かれてそれぞれ上位レジスタ３５０及び下位レジスタ３６０に入力される。
次いで、前記上位レジスタ３５０は前記スイッチ制御信号の上位値の入力を受けてオフタイマー３７０に出力し、前記下位レジスタ３６０は前記スイッチ制御信号の下位値の入力を受けてオンタイマー３８０に出力する。
【００２０】
次いで、前記オフタイマー３７０及びオンタイマー３８０は、入力される上位値及び下位値に従ってスイッチ制御信号のオフタイム及びスイッチ制御信号のオンタイムをそれぞれ決定した後、基準クロックに同期してＲＳフリップフロップ３９０に出力し、該ＲＳフリップフロップ３９０は前記スイッチ制御信号を前記スイッチング素子Ｑ２のゲート端子に出力して、該スイッチング素子Ｑ２を駆動するようになっている。
【００２１】
【発明の効果】
以上説明したように、本発明に係るインバータの力率補正装置においては、アナログ形態の力率補正ＩＣを単一チップ化の容易なディジタル素子を使用してマイクロプロセッサに一体化させるため、回路構成が簡単で、部品の数が低下し、更に、チョークコイルに補助巻線を追加しないため費用を低減し得るという効果がある。
【図面の簡単な説明】
【図１】本発明に係るインバータの力率補正装置を示した回路図である。
【図２】図１のマイクロプロセッサの入力／出力時の波形を示した波形図である。
【図３】図１のマイクロプロセッサを示した回路図である。
【図４】従来のインバータ装置を示した回路図である。
【図５】図１の入力電圧及び入力電流の波形を示した波形図である。
【図６】従来の力率補正装置を適用したインバータ装置を示した回路図である。
【図７】図６のアナログ力率補正ＩＣを示した回路図である。
【図８】図７のアナログ力率補正ＩＣの動作を示した波形図である。
【符号の説明】
１００…商用交流電源
１１１…ブリッジダイオード
１１２…チョークコイル
１２０…平滑用キャパシタ
１３０…インバータ
１４０…モータ
２１０…アナログ力率補正ＩＣ
２１７…マルチプレクサ
２１８…ＯＰアンプ
２１１、２１６、２１９、３１０…比較器
３００…マイクロプロセッサ
３２０…インタラプトタイマー
３３０…スタックポインタ
３４０…ＲＯＭ
３５０、３６０…上、下位レジスタ
３７０…オフタイマー
３８０…オンタイマー
３９０…ＲＳフリップフロップ
Ｒ２０〜Ｒ２３…抵抗
Claims (1)
- 商用交流電源を整流する整流部と、整流された商用交流電源の入力を受けて負荷を駆動するインバータと、を有するインバータ装置において、
前記整流部の出力を受けて商用交流電源のゼロ点を検出した後、商用交流電源の周波数に従って前記整流部から出力されるアナログ波形の大きさをディジタル化した上位値及び下位値からなるデータを、前記ゼロ点に同期させて、所定パルス幅を有するスイッチ制御信号を出力するマイクロプロセッサと、
前記マイクロプロセッサと直列に接続され、前記インバータと並列に接続され、前記スイッチ制御信号によりオン／オフされるスイッチと、を備えて構成され、
前記マイクロプロセッサは、
前記ゼロ点を検出する比較器と、
前記データを格納するＲＯＭと、
前記マイクロプロセッサの基準クロックに同期して所定周期毎にインタラプト信号を出力するインタラプトタイマーと、
前記比較器の出力及び前記インタラプトタイマーの出力により前記ＲＯＭのアドレスを指定するスタックポインタと、
前記ＲＯＭから出力されるデータの上位値の入力を受けて前記スイッチ制御信号のオフタイムを決定する上位レジスタと、
前記ＲＯＭから出力されるデータの下位値の入力を受けて前記スイッチ制御信号のオンタイムを決定する下位レジスタと、
前記基準クロックに同期して、前記上位レジスタにより決定された前記スイッチ制御信号のオフタイム値を出力するオフタイマーと、
前記基準クロックに同期して、前記下位レジスタにより決定された前記スイッチ制御信号のオンタイム値を出力するオンタイマーと、
前記オンタイマーまたはオフタイマーから出力される値に従って前記スイッチ制御信号を出力するＲＳフリップフロップと、を備えて構成されることを特徴とするインバータの力率補正装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990000281A KR100351140B1 (ko) | 1999-01-08 | 1999-01-08 | 인버터의 역률보정장치 |
| KR281/1999 | 1999-01-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000209874A JP2000209874A (ja) | 2000-07-28 |
| JP4430169B2 true JP4430169B2 (ja) | 2010-03-10 |
Family
ID=19570853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26404499A Expired - Fee Related JP4430169B2 (ja) | 1999-01-08 | 1999-09-17 | インバータの力率補正装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4430169B2 (ja) |
| KR (1) | KR100351140B1 (ja) |
| CN (1) | CN1290250C (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7298124B2 (en) * | 2004-12-01 | 2007-11-20 | Semiconductor Components Industries, L.L.C. | PWM regulator with discontinuous mode and method therefor |
| DE102004025597B4 (de) * | 2004-05-25 | 2014-08-21 | Tridonic Gmbh & Co Kg | Verfahren und Schaltung zur Leistungsfaktorkorrektur (PFC) |
| KR101075222B1 (ko) * | 2004-10-29 | 2011-10-19 | 삼성전자주식회사 | 역률 보상 장치 및 방법 |
| AU2005315114B2 (en) * | 2004-12-15 | 2009-01-22 | Fujitsu General Limited | Power supply apparatus |
| CN101427452B (zh) * | 2006-04-25 | 2012-10-03 | 皇家飞利浦电子股份有限公司 | 用于确定开关点的电力逆变器控制设备 |
| DE102009034349A1 (de) * | 2009-07-23 | 2011-02-03 | Tridonicatco Gmbh & Co. Kg | Verfahren und Schaltung zur Leistungsfaktor-Korrektur |
| US8198876B2 (en) * | 2010-03-09 | 2012-06-12 | Richard Landry Gray | Power factor compensating method compensating power factors of electronic devices connected to a common power source |
| KR101251477B1 (ko) * | 2012-12-13 | 2013-04-05 | 김영준 | 역률 개선을 포함한 전동기의 절전 구동회로 |
| CN103595268B (zh) * | 2013-11-26 | 2017-01-25 | 中国人民解放军重庆通信学院 | 变频器 |
| JP6265297B1 (ja) * | 2016-09-30 | 2018-01-24 | ダイキン工業株式会社 | 直接形電力変換器用の制御装置 |
-
1999
- 1999-01-08 KR KR1019990000281A patent/KR100351140B1/ko not_active Expired - Fee Related
- 1999-09-17 JP JP26404499A patent/JP4430169B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-08 CN CNB001027891A patent/CN1290250C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1264215A (zh) | 2000-08-23 |
| KR100351140B1 (ko) | 2002-09-09 |
| KR20000050417A (ko) | 2000-08-05 |
| JP2000209874A (ja) | 2000-07-28 |
| CN1290250C (zh) | 2006-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0805548B1 (en) | Power factor correction circuit | |
| EP1835608B1 (en) | Apparatus and method for supplying DC power source | |
| JP4416531B2 (ja) | 電圧制御パルス幅変調周波数変換器及びその制御方法 | |
| JPH10174442A (ja) | コンバータ | |
| JP4430169B2 (ja) | インバータの力率補正装置 | |
| JPH02266868A (ja) | 電源装置の制御方式 | |
| JP3578874B2 (ja) | 電源装置及び空気調和装置の電源装置 | |
| JP2003106616A (ja) | インバータエアコン | |
| JP4558861B2 (ja) | インバータシステムの力率補正回路及びその方法 | |
| JP2000023479A (ja) | 電気洗濯機 | |
| JP3823833B2 (ja) | 電力変換装置 | |
| KR20110077801A (ko) | 직류전원 공급장치 및 직류전원 공급방법 | |
| JP2638767B2 (ja) | 空気調和機の制御方法 | |
| KR100339546B1 (ko) | 인버터 시스템의 역률개선 및 팜 제어회로 | |
| JP4430168B2 (ja) | インバータシステムの力率補償回路及びその方法 | |
| KR20010010415A (ko) | 인버터의 역률보정장치 및 방법 | |
| JPH08168255A (ja) | ディジタル式アクティブフィルタの制御装置 | |
| JPH0564451A (ja) | 電源装置 | |
| JP2001231262A (ja) | 直流モータの制御装置 | |
| KR100585686B1 (ko) | 인버터의 역률보정장치 및 방법 | |
| JP4558862B2 (ja) | インバータシステムの駆動装置及び方法 | |
| KR100585684B1 (ko) | 인버터 시스템의 전원전압 주파수에 따른 역률개선 및 팜 제어회로 | |
| KR20010010414A (ko) | 인버터의 역률보정장치 및 방법 | |
| JP4306234B2 (ja) | スイッチング電源装置 | |
| KR100619721B1 (ko) | 소프트 스타트 팜 구동회로의 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090406 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |