Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4433151B2 - Boost DC / DC converter and driving method thereof - Google Patents
[go: Go Back, main page]

JP4433151B2 - Boost DC / DC converter and driving method thereof - Google Patents

Boost DC / DC converter and driving method thereof Download PDF

Info

Publication number
JP4433151B2
JP4433151B2 JP2003394901A JP2003394901A JP4433151B2 JP 4433151 B2 JP4433151 B2 JP 4433151B2 JP 2003394901 A JP2003394901 A JP 2003394901A JP 2003394901 A JP2003394901 A JP 2003394901A JP 4433151 B2 JP4433151 B2 JP 4433151B2
Authority
JP
Japan
Prior art keywords
terminal
voltage
control
transistor
main electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003394901A
Other languages
Japanese (ja)
Other versions
JP2005160198A (en
Inventor
順司 竹下
雅之 鈴木
幸弘 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2003394901A priority Critical patent/JP4433151B2/en
Publication of JP2005160198A publication Critical patent/JP2005160198A/en
Application granted granted Critical
Publication of JP4433151B2 publication Critical patent/JP4433151B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、昇圧型DC/DCコンバータに関し、特に、昇圧型DC/DCコンバータの駆動方法に関する。   The present invention relates to a step-up DC / DC converter, and more particularly to a method for driving a step-up DC / DC converter.

この技術分野において周知のように、DC/DCコンバータとは、ある電圧レベルの直流電圧(直流入力電圧)を他の電圧レベルの直流電圧(直流出力電圧)に変換する電力変換器のことをいう。DC/DCコンバータはスイッチングレギュレータとも呼ばれる。ここで、直流入力電圧の電圧レベルよりも直流出力電圧の電圧レベルが高いDC/DCコンバータは昇圧型DC/DCコンバータと呼ばれ、直流入力電圧の電圧レベルよりも直流出力電圧の電圧レベルが低いDC/DCコンバータは降圧型DC/DCコンバータと呼ばれる。本発明は昇圧型DC/DCコンバータに係る。   As is well known in this technical field, a DC / DC converter refers to a power converter that converts a DC voltage (DC input voltage) at a certain voltage level into a DC voltage (DC output voltage) at another voltage level. . The DC / DC converter is also called a switching regulator. Here, a DC / DC converter in which the voltage level of the DC output voltage is higher than the voltage level of the DC input voltage is called a step-up DC / DC converter, and the voltage level of the DC output voltage is lower than the voltage level of the DC input voltage. The DC / DC converter is called a step-down DC / DC converter. The present invention relates to a step-up DC / DC converter.

昇圧型DC/DCコンバータでは、トランジスタをスイッチとして用い、これをスイッチングさせ、直流入力電圧をいったん交流電圧に変えて、トランスによって電圧を昇圧した後、整流して直流出力電圧に変換する。   In a step-up DC / DC converter, a transistor is used as a switch, which is switched, and a DC input voltage is once changed to an AC voltage. After the voltage is boosted by a transformer, the voltage is rectified and converted to a DC output voltage.

この昇圧型DC/DCコンバータに昇圧型同期整流DC/DCコンバータがある。   As this step-up DC / DC converter, there is a step-up synchronous rectification DC / DC converter.

図1に昇圧型同期整流DC/DCコンバータ10の外観を示す。図示の昇圧型同期整流DC/DCコンバータ10は、液晶表示装置のバックライトに用いられるものである。昇圧型同期整流DC/DCコンバータ10は、電源入力端子VDDと、スイッチ端子SWと、電源出力端子VOUTと、フィードバック端子FBと、接地端子GNDと、コントロール端子CNTRLとを持つ。接地端子GNDは接地電位に保持される。電源入力端子VDDは図示しない入力電源の電源端子VBATTが接続される。これにより、接地端子GNDと電源入力端子VDDとの間には、入力電源から電源入力電圧VDDが印加される。接地端子GNDと電源入力端子VDDとの間には入力コンデンサCinが接続されている。 FIG. 1 shows an external appearance of the step-up synchronous rectification DC / DC converter 10. The step-up synchronous rectification DC / DC converter 10 shown in the figure is used for a backlight of a liquid crystal display device. The step-up synchronous rectification DC / DC converter 10 has a power input terminal VDD, a switch terminal SW, a power output terminal VOUT, a feedback terminal FB, a ground terminal GND, and a control terminal CNTRL. The ground terminal GND is held at the ground potential. The power supply input terminal VDD is connected to a power supply terminal VBATT of an input power supply (not shown). As a result, the power supply input voltage V DD is applied from the input power supply between the ground terminal GND and the power supply input terminal VDD. An input capacitor Cin is connected between the ground terminal GND and the power input terminal VDD.

電源入力端子VDDとスイッチ端子SWとの間には、インダクタLが接続されている。すなわち、インダクタLの一端は電源入力端子VDDに接続され、インダクタLの他端はスイッチ端子SWに接続されている。   An inductor L is connected between the power input terminal VDD and the switch terminal SW. That is, one end of the inductor L is connected to the power input terminal VDD, and the other end of the inductor L is connected to the switch terminal SW.

電源出力端子VOUTと接地端子GNDとの間には、出力コンデンサCoutが接続されている。この出力コンデンサCoutの両端間には直流入力電圧VDDよりも高い直流出力電圧Voutが生成される。 An output capacitor Cout is connected between the power supply output terminal VOUT and the ground terminal GND. A DC output voltage Vout higher than the DC input voltage V DD is generated between both ends of the output capacitor Cout.

電源出力端子VOUTとフィードバック端子FBとの間には、液晶表示装置のバックライトとして用いられる第1乃至第4の発光ダイオードLED1,LED2,LED3,LED4が直列に接続されている。フィードバック端子FBと接地端子GNDとの間には抵抗器Rが接続されている。すなわち、本例では、負荷として、第1乃至第4の発光ダイオードLED1〜LED4及び抵抗器Rを備えている。   Between the power output terminal VOUT and the feedback terminal FB, the first to fourth light emitting diodes LED1, LED2, LED3, LED4 used as a backlight of the liquid crystal display device are connected in series. A resistor R is connected between the feedback terminal FB and the ground terminal GND. That is, in this example, the first to fourth light emitting diodes LED1 to LED4 and the resistor R are provided as loads.

本例では、入力電源の電源入力電圧VDDは3.7Vである。又、第1乃至第4の発光ダイオードLED1〜LED4を発光させるためには、各発光ダイオードに3.3Vの電圧を印加する必要があり、抵抗器Rの両端には0.5Vの電圧が印加される必要がある。したがって、出力コンデンサCoutの両端間に生成される直流出力電圧Voutは、13.7Vである。なお、本例は、発光ダイオードの個数が4個である場合の例を示しているので、直流出力電圧Voutが13.7Vであるが、発光ダイオードの個数が3個の場合には、直流出力電圧Voutは10.4Vである。 In this example, the power supply input voltage V DD of the input power supply is 3.7V. In addition, in order to cause the first to fourth light emitting diodes LED1 to LED4 to emit light, it is necessary to apply a voltage of 3.3 V to each light emitting diode, and a voltage of 0.5 V is applied to both ends of the resistor R. Need to be done. Therefore, the DC output voltage Vout generated across the output capacitor Cout is 13.7V. Since this example shows an example in which the number of light emitting diodes is four, the DC output voltage Vout is 13.7 V. However, when the number of light emitting diodes is three, the direct current output The voltage Vout is 10.4V.

図2に図1に図示した昇圧型同期整流DC/DCコンバータ10のブロック図を示す。   FIG. 2 shows a block diagram of the step-up synchronous rectification DC / DC converter 10 shown in FIG.

昇圧型同期整流DC/DCコンバータ10は、スイッチ端子SWと電源出力端子VOUTとの間に接続された第1のトランジスタQ1と、スイッチ端子SWと接地端子GNDとの間に接続された第2のトランジスタQ2とを有する。第1のトランジスタQ1は整流トランジスタと呼ばれ、第2のトランジスタQ2はスイッチングトランジスタと呼ばれる。第1のトランジスタQ1は、第1および第2の主電極端子と第1の制御端子とを持つ。第2のトランジスタQ2は、第3および第4の主電極端子と第2の制御端子とを持つ。   The step-up synchronous rectification DC / DC converter 10 includes a first transistor Q1 connected between the switch terminal SW and the power supply output terminal VOUT, and a second transistor connected between the switch terminal SW and the ground terminal GND. A transistor Q2. The first transistor Q1 is called a rectifying transistor, and the second transistor Q2 is called a switching transistor. The first transistor Q1 has first and second main electrode terminals and a first control terminal. The second transistor Q2 has third and fourth main electrode terminals and a second control terminal.

詳述すると、図示の第1のトランジスタQ1は、第1の主電極端子、第2の主電極端子、及び第1の制御端子として、それぞれ、ドレイン、ソース、及びゲートを持つPチャネル電界効果トランジスタから構成されている。また、図示の第2のトランジスタQ2は、第3の主電極端子、第4の主電極端子、及び第2の制御端子として、それぞれ、ドレイン、ソース、及びゲートを持つNチャネル電界効果トランジスタから構成されている。Pチャネル電界効果トランジスタQ1において、そのドレインはスイッチ端子SW(インダクタLの他端)に接続され、そのソースは電源出力端子VOUTに接続されている。Nチャネル電界効果トランジスタQ2において、そのドレインはスイッチ端子SW(インダクタLの他端)に接続され、そのソースは抵抗器R1を介して接地端子GNDに接続されている。   More specifically, the illustrated first transistor Q1 is a P-channel field effect transistor having a drain, a source, and a gate as a first main electrode terminal, a second main electrode terminal, and a first control terminal, respectively. It is composed of The illustrated second transistor Q2 is composed of an N-channel field effect transistor having a drain, a source, and a gate as a third main electrode terminal, a fourth main electrode terminal, and a second control terminal, respectively. Has been. In the P-channel field effect transistor Q1, its drain is connected to the switch terminal SW (the other end of the inductor L), and its source is connected to the power supply output terminal VOUT. In the N-channel field effect transistor Q2, its drain is connected to the switch terminal SW (the other end of the inductor L), and its source is connected to the ground terminal GND through the resistor R1.

尚、Pチャネル電界効果トランジスタの代わりに、第1のトランジスタQ1は、第1の主電極端子、第2の主電極端子、及び第1の制御端子として、それぞれ、コレクタ、エミッタ、及びベースを持つpnp形バイポーラトランジスタから構成されても良い。Nチャネル電界効果トランジスタの代わりに、第2のトランジスタQ2は、第3の主電極端子、第4の主電極端子、及び第2の制御端子として、それぞれ、コレクタ、エミッタ、及びベースを持つnpn形バイポーラトランジスタから構成されても良い。   Instead of the P-channel field effect transistor, the first transistor Q1 has a collector, an emitter, and a base as a first main electrode terminal, a second main electrode terminal, and a first control terminal, respectively. You may comprise from a pnp-type bipolar transistor. Instead of the N-channel field effect transistor, the second transistor Q2 is an npn type having a collector, an emitter, and a base as a third main electrode terminal, a fourth main electrode terminal, and a second control terminal, respectively. You may comprise from a bipolar transistor.

これらPチャネル電界効果トランジスタQ1とNチャネル電界効果トランジスタQ2とは後述する駆動回路によって駆動される。   These P-channel field effect transistor Q1 and N-channel field effect transistor Q2 are driven by a drive circuit described later.

詳述すると、駆動回路は、基準電圧発生回路11と、誤差増幅器12と、パルス幅変調(PWM)比較器13と、電流モード比較器14と、発振器15と、加算器16と、駆動制御回路17とを有する。   More specifically, the drive circuit includes a reference voltage generation circuit 11, an error amplifier 12, a pulse width modulation (PWM) comparator 13, a current mode comparator 14, an oscillator 15, an adder 16, and a drive control circuit. 17.

基準電圧発生回路11は、電源入力端子VDDと接地端子との間に接続されて、基準電圧Vrefを発生する。基準電圧発生回路11は出力端子は、直列に接続された抵抗器R2、R3を介して接地されている。抵抗器R2とR3との接続点は誤差増幅器12の非反転入力端子+に接続されている。誤差増幅器12の反転入力端子−はフィードバック端子FBに接続されている。誤差増幅器12の出力端子は抵抗器RcおよびコンデンサCcを介して接地される。また、誤差増幅器12の出力端子はPWM比較器13の入力端子−に接続されている。   The reference voltage generation circuit 11 is connected between the power input terminal VDD and the ground terminal, and generates a reference voltage Vref. The output terminal of the reference voltage generation circuit 11 is grounded via resistors R2 and R3 connected in series. The connection point between the resistors R2 and R3 is connected to the non-inverting input terminal + of the error amplifier 12. The inverting input terminal − of the error amplifier 12 is connected to the feedback terminal FB. The output terminal of the error amplifier 12 is grounded through a resistor Rc and a capacitor Cc. The output terminal of the error amplifier 12 is connected to the input terminal − of the PWM comparator 13.

電流モード比較器14の非反転入力端子+と反転入力端子−との間に抵抗器R1が接続されている。発振器15はノコギリ波を発振する。発振器15の出力端子と電流モード比較器14の出力端子は加算器16に接続されている。加算器16は、電流モード比較器14の出力信号と発振器15の出力信号とを加算して、加算した信号を出力する。加算器16の出力端子はPWM比較器13の非反転入力端子+に接続されている。PWM比較器13はパルス幅変調信号を出力する。PWM比較器13の出力端子は駆動制御回路17に接続されている。駆動制御回路17は、PWM比較器13から供給されるパルス幅変調信号に基づいて、Pチャネル電界効果トランジスタQ1及びNチャネル電界効果トランジスタQ2が同時にオンしないように、Pチャネル電界効果トランジスタQ1及びNチャネル電界効果トランジスタQ2の駆動を制御する。   A resistor R 1 is connected between the non-inverting input terminal + and the inverting input terminal − of the current mode comparator 14. The oscillator 15 oscillates a sawtooth wave. The output terminal of the oscillator 15 and the output terminal of the current mode comparator 14 are connected to the adder 16. The adder 16 adds the output signal of the current mode comparator 14 and the output signal of the oscillator 15 and outputs the added signal. The output terminal of the adder 16 is connected to the non-inverting input terminal + of the PWM comparator 13. The PWM comparator 13 outputs a pulse width modulation signal. The output terminal of the PWM comparator 13 is connected to the drive control circuit 17. Based on the pulse width modulation signal supplied from the PWM comparator 13, the drive control circuit 17 prevents the P-channel field effect transistor Q1 and the N-channel field effect transistor Q2 from being turned on at the same time. Controls the driving of the channel field effect transistor Q2.

とにかく、駆動回路は、Pチャネル電界効果トランジスタQ1及びNチャネル電界効果トランジスタQ2が同時にオンしないように、Pチャネル電界トランジスタQ1及びNチャネル電界効果トランジスタQ2を駆動する。   In any case, the driving circuit drives the P-channel field effect transistor Q1 and the N-channel field effect transistor Q2 so that the P-channel field effect transistor Q1 and the N-channel field effect transistor Q2 are not turned on at the same time.

一方、制御端子CNTRLにはオン/オフ信号が供給される。制御端子CNTRLは、抵抗器R4、R5を介して接地されている。抵抗器R4、R5の接続点は、Nチャネル電界効果トランジスタQ3のゲートに接続されている。Nチャネル電界効果トランジスタQ3のドレインは、電流源18を介して電源入力端子に接続され、ソースは接地されている。   On the other hand, an ON / OFF signal is supplied to the control terminal CNTRL. The control terminal CNTRL is grounded via resistors R4 and R5. The connection point of the resistors R4 and R5 is connected to the gate of the N-channel field effect transistor Q3. The drain of the N-channel field effect transistor Q3 is connected to the power supply input terminal via the current source 18, and the source is grounded.

尚、基準電圧発生回路11の出力端子にはソフトスタート回路19が接続され、電源出力端子VOUTには開回路保護回路20が接続されている。   A soft start circuit 19 is connected to the output terminal of the reference voltage generation circuit 11, and an open circuit protection circuit 20 is connected to the power supply output terminal VOUT.

図3に、従来の駆動制御回路17の出力段と共に示す、従来の昇圧型同期整流DC/DCコンバータを示す。図3において、参照符号25は入力電源である。   FIG. 3 shows a conventional step-up synchronous rectification DC / DC converter shown together with the output stage of the conventional drive control circuit 17. In FIG. 3, reference numeral 25 is an input power source.

駆動制御回路17は、その出力段において、第1の比較器171と第2の比較器172とを有する。第1の比較器171は、Pチャネル電界効果トランジスタQ1のゲートに第1の制御電圧を供給するためのものである。第2の比較器172は、Nチャネル電界効果トランジスタQ2のゲートに第2の制御電圧を供給するためのものである。   The drive control circuit 17 has a first comparator 171 and a second comparator 172 at its output stage. The first comparator 171 is for supplying a first control voltage to the gate of the P-channel field effect transistor Q1. The second comparator 172 is for supplying a second control voltage to the gate of the N-channel field effect transistor Q2.

第1の比較器171は、第1の制御電圧として、電源出力電圧Voutと接地電位との間でスイングさせた電圧を生成する第1の制御電圧生成手段として働く。同様に、第2の比較器172は、第2の制御電圧として、電源出力電圧Voutと接地電位との間でスイングさせた電圧を生成する第2の制御電圧生成手段として働く。   The first comparator 171 functions as first control voltage generation means for generating a voltage swung between the power supply output voltage Vout and the ground potential as the first control voltage. Similarly, the second comparator 172 functions as second control voltage generation means for generating a voltage swung between the power supply output voltage Vout and the ground potential as the second control voltage.

一般に、昇圧型同期整流DC/DCコンバータでは、パワートランジスタである、Pチャネル電界効果トランジスタQ1およびNチャネル電界効果トランジスタQ2の寄生容量が大きい。すなわち、Pチャネル電界効果トランジスタQ1は、寄生容量として、ゲート−ドレイン間容量C11とゲート−ソース間容量C12とを持つ。同様に、Nチャネル電界効果トランジスタQ2は、寄生容量として、ゲート−ドレイン間容量C21とゲート−ソース間容量C22とを持つ。 In general, in the step-up type synchronous rectification DC / DC converter, the parasitic capacitances of the P-channel field effect transistor Q1 and the N-channel field effect transistor Q2 which are power transistors are large. That, P channel field effect transistor Q1, as a parasitic capacitance, the gate - drain capacitance C 11 and the gate - with the source capacitance C 12. Similarly, the N-channel field effect transistor Q2, as a parasitic capacitance, the gate - drain capacitance C 21 and the gate - with the source capacitance C 22.

前述したように、従来の昇圧型同期整流DC/DCコンバータにおいては、Pチャネル電界効果トランジスタQ1を駆動するために、第1の比較器171は、第1の制御電圧として、電源出力電圧Voutと接地電位との間でスイングさせた電圧を生成する一方、Nチャネル電界効果トランジスタQ2を駆動するために、第2の比較器171は、第2の制御電圧として、電源出力電圧Voutと接地電位との間でスイングさせた電圧を生成していた。   As described above, in the conventional step-up synchronous rectification DC / DC converter, in order to drive the P-channel field effect transistor Q1, the first comparator 171 uses the power supply output voltage Vout as the first control voltage. In order to generate the voltage swung between the ground potential and the N-channel field effect transistor Q2, the second comparator 171 uses the power supply output voltage Vout and the ground potential as the second control voltage. Generated a voltage that was swung between.

この場合、寄生容量C11〜C22を駆動する電荷(Q=CV)が大きく、Pチャネル電界効果トランジスタQ1およびNチャネル電界効果トランジスタQ2をスイッチングする際の電力損失が無視できない程度に大きくなる。 In this case, the charge (Q = CV) for driving the parasitic capacitances C 11 to C 22 is large, and the power loss at the time of switching the P-channel field effect transistor Q1 and the N-channel field effect transistor Q2 becomes so large that it cannot be ignored.

したがって、本発明の課題は、スイッチング時の電力損失を小さくすることが可能な、昇圧型DC/DCコンバータおよびその駆動方法を提供することにある。   Accordingly, an object of the present invention is to provide a step-up DC / DC converter and a driving method thereof that can reduce power loss during switching.

本発明が適用される昇圧型DC/DCコンバータは、接地電位の接地端子(GND)と電源入力端子(VDD)とを持ち、接地端子と電源入力端子との間に直流入力電圧(VDD)を印加する入力電源(25)と、電源入力端子に一端が接続されたインダクタ(L)と、このインダクタの他端に第1の主電極端子が接続され、第2の主電極端子が電源出力端子に接続され、第1の制御電圧が供給される第1の制御端子を持つ第1のトランジスタ(Q1)と、インダクタの他端に第3の主電極端子が接続され、第4の主電極端子が前記接地端子に接続され、第2の制御電圧が供給される第2の制御端子を持つ第2のトランジスタ(Q2)と、電源出力端子と接地端子との間に接続されて、両端間に直流入力電圧よりも高い直流出力電圧(Vout)を生成する出力コンデンサ(Cout)と、第1および第2のトランジスタが同時にオンしないように、第1および第2のトランジスタを駆動する駆動回路(11,12,13,14,15,16,17A〜17E)と備えている。   A step-up DC / DC converter to which the present invention is applied has a ground terminal (GND) having a ground potential and a power input terminal (VDD), and a DC input voltage (VDD) is applied between the ground terminal and the power input terminal. An input power supply (25) to be applied, an inductor (L) having one end connected to the power input terminal, a first main electrode terminal connected to the other end of the inductor, and a second main electrode terminal serving as a power output terminal And a first transistor (Q1) having a first control terminal to which a first control voltage is supplied, a third main electrode terminal connected to the other end of the inductor, and a fourth main electrode terminal Is connected between the power supply output terminal and the ground terminal, and is connected between both ends of the second transistor (Q2) having the second control terminal to which the second control voltage is supplied. DC output voltage (Vout) higher than DC input voltage Driving circuits (11, 12, 13, 14, 15, 16, 17A to drive the first and second transistors so that the generated output capacitor (Cout) and the first and second transistors are not turned on simultaneously. 17E).

本発明の第1の態様に係る昇圧型DC/DCコンバータによれば、駆動回路(17A)は、第1の制御電圧として、直流出力電圧(Vout)と直流入力電圧(VDD)との間でスイングさせた電圧を生成する第1の制御電圧生成手段(171A)を有する。 According to the step-up DC / DC converter according to the first aspect of the present invention, the drive circuit (17A) has a direct current output voltage (Vout) and a direct current input voltage (V DD ) as the first control voltage. The first control voltage generating means (171A) for generating the voltage swung in (1).

本発明の第2の態様に係る昇圧型DC/DCコンバータによれば、駆動回路(17B)は、第2の制御電圧として、接地電位と直流入力電圧(VDD)との間でスイングさせた電圧を生成する第2の制御電圧生成手段(172A)を有する。 According to the step-up DC / DC converter according to the second aspect of the present invention, the drive circuit (17B) is swung between the ground potential and the DC input voltage (V DD ) as the second control voltage. Second control voltage generating means (172A) for generating a voltage is included.

本発明の第3の態様に係る昇圧型DC/DCコンバータによれば、駆動回路(17C)は、第1の制御電圧として、直流出力電圧(Vout)と直流入力電圧(VDD)との間でスイングさせた電圧を生成する第1の制御電圧生成手段(171A)と、第2の制御電圧として、接地電位と直流入力電圧(VDD)との間でスイングさせた電圧を生成する第2の制御電圧生成手段(172A)とを有する。 According to the step-up DC / DC converter according to the third aspect of the present invention, the drive circuit (17C) has a direct current output voltage (Vout) and a direct current input voltage (V DD ) as the first control voltage. The first control voltage generation means (171A) that generates the voltage swung in step 171 and the second control voltage that generates a voltage swung between the ground potential and the DC input voltage (V DD ) as the second control voltage. Control voltage generating means (172A).

本発明の第4の態様に係る昇圧型DC/DCコンバータによれば、駆動回路(17D)は、第1の制御電圧として、直流出力電圧(Vout)と接地電位より高くかつ第1のトランジスタ(Q1)をオンさせるのに十分な第1の設定電圧(VGS1)との間でスイングさせた電圧を生成する第1の制御電圧生成手段(171B)と、第2の制御電圧として、接地電位と直流出力電圧(Vout)より低くかつ第2のトランジスタ(Q2)をオンさせるに十分な第2の設定電圧(VGS2)と間でスイングさせた電圧を生成する第2の制御電圧生成手段(172B)とを有する。なお、第1の設定電圧と第2の設定電圧が等しく(VGS)ても良い。また、第1および第2の設定電圧(VGS)が直流出力電圧(Vout)の半分の電圧に等しくても良い。 According to the step-up DC / DC converter according to the fourth aspect of the present invention, the drive circuit (17D) uses the first transistor (DC output voltage (Vout)) higher than the DC output voltage (Vout) and the ground potential as the first control voltage. First control voltage generating means (171B) for generating a voltage swung between the first set voltage (V GS1 ) sufficient to turn on Q1) and a ground potential as a second control voltage And a second control voltage generating means for generating a voltage swung between the second set voltage (V GS2 ) lower than the DC output voltage (Vout) and sufficient to turn on the second transistor (Q2). 172B). The first set voltage and the second set voltage may be equal (V GS ). Further, the first and second set voltages (VGS) may be equal to half the DC output voltage (Vout).

上記昇圧型DC/DCコンバータにおいて、第1のトランジスタ(Q1)は、例えば、第1の主電極端子、第2の主電極端子、及び第1の制御端子として、それぞれ、ドレイン、ソース、及びゲートを持つPチャネル電界効果トランジスタから構成され、第2のトランジスタ(Q2)は、例えば、第3の主電極端子、第4の主電極端子、及び第2の制御端子として、それぞれ、ドレイン、ソース、及びゲートを持つNチャネル電界効果トランジスタから構成される。その代わりに、第1のトランジスタは、第1の主電極端子、第2の主電極端子、及び第1の制御端子として、それぞれ、コレクタ、エミッタ、及びベースを持つpnp形バイポーラトランジスタから構成されて良く、第2のトランジスタは、第3の主電極端子、第4の主電極端子、及び第2の制御端子として、それぞれ、コレクタ、エミッタ、及びベースを持つnpn形バイポーラトランジスタから構成されて良い。   In the step-up DC / DC converter, the first transistor (Q1) includes, for example, a drain, a source, and a gate as a first main electrode terminal, a second main electrode terminal, and a first control terminal, respectively. The second transistor (Q2) includes, for example, a drain, a source, a third main electrode terminal, a fourth main electrode terminal, and a second control terminal, respectively. And an N-channel field effect transistor having a gate. Instead, the first transistor is composed of a pnp bipolar transistor having a collector, an emitter, and a base as the first main electrode terminal, the second main electrode terminal, and the first control terminal, respectively. The second transistor may be composed of an npn bipolar transistor having a collector, an emitter, and a base as a third main electrode terminal, a fourth main electrode terminal, and a second control terminal, respectively.

また、本発明が適用される昇圧型DC/DCコンバータの駆動方法は、接地電位の接地端子(GND)と電源入力端子(VDD)とを持ち、接地端子と電源入力端子との間に直流入力電圧(VDD)を印加する入力電源(25)と、電源入力端子に一端が接続されたインダクタ(L)と、このインダクタの他端に第1の主電極端子が接続され、第2の主電極端子が電源出力端子に接続され、第1の制御電圧が供給される第1の制御端子を持つ第1のトランジスタ(Q1)と、インダクタの他端に第3の主電極端子が接続され、第4の主電極端子が接地端子に接続され、第2の制御電圧が供給される第2の制御端子を持つ第2のトランジスタ(Q2)と、電源出力端子と接地端子との間に接続されて、両端間に直流入力電圧よりも高い直流出力電圧(Vout)を生成する出力コンデンサ(Cout)とを有する昇圧型DC/DCコンバータにおける、第1および第2のトランジスタが同時にオンしないように、第1および第2のトランジスタを駆動する方法である。 Further, the driving method of the step-up DC / DC converter to which the present invention is applied has a ground terminal (GND) having a ground potential and a power input terminal (VDD), and a DC input is provided between the ground terminal and the power input terminal. An input power supply (25) for applying a voltage (V DD ), an inductor (L) having one end connected to the power supply input terminal, a first main electrode terminal connected to the other end of the inductor, and a second main electrode A first transistor (Q1) having a first control terminal to which the electrode terminal is connected to a power supply output terminal and supplied with a first control voltage; and a third main electrode terminal is connected to the other end of the inductor; The fourth main electrode terminal is connected to the ground terminal, and the second transistor (Q2) having the second control terminal to which the second control voltage is supplied is connected between the power output terminal and the ground terminal. DC output higher than the DC input voltage across In a step-up DC / DC converter having an output capacitor (Cout) for generating a voltage (Vout), the first and second transistors are driven so that the first and second transistors are not turned on simultaneously. .

本発明の第1の態様による昇圧型DC/DCコンバータの駆動方法は、第1の制御電圧として、直流出力電圧(Vout)と直流入力電圧(VDD)との間でスイングさせた電圧を用いることを特徴とする。 The step-up DC / DC converter driving method according to the first aspect of the present invention uses a voltage swung between a DC output voltage (Vout) and a DC input voltage (V DD ) as the first control voltage. It is characterized by that.

本発明の第2の態様による昇圧型DC/DCコンバータの駆動方法は、第2の制御電圧として、接地電位と直流入力電圧(VDD)との間でスイングさせた電圧を用いることを特徴とする。 The step-up DC / DC converter driving method according to the second aspect of the present invention is characterized in that a voltage swung between a ground potential and a DC input voltage (V DD ) is used as the second control voltage. To do.

本発明の第3の態様による昇圧型DC/DCコンバータの駆動方法は、第1の制御電圧として、直流出力電圧(Vout)と直流入力電圧(VDD)との間でスイングさせた電圧を用い、第2の制御電圧として、接地電位と直流入力電圧(VDD)との間でスイングさせた電圧を用いることを特徴とする。 The step-up DC / DC converter driving method according to the third aspect of the present invention uses a voltage swung between the DC output voltage (Vout) and the DC input voltage (V DD ) as the first control voltage. As the second control voltage, a voltage swung between the ground potential and the DC input voltage (V DD ) is used.

本発明の第4の態様による昇圧型DC/DCコンバータの駆動方法は、第1の制御電圧として、直流出力電圧(Vout)と接地電圧より高くかつ第1のトランジスタ(Q1)をオンさせるのに十分な第1の設定電圧(VGS1)との間でスイングさせた電圧を用い、第2の制御電圧として、接地電位と直流出力電圧(Vout)より低くかつ第2のトランジスタ(Q2)をオンさせるに十分な第2の設定電圧(VGS2)と間でスイングさせた電圧を用いることを特徴とする。なお、第1の設定電圧と第2の設定電圧が等しく(VGS)ても良い。また、第1および第2の設定電圧(VGS)が直流出力電圧(Vout)の半分の電圧に等しくても良い。 The step-up DC / DC converter driving method according to the fourth aspect of the present invention is used to turn on the first transistor (Q1) which is higher than the DC output voltage (Vout) and the ground voltage as the first control voltage. A voltage swung between the first set voltage (V GS1 ) and a sufficient first set voltage (V GS1 ) is used, and the second control voltage is lower than the ground potential and the DC output voltage (Vout) and the second transistor (Q 2) is turned on. It is characterized in that a voltage swung between the second set voltage (V GS2 ) which is sufficient for the purpose is used. The first set voltage and the second set voltage may be equal (V GS ). Further, the first and second set voltages (V GS ) may be equal to half the voltage of the DC output voltage (Vout).

尚、上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。   In addition, the code | symbol in the said parenthesis is attached | subjected in order to make an understanding of this invention easy, and it is only an example, and of course is not limited to these.

本発明では、第1および第2のトランジスタを、接地電位と電源出力電圧との間の範囲よりも狭い範囲でスイングする制御電圧によって駆動するので、スイッチングする際の電力損失を低減することができるという効果を奏する。   In the present invention, since the first and second transistors are driven by a control voltage that swings in a narrower range than the range between the ground potential and the power supply output voltage, power loss during switching can be reduced. There is an effect.

以下、図面を参照して、本発明の実施の形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図4を参照して、本発明の第1の実施の形態に係る昇圧型同期整流DC/DCコンバータについて説明する。図示の昇圧型同期整流DC/DCコンバータは、駆動制御回路の構成が後述するように変更された点を除いて、図3に図示した従来の昇圧型同期整流DC/DCコンバータと同様の構成を有し、同様の動作をする。したがって、駆動制御回路に17Aの参照符号を付してある。また、図3に示したものと同様の機能を有するものには同一の参照符号を付して、説明の簡略化のためにそれらの説明は省略する。   With reference to FIG. 4, a step-up synchronous rectification DC / DC converter according to a first embodiment of the present invention will be described. The illustrated step-up synchronous rectification DC / DC converter has the same configuration as that of the conventional step-up synchronous rectification DC / DC converter illustrated in FIG. 3 except that the configuration of the drive control circuit is changed as will be described later. Have the same operation. Therefore, the reference numeral 17A is attached to the drive control circuit. Also, components having the same functions as those shown in FIG. 3 are denoted by the same reference numerals, and description thereof is omitted for the sake of simplicity.

駆動制御回路17Aは、第1の比較器の構成が変更されている点を除いて、図3に示された駆動制御回路17と同様の構成を有し、同様の動作をする。したがって、第1の比較器に171Aの参照符号を付してある。   The drive control circuit 17A has the same configuration as the drive control circuit 17 shown in FIG. 3 and operates similarly except that the configuration of the first comparator is changed. Therefore, the reference numeral 171A is assigned to the first comparator.

第1の比較器171Aは、第1の制御電圧として、直流出力電圧Voutと直流入力電圧VDDとの間でスイングさせた電圧を生成する。 The first comparator 171A generates a voltage swung between the DC output voltage Vout and the DC input voltage V DD as the first control voltage.

この結果、Pチャネル電界効果トランジスタQ1を駆動する際に、寄生容量C11、C12を駆動する電荷を、C(11,12)VoutからC(11,12)(Vout−VDD)に小さくすることができ、スイッチング時の電力損失を小さくすることができる。 As a result, when driving the P-channel field effect transistor Q1, the charge to drive the parasitic capacitance C 11, C 12, less the C (11, 12) Vout to C (11,12) (Vout-V DD) It is possible to reduce power loss during switching.

図5を参照して、本発明の第2の実施の形態に係る昇圧型同期整流DC/DCコンバータについて説明する。図示の昇圧型同期整流DC/DCコンバータは、駆動制御回路の構成が後述するように変更された点を除いて、図3に図示した従来の昇圧型同期整流DC/DCコンバータと同様の構成を有し、同様の動作をする。したがって、駆動制御回路に17Bの参照符号を付してある。また、図3に示したものと同様の機能を有するものには同一の参照符号を付して、説明の簡略化のためにそれらの説明は省略する。   With reference to FIG. 5, a step-up synchronous rectification DC / DC converter according to a second embodiment of the present invention will be described. The illustrated step-up synchronous rectification DC / DC converter has the same configuration as the conventional step-up synchronous rectification DC / DC converter shown in FIG. 3 except that the configuration of the drive control circuit is changed as will be described later. Have the same operation. Therefore, the reference numeral 17B is given to the drive control circuit. Also, components having the same functions as those shown in FIG. 3 are denoted by the same reference numerals, and description thereof is omitted for the sake of simplicity.

駆動制御回路17Bは、第2の比較器の構成が変更されている点を除いて、図3に示された駆動制御回路17と同様の構成を有し、同様の動作をする。したがって、第2の比較器に172Aの参照符号を付してある。   The drive control circuit 17B has the same configuration as the drive control circuit 17 shown in FIG. 3 and operates similarly except that the configuration of the second comparator is changed. Therefore, the reference numeral 172A is attached to the second comparator.

第2の比較器172Aは、第2の制御電圧として、接地電位と直流入力電圧VDDとの間でスイングさせた電圧を生成する。 The second comparator 172A generates a voltage swung between the ground potential and the DC input voltage V DD as the second control voltage.

この結果、Nチャネル電界効果トランジスタQ2を駆動する際に、寄生容量C21、C22を駆動する電荷を、C(21,22)VoutからC(21,22)DDに小さくすることができ、スイッチング時の電力損失を小さくすることができる。 As a result, when driving the N-channel field effect transistor Q2, the charge for driving the parasitic capacitors C 21 and C 22 can be reduced from C (21, 22) Vout to C (21, 22) V DD. The power loss at the time of switching can be reduced.

図6を参照して、本発明の第3の実施の形態に係る昇圧型同期整流DC/DCコンバータについて説明する。図示の昇圧型同期整流DC/DCコンバータは、駆動制御回路の構成が後述するように変更された点を除いて、図3に図示した従来の昇圧型同期整流DC/DCコンバータと同様の構成を有し、同様の動作をする。したがって、駆動制御回路に17Cの参照符号を付してある。また、図3に示したものと同様の機能を有するものには同一の参照符号を付して、説明の簡略化のためにそれらの説明は省略する。   With reference to FIG. 6, a step-up synchronous rectification DC / DC converter according to a third embodiment of the present invention will be described. The illustrated step-up synchronous rectification DC / DC converter has the same configuration as that of the conventional step-up synchronous rectification DC / DC converter illustrated in FIG. 3 except that the configuration of the drive control circuit is changed as will be described later. Have the same operation. Therefore, the reference numeral 17C is attached to the drive control circuit. Also, components having the same functions as those shown in FIG. 3 are denoted by the same reference numerals, and description thereof is omitted for the sake of simplicity.

駆動制御回路17Cは、第1の比較器171および第2の比較器172の代わりに、第1の比較器171Aおよび第2の比較器172Aを有している。   The drive control circuit 17C includes a first comparator 171A and a second comparator 172A instead of the first comparator 171 and the second comparator 172.

この結果、Pチャネル電界効果トランジスタQ1を駆動する際に、寄生容量C11、C12を駆動する電荷を、C(11,12)VoutからC(11,12)(Vout−VDD)に小さくすることができ、スイッチング時の電力損失を小さくすることができると共に、Nチャネル電界効果トランジスタQ2を駆動する際に、寄生容量C21、C22を駆動する電荷を、C(21,22)VoutからC(21,22)DDに小さくすることができ、スイッチング時の電力損失を小さくすることができる。 As a result, when driving the P-channel field effect transistor Q1, the charge to drive the parasitic capacitance C 11, C 12, less the C (11, 12) Vout to C (11,12) (Vout-V DD) The power loss during switching can be reduced, and when driving the N-channel field effect transistor Q2, the charges for driving the parasitic capacitances C 21 and C 22 are changed to C (21, 22) Vout. Can be reduced from C (21, 22) V DD to reduce power loss during switching.

図7を参照して、本発明の第4の実施の形態に係る昇圧型同期整流DC/DCコンバータについて説明する。図示の昇圧型同期整流DC/DCコンバータは、駆動制御回路の構成が後述するように変更された点を除いて、図3に図示した従来の昇圧型同期整流DC/DCコンバータと同様の構成を有し、同様の動作をする。したがって、駆動制御回路に17Dの参照符号を付してある。また、図3に示したものと同様の機能を有するものには同一の参照符号を付して、説明の簡略化のためにそれらの説明は省略する。   A step-up synchronous rectification DC / DC converter according to a fourth embodiment of the present invention will be described with reference to FIG. The illustrated step-up synchronous rectification DC / DC converter has the same configuration as the conventional step-up synchronous rectification DC / DC converter shown in FIG. 3 except that the configuration of the drive control circuit is changed as will be described later. Have the same operation. Therefore, the reference numeral 17D is attached to the drive control circuit. Also, components having the same functions as those shown in FIG. 3 are denoted by the same reference numerals, and description thereof is omitted for the sake of simplicity.

駆動制御回路17Dは、第1および第2の比較器の構成が変更されている点を除いて、図3に示された駆動制御回路17と同様の構成を有し、同様の動作をする。したがって、第1の比較器および第2の比較器に、それぞれ、171Bおよび172Bの参照符号を付してある。   The drive control circuit 17D has the same configuration as that of the drive control circuit 17 shown in FIG. 3 and operates similarly except that the configurations of the first and second comparators are changed. Accordingly, reference numerals 171B and 172B are assigned to the first comparator and the second comparator, respectively.

第1の比較器171Bは、第1の制御電圧として、直流出力電圧Voutと接地電位より高くかつPチャネル電界効果トランジスタQ1をオンさせるのに十分な第1の設定電圧VGS1との間でスイングさせた電圧を生成する。第2の比較器172Bは、第2の制御電圧として、接地電位と直流出力電圧Voutより低くかつNチャネル電界効果トランジスタQ2をオンさせるに十分な第2の設定電圧VGS2と間でスイングさせた電圧を生成する。 The first comparator 171B swings between the DC output voltage Vout and the first set voltage V GS1 higher than the ground potential and sufficient to turn on the P-channel field effect transistor Q1 as the first control voltage. Generate the voltage. The second comparator 172B swung between the second set voltage V GS2 which is lower than the ground potential and the DC output voltage Vout and is sufficient to turn on the N-channel field effect transistor Q2 as the second control voltage. Generate voltage.

換言すれば、Pチャネル電界効果トランジスタQ1およびNチャネル電圧効果トランジスタQ2の制御を、それらのオン抵抗ronが低く抑えられるゲート−ソース間電圧VG−S(min)となるように、第1及び第2の比較器171B及び172Bの電圧範囲を設定する。 In other words, the control of the P-channel field effect transistor Q1 and the N-channel voltage effect transistor Q2 is performed so that the gate-source voltage V G-S (min) can be suppressed so that the on-resistance r on is kept low. And the voltage range of the second comparators 171B and 172B.

図8に、Pチャネル電界効果トランジスタQ1およびNチャネル電界効果トランジスタQ2における、ゲート−ソース間電圧VG−Sとオン抵抗ronとの関係を図示する。図8から、オン抵抗ronは、ゲート−ソース間電圧VG−Sが零のときに最大で、ゲート−ソース間電圧VG−Sが零から高くなるにつれて急激に小さくなるが、ある電圧以上では徐々にしか小さくならないことが分かる。 FIG. 8 illustrates the relationship between the gate-source voltage V GS and the on-resistance r on in the P-channel field effect transistor Q1 and the N-channel field effect transistor Q2. 8, the ON resistance r on the gate - a maximum when the source voltage V G-S is zero, the gate - becomes abruptly smaller as the source voltage V G-S is increased from zero, a certain voltage It turns out that it becomes small only gradually above.

そこで、Pチャネル電界効果トランジスタQ1に対しては、電源出力電圧Voutと第1の設定電圧VGS1との差電圧(Vout−VGS1)をそのオン抵抗ronが小さくなる電圧に設定し、Nチャネル電界効果トランジスタQ2に対しては、第2の設定電圧VGS2をオン抵抗ronが小さくなる電圧に設定する。尚、図8では、上記差電圧(Vout−VGS1)と第2の設定電圧VGS2とが等しい場合の例を図示してある。 Therefore, for the P-channel field effect transistor Q1, the differential voltage (Vout−V GS1 ) between the power supply output voltage Vout and the first set voltage V GS1 is set to a voltage that reduces the on-resistance r on. For the channel field effect transistor Q2, the second set voltage V GS2 is set to a voltage at which the on-resistance r on becomes small. FIG. 8 shows an example in which the difference voltage (Vout−V GS1 ) is equal to the second set voltage V GS2 .

従来では、第1及び第2の制御電圧を、ゲート−ソース間電圧VG−SがゼロとVoutとの範囲(図8のAで示す範囲)でスイングさせていたのを、本実施の形態では、それより狭い範囲(図8のB0で示す範囲)でスイングさせる。 Conventionally, the first and second control voltage, the gate - a had been swung in the range of source voltage V G-S is zero and Vout (the range indicated by A in FIG. 8), the present embodiment Then, the swing is performed in a narrower range (a range indicated by B0 in FIG. 8).

この結果、Pチャネル電界効果トランジスタQ1を駆動する際に、寄生容量C11、C12を駆動する電荷を、C(11,12)VoutからC(11,12)(Vout−VGS1)に小さくすることができ、スイッチング時の電力損失を小さくすることができると共に、Nチャネル電界効果トランジスタQ2を駆動する際に、寄生容量C21、C22を駆動する電荷を、C(21,22)VoutからC(21,22)GS2に小さくすることができ、スイッチング時の電力損失を小さくすることができる。 As a result, when driving the P-channel field effect transistor Q1, the charge to drive the parasitic capacitance C 11, C 12, less the C (11, 12) Vout to C (11,12) (Vout-V GS1) The power loss during switching can be reduced, and when driving the N-channel field effect transistor Q2, the charges for driving the parasitic capacitances C 21 and C 22 are changed to C (21, 22) Vout. To C (21, 22) V GS2 , and power loss during switching can be reduced.

図9を参照して、本発明の第5の実施の形態に係る昇圧型同期整流DC/DCコンバータについて説明する。図示の昇圧型同期整流DC/DCコンバータは、駆動制御回路の構成が後述するように変更された点を除いて、図7に図示した昇圧型同期整流DC/DCコンバータと同様の構成を有し、同様の動作をする。したがって、駆動制御回路に17Eの参照符号を付してある。   With reference to FIG. 9, a step-up synchronous rectification DC / DC converter according to a fifth embodiment of the present invention will be described. The boosting synchronous rectification DC / DC converter shown in the figure has the same configuration as that of the boosting synchronous rectification DC / DC converter shown in FIG. 7 except that the configuration of the drive control circuit is changed as will be described later. , Do the same. Therefore, the reference numeral 17E is attached to the drive control circuit.

駆動制御回路17Eにおいては、第1の比較器に対する第1の設定電圧と第2の比較器に対する第2の設定電圧とを等しくした点を除いて、図7に示された駆動制御回路17Dと同様の構成を有し、同様の動作をする。したがって、第1の比較器および第2の比較器に、それぞれ、171Cおよび172Cの参照符号を付し、等しい(共通の)設定電圧をVGSで示してある。 The drive control circuit 17E includes the drive control circuit 17D shown in FIG. 7 except that the first set voltage for the first comparator is equal to the second set voltage for the second comparator. It has the same configuration and performs the same operation. Accordingly, reference numerals 171C and 172C are assigned to the first comparator and the second comparator, respectively, and equal (common) set voltages are indicated by V GS .

すなわち、本発明の第5の実施の形態に係る昇圧型同期整流DC/DCコンバータは、図7に図示した第4の実施の形態に係る昇圧型同期整流DC/DCコンバータの特殊な例(変形例)である。   That is, the step-up synchronous rectification DC / DC converter according to the fifth embodiment of the present invention is a special example of the step-up synchronous rectification DC / DC converter according to the fourth embodiment shown in FIG. Example).

図10に、図8と同様の、Pチャネル電界効果トランジスタQ1およびNチャネル電界効果トランジスタQ2における、ゲート−ソース間電圧VG−Sとオン抵抗ronとの関係を図示する。本例では、設定電圧VGSを直流出力電圧Voutの半分の電圧に設定してある(VGS=Vout/2)。 FIG. 10 illustrates the relationship between the gate-source voltage V GS and the on-resistance r on in the P-channel field effect transistor Q1 and the N-channel field effect transistor Q2 similar to FIG. In this example, the set voltage V GS is set to a half voltage of the DC output voltage Vout (V GS = Vout / 2).

従来では、第1及び第2の制御電圧を、ゲート−ソース間電圧VG−SがゼロとVoutとの範囲(図10のAで示す範囲)でスイングさせていたのを、本実施の形態では、それより狭い範囲(図10のB1で示す範囲)でスイングさせる。 Conventionally, the first and second control voltage, the gate - a had been swung in the range of source voltage V G-S is zero and Vout (the range indicated by A in FIG. 10), the present embodiment Then, the swing is performed in a narrower range (a range indicated by B1 in FIG. 10).

次に、従来の昇圧型同期整流DC/DCコンバータ(図3)と本発明の第5の実施の形態に係る昇圧型同期整流DC/DCコンバータ(図9)とのスイッチング時の電力損失を比較する。   Next, the power loss during switching between the conventional step-up synchronous rectification DC / DC converter (FIG. 3) and the step-up synchronous rectification DC / DC converter (FIG. 9) according to the fifth embodiment of the present invention is compared. To do.

従来の昇圧型同期整流DC/DCコンバータにおいて、スイッチング時に寄生容量C11〜C22を駆動する電荷Qは、Q=C(11〜22)×Voutで表される。これに対して、本発明の第5の実施の形態に係る昇圧型同期整流DC/DCコンバータにおいて、スイッチング時に寄生容量C11〜C22を駆動する電荷Qは、Q=C(11〜22)×VGSで表される。従って、低減できる電力損失の電荷分ΔQは、ΔQ=Q−Q=C(11〜22)×(Vout−VGS)=C(11〜22)×ΔVGSとなる。 In the conventional step-up synchronous rectification DC / DC converter, the charge Q 1 that drives the parasitic capacitances C 11 to C 22 at the time of switching is represented by Q 1 = C (11 to 22) × Vout. On the other hand, in the step-up synchronous rectification DC / DC converter according to the fifth embodiment of the present invention, the charge Q 2 that drives the parasitic capacitors C 11 to C 22 during switching is Q 2 = C (11 to 11 22) It is represented by × VGS . Therefore, the charge component ΔQ of the power loss that can be reduced is ΔQ = Q 1 −Q 2 = C (11-22) × (Vout−V GS ) = C (11-22) × ΔV GS .

例えば、電源出力電圧VoutがVout=10Vで、設定電圧VGSがVGS=5Vであるとすると、低減できる電力損失の電荷分ΔQは、ΔQ=5×C(11〜22)(C)となる。すなわち、従来に比べて、50%も電力損失を低減することができる。 For example, if the power supply output voltage Vout is Vout = 10V and the set voltage VGS is VGS = 5V, the charge loss ΔQ of the power loss that can be reduced is ΔQ = 5 × C (11-22) (C). Become. That is, the power loss can be reduced by 50% compared to the conventional case.

尚、図9に示す昇圧型同期整流DC/DCコンバータにおいて、設定電圧VGSを電源入力電圧VDDに等しくしたものが、図6に示した本発明の第3の実施の形態による昇圧型同期整流DC/DCコンバータである。 In the step-up type synchronous rectification DC / DC converter shown in FIG. 9, the set voltage V GS equal to the power supply input voltage V DD is the step-up type synchronous synthesizer according to the third embodiment of the present invention shown in FIG. It is a rectification DC / DC converter.

図11に、図7に図示した第1の比較器171Bのために必要な第1の設定電圧VGS1を発生するための回路の一例を示す。図示の第1の設定電圧VGS1を発生する回路はクランプ回路で構成されている。 FIG. 11 shows an example of a circuit for generating the first set voltage V GS1 necessary for the first comparator 171B shown in FIG. The circuit for generating the first set voltage V GS1 shown in the figure is a clamp circuit.

クランプ回路は、クランプトランジスタQ3と、ツェナーダイオードD1と、抵抗器R6とから構成されている。クランプトランジスタQ3は、Pチャネル電界効果トランジスタから構成されている。クランプトランジスタQ3のサブストレートは、電源出力端子VOUTに接続されている。クランプトランジスタQ3のドレインは第1のトランジスタQ1のゲートに接続されると共に、Pチャネル電界効果トランジスタQ4を介して電源出力端子VOUTに接続されている。クランプトランジスタQ3のソースは、Nチャネル電界効果トランジスタQ5を介して接地端子GNDに接続されている。   The clamp circuit includes a clamp transistor Q3, a Zener diode D1, and a resistor R6. The clamp transistor Q3 is composed of a P-channel field effect transistor. The substrate of the clamp transistor Q3 is connected to the power output terminal VOUT. The drain of the clamp transistor Q3 is connected to the gate of the first transistor Q1, and is connected to the power supply output terminal VOUT via the P-channel field effect transistor Q4. The source of the clamp transistor Q3 is connected to the ground terminal GND via the N-channel field effect transistor Q5.

Pチャネル電界効果トランジスタQ4のゲートは、インバータINV1の出力端子に接続されている。Nチャネル電界効果トランジスタQ5のゲートも、インバータINV1の出力端子に接続されている。   The gate of the P-channel field effect transistor Q4 is connected to the output terminal of the inverter INV1. The gate of the N-channel field effect transistor Q5 is also connected to the output terminal of the inverter INV1.

クランプトランジスタQ3のゲートは、ツェナーダイオードD1を介して電源出力端子VOUTに接続されると共に、抵抗器R6を介して接地端子GNDに接続されている。   The gate of the clamp transistor Q3 is connected to the power supply output terminal VOUT through the Zener diode D1, and is connected to the ground terminal GND through the resistor R6.

第1のトランジスタQ1のゲート電圧がVout−V+V(V:ツェナーダイオードD1のツェナー電圧、V:クランプトランジスタQ3のゲート−ソース間電圧)以下になると、クランプトランジスタQ3がオフする。このため、第1のトランジスタQ1のゲート電圧はVout−V+V以下に下がらなくなる。 When the gate voltage of the first transistor Q1 becomes equal to or less than Vout−V Z + V T (V Z : Zener voltage of the Zener diode D1, V T : Gate-source voltage of the clamp transistor Q3), the clamp transistor Q3 is turned off. For this reason, the gate voltage of the first transistor Q1 does not drop below Vout−V Z + V T.

図12に、図7に図示した第2の比較器172Bのために必要な第2の設定電圧VGS2を発生するための回路の一例を示す。図示の第2の設定電圧VGS2を発生する回路はレギュレータで構成されている。 FIG. 12 shows an example of a circuit for generating the second set voltage V GS2 necessary for the second comparator 172B shown in FIG. The circuit for generating the second set voltage V GS2 shown in the figure is composed of a regulator.

図示のレギュレータは、pnp形バイポーラトランジスタTrと、比較器27と、ブリーダ抵抗器R7、R8と、コンデンサC1とから構成されている。   The illustrated regulator includes a pnp bipolar transistor Tr, a comparator 27, bleeder resistors R7 and R8, and a capacitor C1.

pnp形バイポーラトランジスタTrのエミッタは、電源出力端子VOUTに接続され、コレクタはレギュレータ出力端子30に接続されている。レギュレータ出力端子30と接地端子GNDとの間には、ブリーダ抵抗器R7、R8が直列に接続されている。また、レギュレータ出力端子30と接地端子GNDとの間には、コンデンサC1が接続されている。ブリーダ抵抗器R7とR8との接続点は比較器27の反転入力端子−に接続されている。比較器27の非反転入力端子+はツェナーダイオードD2を介して接地端子GNDに接続されている。比較器27の出力端子はpnp形バイポーラトランジスタTrのベースに接続されている。   The emitter of the pnp bipolar transistor Tr is connected to the power supply output terminal VOUT, and the collector is connected to the regulator output terminal 30. Bleeder resistors R7 and R8 are connected in series between the regulator output terminal 30 and the ground terminal GND. A capacitor C1 is connected between the regulator output terminal 30 and the ground terminal GND. The connection point between the bleeder resistors R7 and R8 is connected to the inverting input terminal − of the comparator 27. The non-inverting input terminal + of the comparator 27 is connected to the ground terminal GND through the Zener diode D2. The output terminal of the comparator 27 is connected to the base of the pnp bipolar transistor Tr.

このような構成によれば、コンデンサC1の両端間に第2の設定電圧VGS2が保持される。 According to such a configuration, the second set voltage V GS2 is held between both ends of the capacitor C1.

なお、図12に示した例では、pnp形バイポーラトランジスタTrのエミッタは電源出力端子VOUTに接続されているが、電源入力端子VDDに接続されても良い。   In the example shown in FIG. 12, the emitter of the pnp bipolar transistor Tr is connected to the power supply output terminal VOUT, but may be connected to the power supply input terminal VDD.

以上、本発明について好ましい実施の形態によって説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。例えば、上述した実施の形態では、第1及び第2のトランジスタが電界効果トランジスタで構成されている場合の例についてのみ説明したが、第1及び第2のトランジスタはバイポーラトランジスタで構成されても良い。   Although the present invention has been described above with reference to preferred embodiments, it is needless to say that the present invention is not limited to the above-described embodiments. For example, in the above-described embodiment, only the case where the first and second transistors are configured by field effect transistors has been described, but the first and second transistors may be configured by bipolar transistors. .

本発明が適用される昇圧型同期整流DC/DCコンバータの外観を示すブロック図である。It is a block diagram which shows the external appearance of the pressure | voltage rise type synchronous rectification DC / DC converter to which this invention is applied. 図1に図示した昇圧型同期整流DC/DCコンバータのブロック図である。FIG. 2 is a block diagram of the step-up type synchronous rectification DC / DC converter illustrated in FIG. 1. 従来の昇圧型同期整流DC/DCコンバータの構成を示すブロック図である。It is a block diagram which shows the structure of the conventional step-up type synchronous rectification DC / DC converter. 本発明の第1の実施の形態による昇圧型同期整流DC/DCコンバータの構成を示すブロック図である。It is a block diagram which shows the structure of the step-up type synchronous rectification DC / DC converter by the 1st Embodiment of this invention. 本発明の第2の実施の形態による昇圧型同期整流DC/DCコンバータの構成を示すブロック図である。It is a block diagram which shows the structure of the step-up type synchronous rectification DC / DC converter by the 2nd Embodiment of this invention. 本発明の第3の実施の形態による昇圧型同期整流DC/DCコンバータの構成を示すブロック図である。It is a block diagram which shows the structure of the step-up type synchronous rectification DC / DC converter by the 3rd Embodiment of this invention. 本発明の第4の実施の形態による昇圧型同期整流DC/DCコンバータの構成を示すブロック図である。It is a block diagram which shows the structure of the step-up type synchronous rectification DC / DC converter by the 4th Embodiment of this invention. 電界効果トランジスタにおける、ゲート−ソース間電圧とオン抵抗との関係を示す図である。It is a figure which shows the relationship between the gate-source voltage and on-resistance in a field effect transistor. 本発明の第5の実施の形態による昇圧型同期整流DC/DCコンバータの構成を示すブロック図である。It is a block diagram which shows the structure of the step-up type synchronous rectification DC / DC converter by the 5th Embodiment of this invention. 電界効果トランジスタにおける、ゲート−ソース間電圧とオン抵抗との関係を示す図である。It is a figure which shows the relationship between the gate-source voltage and on-resistance in a field effect transistor. 図7に図示した第1の比較器のために必要な第1の設定電圧を発生するための回路の一例を示す回路図である。FIG. 8 is a circuit diagram illustrating an example of a circuit for generating a first set voltage necessary for the first comparator illustrated in FIG. 7. 図7に図示した第2の比較器のために必要な第2の設定電圧を発生するための回路の一例を示す回路図である。FIG. 8 is a circuit diagram illustrating an example of a circuit for generating a second set voltage necessary for the second comparator illustrated in FIG. 7.

符号の説明Explanation of symbols

Q1 第1のトランジスタ(Pチャネル電界効果トランジスタ)
Q2 第2のトランジスタ(Nチャネル電界効果トランジスタ)
L インダクタ
25 入力電源
Cout 出力コンデンサ
DD 電源入力電圧
Vout 電源出力電圧
11,C12,C21,C22 寄生容量
17A〜17E 駆動制御回路
171A〜171C 第1の比較器
172A〜172C 第2の比較器
Q1 first transistor (P-channel field effect transistor)
Q2 Second transistor (N-channel field effect transistor)
L inductor 25 input power source Cout output capacitor V DD power source input voltage Vout power source output voltage C 11 , C 12 , C 21 , C 22 parasitic capacitance 17A to 17E drive control circuit 171A to 171C first comparator 172A to 172C second Comparator

Claims (16)

接地電位の接地端子と電源入力端子とを持ち、前記接地端子と前記電源入力端子との間に直流入力電圧を印加する入力電源と、
前記電源入力端子に一端が接続されたインダクタと、
該インダクタの他端に第1の主電極端子が接続され、第2の主電極端子が電源出力端子に接続され、第1の制御電圧が供給される第1の制御端子を持つ第1のトランジスタと、
前記インダクタの他端に第3の主電極端子が接続され、第4の主電極端子が前記接地端子に接続され、第2の制御電圧が供給される第2の制御端子を持つ第2のトランジスタと、
前記電源出力端子と前記接地端子との間に接続されて、両端間に前記直流入力電圧よりも高い直流出力電圧を生成する出力コンデンサと、
前記第1および前記第2のトランジスタが同時にオンしないように、前記第1および前記第2のトランジスタを駆動する駆動回路と備えた昇圧型DC/DCコンバータにおいて、
前記駆動回路は、前記第1の制御電圧として、前記直流出力電圧と前記直流入力電圧との間でスイングさせた電圧を生成する第1の制御電圧生成手段を有することを特徴とする昇圧型DC/DCコンバータ。
An input power source having a ground terminal of a ground potential and a power input terminal, and applying a DC input voltage between the ground terminal and the power input terminal;
An inductor having one end connected to the power input terminal;
A first transistor having a first control terminal to which the first main electrode terminal is connected to the other end of the inductor, a second main electrode terminal is connected to the power supply output terminal, and a first control voltage is supplied. When,
A second transistor having a second control terminal connected to the other end of the inductor, a third main electrode terminal connected to the ground terminal, and a fourth control electrode supplied with a second control voltage. When,
An output capacitor connected between the power supply output terminal and the ground terminal and generating a DC output voltage higher than the DC input voltage between both ends;
In a step-up DC / DC converter provided with a drive circuit for driving the first and second transistors so that the first and second transistors are not turned on simultaneously,
The drive circuit includes first control voltage generation means for generating a voltage swung between the DC output voltage and the DC input voltage as the first control voltage. / DC converter.
接地電位の接地端子と電源入力端子とを持ち、前記接地端子と前記電源入力端子との間に直流入力電圧を印加する入力電源と、
前記電源入力端子に一端が接続されたインダクタと、
該インダクタの他端に第1の主電極端子が接続され、第2の主電極端子が電源出力端子に接続され、第1の制御電圧が供給される第1の制御端子を持つ第1のトランジスタと、
前記インダクタの他端に第3の主電極端子が接続され、第4の主電極端子が前記接地端子に接続され、第2の制御電圧が供給される第2の制御端子を持つ第2のトランジスタと、
前記電源出力端子と前記接地端子との間に接続されて、両端間に前記直流入力電圧よりも高い直流出力電圧を生成する出力コンデンサと、
前記第1および前記第2のトランジスタが同時にオンしないように、前記第1および前記第2のトランジスタを駆動する駆動回路と備えた昇圧型DC/DCコンバータにおいて、
前記駆動回路は、前記第2の制御電圧として、前記接地電位と前記直流入力電圧との間でスイングさせた電圧を生成する第2の制御電圧生成手段を有することを特徴とする昇圧型DC/DCコンバータ。
An input power source having a ground terminal of a ground potential and a power input terminal, and applying a DC input voltage between the ground terminal and the power input terminal;
An inductor having one end connected to the power input terminal;
A first transistor having a first control terminal to which the first main electrode terminal is connected to the other end of the inductor, a second main electrode terminal is connected to the power supply output terminal, and a first control voltage is supplied. When,
A second transistor having a second control terminal to which the third main electrode terminal is connected to the other end of the inductor, a fourth main electrode terminal is connected to the ground terminal, and a second control voltage is supplied. When,
An output capacitor connected between the power supply output terminal and the ground terminal and generating a DC output voltage higher than the DC input voltage between both ends;
In a step-up DC / DC converter provided with a drive circuit for driving the first and second transistors so that the first and second transistors are not turned on simultaneously,
The drive circuit includes second control voltage generation means for generating a voltage swung between the ground potential and the DC input voltage as the second control voltage. DC converter.
接地電位の接地端子と電源入力端子とを持ち、前記接地端子と前記電源入力端子との間に直流入力電圧を印加する入力電源と、
前記電源入力端子に一端が接続されたインダクタと、
該インダクタの他端に第1の主電極端子が接続され、第2の主電極端子が電源出力端子に接続され、第1の制御電圧が供給される第1の制御端子を持つ第1のトランジスタと、
前記インダクタの他端に第3の主電極端子が接続され、第4の主電極端子が前記接地端子に接続され、第2の制御電圧が供給される第2の制御端子を持つ第2のトランジスタと、
前記電源出力端子と前記接地端子との間に接続されて、両端間に前記直流入力電圧よりも高い直流出力電圧を生成する出力コンデンサと、
前記第1および前記第2のトランジスタが同時にオンしないように、前記第1および前記第2のトランジスタを駆動する駆動回路と備えた昇圧型DC/DCコンバータにおいて、
前記駆動回路は、前記第1の制御電圧として、前記直流出力電圧と前記直流入力電圧との間でスイングさせた電圧を生成する第1の制御電圧生成手段と、前記第2の制御電圧として、前記接地電位と前記直流入力電圧との間でスイングさせた電圧を生成する第2の制御電圧生成手段とを有することを特徴とする昇圧型DC/DCコンバータ。
An input power source having a ground terminal of a ground potential and a power input terminal, and applying a DC input voltage between the ground terminal and the power input terminal;
An inductor having one end connected to the power input terminal;
A first transistor having a first control terminal to which the first main electrode terminal is connected to the other end of the inductor, a second main electrode terminal is connected to the power supply output terminal, and a first control voltage is supplied. When,
A second transistor having a second control terminal to which the third main electrode terminal is connected to the other end of the inductor, a fourth main electrode terminal is connected to the ground terminal, and a second control voltage is supplied. When,
An output capacitor connected between the power supply output terminal and the ground terminal and generating a DC output voltage higher than the DC input voltage between both ends;
In a step-up DC / DC converter provided with a drive circuit for driving the first and second transistors so that the first and second transistors are not turned on simultaneously,
The drive circuit includes, as the first control voltage, first control voltage generation means that generates a voltage swung between the DC output voltage and the DC input voltage, and the second control voltage, A step-up DC / DC converter comprising second control voltage generation means for generating a voltage swung between the ground potential and the DC input voltage.
接地電位の接地端子と電源入力端子とを持ち、前記接地端子と前記電源入力端子との間に直流入力電圧を印加する入力電源と、
前記電源入力端子に一端が接続されたインダクタと、
該インダクタの他端に第1の主電極端子が接続され、第2の主電極端子が電源出力端子に接続され、第1の制御電圧が供給される第1の制御端子を持つ第1のトランジスタと、
前記インダクタの他端に第3の主電極端子が接続され、第4の主電極端子が前記接地端子に接続され、第2の制御電圧が供給される第2の制御端子を持つ第2のトランジスタと、
前記電源出力端子と前記接地端子との間に接続されて、両端間に前記直流入力電圧よりも高い直流出力電圧を生成する出力コンデンサと、
前記第1および前記第2のトランジスタが同時にオンしないように、前記第1および前記第2のトランジスタを駆動する駆動回路と備えた昇圧型DC/DCコンバータにおいて、
前記第1のトランジスタは、前記第1の主電極端子、前記第2の主電極端子、及び前記第1の制御端子として、それぞれ、ドレイン、ソース、及びゲートを持つPチャネル電界効果トランジスタから成り、
前記第2のトランジスタは、前記第3の主電極端子、前記第4の主電極端子、及び前記第2の制御端子として、それぞれ、ドレイン、ソース、及びゲートを持つNチャネル電界効果トランジスタから成り、
前記駆動回路は、前記第1の制御電圧として、前記直流出力電圧と前記接地電位より高くかつ前記第1のトランジスタをオンさせるのに十分な第1の設定電圧との間でスイングさせた電圧を生成する第1の制御電圧生成手段と、前記第2の制御電圧として、前記接地電位と前記直流出力電圧より低くかつ前記第2のトランジスタをオンさせるに十分な第2の設定電圧と間でスイングさせた電圧を生成する第2の制御電圧生成手段とを有することを特徴とする昇圧型DC/DCコンバータ。
An input power source having a ground terminal of a ground potential and a power input terminal, and applying a DC input voltage between the ground terminal and the power input terminal;
An inductor having one end connected to the power input terminal;
A first transistor having a first control terminal to which the first main electrode terminal is connected to the other end of the inductor, a second main electrode terminal is connected to the power supply output terminal, and a first control voltage is supplied. When,
A second transistor having a second control terminal connected to the other end of the inductor, a third main electrode terminal connected to the ground terminal, and a fourth control electrode supplied with a second control voltage. When,
An output capacitor connected between the power supply output terminal and the ground terminal and generating a DC output voltage higher than the DC input voltage between both ends;
In a step-up DC / DC converter provided with a drive circuit for driving the first and second transistors so that the first and second transistors are not turned on simultaneously,
The first transistor comprises a P-channel field effect transistor having a drain, a source, and a gate as the first main electrode terminal, the second main electrode terminal, and the first control terminal,
The second transistor is composed of an N-channel field effect transistor having a drain, a source, and a gate as the third main electrode terminal, the fourth main electrode terminal, and the second control terminal,
The drive circuit swings, as the first control voltage, a voltage swung between the DC output voltage and a first set voltage higher than the ground potential and sufficient to turn on the first transistor. Swing between the first control voltage generating means to generate and the second control voltage as the second control voltage between the ground potential and a second set voltage lower than the DC output voltage and sufficient to turn on the second transistor A step-up DC / DC converter comprising: a second control voltage generation unit configured to generate the generated voltage.
接地電位の接地端子と電源入力端子とを持ち、前記接地端子と前記電源入力端子との間に直流入力電圧を印加する入力電源と、An input power source having a ground terminal of a ground potential and a power input terminal, and applying a DC input voltage between the ground terminal and the power input terminal;
前記電源入力端子に一端が接続されたインダクタと、An inductor having one end connected to the power input terminal;
該インダクタの他端に第1の主電極端子が接続され、第2の主電極端子が電源出力端子に接続され、第1の制御電圧が供給される第1の制御端子を持つ第1のトランジスタと、A first transistor having a first control terminal to which the first main electrode terminal is connected to the other end of the inductor, a second main electrode terminal is connected to the power supply output terminal, and a first control voltage is supplied. When,
前記インダクタの他端に第3の主電極端子が接続され、第4の主電極端子が前記接地端子に接続され、第2の制御電圧が供給される第2の制御端子を持つ第2のトランジスタと、A second transistor having a second control terminal connected to the other end of the inductor, a third main electrode terminal connected to the ground terminal, and a fourth control electrode supplied with a second control voltage. When,
前記電源出力端子と前記接地端子との間に接続されて、両端間に前記直流入力電圧よりも高い直流出力電圧を生成する出力コンデンサと、An output capacitor connected between the power supply output terminal and the ground terminal and generating a DC output voltage higher than the DC input voltage between both ends;
前記第1および前記第2のトランジスタが同時にオンしないように、前記第1および前記第2のトランジスタを駆動する駆動回路と備えた昇圧型DC/DCコンバータにおいて、In a step-up DC / DC converter provided with a drive circuit for driving the first and second transistors so that the first and second transistors are not turned on simultaneously,
前記第1のトランジスタは、前記第1の主電極端子、前記第2の主電極端子、及び前記第1の制御端子として、それぞれ、コレクタ、エミッタ、及びベースを持つpnp形バイポーラトランジスタから成り、The first transistor includes a pnp bipolar transistor having a collector, an emitter, and a base as the first main electrode terminal, the second main electrode terminal, and the first control terminal,
前記第2のトランジスタは、前記第3の主電極端子、前記第4の主電極端子、及び前記第2の制御端子として、それぞれ、コレクタ、エミッタ、及びベースを持つnpn形バイポーラトランジスタから成り、The second transistor is composed of an npn bipolar transistor having a collector, an emitter, and a base as the third main electrode terminal, the fourth main electrode terminal, and the second control terminal,
前記駆動回路は、前記第1の制御電圧として、前記直流出力電圧と前記接地電位より高くかつ前記第1のトランジスタをオンさせるのに十分な第1の設定電圧との間でスイングさせた電圧を生成する第1の制御電圧生成手段と、前記第2の制御電圧として、前記接地電位と前記直流出力電圧より低くかつ前記第2のトランジスタをオンさせるに十分な第2の設定電圧と間でスイングさせた電圧を生成する第2の制御電圧生成手段とを有することを特徴とする昇圧型DC/DCコンバータ。The drive circuit swings, as the first control voltage, a voltage swung between the DC output voltage and a first set voltage higher than the ground potential and sufficient to turn on the first transistor. Swing between the first control voltage generation means to generate and the second control voltage as the second control voltage between the ground potential and a second set voltage lower than the DC output voltage and sufficient to turn on the second transistor A step-up DC / DC converter comprising: a second control voltage generation unit configured to generate the generated voltage.
前記第1の設定電圧と前記第2の設定電圧が等しいことを特徴とする請求項4又は請求項5に記載の昇圧型DC/DCコンバータ。 6. The step-up DC / DC converter according to claim 4, wherein the first set voltage and the second set voltage are equal. 接地電位の接地端子と電源入力端子とを持ち、前記接地端子と前記電源入力端子との間に直流入力電圧を印加する入力電源と、
前記電源入力端子に一端が接続されたインダクタと、
該インダクタの他端に第1の主電極端子が接続され、第2の主電極端子が電源出力端子に接続され、第1の制御電圧が供給される第1の制御端子を持つ第1のトランジスタと、
前記インダクタの他端に第3の主電極端子が接続され、第4の主電極端子が前記接地端子に接続され、第2の制御電圧が供給される第2の制御端子を持つ第2のトランジスタと、
前記電源出力端子と前記接地端子との間に接続されて、両端間に前記直流入力電圧よりも高い直流出力電圧を生成する出力コンデンサと、
前記第1および前記第2のトランジスタが同時にオンしないように、前記第1および前記第2のトランジスタを駆動する駆動回路と備えた昇圧型DC/DCコンバータにおいて、
前記駆動回路は、前記第1の制御電圧として、前記直流出力電圧と前記接地電位より高くかつ前記第1のトランジスタをオンさせるのに十分な第1の設定電圧との間でスイングさせた電圧を生成する第1の制御電圧生成手段と、前記第2の制御電圧として、前記接地電位と前記直流出力電圧より低くかつ前記第2のトランジスタをオンさせるに十分な第2の設定電圧と間でスイングさせた電圧を生成する第2の制御電圧生成手段とを有し、
前記第1の設定電圧と前記第2の設定電圧が等しく、
前記第1および前記第2の設定電圧が前記直流出力電圧の半分の電圧に等しいことを特徴とする昇圧型DC/DCコンバータ。
An input power source having a ground terminal of a ground potential and a power input terminal, and applying a DC input voltage between the ground terminal and the power input terminal;
An inductor having one end connected to the power input terminal;
A first transistor having a first control terminal to which the first main electrode terminal is connected to the other end of the inductor, a second main electrode terminal is connected to the power supply output terminal, and a first control voltage is supplied. When,
A second transistor having a second control terminal connected to the other end of the inductor, a third main electrode terminal connected to the ground terminal, and a fourth control electrode supplied with a second control voltage. When,
An output capacitor connected between the power supply output terminal and the ground terminal and generating a DC output voltage higher than the DC input voltage between both ends;
In a step-up DC / DC converter provided with a drive circuit for driving the first and second transistors so that the first and second transistors are not turned on simultaneously,
The drive circuit swings, as the first control voltage, a voltage swung between the DC output voltage and a first set voltage higher than the ground potential and sufficient to turn on the first transistor. Swing between the first control voltage generating means to generate and the second control voltage as the second control voltage between the ground potential and a second set voltage lower than the DC output voltage and sufficient to turn on the second transistor Second control voltage generation means for generating the generated voltage,
The first set voltage and the second set voltage are equal,
It said first and said second temperature pressure-type DC / DC converter you wherein the setting voltage is equal to half the voltage of the DC output voltage.
前記第1のトランジスタは、前記第1の主電極端子、前記第2の主電極端子、及び前記第1の制御端子として、それぞれ、ドレイン、ソース、及びゲートを持つPチャネル電界効果トランジスタから成り、
前記第2のトランジスタは、前記第3の主電極端子、前記第4の主電極端子、及び前記第2の制御端子として、それぞれ、ドレイン、ソース、及びゲートを持つNチャネル電界効果トランジスタから成る、請求項1乃至3のいずれか1つに記載の昇圧型DC/DCコンバータ。
The first transistor comprises a P-channel field effect transistor having a drain, a source, and a gate as the first main electrode terminal, the second main electrode terminal, and the first control terminal,
The second transistor is an N-channel field effect transistor having a drain, a source, and a gate as the third main electrode terminal, the fourth main electrode terminal, and the second control terminal, respectively. The step-up DC / DC converter according to any one of claims 1 to 3 .
前記第1のトランジスタは、前記第1の主電極端子、前記第2の主電極端子、及び前記第1の制御端子として、それぞれ、コレクタ、エミッタ、及びベースを持つpnp形バイポーラトランジスタから成り、
前記第2のトランジスタは、前記第3の主電極端子、前記第4の主電極端子、及び前記第2の制御端子として、それぞれ、コレクタ、エミッタ、及びベースを持つnpn形バイポーラトランジスタから成る、請求項1乃至3のいずれか1つに記載の昇圧型DC/DCコンバータ。
The first transistor includes a pnp bipolar transistor having a collector, an emitter, and a base as the first main electrode terminal, the second main electrode terminal, and the first control terminal,
Said second transistor, said third main electrode terminal, the fourth main electrode terminal, and a second control terminal, respectively, and the collector, emitter, and the npn type bipolar transistor having a base, wherein Item 4. The step-up DC / DC converter according to any one of Items 1 to 3 .
接地電位の接地端子と電源入力端子とを持ち、前記接地端子と前記電源入力端子との間に直流入力電圧を印加する入力電源と、前記電源入力端子に一端が接続されたインダクタと、該インダクタの他端に第1の主電極端子が接続され、第2の主電極端子が電源出力端子に接続され、第1の制御電圧が供給される第1の制御端子を持つ第1のトランジスタと、前記インダクタの他端に第3の主電極端子が接続され、第4の主電極端子が前記接地端子に接続され、第2の制御電圧が供給される第2の制御端子を持つ第2のトランジスタと、前記電源出力端子と前記接地端子との間に接続されて、両端間に前記直流入力電圧よりも高い直流出力電圧を生成する出力コンデンサとを有する昇圧型DC/DCコンバータにおける、前記第1および前記第2のトランジスタが同時にオンしないように、前記第1および前記第2のトランジスタを駆動する方法であって、
前記第1の制御電圧として、前記直流出力電圧と前記直流入力電圧との間でスイングさせた電圧を用いることを特徴とする昇圧型DC/DCコンバータの駆動方法。
An input power source having a ground terminal of a ground potential and a power input terminal, and applying a DC input voltage between the ground terminal and the power input terminal, an inductor having one end connected to the power input terminal, and the inductor A first transistor having a first control terminal connected to a first main electrode terminal, a second main electrode terminal connected to a power supply output terminal, and a first control voltage supplied thereto; A second transistor having a second control terminal connected to the other end of the inductor, a third main electrode terminal connected to the ground terminal, and a fourth control electrode supplied with a second control voltage. And a step-up DC / DC converter having an output capacitor connected between the power supply output terminal and the ground terminal and generating a DC output voltage higher than the DC input voltage between both ends. And said Transistors so as not to turn on at the same time, a method of driving the first and the second transistor,
A method of driving a step-up DC / DC converter, wherein a voltage swung between the DC output voltage and the DC input voltage is used as the first control voltage.
接地電位の接地端子と電源入力端子とを持ち、前記接地端子と前記電源入力端子との間に直流入力電圧を印加する入力電源と、前記電源入力端子に一端が接続されたインダクタと、該インダクタの他端に第1の主電極端子が接続され、第2の主電極端子が電源出力端子に接続され、第1の制御電圧が供給される第1の制御端子を持つ第1のトランジスタと、前記インダクタの他端に第3の主電極端子が接続され、第4の主電極端子が前記接地端子に接続され、第2の制御電圧が供給される第2の制御端子を持つ第2のトランジスタと、前記電源出力端子と前記接地端子との間に接続されて、両端間に前記直流入力電圧よりも高い直流出力電圧を生成する出力コンデンサとを有する昇圧型DC/DCコンバータにおける、前記第1および前記第2のトランジスタが同時にオンしないように、前記第1および前記第2のトランジスタを駆動する方法であって、
前記第2の制御電圧として、前記接地電位と前記直流入力電圧との間でスイングさせた電圧を用いることを特徴とする昇圧型DC/DCコンバータの駆動方法。
An input power source having a ground terminal of a ground potential and a power input terminal, and applying a DC input voltage between the ground terminal and the power input terminal, an inductor having one end connected to the power input terminal, and the inductor A first transistor having a first control terminal connected to a first main electrode terminal, a second main electrode terminal connected to a power supply output terminal, and a first control voltage supplied thereto; A second transistor having a second control terminal connected to the other end of the inductor, a third main electrode terminal connected to the ground terminal, and a fourth control electrode supplied with a second control voltage. And a step-up DC / DC converter having an output capacitor connected between the power supply output terminal and the ground terminal and generating a DC output voltage higher than the DC input voltage between both ends. And said Transistors so as not to turn on at the same time, a method of driving the first and the second transistor,
A method of driving a step-up DC / DC converter, wherein a voltage swung between the ground potential and the DC input voltage is used as the second control voltage.
接地電位の接地端子と電源入力端子とを持ち、前記接地端子と前記電源入力端子との間に直流入力電圧を印加する入力電源と、前記電源入力端子に一端が接続されたインダクタと、該インダクタの他端に第1の主電極端子が接続され、第2の主電極端子が電源出力端子に接続され、第1の制御電圧が供給される第1の制御端子を持つ第1のトランジスタと、前記インダクタの他端に第3の主電極端子が接続され、第4の主電極端子が前記接地端子に接続され、第2の制御電圧が供給される第2の制御端子を持つ第2のトランジスタと、前記電源出力端子と前記接地端子との間に接続されて、両端間に前記直流入力電圧よりも高い直流出力電圧を生成する出力コンデンサとを有する昇圧型DC/DCコンバータにおける、前記第1および前記第2のトランジスタが同時にオンしないように、前記第1および前記第2のトランジスタを駆動する方法であって、
前記第1の制御電圧として、前記直流出力電圧と前記直流入力電圧との間でスイングさせた電圧を用い、前記第2の制御電圧として、前記接地電位と前記直流入力電圧との間でスイングさせた電圧を用いることを特徴とする昇圧型DC/DCコンバータの駆動方法。
An input power source having a ground terminal of a ground potential and a power input terminal, and applying a DC input voltage between the ground terminal and the power input terminal, an inductor having one end connected to the power input terminal, and the inductor A first transistor having a first control terminal connected to a first main electrode terminal, a second main electrode terminal connected to a power supply output terminal, and a first control voltage supplied thereto; A second transistor having a second control terminal connected to the other end of the inductor, a third main electrode terminal connected to the ground terminal, and a fourth control electrode supplied with a second control voltage. And a step-up DC / DC converter having an output capacitor connected between the power supply output terminal and the ground terminal and generating a DC output voltage higher than the DC input voltage between both ends. And said Transistors so as not to turn on at the same time, a method of driving the first and the second transistor,
A voltage swung between the DC output voltage and the DC input voltage is used as the first control voltage, and a swing is performed between the ground potential and the DC input voltage as the second control voltage. A method of driving a step-up DC / DC converter, characterized by using a different voltage.
接地電位の接地端子と電源入力端子とを持ち、前記接地端子と前記電源入力端子との間に直流入力電圧を印加する入力電源と、前記電源入力端子に一端が接続されたインダクタと、該インダクタの他端に第1の主電極端子が接続され、第2の主電極端子が電源出力端子に接続され、第1の制御電圧が供給される第1の制御端子を持つ第1のトランジスタと、前記インダクタの他端に第3の主電極端子が接続され、第4の主電極端子が前記接地端子に接続され、第2の制御電圧が供給される第2の制御端子を持つ第2のトランジスタと、前記電源出力端子と前記接地端子との間に接続されて、両端間に前記直流入力電圧よりも高い直流出力電圧を生成する出力コンデンサとを有する昇圧型DC/DCコンバータにおける、前記第1および前記第2のトランジスタが同時にオンしないように、前記第1および前記第2のトランジスタを駆動する方法であって、
前記第1のトランジスタは、前記第1の主電極端子、前記第2の主電極端子、及び前記第1の制御端子として、それぞれ、ドレイン、ソース、及びゲートを持つPチャネル電界効果トランジスタから成り、
前記第2のトランジスタは、前記第3の主電極端子、前記第4の主電極端子、及び前記第2の制御端子として、それぞれ、ドレイン、ソース、及びゲートを持つNチャネル電界効果トランジスタから成り、
前記第1の制御電圧として、前記直流出力電圧と前記接地電圧より高くかつ前記第1のトランジスタをオンさせるのに十分な第1の設定電圧との間でスイングさせた電圧を用い、前記第2の制御電圧として、前記接地電位と前記直流出力電圧より低くかつ前記第2のトランジスタをオンさせるに十分な第2の設定電圧と間でスイングさせた電圧を用いることを特徴とする昇圧型DC/DCコンバータの駆動方法。
An input power source having a ground terminal of a ground potential and a power input terminal, and applying a DC input voltage between the ground terminal and the power input terminal, an inductor having one end connected to the power input terminal, and the inductor A first transistor having a first control terminal connected to a first main electrode terminal, a second main electrode terminal connected to a power supply output terminal, and a first control voltage supplied thereto; A second transistor having a second control terminal connected to the other end of the inductor, a third main electrode terminal connected to the ground terminal, and a fourth control electrode supplied with a second control voltage. And a step-up DC / DC converter having an output capacitor connected between the power supply output terminal and the ground terminal and generating a DC output voltage higher than the DC input voltage between both ends. And said Transistors so as not to turn on at the same time, a method of driving the first and the second transistor,
The first transistor comprises a P-channel field effect transistor having a drain, a source, and a gate as the first main electrode terminal, the second main electrode terminal, and the first control terminal,
The second transistor is composed of an N-channel field effect transistor having a drain, a source, and a gate as the third main electrode terminal, the fourth main electrode terminal, and the second control terminal,
As the first control voltage, a voltage swung between the DC output voltage and a first set voltage that is higher than the ground voltage and sufficient to turn on the first transistor is used. As the control voltage, a voltage that is swung between the ground potential and a second set voltage that is lower than the DC output voltage and sufficient to turn on the second transistor is used. DC converter drive method.
接地電位の接地端子と電源入力端子とを持ち、前記接地端子と前記電源入力端子との間に直流入力電圧を印加する入力電源と、前記電源入力端子に一端が接続されたインダクタと、該インダクタの他端に第1の主電極端子が接続され、第2の主電極端子が電源出力端子に接続され、第1の制御電圧が供給される第1の制御端子を持つ第1のトランジスタと、前記インダクタの他端に第3の主電極端子が接続され、第4の主電極端子が前記接地端子に接続され、第2の制御電圧が供給される第2の制御端子を持つ第2のトランジスタと、前記電源出力端子と前記接地端子との間に接続されて、両端間に前記直流入力電圧よりも高い直流出力電圧を生成する出力コンデンサとを有する昇圧型DC/DCコンバータにおける、前記第1および前記第2のトランジスタが同時にオンしないように、前記第1および前記第2のトランジスタを駆動する方法であって、An input power source having a ground terminal of a ground potential and a power input terminal, and applying a DC input voltage between the ground terminal and the power input terminal, an inductor having one end connected to the power input terminal, and the inductor A first transistor having a first control terminal connected to a first main electrode terminal, a second main electrode terminal connected to a power supply output terminal, and a first control voltage supplied thereto; A second transistor having a second control terminal connected to the other end of the inductor, a third main electrode terminal connected to the ground terminal, and a fourth control electrode supplied with a second control voltage. And a step-up DC / DC converter having an output capacitor connected between the power supply output terminal and the ground terminal and generating a DC output voltage higher than the DC input voltage between both ends. And said Transistors so as not to turn on at the same time, a method of driving the first and the second transistor,
前記第1のトランジスタは、前記第1の主電極端子、前記第2の主電極端子、及び前記第1の制御端子として、それぞれ、コレクタ、エミッタ、及びベースを持つpnp形バイポーラトランジスタから成り、The first transistor includes a pnp bipolar transistor having a collector, an emitter, and a base as the first main electrode terminal, the second main electrode terminal, and the first control terminal,
前記第2のトランジスタは、前記第3の主電極端子、前記第4の主電極端子、及び前記第2の制御端子として、それぞれ、コレクタ、エミッタ、及びベースを持つnpn形バイポーラトランジスタから成り、The second transistor is composed of an npn bipolar transistor having a collector, an emitter, and a base as the third main electrode terminal, the fourth main electrode terminal, and the second control terminal,
前記第1の制御電圧として、前記直流出力電圧と前記接地電圧より高くかつ前記第1のトランジスタをオンさせるのに十分な第1の設定電圧との間でスイングさせた電圧を用い、前記第2の制御電圧として、前記接地電位と前記直流出力電圧より低くかつ前記第2のトランジスタをオンさせるに十分な第2の設定電圧と間でスイングさせた電圧を用いることを特徴とする昇圧型DC/DCコンバータの駆動方法。As the first control voltage, a voltage swung between the DC output voltage and a first set voltage that is higher than the ground voltage and sufficient to turn on the first transistor is used. As the control voltage, a voltage that is swung between the ground potential and a second set voltage that is lower than the DC output voltage and sufficient to turn on the second transistor is used. DC converter drive method.
前記第1の設定電圧と前記第2の設定電圧が等しいことを特徴とする請求項13又は請求項14に記載の昇圧型DC/DCコンバータの駆動方法。 The method of driving a step-up DC / DC converter according to claim 13 or 14 , wherein the first set voltage is equal to the second set voltage. 接地電位の接地端子と電源入力端子とを持ち、前記接地端子と前記電源入力端子との間に直流入力電圧を印加する入力電源と、前記電源入力端子に一端が接続されたインダクタと、該インダクタの他端に第1の主電極端子が接続され、第2の主電極端子が電源出力端子に接続され、第1の制御電圧が供給される第1の制御端子を持つ第1のトランジスタと、前記インダクタの他端に第3の主電極端子が接続され、第4の主電極端子が前記接地端子に接続され、第2の制御電圧が供給される第2の制御端子を持つ第2のトランジスタと、前記電源出力端子と前記接地端子との間に接続されて、両端間に前記直流入力電圧よりも高い直流出力電圧を生成する出力コンデンサとを有する昇圧型DC/DCコンバータにおける、前記第1および前記第2のトランジスタが同時にオンしないように、前記第1および前記第2のトランジスタを駆動する方法であって、
前記第1の制御電圧として、前記直流出力電圧と前記接地電圧より高くかつ前記第1のトランジスタをオンさせるのに十分な第1の設定電圧との間でスイングさせた電圧を用い、前記第2の制御電圧として、前記接地電位と前記直流出力電圧より低くかつ前記第2のトランジスタをオンさせるに十分な第2の設定電圧と間でスイングさせた電圧を用い、
前記第1の設定電圧と前記第2の設定電圧が等しく、
前記第1および前記第2の設定電圧が前記直流出力電圧の半分の電圧に等しいことを特徴とする昇圧型DC/DCコンバータの駆動方法。
An input power source having a ground terminal of a ground potential and a power input terminal, and applying a DC input voltage between the ground terminal and the power input terminal, an inductor having one end connected to the power input terminal, and the inductor A first transistor having a first control terminal connected to a first main electrode terminal, a second main electrode terminal connected to a power supply output terminal, and a first control voltage supplied thereto; A second transistor having a second control terminal connected to the other end of the inductor, a third main electrode terminal connected to the ground terminal, and a fourth control electrode supplied with a second control voltage. And a step-up DC / DC converter having an output capacitor connected between the power supply output terminal and the ground terminal and generating a DC output voltage higher than the DC input voltage between both ends. And said Transistors so as not to turn on at the same time, a method of driving the first and the second transistor,
As the first control voltage, a voltage swung between the DC output voltage and a first set voltage that is higher than the ground voltage and sufficient to turn on the first transistor is used. As a control voltage, a voltage swung between the ground potential and a second set voltage lower than the DC output voltage and sufficient to turn on the second transistor is used.
The first set voltage and the second set voltage are equal,
Wherein the first and elevated pressure type DC / DC converter driving way to, characterized in that equal the second setting voltage is half the voltage of the DC output voltage.
JP2003394901A 2003-11-26 2003-11-26 Boost DC / DC converter and driving method thereof Expired - Fee Related JP4433151B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003394901A JP4433151B2 (en) 2003-11-26 2003-11-26 Boost DC / DC converter and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003394901A JP4433151B2 (en) 2003-11-26 2003-11-26 Boost DC / DC converter and driving method thereof

Publications (2)

Publication Number Publication Date
JP2005160198A JP2005160198A (en) 2005-06-16
JP4433151B2 true JP4433151B2 (en) 2010-03-17

Family

ID=34720796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003394901A Expired - Fee Related JP4433151B2 (en) 2003-11-26 2003-11-26 Boost DC / DC converter and driving method thereof

Country Status (1)

Country Link
JP (1) JP4433151B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007282411A (en) 2006-04-10 2007-10-25 Rohm Co Ltd Step-up dc/dc converter and electronic apparatus having the same
JP2008193866A (en) * 2007-02-07 2008-08-21 Seiko Instruments Inc Step-up switching regulator
WO2009060098A2 (en) * 2007-11-09 2009-05-14 Nxp B.V. Low power controller for dc to dc converters
JP4666316B2 (en) * 2008-01-15 2011-04-06 ▲ぎょく▼瀚科技股▲ふん▼有限公司 Constant current regulator with current sensing loop
JP5719142B2 (en) * 2010-10-29 2015-05-13 ローム株式会社 Image display device
JP5676422B2 (en) * 2011-12-08 2015-02-25 株式会社藤商事 Game machine

Also Published As

Publication number Publication date
JP2005160198A (en) 2005-06-16

Similar Documents

Publication Publication Date Title
CN101500360B (en) Direct-current power supply device, power supply device for driving LED and semiconductor integrated circuit for controlling power supply
US8237371B2 (en) Differential driving circuit for powering a light source
JP4728718B2 (en) STEP-UP SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME
JP4781744B2 (en) POWER SUPPLY DEVICE AND ELECTRIC DEVICE USING THE SAME
JP2011244677A (en) Control circuit for switching power supply, and switching power supply, light-emitting device and electronic apparatus with the same
JP6841099B2 (en) Semiconductor devices, light emission control circuits, and electronic devices
JP7236293B2 (en) High side driver, switching circuit, motor driver
KR100244103B1 (en) Chopper type switching power supply circuit and power supply device
US9531259B2 (en) Power supply circuit
EP3592117A1 (en) Protective circuit and led driving circuit
JP4433151B2 (en) Boost DC / DC converter and driving method thereof
JP4941911B2 (en) Organic EL drive circuit and organic EL display device using the same
JPH09266666A (en) Step-up circuit and control circuit thereof
JP2016136805A (en) Semiconductor switching element drive circuit
KR101262785B1 (en) Liquid crystal display and method of driving the same
TWI222556B (en) Control circuit of DC-DC converter
US10770984B2 (en) Switching control device with reverse bias circuit
TWI408542B (en) Apparatus for supplying power source
JP5212494B2 (en) Multiple voltage output power supply
US6348784B1 (en) Switching power supply
JP4669341B2 (en) Charge pump circuit for switching power supply
TWI532027B (en) A power driver for oled panels and its method of driving a load
CN106793278B (en) Two-terminal integrated circuit with the voltage-current characteristic changed over time
JP4306496B2 (en) Booster circuit
JP2005159542A (en) Bridge type drive circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091215

R150 Certificate of patent or registration of utility model

Ref document number: 4433151

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees