Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4462289B2 - 半導体層の成長方法および半導体発光素子の製造方法 - Google Patents
[go: Go Back, main page]

JP4462289B2 - 半導体層の成長方法および半導体発光素子の製造方法 - Google Patents

半導体層の成長方法および半導体発光素子の製造方法 Download PDF

Info

Publication number
JP4462289B2
JP4462289B2 JP2007133340A JP2007133340A JP4462289B2 JP 4462289 B2 JP4462289 B2 JP 4462289B2 JP 2007133340 A JP2007133340 A JP 2007133340A JP 2007133340 A JP2007133340 A JP 2007133340A JP 4462289 B2 JP4462289 B2 JP 4462289B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
light emitting
nitride
compound semiconductor
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007133340A
Other languages
English (en)
Other versions
JP2008288461A (ja
Inventor
暁 大前
祐之 有持
重吾 御友
統之 風田川
智公 日野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007133340A priority Critical patent/JP4462289B2/ja
Priority to TW097115743A priority patent/TWI368941B/zh
Priority to EP08008617A priority patent/EP1993150A3/en
Priority to US12/121,906 priority patent/US8242513B2/en
Priority to KR1020080046001A priority patent/KR101453563B1/ko
Priority to CN2008101799478A priority patent/CN101409231B/zh
Priority to CN2010101252980A priority patent/CN101807522B/zh
Publication of JP2008288461A publication Critical patent/JP2008288461A/ja
Application granted granted Critical
Publication of JP4462289B2 publication Critical patent/JP4462289B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/276—Lateral overgrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

この発明は、半導体層の成長方法、半導体発光素子の製造方法、半導体発光素子および電子機器に関し、例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた発光ダイオードおよびこの発光ダイオードを用いる各種の装置または機器に適用して好適なものである。
従来、ＧａＮ系半導体を用いた発光ダイオードの製造方法は、（０００１）面、すなわちＣ面サファイア基板上にｎ型層、活性層およびｐ型層を含むＧａＮ系半導体層を有機金属化学気相成長（ＭＯＣＶＤ）法によりＣ軸配向で成長させる方法が主流である。
しかしながら、周知のように、（０００１）面（Ｃ面）サファイア基板上に成長させたＣ軸配向のＩｎＧａＮ系歪量子井戸層においては、大きなピエゾ電界が井戸面に垂直方向（Ｃ軸方向）に発生して電子と正孔とを空間的に互いに分離し、電子−正孔再結合確率を低下させる量子閉じ込めシュタルク効果が発生するため、例えばＩｎＧａＮ／ＧａＮ系発光ダイオードではこれが内部量子効率を低下させ、ひいては外部量子効率を低下させる問題があり、これが発光出力の向上を妨げる一つの原因となっている。
活性層における量子閉じ込めシュタルク効果を抑制するためには、（１−１０２）面（Ｒ面）サファイア基板を用い、その上に（１１−２０）面（Ａ面）ＧａＮ系半導体層を成長させる方法があるが、この（１１−２０）面ＧａＮ系半導体層では貫通転位が多く、結晶品質が良いＧａＮ系半導体層を得ることは困難な状況にある。
活性層における量子量子閉じ込めシュタルク効果を抑制する方法として、歪量子井戸層を含む複数のＧａＮ系半導体層を成長させて半導体発光素子を製造する場合に、少なくともこの歪量子井戸層の成長面の面方位をピエゾ電界が最大となる方位と異なる方位、例えばＧａＮ系半導体層がウルツ鉱型結晶構造を有する場合に歪量子井戸層の成長面の面方位を［０００１］方向から１°以上の傾き（例えば、４０°、９０°、１４０°など）を有するように選ぶことが提案されている（例えば、特許文献１参照。）。この方法により製造される半導体発光素子を図３９に示す。この方法によれば、図３９に示すように、ＳｉＣ、ＧａＮなどの基板１０１上にＡｌＮバッファ層（図示せず）を介してｎ型ＧａＮコンタクト層１０２およびｎ型ＡｌＧａＮクラッド層１０３を｛０００１｝面方向に順次成長させ、このｎ型ＡｌＧａＮクラッド層１０３の表面に選択成長あるいは選択エッチングにより｛２−１−１４｝面や｛０１−１２｝面を形成し、その上にＧａＩｎＮ／ＧａＮあるいはＧａＩｎＮ／ＧａＩｎＮ多重量子井戸層１０４を成長させ、さらにその上にｐ型ＡｌＧａＮクラッド層１０５およびｐ型ＧａＮコンタクト層１０６を順次成長させる。この場合、多重量子井戸層１０４の成長面１０４ａ、１０４ｂが｛２−１−１４｝面や｛０１−１２｝面となっている。ｐ型ＡｌＧａＮクラッド層１０５およびｐ型ＧａＮコンタクト層１０６は多重量子井戸層１０４の面方位から｛０００１｝面方位方向に結晶構造を変えて成長する。符号１０７はｐ側電極、１０８はｎ側電極を示す。
特開平１１−１１２０２９号公報
図３９に示す従来の半導体発光素子では、活性層である多重量子井戸層１０４のピエゾ電界を小さくすることができるが、｛２−１−１４｝面や｛０１−１２｝面のファセットを斜面に出しながら多重量子井戸層１０４を制御性よく成長させることは実際には必ずしも容易ではなく、半導体発光素子を高い歩留まりで製造することは困難である。
そこで、この発明が解決しようとする課題は、基板上に成長させる半導体層の面方位や成長面ファセットを選択することができ、必要に応じて半導体層のピエゾ電界を抑えたり結晶品質を高くしたりすることができる半導体層の成長方法を提供することである。
この発明が解決しようとする他の課題は、発光素子構造を形成する半導体層の成長に上記の半導体層の成長方法を用いることにより、発光素子構造を形成する半導体層の結晶品質を高くしたり、活性層における量子閉じ込めシュタルク効果を抑制したりすることができ、しかも製造が容易な半導体発光素子およびその製造方法を提供することである。
この発明が解決しようとする他の課題は、上記のような優れた半導体発光素子を用いた高性能の電子機器を提供することである。
上記課題を解決するために、第１の発明は、
六方晶系の結晶構造を有する物質からなる基板の（１−１００）面上に、六方晶系の結晶構造を有する半導体からなり、（１１−２２）面方位または（１０−１３）面方位を有する半導体層を成長させるようにした
ことを特徴とする半導体層の成長方法である。
第１の発明においては、典型的には、半導体層は（１１−２０）面ファセット、（０００１）面ファセットおよび（１１−２２｝面ファセット、あるいは、（１−１００）面ファセット、（０００１）面ファセットおよび（１０−１３｝面ファセットを出しながら成長させることができる。
半導体層を構成する六方晶系の結晶構造を有する半導体は典型的にはウルツ鉱構造を有する。このウルツ鉱構造を有する半導体は、具体的には窒化物系ＩＩＩ−Ｖ族化合物半導体、酸化物半導体、α−ＺｎＳなどであるが、これに限定されるものではない。窒化物系ＩＩＩ−Ｖ族化合物半導体は、一般的には、ＡｌX Ｂy Ｇａ1-x-y-z Ｉｎz Ａｓu Ｎ1-u-v Ｐv （ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｕ≦１、０≦ｖ≦１、０≦ｘ＋ｙ＋ｚ＜１、０≦ｕ＋ｖ＜１）からなり、より具体的には、ＡｌX Ｂy Ｇａ1-x-y-z Ｉｎz Ｎ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ＜１）からなり、典型的には、ＡｌX Ｇａ1-x-z Ｉｎz Ｎ（ただし、０≦ｘ≦１、０≦ｚ≦１）からなり、具体例を挙げると、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなどからなる。この窒化物系ＩＩＩ−Ｖ族化合物半導体は、例えばＧａＮにＢやＣｒなどを含ませると転位の屈曲を促進する効果があるので、ＢＧａＮ、ＧａＮにＢをドープしたＧａＮ：Ｂ、ＧａＮにＣｒをドープしたＧａＮ：Ｃｒなどからなるものであってもよい。この窒化物系ＩＩＩ−Ｖ族化合物半導体としては、好適には、ＧａＮ、ＩｎX Ｇａ1-x Ｎ（０＜ｘ＜０．５）、ＡｌX Ｇａ1-x Ｎ（０＜ｘ＜０．５）、ＡｌX Ｉｎy Ｇａ1-x-y Ｎ（０＜ｘ＜０．５、０＜ｙ＜０．２）などからなるものが用いられる。また、基板上に最初に成長させるいわゆる低温バッファ層としてはＧａＮバッファ層、ＡｌＮバッファ層、ＡｌＧａＮバッファ層などが一般的に用いられるが、これらにＣｒをドープしたものやＣｒＮバッファ層などを用いてもよい。酸化物半導体は、例えば、酸化チタン（IV）（ＴｉＯ2 ）、酸化バナジウム（Ｖ）（Ｖ2 Ｏ5 ）、酸化クロム（III)（Ｃｒ2 Ｏ3 ）、酸化マンガン（II）（ＭｎＯ）、酸化鉄（III)（Ｆｅ2 Ｏ3 ）、四酸化三コバルト（II）（Ｃｏ3 Ｏ4 ）、酸化ニッケル（II）（ＮｉＯ）、酸化銅（Ｉ）（Ｃｕ2 Ｏ）、酸化亜鉛（II）（ＺｎＯ）、酸化スズ（IV）（ＳｎＯ2 ）、酸化ガリウム（III)（Ｇａ2 Ｏ3 ）、酸化インジウム（III)（Ｉｎ2 Ｏ3 ）、酸化ビスマス（III)（Ｂｉ2 Ｏ3 ）、酸化ストロンチウム（II）（ＳｒＯ）、チタン酸ストロンチウム（ＳｒＴｉＯ3 ）、チタン酸バリウム（ＢａＴｉＯ3 ）、酸化イットリウム（Ｙ2 Ｏ3 ）などに加えて、オキシカルコゲナイドＬｎＣｕＯＣｈ（Ｌｎ＝Ｌａ、Ｃｅ、Ｎｄ、Ｐｒ、Ｃｈ＝Ｓ、Ｓｅ、Ｔｅ）、例えばＣｕＡｌＯ、ＳｒＣｕ2 Ｏ2 などであるが、これに限定されるものではない。
半導体層の成長方法としては、例えば、有機金属化学気相成長（ＭＯＣＶＤ）、ハイドライド気相エピタキシャル成長あるいはハライド気相エピタキシャル成長（ＨＶＰＥ）、分子線エピタキシー（ＭＢＥ）などの各種のエピタキシャル成長法を用いることができ、必要に応じて選択される。
六方晶系の結晶構造を有する物質からなる基板としては、例えば、サファイア、ＳｉＣ（６Ｈ、４Ｈを含む）、α−ＺｎＳ、ＺｎＯなどからなる基板を用いることができる。基板としては、窒化物系ＩＩＩ−Ｖ族化合物半導体（ＧａＮ、ＡｌＧａＩｎＮ、ＡｌＮ、ＧａＩｎＮなど）からなる基板を用いてもよい。あるいは、基板として、六方晶系の結晶構造を有する物質と異なる物質からなる基板上に六方晶系の結晶構造を有する物質を成長させたものを用いてもよい。
基板としては、一主面が（１−１００）面からなるものや、一主面に少なくとも一つ、典型的には複数の凹部（溝）を有し、この凹部の一つの側面が（１−１００）面からなるものなどを用いることができる。
一主面が（１−１００）面からなる基板を用いる場合、この基板上にこの基板と異なる材料またはこの基板と同一の材料からなる複数の凸部を設けるのが好ましい。この場合、この基板の凸部と凸部との間の凹部の底面から半導体層の成長が開始する。典型的には、基板の主面に凸部と凹部とを交互に周期的に形成する。この場合、凸部および凹部の周期は、例えば３〜５μｍであるが、これに限定されるものではない。また、凸部の底辺の長さと凹部の底辺の長さとの比は、例えば０．５〜３であるが、これに限定されるものではない。基板の主面から見たこの凸部の高さは、好適には０．３μｍ以上、より好適には１μｍ以上であるが、これに限定されるものではない。この凸部は、好適には基板の主面に対して傾斜した側面（例えば、基板の一主面と接する側面）を有し、この側面と基板の主面とのなす角度をθとすると、光の取り出し効率の向上を図る観点より、例えば、好適には１２０°＜θ＜１５０°であり、最も好適には約１４０°であるが、これに限定されるものではない。この凸部の断面形状は、種々の形状であってよく、その側面も平面だけでなく曲面であってもよいが、例えば、ｎ角形（ただし、ｎは３以上の整数）、具体的には三角形、四角形、五角形、六角形など、あるいはこれらの角部を切除したものや角が丸まっているもの、円形、楕円形などであり、これらの中でも基板の一主面から見て最も高い位置に頂点を一つ持つものが望ましく、特に三角形あるいはその頂部を切除したものや頂部が丸まっているものが最も望ましい。凹部の断面形状も種々の形状であってよいが、例えば、ｎ角形（ただし、ｎは３以上の整数）、具体的には三角形、四角形、五角形、六角形など、あるいはこれらの角部を切除したものや角が丸まっているものや、円形、楕円形などである。光の取り出し効率の向上を図る観点より、好適には、この凹部の断面形状は逆台形状とする。ここで、逆台形状とは、正確な逆台形だけでなく、近似的に逆台形とみなすことができるものも含むことを意味する（以下同様）。凸部の高さ（凹部の深さ）ｄは、大きすぎると原料ガスが凹部の内部に十分に供給されず、凹部の底面からの半導体層の成長に支障を来し、逆に小さすぎると基板の凹部だけでなく、その両側の凸部にも半導体層が成長してしまうため、これらを防止する観点より、一般的には０．５μｍ＜ｄ＜５μｍの範囲内に選ばれ、典型的には１．０±０．２μｍの範囲内に選ばれるが、これに限定されるものではない。凹部の幅Ｗg は、一般的には０．５〜５μｍであり、典型的には２±０．５μｍの範囲内に選ばれるが、これに限定されるものではない。凸部の断面形状が台形状の場合、凸部の幅Ｗt は一般的には１〜１０００μｍ、典型的には４±２μｍの範囲内であるが、これに限定されるものではない。
凸部または凹部は、例えば、基板上の一方向にストライプ状に延在するようにしてもよいし、少なくとも互いに交差する第１の方向および第２の方向にストライプ状に延在するようにすることにより凸部がｎ角形（ただし、ｎは３以上の整数）、具体的には三角形、四角形、五角形、六角形など、あるいはこれらの角部を切除したものや角が丸まっているもの、円形、楕円形、点状などの二次元パターンとなるようにしてもよい。好適な一つの例では、凸部が六角形の平面形状を有し、この凸部が蜂の巣状に二次元配列しており、この凸部を囲むように凹部が形成される。こうすることで、活性層から放出される光を３６０°の全方向に効率よく取り出すことができる。あるいは、凹部が六角形の平面形状を有し、この凹部が蜂の巣状に二次元配列しており、この凹部を囲むように凸部が形成されるようにしてもよい。凸部は、例えば、ｎ角錐（ただし、ｎは３以上の整数）、具体的には三角錐、四角錐、五角錐、六角錐など、あるいはこれらの角部を切除したものや角が丸まったもの、円錐、楕円錐などである。
凸部の材料は、各種のものであってよく、導電性の有無も問わないが、例えば、酸化物や窒化物や炭化物などの誘電体、金属や合金などの導電体（透明導電体を含む）などである。酸化物としては、例えば、酸化シリコン（ＳｉＯx ）、酸化チタン（ＴｉＯx ）、酸化タンタル（ＴａＯx ）などの各種のものを用いることができ、これらの二種類以上を混合して、または積層膜の形で用いることもできる。窒化物としては、例えば、窒化シリコン（ＳｉＮx （Ｓｉ3 Ｎ4 を含む））、ＳｉＯＮ、ＣｒＮ、ＣｒＮＯなどを用いることができ、これらの二種類以上を混合して、または積層膜の形で用いることもできる。炭化物としては、ＳｉＣ、ＨｆＣ、ＺｒＣ、ＷＣ、ＴｉＣ、ＣｒＣなどを用いることができ、これらの二種類以上を混合して、または積層膜の形で用いることもできる。金属または合金としては、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｗ、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ａｇ、ＡｇＮｉ、ＡｇＰｄ、ＡｕＮｉ、ＡｕＰｄなどを用いることができ、これらの二種類以上を混合して、または積層膜の形で用いることもできる。透明導電体としては、ＩＴＯ（インジウム−スズ複合酸化物）、ＩＺＯ（インジウム−亜鉛複合酸化物）、ＺＯ（酸化亜鉛）、ＦＴＯ（フッ素ドープ酸化スズ）、酸化スズなどを用いることができ、これらの二種類以上を混合して、または積層膜の形で用いることもできる。さらに、以上の各種の材料を二種類以上混合して、または積層膜の形で用いることもできる。金属などにより凸部を形成し、この凸部の少なくとも表面を窒化処理、酸化処理あるいは炭化処理することにより窒化物、酸化物あるいは炭化物を形成するようにしてもよい。
第２の発明は、
六方晶系の結晶構造を有する物質からなる基板の（１−１０２）面上に、六方晶系の結晶構造を有する半導体からなり、（１１−２０）面方位を有する半導体層を（１１−２２）面ファセット、（０００１）面ファセット、（０００−１）面ファセット、（３３−６２）面ファセットおよび（１−１００）面ファセットからなる群より選ばれた少なくとも一つのファセットを出しながら成長させるようにした
ことを特徴とする半導体層の成長方法である。
第２の発明においては、例えば、半導体層を（１１−２２｝面ファセット、（０００１）面ファセットおよび（０００−１）面ファセットを出しながら、あるいは、（１１−２０）面ファセット、（１−１００）面ファセットおよび（３３−６２）面ファセットを出しながら、あるいは、（１−１００）面ファセットを出しながら、あるいは、（１−１００）面ファセットおよび（１１−２０）面ファセットを出しながら成長させる。
第２の発明においては、上記以外のことについては、その性質に反しない限り、第１の発明に関連して説明したことが成立する。
第３の発明は、
六方晶系の結晶構造を有する物質からなる基板の（１−１００）面上に、六方晶系の結晶構造を有する半導体からなり、（１１−２２）面方位または（１０−１３）面方位を有する半導体層を成長させるようにした
ことを特徴とする半導体発光素子の製造方法である。
この半導体発光素子を構成する半導体層は、ｎ型層、活性層およびｐ型層を含む。典型的には、活性層を含む半導体層の全てが六方晶系の結晶構造を有する半導体からなる。この半導体発光素子は、発光ダイオードや半導体レーザである。
基板は、最終的な半導体発光素子にそのまま残してもよいし、除去してもよい。
第３の発明においては、上記以外のことについては、その性質に反しない限り、第１の発明に関連して説明したことが成立する。
第４の発明は、
六方晶系の結晶構造を有する物質からなる基板の（１−１０２）面上に、六方晶系の結晶構造を有する半導体からなり、（１１−２０）面方位を有する半導体層を（１１−２２）面ファセット、（０００１）面ファセット、（０００−１）面ファセット、（３３−６２）面ファセットおよび（１−１００）面ファセットからなる群より選ばれた少なくとも一つのファセットを出しながら成長させるようにした
ことを特徴とする半導体発光素子の製造方法である。
第４の発明においては、上記以外のことについては、その性質に反しない限り、第１〜よび第３の発明に関連して説明したことが成立する。
第５の発明は、
六方晶系の結晶構造を有する物質からなる基板の（１−１００）面上に、六方晶系の結晶構造を有する半導体からなり、（１１−２２）面方位または（１０−１３）面方位を有する半導体層を有する
ことを特徴とする半導体発光素子である。
第６の発明は、
六方晶系の結晶構造を有する半導体からなり、（１１−２２）面方位または（１０−１３）面方位を有する半導体層を有する
ことを特徴とする半導体発光素子である。
第７の発明は、
一つまたは複数の半導体発光素子を有する電子機器において、
少なくとも一つの上記半導体発光素子が、
六方晶系の結晶構造を有する物質からなる基板の（１−１００）面上に、六方晶系の結晶構造を有する半導体からなり、（１１−２２）面方位または（１０−１３｝面方位を有する半導体層を有するものである
ことを特徴とするものである。
第８の発明は、
一つまたは複数の半導体発光素子を有する電子機器において、
少なくとも一つの上記半導体発光素子が、
六方晶系の結晶構造を有する半導体からなり、（１１−２２）面方位または（１０−１３）面方位を有する半導体層を有するものである
ことを特徴とするものである。
第５〜第８の発明においては、その性質に反しない限り、第１および第３の発明に関連して説明したことが成立する。
電子機器は、例えば、発光ダイオードバックライト（液晶ディスプレイのバックライトなど）、発光ダイオード照明装置、発光ダイオードディスプレイなど、さらには発光ダイオードを光源とするプロジェクタあるいはリアプロジェクションテレビ、グレーティングライトバルブ（ＧＬＶ）などを含むが、一般的には、表示、照明、光通信、光伝送やその他の目的で少なくとも一つの半導体発光素子を有するものであれば、基本的にはどのようなものであってもよく、携帯型のものと据え置き型のものとの双方を含むが、上記以外の具体例を挙げると、携帯電話、モバイル機器、ロボット、パーソナルコンピュータ、車載機器、各種家庭電気製品、発光ダイオード光通信装置、発光ダイオード光伝送装置、電子鍵などのポータブルセキュリティー機器などである。電子機器にはまた、遠赤外波長帯域、赤外波長帯域、赤色波長帯域、黄色波長帯域、緑色波長帯域、青色波長帯域、紫色波長帯域、紫外波長帯域などのうちの互いに異なる波長帯域の光を放出する二種類以上の半導体発光素子を組み合わせたものも含まれる。特に、発光ダイオード照明装置では、赤色波長帯域、黄色波長帯域、緑色波長帯域、青色波長帯域、紫色波長帯域などのうちの互いに異なる波長帯域の可視光を放出する二種類以上の発光ダイオードを組み合わせ、これらの発光ダイオードから放出される二種類以上の光を混合して自然光あるいは白色光を得ることができる。また、青色波長帯域、紫色波長帯域、紫外波長帯域などのうちの少なくとも一つの波長帯域の光を放出する半導体発光素子を光源として用い、この半導体発光素子から放出される光を蛍光体に照射して励起することにより得られる光を混合して自然光あるいは白色光を得ることができる。また、これらの互いに異なる波長帯域の可視光を放出する発光ダイオードを例えば、セル単位、カルテット単位、クラスター単位などの集合単位（厳密には、これらの単位に１単位に含まれる発光ダイオードの数は定義されておらず、同一波長または異なる波長の光を放出する複数の発光ダイオードで同一集団を複数形成し、これらを配線基板、配線パッケージ、配線筐体壁などに搭載する場合の１集合単位名称。）にまとめ、具体的には、例えば、三つの発光ダイオード（例えば、赤色発光の発光ダイオードを一つ、緑色発光の発光ダイオードを一つ、青色発光の発光ダイオードを一つ）からなる単位、または四つの発光ダイオード（例えば、赤色発光の発光ダイオードを一つ、緑色発光の発光ダイオードを二つ、青色発光の発光ダイオードを一つ）からなる単位、または五つ以上の発光ダイオードからなる単位などにまとめ、各単位を基板上または板上、あるいは筐体板上に二次元アレイ状や一列または複数列に搭載するようにしてもよい。
例えば、赤色発光の半導体発光素子、緑色発光の半導体発光素子および青色発光の半導体発光素子をそれぞれ複数個、基板などの上に配列するバックライト、照明装置、ディスプレイ、光源セルユニットなどにおいては、赤色発光の半導体発光素子、緑色発光の半導体発光素子および青色発光の半導体発光素子のうちの少なくとも一つの半導体発光素子として第５または第６の発明による半導体発光素子を用いることができる。赤色発光の半導体発光素子としては、例えば、ＡｌＧａＩｎＰ系半導体を用いたものを用いることもできる。
また、第３〜第６の発明による半導体発光素子あるいはその製造方法は、より一般的には、半導体素子全般に適用することも可能である。この半導体素子には、一般的な発光ダイオード、サブバンド間遷移発光型（量子カスケード型）発光ダイオード、通常の半導体レーザ、サブバンド間遷移発光型（量子カスケード型）半導体レーザのような発光素子のほか、フォトダイオードなどの受光素子あるいはセンサ、太陽電池、さらには高電子移動度トランジスタなどの電界効果トランジスタ（ＦＥＴ）やヘテロ接合バイポーラトランジスタ（ＨＢＴ）などのバイポーラトランジスタのようなトランジスタに代表される電子走行素子が含まれる。
上述のように構成されたこの発明においては、基板として（１−１００）面を有するものを用いた場合には、半導体層を（１１−２２）面方位または（１０−１３）面方位で成長させることができ、基板として（１−１０２）面を有するものを用いた場合には、半導体層を（１１−２０）面方位で成長させ、しかも（１１−２２）面ファセット、（０００１）面ファセット、（０００−１）面ファセット、（３３−６２）面ファセットおよび（１−１００）面ファセットからなる群より選ばれた少なくとも一つのファセットを出しながら成長させることができる。このように半導体層の面方位や成長面ファセットを選択することができることにより、必要に応じて、半導体層に発生するピエゾ電界を抑えたり、結晶品質を高くしたりすることができる。また、この半導体層は成長条件の設定により容易に成長させることができる。
この発明によれば、基板上に成長させる半導体層の面方位や成長面ファセットを選択することができ、必要に応じて半導体層のピエゾ電界を抑えたり結晶品質を高くしたりすることができる。そして、発光素子構造を形成する半導体層の成長にこの半導体層の成長方法を用いることにより、発光素子構造を形成する半導体層の結晶品質を高くしたり、活性層における量子閉じ込めシュタルク効果を抑制したりすることができる。しかも、この半導体発光素子は特許文献１に記載のものに比べて製造が容易である。そして、この高性能の半導体発光素子を用いて高性能のバックライト、照明装置、ディスプレイなどの各種の電子機器を実現することができる。
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
図１はこの発明の第１の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の基本的な成長方法を示す。
図１に示すように、この第１の実施形態においては、主面が（１−１００）面（Ｍ面）からなるサファイア基板１１上に（１１−２２）面方位の窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。サファイア基板１１上には、あらかじめＳｉＯ2 やＳｉＮなどからなる凸部１３を例えば一方向に延在するストライプ形状に形成しておく。サファイア基板１１および窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の結晶方位を図１中に示す。窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の成長方法としては、例えばＭＯＣＶＤ法を用いる。
図２は窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の初期成長の様子を示す。この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２は（１１−２０）面（Ａ面）ファセット、（０００１）面（Ｃ面）ファセットおよび（１１−２２）面ファセットを出しながら成長させることができる。この場合、この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２はＣ軸方向の成長が制限される。
この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の成長条件は、例えば次の通りである。成長速度は０．５〜８μｍ／時間、ＩＩＩ族元素の原料（例えば、トリメチルガリウム（（ＣＨ3 ）3 Ｇａ、ＴＭＧ）、トリメチルインジウム（（ＣＨ3 ）3 Ｉｎ、ＴＭＩ）など）の流量は１０〜９０ｓｃｃｍ、窒素原料（例えば、ＮＨ3 ）の流量は５〜３０ｓｌｍ、成長温度は９５０〜１２５０℃、成長原料のＶ／ＩＩＩ比は１０００〜１５０００、成長圧力は０．０１〜１気圧である。
図３はサファイア基板１１上に窒化物系ＩＩＩ−Ｖ族化合物半導体層１２としてＧａＮ層をＭＯＣＶＤ法により成長させた試料の断面透過型電子顕微鏡写真を示す。このＧａＮ層は図２に示す状態を経て、連続膜となるまで成長させたものである。このＧａＮ層が図２に示す形状に成長した試料のＸ線回折測定を行った。図４ＡおよびＢにそれぞれこのＧａＮ層の（１１−２０）面（Ａ面）による回折ピークおよび（１１−２２）面による回折ピークを示す。
図５はこの発明の第２の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の基本的な成長方法を示す。
図５に示すように、この第２の実施形態においては、主面が（１−１００）面（Ｍ面）からなるサファイア基板１１上に（１０−１３）面方位の窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。サファイア基板１１上には、第１の実施形態と同様に凸部１３を形成しておく。サファイア基板１１および窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の結晶方位を図５中に示す。窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の成長方法としては例えばＭＯＣＶＤ法を用いる。
図６は窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の初期成長の様子を示す。この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２は（１−１００）面（Ｍ面）ファセット、（０００１）面（Ｃ面）ファセットおよび（１０−１３）面ファセットを出しながら成長させることができる。この場合、この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２はＡ軸方向の成長が制限される。
この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の成長条件は、例えば次の通りである。成長速度は０．５〜８μｍ／時間、ＩＩＩ族元素の原料（例えば、ＴＭＧ、ＴＭＩなど）の流量は１０〜９０ｓｃｃｍ、窒素原料（例えば、ＮＨ3 ）の流量は５〜３０ｓｌｍ、成長温度は９５０〜１２５０℃、成長原料のＶ／ＩＩＩ比は１０００〜１５０００、成長圧力は０．０１〜１気圧である。
図７はサファイア基板１１上に窒化物系ＩＩＩ−Ｖ族化合物半導体層１２としてＧａＮ層をＭＯＣＶＤ法により成長させた試料の断面透過型電子顕微鏡写真を示す。このＧａＮ層が図６に示す形状に成長した試料のＸ線回折測定を行った。図８Ａ、ＢおよびＣにそれぞれこのＧａＮ層の（１−１００）面による回折ピーク、（１０−１３）面による回折ピークおよび（０００１）面（Ｃ面）による回折ピークを示す。
図９はこの発明の第３の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の基本的な成長方法を示す。
図９に示すように、この第３の実施形態においては、主面が（１−１０２）面（Ｒ面）からなるサファイア基板１１上に（１１−２０）面方位の窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。サファイア基板１１上には、第１の実施形態と同様に凸部１３を形成しておく。サファイア基板１１および窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の結晶方位を図９中に示す。窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の成長方法としては例えばＭＯＣＶＤ法を用いる。
図１０は窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の初期成長の様子を示す。第１の例では、この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２は（１１−２２）面ファセット、（０００１）面（Ｃ面）ファセットおよび（０００−１）面ファセットを出しながら成長する。第２の例では、この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２は（１１−２０）面ファセット、（３３−６２）面ファセットおよび（０００−１）面ファセットを出しながら成長する。この場合、この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２はＣ軸方向の成長が制限される。
第１の例では、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の成長条件は、例えば次の通りである。成長速度は０．５〜８μｍ／時間、ＩＩＩ族元素の原料（例えば、ＴＭＧ、ＴＭＩなど）の流量は１０〜９０ｓｃｃｍ、窒素原料（例えば、ＮＨ3 ）の流量は５〜３０ｓｌｍ、成長温度は８００〜９５０℃、成長原料のＶ／ＩＩＩ比は１０００〜１５０００、成長圧力は０．０１〜１気圧である。第２の例では、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の成長条件は、例えば次の通りである。成長速度は０．５〜８μｍ／時間、ＩＩＩ族元素の原料（例えば、ＴＭＧ、ＴＭＩなど）の流量は１０〜９０ｓｃｃｍ、窒素原料（例えば、ＮＨ3 ）の流量は５〜３０ｓｌｍ、成長温度は９５０〜１２５０℃、成長原料のＶ／ＩＩＩ比は１０００〜１５０００、成長圧力は０．０１〜１気圧である。
図１１はサファイア基板１１上に窒化物系ＩＩＩ−Ｖ族化合物半導体層１２としてＧａＮ層をＭＯＣＶＤ法により第１の例のファセットを出しながら成長させた試料の断面透過型電子顕微鏡写真を示す。また、図１２はサファイア基板１１上に窒化物系ＩＩＩ−Ｖ族化合物半導体層１２としてＧａＮ層をＭＯＣＶＤ法により第２の例のファセットを出しながら成長させた試料の断面透過型電子顕微鏡写真を示す。
図１３は第３および第４の例による窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の初期成長の様子を示す。第３の例では、この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２は（１−１００）面ファセットを出しながら成長する。第４の例では、この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２は最上面に（１１−２０）面ファセットを出し、その他の面には（１−１００）面ファセットを出しながら成長する。この場合、この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２はＡ軸方向の成長が制限される。
第３の例では、成長条件は例えば次の通りである。成長速度は０．５〜８μｍ／時間、ＩＩＩ族元素の原料（例えば、ＴＭＧ、ＴＭＩなど）の流量は１０〜９０ｓｃｃｍ、窒素原料（例えば、ＮＨ3 ）の流量は５〜３０ｓｌｍ、成長温度は８００〜９５０℃、成長原料のＶ／ＩＩＩ比は１０００〜１５０００、成長圧力は０．０１〜１気圧である。第４の例では、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の成長条件は、例えば次の通りである。成長速度は０．５〜８μｍ／時間、ＩＩＩ族元素の原料（例えば、ＴＭＧ、ＴＭＩなど）の流量は１０〜９０ｓｃｃｍ、窒素原料（例えば、ＮＨ3 ）の流量は５〜３０ｓｌｍ、成長温度は９５０〜１２５０℃、成長原料のＶ／ＩＩＩ比は１０００〜１５０００、成長圧力は０．０１〜１気圧である。
図１４はサファイア基板１１上に窒化物系ＩＩＩ−Ｖ族化合物半導体層１２としてＧａＮ層をＭＯＣＶＤ法により第３の例のファセットを出しながら成長させた試料の断面透過型電子顕微鏡写真を示す。図１５はサファイア基板１１上に窒化物系ＩＩＩ−Ｖ族化合物半導体層１２としてＧａＮ層をＭＯＣＶＤ法により第４の例のファセットを出しながら成長させた試料の断面透過型電子顕微鏡写真を示す。
次に、この発明の第４の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法について説明する。
図１６に示すように、この第４の実施形態においては、主面がＭ面からＣ軸方向に＋６０°オフした面からなるサファイア基板１１の主面をエッチングにより加工して断面が逆台形状の凹部１４を例えば一方向に延在するストライプ形状に形成する。この凹部１４の一方の側面１４ａはＭ面からなる。そして、このサファイア基板１１上に第１の実施形態による方法により窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。すると、凹部１４のＭ面からなる側面１４ａから、図１６中矢印で示す方向に、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２が成長する。この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の上面は（１１−２０）面（Ａ面）ファセットになる。この場合、凹部１４のＭ面からなる側面１４ａから発生する転位１５は成長方向に延伸していくため、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２には表面に抜ける貫通転位が発生しない。
次に、この発明の第５の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法について説明する。
図１７に示すように、この第５の実施形態においては、主面がＭ面からＣ軸方向に−６０°オフした面からなるサファイア基板１１の主面をエッチングにより加工して断面が逆台形状の凹部１４を例えば一方向に延在するストライプ形状に形成する。この凹部１４の一方の側面１４ａはＭ面からなる。そして、このサファイア基板１１上に第１の実施形態による方法により窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。すると、凹部１４のＭ面からなる側面１４ａから、図１７中矢印で示す方向に、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２が成長する。この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の上面は（０００１）面（Ｃ面）ファセットになる。この場合、凹部１４のＭ面からなる側面１４ａから発生する転位１５は成長方向に延伸していくが、この方向は窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の上面に対して傾斜しているため、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の表面に抜ける貫通転位はＣ面サファイア基板上にＣ面窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる場合に比べて少なくなる。
次に、この発明の第６の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法について説明する。
図１８に示すように、この第６の実施形態においては、主面がＭ面からＣ軸方向に−１２０°オフした面からなるサファイア基板１１の主面をエッチングにより加工して断面が台形状の凹部１４を例えば一方向に延在するストライプ形状に形成する。この凹部１４の一方の側面１４ａはＭ面からなる。そして、このサファイア基板１１上に第１の実施形態による方法により窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。すると、凹部１４のＭ面からなる側面１４ａから、図１８中矢印で示す方向に、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２が成長する。この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の上面は（１１−２０）面（Ａ面）ファセットになる。この場合、凹部１４のＭ面からなる側面１４ａから発生する転位１５は成長方向に延伸していくため、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２には表面に抜ける貫通転位が発生しない。
次に、この発明の第７の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法について説明する。
図１９に示すように、この第７の実施形態においては、主面がＭ面からＡ軸方向に＋６０°オフした面からなるサファイア基板１１の主面をエッチングにより加工して断面が逆台形状の凹部１４を例えば一方向に延在するストライプ形状に形成する。この凹部１４の一方の側面１４ａはＭ面からなる。そして、このサファイア基板１１上に第２の実施形態による方法により窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。すると、凹部１４のＭ面からなる側面１４ａから、図１９中矢印で示す方向に、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２が成長する。この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の上面は（１−１００）面（Ｍ面）ファセットになる。この場合、凹部１４のＭ面からなる側面１４ａから発生する転位１５は成長方向に延伸していくため、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２には表面に抜ける貫通転位が発生しない。
次に、この発明の第８の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法について説明する。
図２０に示すように、この第８の実施形態においては、主面がＭ面からＣ軸方向に−６０°オフした面からなるサファイア基板１１の主面をエッチングにより加工して断面が逆台形状の凹部１４を例えば一方向に延在するストライプ形状に形成する。この凹部１４の一方の側面１４ａはＭ面からなる。そして、このサファイア基板１１上に第２の実施形態による方法により窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。すると、凹部１４のＭ面からなる側面１４ａから、図２０中矢印で示す方向に、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２が成長する。この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の上面は（０００１）面（Ｃ面）ファセットになる。この場合、凹部１４のＭ面からなる側面１４ａから発生する転位１５は成長方向に延伸していくが、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の表面に抜ける貫通転位は凹部１４の側面１４ａから発生する転位だけであることから、Ｃ面サファイア基板上にＣ面窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる場合に比べて少なくなる。
次に、この発明の第９の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法について説明する。
図２１に示すように、この第９の実施形態においては、主面がＭ面からＣ軸方向に−１２０°オフした面からなるサファイア基板１１の主面をエッチングにより加工して断面が台形状の凹部１４を例えば一方向に延在するストライプ形状に形成する。この凹部１４の一方の側面１４ａはＭ面からなる。そして、このサファイア基板１１上に第２の実施形態による方法により窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。すると、凹部１４のＭ面からなる側面１４ａから、図２１中矢印で示す方向に、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の成長が開始する。この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の上面は（１−１００）面（Ｍ面）ファセットになる。この場合、凹部１４のＭ面からなる側面１４ａから発生する転位１５は成長方向に延伸していくため、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２には表面に抜ける貫通転位が発生しない。
次に、この発明の第１０の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法について説明する。
図２２に示すように、この第１０の実施形態においては、主面がＲ面からＣ軸方向に＋９０°オフした面からなるサファイア基板１１の主面をエッチングにより加工して断面が長方形状の凹部１４を例えば一方向に延在するストライプ形状に形成する。この凹部１４の一方の側面１４ａはＲ面からなる。そして、このサファイア基板１１上に第３の実施形態の第１の例による方法により窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。すると、凹部１４のＲ面からなる側面１４ａから、図２２中矢印で示す方向に、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２が成長する。この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の上面は（０００−１）面ファセットになる。この場合、凹部１４のＲ面からなる側面１４ａから発生する転位１５は成長方向に延伸していくため、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２には表面に抜ける貫通転位が発生しない。
次に、この発明の第１１の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法について説明する。
図２３に示すように、この第１１の実施形態においては、主面がＲ面からＣ軸方向に−９０°オフした面からなるサファイア基板１１の主面をエッチングにより加工して断面が長方形状の凹部１４を例えば一方向に延在するストライプ形状に形成する。この凹部１４の一方の側面１４ａはＲ面からなる。そして、このサファイア基板１１上に第３の実施形態の第１の例による方法により窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。すると、凹部１４のＲ面からなる側面１４ａから、図２３中矢印で示す方向に、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２が成長する。この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の上面は（０００１）面（Ｃ面）ファセットになる。この場合、凹部１４のＲ面からなる側面１４ａから発生する転位１５は成長方向に延伸していくため、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２には表面に抜ける貫通転位が発生しない。
次に、この発明の第１２の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法について説明する。
図２４に示すように、この第１２の実施形態においては、主面がＲ面からＣ軸方向に−８０°オフした面からなるサファイア基板１１の主面をエッチングにより加工して断面が台形状の凹部１４を例えば一方向に延在するストライプ形状に形成する。この凹部１４の一方の側面１４ａはＲ面からなる。そして、このサファイア基板１１上に第３の実施形態の第２の例による方法により窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。すると、凹部１４のＲ面からなる側面１４ａから、図２４中矢印で示す方向に、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２が成長する。この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の上面は（３３−６２）面ファセットになる。この場合、凹部１４のＲ面からなる側面１４ａから発生する転位１５は成長方向に延伸していくため、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の表面に抜ける貫通転位は大幅に減少する。
次に、この発明の第１３の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法について説明する。
図２５に示すように、この第１３の実施形態においては、主面がＲ面からＣ軸方向に−３０°オフした面からなるサファイア基板１１の主面をエッチングにより加工して断面が逆台形状の凹部１４を例えば一方向に延在するストライプ形状に形成する。この凹部１４の一方の側面１４ａはＲ面からなる。そして、このサファイア基板１１上に第３の実施形態の第１の例による方法により窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。すると、凹部１４のＲ面からなる側面１４ａから、図２５中矢印で示すように、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２が成長する。この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の上面は（１１−２２）面ファセットになる。この場合、凹部１４のＲ面からなる側面１４ａから発生する転位１５は成長方向に延伸していくが、この方向は窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の上面に対して傾斜しているため、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の表面に抜ける貫通転位は大幅に減少する。
次に、この発明の第１４の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法について説明する。
図２６に示すように、この第１４の実施形態においては、主面がＲ面からＡ軸方向に±３０°オフした面からなるサファイア基板１１の主面をエッチングにより加工して断面が逆台形状の凹部１４を例えば一方向に延在するストライプ形状に形成する。この凹部１４の一方の側面１４ａはＲ面からなる。そして、このサファイア基板１１上に第３の実施形態の第３の例による方法により窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。すると、凹部１４のＲ面からなる側面１４ａから、図２６中矢印で示す方向に、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２が成長する。この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の上面は（１−１００）面ファセットになる。この場合、凹部１４のＲ面からなる側面１４ａから発生する転位１５は成長方向に延伸していくが、この方向は窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の上面に対して傾斜しているため、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の表面に抜ける貫通転位が発生しない。
次に、この発明の第１５の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法について説明する。
図２７に示すように、この第１５の実施形態においては、主面がＲ面からＡ軸方向に±９０°オフした面からなるサファイア基板１１の主面をエッチングにより加工して断面が逆台形状の凹部１４を例えば一方向に延在するストライプ形状に形成する。この凹部１４の一方の側面１４ａはＲ面からなる。そして、このサファイア基板１１上に第３の実施形態の第３の例による方法により窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。すると、凹部１４のＲ面からなる側面１４ａから、図２７中矢印で示す方向に、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２が成長する。この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の上面は（３３−６２）面ファセットになる。この場合、凹部１４のＲ面からなる側面１４ａから発生する転位１５は成長方向に延伸していくため、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の表面に抜ける貫通転位はない。
次に、この発明の第１６の実施形態による発光ダイオードの製造方法について説明する。
この第１６の実施形態においては、まず、第１の実施形態と同様にして、主面がＭ面からなるサファイア基板１１上に（１１−２２）面方位の窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。
具体的には、図２８Ａに示すように、まず、主面がＭ面からなるサファイア基板１１上に断面形状が台形状の凸部１３を所定の平面形状で周期的に形成する。凸部１３の間には逆台形状の断面形状を有する凹部１４が形成される。凸部１３および凹部１４の平面形状は例えば一方向に延在するストライプ形状を有する。凸部１３は、例えばＳｉＮ（Ｓｉ3 Ｎ4 など）やＳｉＯ2 などからなる。凸部１３を形成するためには、従来公知の方法を用いることができる。例えば、ＣＶＤ法、真空蒸着法、スパッタリング法などによりサファイア基板１１の全面に凸部１３の材料となる膜を形成する。次に、この膜上に所定形状のレジストパターンをリソグラフィーにより形成する。次に、反応性イオンエッチング（ＲＩＥ）法などにより、テーパーエッチングが行われる条件で、このレジストパターンをマスクとしてこの膜をエッチングすることにより、断面形状が台形状の凸部１３が形成される。
次に、サーマルクリーニングなどを行うことによりこのサファイア基板１１および凸部１３の表面を清浄化した後、このサファイア基板１１上に従来公知の方法により例えば５５０℃程度の成長温度で例えばＧａＮバッファ層、ＡｌＮバッファ層、ＣｒＮバッファ層、ＣｒドープＧａＮバッファ層あるいはＣｒドープＡｌＮバッファ層（図示せず）を成長させる。次に、図２８Ｂに示すように、第１の実施形態と同様にして、凹部１４の底面に例えばＭＯＣＶＤ法により窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を成長させる。この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２は、アンドープであってもよいし、ｎ型不純物またはｐ型不純物をドープしてもよい。この窒化物系ＩＩＩ−Ｖ族化合物半導体層１２は例えばＧａＮ層である。
次に、（１１−２２）面ファセットが優先的に出る成長条件に設定して成長を継続すると、図２８Ｃに示すように、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２は厚さを増しながら成長し、連続膜となる。
次に、図２９に示すように、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２上に、例えばＭＯＣＶＤ法により、ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１６、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた活性層１７およびｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１８を順次成長させる。これらのｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１６、活性層１７およびｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１８は（１１−２２）面方位を有する。この場合、窒化物系ＩＩＩ−Ｖ族化合物半導体層１５はｎ型であるとする。
次に、こうして窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させたサファイア基板１１をＭＯＣＶＤ装置から取り出す。
次に、ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１８上にｐ側電極１９を形成する。ｐ側電極１９の材料としては、発光波長の光に対して高反射率を有するオーミック金属を用いるのが好ましい。
この後、ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１８のｐ型不純物を活性化するために、例えばＮ2 とＯ2 との混合ガス（組成は例えばＮ2 が９９％、Ｏ2 が１％）の雰囲気中において５５０〜７５０℃（例えば、６５０℃）あるいは５８０〜６２０℃（例えば、６００℃）の温度で熱処理を行う。ここで、例えば、Ｎ2 にＯ2 を混合することで活性化が起きやすくなる。また、例えば、Ｏ、Ｎと同様に電気陰性度の高いＦ、Ｃｌなどの原料としてハロゲン化窒素（ＮＦ3 、ＮＣｌ3 など）をＮ2 またはＮ2 とＯ2 との混合ガス雰囲気に混合するようにしてもよい。この熱処理の時間は例えば５分〜２時間あるいは４０分〜２時間、一般的には１０〜６０分程度である。熱処理の温度を比較的低くするのは、熱処理時の活性層１６などの劣化を防止するためである。なお、この熱処理は、ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１８をエピタキシャル成長させた後、ｐ側電極１９を形成する前に行ってもよい。
次に、ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１６、活性層１７およびｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１８を、例えばＲＩＥ法、粉末ブラスト法、サンドブラスト法などにより所定形状にパターニングし、メサ部を形成する。
次に、このメサ部に隣接する部分のｎ型の窒化物系ＩＩＩ−Ｖ族化合物半導体層１２上にｎ側電極２１を形成する。
次に、必要に応じて、上述のようにして発光ダイオード構造が形成された基板１１をその裏面側から研削やラッピングすることにより厚さを減少させた後、この基板１１のスクライビングを行い、バーを形成する。この後、このバーのスクライビングを行うことでチップ化する。
以上により、目的とする発光ダイオードが製造される。
この発光ダイオードの具体的な構造例について説明する。すなわち、例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２がｎ型ＧａＮ層、ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１６が、下から順に、ｎ型ＧａＮ層およびｎ型ＧａＩｎＮ層、ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１８が下から順に、ｐ型ＡｌＩｎＮ層、ｐ型ＧａＮ層およびｐ型ＧａＩｎＮ層である。活性層１７は例えばＧａＩｎＮ系の多重量子井戸（ＭＱＷ）構造（例えば、ＧａＩｎＮ量子井戸層とＧａＮ障壁層とを交互に積層したもの）を有し、この活性層１７のＩｎ組成は発光ダイオードの発光波長に応じて選ばれ、例えば発光波長４０５ｎｍでは〜１１％、４５０ｎｍでは〜１８％、５２０ｎｍでは〜２４％である。ｐ側電極１９の材料としては、例えばＡｇやＰｄ／Ａｇなどを用い、あるいは必要に応じてこれに加えてＴｉ、Ｗ、Ｃｒ、ＷＮ、ＣｒＮなどからなるバリアメタルを用いる。ｎ側電極２１としては、例えばＴｉ／Ｐｔ／Ａｕ構造のものを用いる。
この第１６の実施形態によれば、活性層１４が（１１−２２）面方位を有し、ピエゾ電界の発生を抑えることができるため、活性層１４における量子閉じ込めシュタルク効果を有効に抑えることができる。このため、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた発光ダイオードの発光効率の大幅な向上を図ることができる。また、（１１−２２）面方位を有するｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１６、活性層１７およびｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１８は容易に成長させることができるため、半導体発光素子を容易に製造することができる。
次に、この発明の第１７の実施形態による発光ダイオードの製造方法について説明する。
この第１７の実施形態においては、まず、図３０Ａに示すように、第４の実施形態と同様にして、主面がＭ面からＣ軸方向に＋６０°オフした面からなるサファイア基板１１の主面をエッチングにより加工して一方の側面１４ａがＭ面からなる凹部１４を形成する。そして、図３０Ｂに示すように、このサファイア基板１１上に第４の実施形態と同様にして（１１−２２）面方位の窒化物系ＩＩＩ−Ｖ族化合物半導体層１２を凹部１４が埋まるまで成長させる。
次に、（１１−２０）面ファセットが優先的に出る成長条件に設定して成長を継続すると、図３０Ｃに示すように、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２は厚さを増しながら成長し、連続膜となる。
次に、第１６の実施形態と同様に工程を進めて、目的とする発光ダイオードを製造する。ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１６、活性層１７およびｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１８は（１１−２０）面（Ａ面）方位を有する。
この第１７の実施形態によれば、活性層１４が（１１−２０）面（Ａ面）方位を有し、ピエゾ電界の発生を抑えることができるため、活性層１４における量子閉じ込めシュタルク効果を有効に抑えることができる。また、窒化物系ＩＩＩ−Ｖ族化合物半導体層１２の貫通転位をなくすことができるため、その上に成長するｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１６、活性層１７およびｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１８の貫通転位もなくすことができ、これらのｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１６、活性層１７およびｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１８の結晶品質を高くすることができる。このため、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた発光ダイオードの発光効率の大幅な向上を図ることができる。また、（１１−２０）面方位を有するｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１６、活性層１７およびｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層１８は容易に成長させることができるため、半導体発光素子を容易に製造することができる。
次に、この発明の第１８の実施形態について説明する。
この第１８の実施形態においては、第１６または第１７の実施形態のいずれかによる方法により得られる青色発光の発光ダイオードおよび緑色発光の発光ダイオードに加え、別途用意する赤色発光の発光ダイオード（例えば、ＡｌＧａＩｎＰ系発光ダイオード）を用いて発光ダイオードバックライトを製造する場合について説明する。
例えば、第１６または第１７の実施形態による方法によりサファイア基板１１上に青色発光の発光ダイオード構造を形成し、さらにｐ側電極１９およびｎ側電極２１上にそれぞれバンプ（図示せず）を形成した後、これをチップ化することによりフリップチップの形で青色発光の発光ダイオードを得る。同様にして、緑色発光の発光ダイオードをフリップチップの形で得る。一方、赤色発光の発光ダイオードとしては、ｎ型ＧａＡｓ基板上にＡｌＧａＩｎＰ系半導体層を積層してダイオード構造を形成し、その上部にｐ側電極を形成する工程を経る、ＡｌＧａＩｎＰ系発光ダイオードをチップの形で用いるものとする。
そして、これらの赤色発光の発光ダイオードチップ、緑色発光の発光ダイオードチップおよび青色発光の発光ダイオードチップをそれぞれＡｌＮなどからなるサブマウント上にマウントした後、これをサブマウントを下にして例えばＡｌ基板などの基板上に所定の配置でマウントする。この状態を図３１Ａに示す。図３１Ａ中、符号６１は基板、６２はサブマウント、６３は赤色発光の発光ダイオードチップ、６４は緑色発光の発光ダイオードチップ、６５は青色発光のダイオードチップを示す。これらの赤色発光の発光ダイオードチップ６３、緑色発光の発光ダイオードチップ６４および青色発光の発光ダイオードチップ６５のチップサイズは例えば３５０μｍ角である。ここで、赤色発光の発光ダイオードチップ６３はそのｎ側電極がサブマウント６２上に来るようにマウントし、緑色発光の発光ダイオードチップ６４および青色発光の発光ダイオードチップ６５はそのｐ側電極およびｎ側電極が、バンプを介してサブマウント６２上に来るようにする。赤色発光の発光ダイオードチップ６３がマウントされているサブマウント６２上にはｎ側電極用の引き出し電極（図示せず）が所定のパターン形状に形成されており、この引き出し電極上の所定部分に赤色発光の発光ダイオードチップ６３のｎ側電極側がマウントされている。そして、この赤色発光の発光ダイオードチップ６３のｐ側電極と、基板６１上に設けられた所定のパッド電極６６とにこれらを接続するようにワイヤ６７がボンディングされているとともに、上記の引き出し電極の一端と基板６１上に設けられた別のパッド電極とにこれらを接続するようにワイヤ（図示せず）がボンディングされている。緑色発光の発光ダイオードチップ６４がマウントされているサブマウント６２上には、ｐ側電極用の引き出し電極およびｎ側電極用の引き出し電極（いずれも図示せず）がそれぞれ所定のパターン形状に形成されており、これらのｐ側電極用の引き出し電極およびｎ側電極用の引き出し電極上の所定部分に、緑色発光の発光ダイオードチップ６４のｐ側電極およびｎ側電極側がそれらの上に形成されたバンプを介してそれぞれマウントされている。そして、この緑色発光の発光ダイオードチップ６４のｐ側電極用の引き出し電極の一端と、基板６１上に設けられたパッド電極とにこれらを接続するようにワイヤ（図示せず）がボンディングされているとともに、そのｎ側電極用の引き出し電極の一端と、基板６１上に設けられたパッド電極とにこれらを接続するようにワイヤ（図示せず）がボンディングされている。青色発光の発光ダイオードチップ６５も同様である。
ただし、サブマウント６２を省略して、赤色発光の発光ダイオードチップ６３、緑色発光の発光ダイオードチップ６４および青色発光の発光ダイオードチップ６５を直接、放熱性を有する任意のプリント配線基板あるいは、プリント配線基板の機能を有する板、筐体の内外壁（例えば、シャーシの内壁など）にダイレクトマウントすることも可能であり、こうすることで発光ダイオードバックライトあるいはパネル全体の低コスト化を図ることができる。
上述のような赤色発光の発光ダイオードチップ６３、緑色発光の発光ダイオードチップ６４および青色発光の発光ダイオードチップ６５を一単位（セル）とし、これを基板６１上に所定のパターンで必要な数配置する。その一例を図３２に示す。次に、図３１Ｂに示すように、この一単位を覆うように透明樹脂６８のポッティングを行う。この後、透明樹脂６８のキュア処理を行う。このキュア処理により透明樹脂６８は固化し、それに伴い少し縮小する（図３１Ｃ）。こうして、図３３に示すように、赤色発光の発光ダイオードチップ６３、緑色発光の発光ダイオードチップ６４および青色発光の発光ダイオードチップ６５を一単位としたものが基板６１上にアレイ状に配列された発光ダイオードバックライトが得られる。この場合、透明樹脂６８は緑色発光の発光ダイオードチップ６４および青色発光の発光ダイオードチップ６５のサファイア基板１１の裏面と接触しているため、このサファイア基板１１の裏面が空気と直接接触している場合に比べて屈折率差が小さくなり、したがってこのサファイア基板１１を透過して外部に出ようとする光がこのサファイア基板１１の裏面で反射される割合が減少し、それによって光取り出し効率が向上することで発光効率が向上する。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。
次に、この発明の第１９の実施形態について説明する。
この第１９の実施形態においては、第１８の実施形態と同様にして、赤色発光の発光ダイオードチップ６３、緑色発光の発光ダイオードチップ６４および青色発光の発光ダイオードチップ６５を基板６１上に所定のパターンで必要な数配置した後、図３４に示すように、赤色発光の発光ダイオードチップ６３を覆うようにこの発光ダイオードチップ６３に適した透明樹脂６９のポッティングを行い、緑色発光の発光ダイオードチップ６４を覆うようにこの発光ダイオードチップ６４に適した透明樹脂７０のポッティングを行い、青色発光の発光ダイオードチップ６５を覆うようにこの発光ダイオードチップ６５に適した透明樹脂７１のポッティングを行う。この後、透明樹脂６９〜７１のキュア処理を行う。このキュア処理により透明樹脂６９〜７１は固化し、それに伴い少し縮小する。こうして、赤色発光の発光ダイオードチップ６３、緑色発光の発光ダイオードチップ６４および青色発光の発光ダイオードチップ６５を一単位としたものが基板６１上にアレイ状に配列された発光ダイオードバックライトが得られる。この場合、透明樹脂７０、７１はそれぞれ緑色発光の発光ダイオードチップ６４および青色発光の発光ダイオードチップ６５のサファイア基板１１の裏面と接触しているため、このサファイア基板１１の裏面が空気と直接接触している場合に比べて屈折率差が小さくなり、したがってこのサファイア基板１１を透過して外部に出ようとする光がこのサファイア基板１１の裏面で反射される割合が減少し、それによって光取り出し効率が向上することで発光効率が向上する。
この発光ダイオードバックライトは、例えば液晶パネルのバックライトに用いて好適なものである。
次に、この発明の第２０の実施形態について説明する。
この第２０の実施形態においては、第１６または第１７の実施形態のいずれかの方法により得られる青色発光の発光ダイオードおよび緑色発光の発光ダイオードに加え、別途用意する赤色発光の発光ダイオードを用いて光源セルユニットを製造する場合について説明する。
図３５Ａに示すように、この第２０の実施形態においては、第１８または第１９の実施形態と同様にして、赤色発光の発光ダイオードチップ６３、緑色発光の発光ダイオードチップ６４および青色発光の発光ダイオードチップ６５をそれぞれ少なくとも一つ含み、これらが所定のパターンで配置されたセル７５をプリント配線基板７６上に所定のパターンで必要な数配置する。この例では、各セル７５は、赤色発光の発光ダイオードチップ６３、緑色発光の発光ダイオードチップ６４および青色発光の発光ダイオードチップ６５をそれぞれ一つ含み、これらが正三角形の頂点に配置されている。図３５Ｂにセル７５を拡大して示す。各セル７５における赤色発光の発光ダイオードチップ６３、緑色発光の発光ダイオードチップ６４および青色発光の発光ダイオードチップ６５の間隔ａは例えば４ｍｍであるが、これに限定されるものではない。セル７５の間隔ｂは例えば３０ｍｍであるが、これに限定されるものではない。プリント配線基板７６としては、例えば、ＦＲ４（Flame Retardant Type 4の略）基板やメタルコア基板やフレキシブル配線基板などを用いることができるが、放熱性を有するプリント配線基板であれば他のものを用いることもでき、これらに限定されるものではない。第８の実施形態と同様にして、各セル７６を覆うように透明樹脂６８のポッティングを行い、あるいは、第９の実施形態と同様にして、赤色発光の発光ダイオードチップ６３を覆うように透明樹脂６９のポッティングを行い、緑色発光の発光ダイオードチップ６４を覆うように透明樹脂７０のポッティングを行い、青色発光の発光ダイオードチップ６５を覆うように透明樹脂７１のポッティングを行う。こうして、赤色発光の発光ダイオードチップ６３、緑色発光の発光ダイオードチップ６４および青色発光の発光ダイオードチップ６５からなるセル７５がプリント配線基板７６上に配置された光源セルユニットが得られる。
プリント配線基板７６上のセル７５の配置の具体例を図３６および図３７に示すが、これらに限定されるものではない。図３６に示す例はセル７５を４×３の二次元アレイ状に配置したもの、図３７に示す例はセル７５を６×２の二次元アレイ状に配置したものである。
図３８はセル７５の他の構成例を示す。この例では、セル７５は、赤色発光の発光ダイオードチップ６３を一つ、緑色発光の発光ダイオードチップ６４を二つ、青色発光の発光ダイオードチップ６５を一つ含み、これらが例えば正方形の頂点に配置されている。二つの緑色発光の発光ダイオードチップ６４はこの正方形の一つの対角線の両端の頂点に配置され、赤色発光の発光ダイオードチップ６３および青色発光の発光ダイオードチップ６５はこの正方形のもう一つの対角線の両端の頂点に配置されている。
この光源セルユニットを一つまたは複数配列することにより、例えば液晶パネルのバックライトに用いて好適な発光ダイオードバックライトを得ることができる。
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の第１〜第２０の実施形態において挙げた数値、材料、構造、構成、形状、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、構成、形状、基板、原料、プロセスなどを用いてもよい。
この発明の第１の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第１の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第１の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法によりＧａＮ層を成長させた試料を示す図面代用写真である。 この発明の第１の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法により成長させたＧａＮ層のＸ線回折測定の結果を示す略線図である。 この発明の第２の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第２の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第１の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法によりＧａＮ層を成長させた試料を示す図面代用写真である。 この発明の第１の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法により成長させたＧａＮ層のＸ線回折測定の結果を示す略線図である。 この発明の第３の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第３の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第３の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法によりＧａＮ層を成長させた試料を示す図面代用写真である。 この発明の第３の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法によりＧａＮ層を成長させた試料を示す図面代用写真である。 この発明の第３の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第３の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法によりＧａＮ層を成長させた試料を示す図面代用写真である。 この発明の第３の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法によりＧａＮ層を成長させた試料を示す図面代用写真である。 この発明の第４の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第５の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第６の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第７の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第８の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第９の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第１０の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第１１の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第１２の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第１３の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第１４の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第１５の実施形態による窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長方法を説明するための略線図である。 この発明の第１６の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第１６の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第１７の実施形態による発光ダイオードの製造方法を説明するための断面図である。 この発明の第１８の実施形態による発光ダイオードバックライトの製造方法を説明するための断面図である。 この発明の第１８の実施形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。 この発明の第１８の実施形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。 この発明の第１９の実施形態による発光ダイオードバックライトの製造方法を説明するための斜視図である。 この発明の第２０の実施形態による光源セルユニットを示す平面図およびこの光源セルユニットのセルの拡大図である。 この発明の第２０の実施形態による光源セルユニットの一つの具体例を示す平面図である。 この発明の第２０の実施形態による光源セルユニットの他の具体例を示す平面図である。 この発明の第２０の実施形態による光源セルユニットのセルの他の構成例を示す平面図である。 特開平１１−１１２０２９号公報で提案された半導体発光素子を示す断面図である。
符号の説明
１１…サファイア基板、１２…窒化物系ＩＩＩ−Ｖ族化合物半導体層、１３…凸部、１４…凹部、１５…転位、１６…ｎ型窒化物系ＩＩＩ−Ｖ族化合物半導体層、１７…活性層、１８…ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体層、１９…ｐ側電極、２１…ｎ側電極

Claims (10)

  1. 六方晶系の結晶構造を有する物質からなる基板の（１−１００）面上に、六方晶系の結晶構造を有する半導体からなり、（１１−２２）面方位または（１０−１３）面方位を有する半導体層を（１１−２０）面ファセット、（０００１）面ファセットおよび（１１−２２）面ファセットを出しながら成長させるようにした半導体層の成長方法。
  2. 上記半導体層はウルツ鉱構造を有する半導体からなる請求項１記載の半導体層の成長方法。
  3. 上記半導体層は窒化物系ＩＩＩ−Ｖ族化合物半導体、酸化物半導体またはオキシカルコゲナイドからなる請求項１記載の半導体層の成長方法。
  4. 上記基板の一主面が（１−１００）面からなる請求項１記載の半導体層の成長方法。
  5. 上記基板の一主面に少なくとも一つの凹部を有し、この凹部の一つの側面が（１−１００）面からなる請求項１記載の半導体層の成長方法。
  6. 六方晶系の結晶構造を有する物質からなる基板の（１−１００）面上に、六方晶系の結晶構造を有する半導体からなり、（１１−２２）面方位または（１０−１３）面方位を有する半導体層を（１１−２０）面ファセット、（０００１）面ファセットおよび（１１−２２）面ファセットを出しながら成長させるようにした半導体発光素子の製造方法。
  7. 上記半導体層はウルツ鉱構造を有する半導体からなる請求項６記載の半導体発光素子の製造方法。
  8. 上記半導体層は窒化物系ＩＩＩ−Ｖ族化合物半導体、酸化物半導体またはオキシカルコゲナイドからなる請求項６記載の半導体発光素子の製造方法。
  9. 上記基板の一主面が（１−１００）面からなる請求項６記載の半導体発光素子の製造方法。
  10. 上記基板の一主面に少なくとも一つの凹部を有し、この凹部の一つの側面が（１−１００）面からなる請求項６記載の半導体発光素子の製造方法。
JP2007133340A 2007-05-18 2007-05-18 半導体層の成長方法および半導体発光素子の製造方法 Expired - Fee Related JP4462289B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007133340A JP4462289B2 (ja) 2007-05-18 2007-05-18 半導体層の成長方法および半導体発光素子の製造方法
TW097115743A TWI368941B (en) 2007-05-18 2008-04-29 Method for growing semiconductor layer, method for producing semiconductor light-emitting element, semiconductor light-emitting element, and electronic device
EP08008617A EP1993150A3 (en) 2007-05-18 2008-05-07 Method for growing semiconductor layer, method for producing semiconductor light-emitting element, semiconductor light-emitting element, and electronic device
US12/121,906 US8242513B2 (en) 2007-05-18 2008-05-16 Method for growing semiconductor layer, method for producing semiconductor light-emitting element, semiconductor light-emitting element, and electronic device
KR1020080046001A KR101453563B1 (ko) 2007-05-18 2008-05-19 반도체층 성장 방법, 반도체 발광 소자 제조 방법, 반도체발광 소자 및 전자 장치
CN2008101799478A CN101409231B (zh) 2007-05-18 2008-05-19 半导体层生长方法、半导体发光元件及制造方法、电子器件
CN2010101252980A CN101807522B (zh) 2007-05-18 2008-05-19 半导体层生长方法及半导体发光元件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007133340A JP4462289B2 (ja) 2007-05-18 2007-05-18 半導体層の成長方法および半導体発光素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009172781A Division JP5051192B2 (ja) 2009-07-24 2009-07-24 半導体層の成長方法、半導体発光素子の製造方法、半導体発光素子および電子機器

Publications (2)

Publication Number Publication Date
JP2008288461A JP2008288461A (ja) 2008-11-27
JP4462289B2 true JP4462289B2 (ja) 2010-05-12

Family

ID=39683647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007133340A Expired - Fee Related JP4462289B2 (ja) 2007-05-18 2007-05-18 半導体層の成長方法および半導体発光素子の製造方法

Country Status (6)

Country Link
US (1) US8242513B2 (ja)
EP (1) EP1993150A3 (ja)
JP (1) JP4462289B2 (ja)
KR (1) KR101453563B1 (ja)
CN (2) CN101409231B (ja)
TW (1) TWI368941B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8771552B2 (en) * 2005-06-23 2014-07-08 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
US9708735B2 (en) 2005-06-23 2017-07-18 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
JP4518209B1 (ja) * 2009-09-07 2010-08-04 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
JP4277826B2 (ja) 2005-06-23 2009-06-10 住友電気工業株式会社 窒化物結晶、窒化物結晶基板、エピ層付窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
JP4913674B2 (ja) * 2007-06-07 2012-04-11 国立大学法人名古屋大学 窒化物半導体構造及びその製造方法
KR100972977B1 (ko) * 2007-12-14 2010-07-29 삼성엘이디 주식회사 반극성 질화물 단결정 박막의 성장 방법 및 이를 이용한질화물 반도체 발광소자의 제조 방법
JP2009267377A (ja) 2008-03-31 2009-11-12 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子およびその製造方法
JP2009283912A (ja) 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
US8673074B2 (en) * 2008-07-16 2014-03-18 Ostendo Technologies, Inc. Growth of planar non-polar {1 -1 0 0} M-plane and semi-polar {1 1 -2 2} gallium nitride with hydride vapor phase epitaxy (HVPE)
JP5392855B2 (ja) * 2008-08-25 2014-01-22 国立大学法人山口大学 半導体基板及びその製造方法
JP5210387B2 (ja) * 2008-08-29 2013-06-12 パナソニック株式会社 発光素子
KR100969146B1 (ko) * 2009-02-18 2010-07-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2011042542A (ja) * 2009-08-24 2011-03-03 Furukawa Co Ltd Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板
US8212287B2 (en) * 2009-09-18 2012-07-03 Palo Alto Research Center Incorporated Nitride semiconductor structure and method of making same
US8629065B2 (en) 2009-11-06 2014-01-14 Ostendo Technologies, Inc. Growth of planar non-polar {10-10} M-plane gallium nitride with hydride vapor phase epitaxy (HVPE)
KR102719739B1 (ko) 2009-12-04 2024-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR100993072B1 (ko) * 2010-01-11 2010-11-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
TWI455377B (zh) * 2010-04-23 2014-10-01 Everlight Electronics Co Ltd 發光二極體結構及其製作方法
WO2011145283A1 (ja) * 2010-05-20 2011-11-24 パナソニック株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US8247249B2 (en) * 2010-06-01 2012-08-21 Palo Alto Research Center Incorporated Semi-polar nitride-based light emitting structure and method of forming same
JP2012028444A (ja) * 2010-07-21 2012-02-09 Mitsubishi Chemicals Corp 半導体素子およびその製造方法
JP5641505B2 (ja) * 2011-04-22 2014-12-17 パナソニックＩｐマネジメント株式会社 窒化物系半導体発光素子の製造方法
KR101908655B1 (ko) * 2012-02-16 2018-10-16 엘지이노텍 주식회사 반도체 소자의 벽개면 형성 방법
CN103390707A (zh) * 2012-05-08 2013-11-13 华夏光股份有限公司 半导体发光装置及其制造方法
KR101504731B1 (ko) * 2012-11-30 2015-03-23 주식회사 소프트에피 3족 질화물 반도체 적층체
KR101504732B1 (ko) * 2013-04-10 2015-03-23 주식회사 소프트에피 3족 질화물 반도체 적층체 및 이를 제조하는 방법
KR101548610B1 (ko) * 2013-04-10 2015-09-01 주식회사 소프트에피 3족 질화물 반도체 적층체
CN103390716A (zh) * 2013-07-25 2013-11-13 江西量一光电科技有限公司 一种led芯片封装技术光源
CN105140355A (zh) * 2015-08-18 2015-12-09 西安电子科技大学 基于m面蓝宝石衬底上半极性（11-22）黄光LED材料及其制作方法
JP6744523B2 (ja) * 2015-12-16 2020-08-19 株式会社タムラ製作所 半導体基板、並びにエピタキシャルウエハ及びその製造方法
CN107768398A (zh) * 2017-11-17 2018-03-06 利亚德光电股份有限公司 显示屏
CN109860341B (zh) * 2018-10-31 2020-09-29 华灿光电(苏州）有限公司 一种GaN基发光二极管外延片及其制备方法
JP7510123B2 (ja) * 2020-01-27 2024-07-03 株式会社Flosfia 半導体装置
CN115377265B (zh) * 2022-09-06 2023-06-30 兰州大学 一种硅衬底上生长半极性(11-22)面氮化镓的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6026079B2 (ja) 1979-10-17 1985-06-21 松下電器産業株式会社 窒化ガリウムの成長方法
JPS63188938A (ja) 1987-01-31 1988-08-04 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体の気相成長方法
US5218216A (en) 1987-01-31 1993-06-08 Toyoda Gosei Co., Ltd. Gallium nitride group semiconductor and light emitting diode comprising it and the process of producing the same
JP2704181B2 (ja) 1989-02-13 1998-01-26 日本電信電話株式会社 化合物半導体単結晶薄膜の成長方法
JP2838108B2 (ja) 1989-04-29 1998-12-16 豊田合成株式会社 サファイアを基板とする半導体チップの製造方法
JPH04299876A (ja) 1991-03-28 1992-10-23 Asahi Chem Ind Co Ltd 半導体発光素子材料
JPH0629574A (ja) 1992-03-10 1994-02-04 Asahi Chem Ind Co Ltd 発光素子およびその製造方法
JPH07131068A (ja) 1993-10-29 1995-05-19 Toyoda Gosei Co Ltd 窒素−３族元素化合物半導体発光素子
JP3119200B2 (ja) * 1997-06-09 2000-12-18 日本電気株式会社 窒化物系化合物半導体の結晶成長方法および窒化ガリウム系発光素子
US6849472B2 (en) 1997-09-30 2005-02-01 Lumileds Lighting U.S., Llc Nitride semiconductor device with reduced polarization fields
JP3955367B2 (ja) 1997-09-30 2007-08-08 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 光半導体素子およびその製造方法
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP2003068655A (ja) 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
EP1576671A4 (en) * 2002-12-16 2006-10-25 Univ California GROWTH OF PLANAR, NONPOLAR A-EBENE GALLIUM NITRIDE BY HYDRIDDAMPFFASENEPITAXY
US7385226B2 (en) 2004-03-24 2008-06-10 Epistar Corporation Light-emitting device
KR100718188B1 (ko) * 2004-05-07 2007-05-15 삼성코닝 주식회사 비극성 ａ면 질화물 반도체 단결정 기판 및 이의 제조방법
EP2315253A1 (en) * 2005-03-10 2011-04-27 The Regents of the University of California Technique for the growth of planar semi-polar gallium nitride
KR101351396B1 (ko) * 2005-06-01 2014-02-07 재팬 사이언스 앤드 테크놀로지 에이젼시 반극성 (Ｇａ,Ａｌ,Ｉｎ,Ｂ)Ｎ 박막들, 헤테로구조들, 및소자들의 성장 및 제조에 대한 기술
JP2007133340A (ja) 2005-11-10 2007-05-31 Jisaburo Okamoto カード式献立器
JP4978009B2 (ja) * 2006-01-16 2012-07-18 ソニー株式会社 ＧａＮ系半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
CN101409231A (zh) 2009-04-15
EP1993150A3 (en) 2010-05-12
KR101453563B1 (ko) 2014-10-21
KR20080101805A (ko) 2008-11-21
CN101807522A (zh) 2010-08-18
CN101409231B (zh) 2011-05-04
TWI368941B (en) 2012-07-21
CN101807522B (zh) 2012-06-20
US8242513B2 (en) 2012-08-14
JP2008288461A (ja) 2008-11-27
US20080283846A1 (en) 2008-11-20
EP1993150A2 (en) 2008-11-19
TW200849354A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
JP4462289B2 (ja) 半導体層の成長方法および半導体発光素子の製造方法
JP5082278B2 (ja) 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
KR101350594B1 (ko) 발광 다이오드 및 그 제조 방법과 집적형 발광 다이오드 및그 제조 방법과 질화물계 ⅲ-ⅴ족 화합물 반도체의 성장방법과 질화물계 ⅲ-ⅴ족 화합물 반도체 성장용 기판과광원 셀 유닛과 광원 다이오드 백 라이트와 발광 다이오드조명 장치와 발광 다이오드 디스플레이와 전자 기기와 전자장치 및 그 제조 방법
JP5152121B2 (ja) 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP2007184411A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
JP2008153634A (ja) 発光ダイオードの製造方法、発光ダイオード、光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
JP2004006991A (ja) 窒化物半導体素子
KR20050106356A (ko) 반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과조명 장치 및 그 제조 방법
KR20040062636A (ko) 자외선 발광장치
JP2006339534A (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
JP2006324331A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
JP4915218B2 (ja) 発光ダイオードの製造方法
US8017414B2 (en) Method for manufacturing light emitting device using non-polar substrate
JP4910608B2 (ja) 発光ダイオードの製造方法および電子装置の製造方法
JPH11103135A (ja) ＧａＮ系結晶成長用基板およびその用途
JP2008130606A (ja) 半導体発光素子、半導体発光素子の製造方法、光源セルユニット、バックライト、照明装置、ディスプレイ、電子機器、半導体素子および半導体素子の製造方法
JP2008270431A (ja) 発光ダイオードの製造方法、半導体装置の製造方法、電子装置の製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体基板の製造方法
JPH11163402A (ja) ＧａＮ系半導体発光素子
JP5051192B2 (ja) 半導体層の成長方法、半導体発光素子の製造方法、半導体発光素子および電子機器
JP4735037B2 (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
JP5140979B2 (ja) ＡｌＧａＩｎＰ系発光ダイオード、光源セルユニット、ディスプレイおよび電子機器
EP4343864A1 (en) Ultraviolet light-emitting diode
JP2007324546A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、及び窒化ガリウム系化合物半導体発光素子、並びにランプ
KR20130011766A (ko) 질화물계 반도체 발광소자

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees