JP4477375B2 - Electronic circuit board manufacturing method - Google Patents
Electronic circuit board manufacturing method Download PDFInfo
- Publication number
- JP4477375B2 JP4477375B2 JP2004031878A JP2004031878A JP4477375B2 JP 4477375 B2 JP4477375 B2 JP 4477375B2 JP 2004031878 A JP2004031878 A JP 2004031878A JP 2004031878 A JP2004031878 A JP 2004031878A JP 4477375 B2 JP4477375 B2 JP 4477375B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electronic circuit
- substrate
- electrode
- electric wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、基板に印刷用孔版を密着させる工程と、その印刷マスクの各孔にはんだペーストを充填する工程と、電子部品をその印刷用孔版の上に載置する工程と、はんだペーストを溶融させる工程とを実施する電子回路基板製造方法に関するものである。 The present invention includes a step of closely attaching a printing stencil to a substrate, a step of filling each hole of the printing mask with a solder paste, a step of placing electronic components on the printing stencil, and melting the solder paste It is related with the manufacturing method of the electronic circuit board which performs the process to make.
近年の半導体装置等の電子部品は、BGA(Ball Grid Array)、LGA(Land Grid Array)、CSP(Chip Size Package)など、接合電極のアレイをパッケージ下面に有するものが主流になりつつある。このような電子部品(以下、下面電極アレイ方式の電子部品という)では、QFP(Quad Flat Pack)のように接合電極をパッケージ側面からガルウイング状に突き出したものとは異なり、パッケージ周囲に接合用のスペースをとる必要がない。このため、電子回路基板の小型化を図ることができる。 In recent years, electronic components such as semiconductor devices such as BGA (Ball Grid Array), LGA (Land Grid Array), and CSP (Chip Size Package) have an array of junction electrodes on the lower surface of the package. In such an electronic component (hereinafter referred to as a bottom surface electrode array type electronic component), unlike a QFP (Quad Flat Pack) in which a bonding electrode protrudes from the side surface of the package in a gull wing shape, There is no need to take up space. For this reason, the electronic circuit board can be miniaturized.
しかしながら、電子回路基板においては、配線パターンや電子部品等に設計変更が生じた結果、2つの電極間をジャンパー線と呼ばれる導線で繋いでジャンパー処理を行わなければならなくなることがある。そのジャンパー処理の対象領域が下面電極アレイ方式の電子部品の載置領域である場合に、そこにジャンパー線を固定してしまうと、電子部品の電極と、基板の電極との間にジャンパー線を介在させて導通不良を引き起こすおそれがある。 However, in an electronic circuit board, as a result of a design change in a wiring pattern, an electronic component, etc., it may be necessary to perform a jumper process by connecting two electrodes with a conductive wire called a jumper wire. If the target area of the jumper process is a placement area for the electronic component of the bottom electrode array system, if the jumper wire is fixed there, a jumper wire is placed between the electrode of the electronic component and the electrode of the substrate. There is a possibility of causing conduction failure by interposing.
一方、本出願人は先に、特許文献1において、はんだペースト印刷用の孔版を用いてジャンパー線を印刷した後、その孔版を電子部品と基板との間に介在させたまま、電子部品を基板上に固定する電子回路基板製造方法を提案した。この電子回路基板製造方法では、孔版として、基板や電子部品の電極パターンに対応する孔パターンの他に、ジャンパー線用の長穴が形成されたものを用いる。そして、基板に密着させた孔版の孔パターン内や長穴内にはんだペーストを刷り込んだ後、その孔版の上に電子部品を載せてから、加熱によってはんだを溶融、固化させる。すると、孔パターン内のはんだを介して、電子部品の下面の各電極と基板の各電極とを導通させるとともに、長穴内に充填したはんだによって基板の2つの電極間を短絡させるためのジャンパー線を形成することができる。このジャンパー線については、孔版における長穴の位置や形状を工夫することで、基板や電子部品の各電極を避けるように形成することができる。よって、電子部品の電極と、基板の電極との間にジャンパー線を介在させて導通不良を引き起こすといった事態を解消することもできる。 On the other hand, the present applicant previously described in Japanese Patent Application Laid-Open No. H10-260260, after printing jumper wires using a stencil for solder paste printing, the electronic component is mounted on the substrate while the stencil is interposed between the electronic component and the substrate. An electronic circuit board manufacturing method fixed on top was proposed. In this electronic circuit board manufacturing method, as a stencil plate, in addition to a hole pattern corresponding to an electrode pattern of a substrate or an electronic component, a plate having a long hole for a jumper wire is used. Then, after solder paste is imprinted in the hole pattern or long hole of the stencil in close contact with the substrate, an electronic component is placed on the stencil, and then the solder is melted and solidified by heating. Then, via the solder in the hole pattern, each electrode on the lower surface of the electronic component is electrically connected to each electrode on the board, and a jumper wire for short-circuiting the two electrodes on the board with the solder filled in the long hole is provided. Can be formed. About this jumper wire, it can form so that each electrode of a board | substrate and an electronic component may be avoided by devising the position and shape of the long hole in a stencil. Therefore, it is possible to eliminate a situation in which a jumper wire is interposed between the electrode of the electronic component and the electrode of the substrate to cause conduction failure.
ところが、基板における電子部品の載置領域には、電子部品の電極パターンに対応する複数の電極の他に、これら電極を様々な箇所に導通させるための配線パターンが形成されている。上記特許文献1に記載の電子回路基板製造方法では、孔版の長穴によって形成したジャンパー線がこの配線パターン内の線間を短絡させてしまうおそれがあった。
However, in addition to a plurality of electrodes corresponding to the electrode pattern of the electronic component, a wiring pattern for conducting these electrodes to various locations is formed in the mounting region of the electronic component on the substrate. In the electronic circuit board manufacturing method described in
本発明は、以上の背景に鑑みなされたものであり、その目的とするところは、次のような電子回路基板製造方法を提供することである。即ち、基板の電極と電子部品の電極との間にジャンパー線を介在させることによる両電極の導通不良を解消しつつ、基板の電子部品載置領域における電極間にジャンパー処理を施し、且つ、そのジャンパー処理による基板の配線パターンの予期しない短絡を回避することができる電子回路基板製造方法である。 This invention is made | formed in view of the above background, The place made into the objective is providing the following electronic circuit board manufacturing methods. That is, the jumper treatment is performed between the electrodes in the electronic component mounting region of the substrate while eliminating the conduction failure of both electrodes by interposing the jumper wire between the electrode of the substrate and the electrode of the electronic component, and An electronic circuit board manufacturing method capable of avoiding an unexpected short circuit of a wiring pattern of a board due to a jumper process.
上記目的を達成するために、請求項1の発明は、電極パターンが形成された基板に対して、該電極パターンに対応する孔パターンが形成された印刷用孔版を密着させる密着工程と、該基板に密着させた該印刷用孔版の各孔にはんだペーストを充填する充填工程と、下面に電極パターンが形成された電子部品を該印刷用孔版の上に載置する載置工程と、各孔内のはんだペーストを加熱して該はんだペースト中のはんだ粒を溶融させる溶融工程と、溶融させたはんだを冷却によって硬化させて該基板の電極パターンにおける各電極と該電子部品の電極パターンにおける各電極とをはんだ接続する硬化工程とを実施して、電子回路基板を製造する電子回路基板製造方法において、上記印刷用孔版として、絶縁性材料からなるものであって且つ回路修正用配線の形状に対応する溝状凹部と該溝状凹部内に形成された少なくとも2つの孔とを有するものを用い、上記密着工程の後に、該溝状凹部内のこれら2つの孔の間を這わせるように該溝状凹部内に電線を投入する電線投入工程と、該電線を投入した後の該溝状凹部の開口を粘着テープで塞いで閉じる凹部閉塞工程とを実施してから、上記充填工程を実施することを特徴とするものである。
In order to achieve the above object, the invention according to
また、請求項2の発明は、請求項1の電子回路基板製造方法において、上記電線として、表面にはんだメッキが施されたものを用いることを特徴とするものである。 According to a second aspect of the present invention, in the electronic circuit board manufacturing method according to the first aspect, the electric wire having a surface plated with solder is used.
また、請求項3の発明は、電極パターンが形成された基板に対して、該電極パターンに対応する孔パターンが形成された印刷用孔版を密着させる密着工程と、該基板に密着させた該印刷用孔版の各孔にはんだペーストを充填する充填工程と、下面に電極パターンが形成された電子部品を該印刷用孔版の上に載置する載置工程と、各孔内のはんだペーストを加熱して該はんだペースト中のはんだ粒を溶融させる溶融工程と、溶融させたはんだを冷却によって硬化させて該基板の電極パターンにおける各電極と該電子部品の電極パターンにおける各電極とをはんだ接続する硬化工程とを実施して、電子回路基板を製造する電子回路基板製造方法において、上記印刷用孔版として、絶縁性材料からなるものであって且つ回路修正用配線の形状に対応する溝状の長穴を有するものを用い、且つ、上記密着工程の後に、表面が絶縁材料で被覆された被覆電線を該長穴の長手方向に沿って這わせるように該長穴内に投入する電線投入工程と、該被覆電線が投入された該長穴の開口を粘着テープで塞いで閉じる長穴閉塞工程とを実施してから、上記充填工程を実施することを特徴とするものである。 According to a third aspect of the present invention, there is provided an adhesion process in which a printing stencil having a hole pattern corresponding to the electrode pattern is adhered to the substrate on which the electrode pattern is formed, and the printing in which the substrate is adhered to the substrate. A filling step of filling each hole of the stencil with a solder paste, a placing step of placing an electronic component having an electrode pattern formed on the lower surface on the printing stencil, and heating the solder paste in each hole A melting step of melting the solder particles in the solder paste, and a curing step of soldering the melted solder by cooling to connect each electrode in the electrode pattern of the substrate to each electrode in the electrode pattern of the electronic component In the electronic circuit board manufacturing method for manufacturing the electronic circuit board, the printing stencil is made of an insulating material and corresponds to the shape of the circuit correction wiring. In addition, after the contact step, a covered electric wire whose surface is covered with an insulating material is put into the elongated hole so as to lie along the longitudinal direction of the elongated hole. The filling step is performed after an electric wire charging step and an oblong hole closing step in which the opening of the elongated hole into which the covered electric wire has been charged is closed with an adhesive tape are closed.
また、請求項4の発明は、請求項1乃至3の何れかの電子回路基板製造方法において、上記印刷用孔版として、ポリイミドからなるものを用いることを特徴とするものである。 According to a fourth aspect of the present invention, in the electronic circuit board manufacturing method according to any one of the first to third aspects, the printing stencil is made of polyimide.
また、請求項5の発明は、請求項1乃至4の何れかの電子回路基板製造方法において、上記密着工程と電線投入工程との間で、通気性を発揮する通気性粘着テープで上記印刷用孔版を上記基板に固定する孔版固定工程を実施し、且つ、上記硬化工程の後に、該通気性粘着テープを該印刷用孔版から剥がすテープ剥離工程を実施することを特徴とするものである。
The invention according to
また、請求項6の発明は、請求項1乃至5の何れかの電子回路基板製造方法において、上記電線投入工程の後に、上記電線又は被覆電線の両端をそれぞれ上記基板の電極にはんだ付けする電線はんだ付け工程を実施してから、上記充填工程を実施することを特徴とするものである。 According to a sixth aspect of the present invention, in the method for manufacturing an electronic circuit board according to any one of the first to fifth aspects, the electric wire for soldering both ends of the electric wire or the covered electric wire to the electrodes of the substrate after the electric wire charging step, respectively. The filling step is performed after the soldering step.
これらの発明においては、請求項1、請求項3の何れかの構成によって電子回路基板を製造する。
そして、請求項1の構成によって電子回路基板を製造する発明においては、印刷用孔版の溝状凹部に投入した電線の一端部と、基板上に形成された電極とを、溝状凹部の孔を通して接続する。この接続については、充填工程にて溝状凹部の孔にはんだペーストを充填した後、それを溶融、固化させることによって行ってもよいし、手作業によるはんだ付けによって行ってもよい。一方、溝状凹部に投入した電線の他端部と、基板上に形成された他の電極とについても、同様にして、溝状凹部のもう一方の孔を通して接続する。このような接続により、基板上の2つの電極間にジャンパー処理を施すことができる。かかるジャンパー処理においては、印刷用孔版における溝状凹部の配設位置や形状の工夫により、基板や電子部品の電極を避けるようにして、電線を這い回すことが可能である。このため、基板の電極と、電子部品の電極との間にジャンパー線を介在させることなく、基板上の2つの電極間にジャンパー処理を施すことができる。
また、絶縁材料からなる印刷用孔版の溝状凹部の底を、電線と基板の配線パターンとの間に介在させるので、電線としてたとえ導電材がむき出しのままになっているものを用いたとしても、その電線による配線パターンの短絡を回避することができる。
よって、基板の電極と電子部品の電極との間にジャンパー線を介在させることによる両電極の導通不良を解消しつつ、基板の電子部品載置領域における電極間にジャンパー処理を施し、且つ、そのジャンパー処理による基板の配線パターンの予期しない短絡を回避することができる。
更には、印刷用孔版の溝状凹部の開口を粘着テープで塞ぐことにより、電線の溝状凹部内からの飛び出しを回避する。そして、このことにより、電線としてたとえ導電材がむき出しのままになっているものを用いたとしても、それを溝状凹部内から飛び出させて電子部品の電極に接触させて不本意な短絡を引き起こしてしまうといった事態を解消することができる。
In these inventions, an electronic circuit board is manufactured by the structure according to any one of
Their to, in the invention of manufacturing an electronic circuit board by the configuration of
In addition, since the bottom of the groove-shaped recess of the printing stencil made of an insulating material is interposed between the electric wire and the wiring pattern of the substrate, even if the conductive material is left exposed as the electric wire, And the short circuit of the wiring pattern by the electric wire can be avoided.
Therefore, the jumper treatment is performed between the electrodes in the electronic component mounting area of the substrate while eliminating the conduction failure of both electrodes by interposing the jumper wire between the electrode of the substrate and the electrode of the electronic component, and An unexpected short circuit of the wiring pattern of the substrate due to the jumper process can be avoided.
Furthermore, the opening of the groove-like recess of the printing stencil is blocked with an adhesive tape, thereby preventing the electric wire from jumping out of the groove-like recess. As a result, even if an electric wire having a bare conductive material is used as an electric wire, it jumps out of the groove-shaped recess and contacts the electrode of the electronic component, causing an unintentional short circuit. Can be resolved.
また、請求項3の構成によって電子回路基板を製造する発明においては、印刷用孔版の長穴に投入した被覆電線の一端部と、基板上に形成された電極とを接続する。この接続については、充填工程にて長穴の端部付近だけにはんだペーストを充填した後、それを溶融、固化させることによって行ってもよいし、手作業によるはんだ付けによって行ってもよい。一方、長穴に投入した電線の他端部と、基板上に形成された他の電極とについても、同様にして接続する。このような接続により、基板上の2つの電極間にジャンパー処理を施すことができる。かかるジャンパー処理においては、印刷用孔版における長穴の配設位置や形状の工夫により、基板や電子部品の電極を避けるようにして、被覆電線を這い回すことが可能である。このため、基板の電極と、電子部品の電極との間にジャンパー線を介在させることなく、基板上の2つの電極間にジャンパー処理を施すことができる。
また、電線として絶縁材料が被覆された被覆電線を用いるとともに、充填工程に先立って長穴内にはんだペーストを充填しないように長穴の開口を粘着テープで塞ぐことにより、長穴内に充填したはんだペーストによって基板上の配線パターンを短絡させてしまうといった事態を回避することができる。
よって、基板の電極と電子部品の電極との間にジャンパー線を介在させることによる両電極の導通不良を解消しつつ、基板の電子部品載置領域における電極間にジャンパー処理を施し、且つ、そのジャンパー処理による基板の配線パターンの予期しない短絡を回避することができる。
In the invention for manufacturing an electronic circuit board with the configuration of
Solder paste filled in the long hole by using a covered electric wire coated with an insulating material as the electric wire and closing the opening of the long hole with an adhesive tape so as not to fill the solder paste in the long hole prior to the filling step Therefore, it is possible to avoid a situation where the wiring pattern on the substrate is short-circuited.
Therefore, the jumper treatment is performed between the electrodes in the electronic component mounting area of the substrate while eliminating the conduction failure of both electrodes by interposing the jumper wire between the electrode of the substrate and the electrode of the electronic component, and An unexpected short circuit of the wiring pattern of the substrate due to the jumper process can be avoided.
このようにして、請求項1又は請求項3の構成によって電子回路基板を製造する発明のうち、特に請求項2の発明においては、次に説明する理由により、電線投入工程において電線の弾性による溝状凹部からの飛び出しを抑えて、電線を溝状凹部内に容易に這わせることができる。即ち、本発明者らは、電線として、銅線に絶縁材料が被覆されたホルマル線を用いて請求項1の電子回路基板製造方法を実施してみた。すると、クランク道路のように複雑な形状で折れ曲がっている溝状凹部にホルマル線を這わせる際に、ホルマル線をその形状にならわせて永久変形させることができずに、その弾性によって形状を復元させて溝状凹部内から飛び出させてしまった。本発明者らは、次に、電線として、ホルマル線にはんだメッキを施したものを用いてみた。すると、はんだメッキ線を溝状凹部の形状にならわせて容易に永久変形させることができ、弾性による電線の溝状凹部内からの飛び出しを有効に抑えることができた。
Thus, among the inventions for manufacturing an electronic circuit board according to the structure of
また特に、請求項4の発明においては、印刷用孔版として、耐熱性に優れたポリイミドからなるものを用いることで、溶融工程で加熱する際の印刷用孔版の変形や変性を抑える。これにより、溶融工程で印刷用孔版を変形させたり変性させたりすることによる種々の不具合を抑えることができる。
In particular, in the invention of
また特に、請求項5の発明においては、印刷用孔版を通気性粘着テープで基板に固定して動かないようにすることで、基板に密着させた印刷用孔版を動かしてしまうことによる基板と印刷用孔版との位置ズレを抑えることができる。更に、その固定用のテープとして、通気性を発揮する通気性粘着テープを用いることにより、印刷用孔版と基板との間の空気を、溶融工程での加熱に伴って膨張させた際に、印刷用孔版と基板との間に閉じこめることなく、通気性粘着テープを通して外に逃がすことが可能になる。このことにより、溶融工程での空気の膨張によって印刷用孔版を基板面から浮き上がらせて印刷用孔版と基板との位置ズレを引き起こすといった事態を回避することができる。
In particular, in the invention of
また特に、請求項6の発明においては、印刷用孔版の溝状凹部又は長穴に投入した電線又は被覆電線の両端を、それぞれ基板の電極にはんだ付けすることで、電線又は被覆電線を確実に固定してジャンパー処理をより確実なものにすることができる。
In particular, in the invention of
まず、本発明を適用した電子回路基板製造方法の第1実施形態について説明する。
図1は、本第1実施形態に係る電子回路基板製造方法によって製造される電子回路基板を示す斜視図である。図において、この電子回路基板は、PWB(Printed Wiring Board)等からなるマザー基板1を有している。このマザー基板1には、ベアチップ2、QFP3、BGA4などの電子部品が搭載されている。
First, a first embodiment of an electronic circuit board manufacturing method to which the present invention is applied will be described.
FIG. 1 is a perspective view showing an electronic circuit board manufactured by the electronic circuit board manufacturing method according to the first embodiment. In the figure, this electronic circuit board has a
図2は、上述のBGA(4)を取り外した状態の電子回路基板1を示す斜視図である。図示のように、マザー基板1におけるBGA載置領域には、複数の突出電極アレイや、それらから延びる配線パターンが形成されている。
FIG. 2 is a perspective view showing the
図3は、マザー基板1のBGA載置領域の一部を拡大して示す平面図である。同図において、マザー基板のBGA載置領域には、複数の丸い電極5からなる電極アレイが形成されている。また、電極5から延びる複数のリード線6からなる配線パターンも形成されている。このマザー基板1においては、設計変更が生じたため、図中点線で示したようにジャンパー処理を施す必要がある。具体的には、図中矢印Aで示す電極5と、図中矢印Bで示す電極5とを短絡させるためのジャンパー処理である。また、図中矢印Cで示す電極5と、図中矢印Dで示す電極5とを短絡させるためのジャンパー処理も必要となる。
FIG. 3 is an enlarged plan view showing a part of the BGA placement area of the
しかしながら、それぞれのジャンパー処理におけるジャンパー線は、図中点線で示したように、複数のリード線6間を跨ぐような経路で這わせる必要があるため、単純にジャンパー線を這わせるだけではそれらリード線6を短絡させてしまうおそれがある。なお、このマザー基板1においては、互いに隣り合う2つの電極5間の間隙L1(図4参照)が、0.55[mm]になっている。
However, the jumper wires in each jumper process need to be routed along a route that spans between the plurality of
図5は、本第1実施形態に係る電子回路基板製造方法で用いる孔版たる印刷マスクを示す部分斜視図である。同図において、印刷マスク10は、厚さ125[μm]のポリイミドシートに、複数の貫通孔11からなる印刷パターンが形成されたものである。この印刷パターンの各貫通孔11は、図3に示したマザー基板1の電極パターンの各電極5にそれぞれ個別に対応するものである。
FIG. 5 is a partial perspective view showing a stencil printing mask used in the electronic circuit board manufacturing method according to the first embodiment. In the figure, the
印刷マスク10は、かかる印刷パターンの他に、2つの溝状凹部12を有している。これら溝状凹部12は、マザー基板(1)の複数の電極(5)に対応する複数の貫通孔11をそれぞれ避けるように形成されている。また、図6に示すように、マスクおもて面から裏面に向けて貫通するものではなく、厚みt1(125μm)のポリイミドシートに対して、その厚みt1よりも小さい深さt2(100μm)で掘り下げられたものである。溝状凹部12の幅w1は、20[μm]になっている。
The
先に示した図5において、図中右側の溝状凹部12の両端は、それぞれ貫通孔11となっている。この2つの貫通孔11のうち、図中矢印aで示した貫通孔11は、先に図3に示したマザー基板1の矢印Aで示した電極5に対応している。また、矢印bで示した貫通孔11は、図3のマザー基板1の矢印Bで示した電極5に対応している
In FIG. 5 shown above, both ends of the groove-
図5における図中左側の溝状凹部12の両端も、それぞれ貫通孔11となっている。この2つの貫通孔11のうち、図中矢印cで示した貫通孔11は、先に図3に示したマザー基板1の矢印Cで示した電極5に対応している。また、矢印dで示した貫通孔11は、図3のマザー基板1の矢印Dで示した電極5に対応している。
Both ends of the groove-
本第1実施形態に係る電子回路基板製造方法では、かかる構成の印刷マスク10を用いて、上述のBGA(4)をマザー基板1上に固定する。そのプロセスの概要は、図7に示すように、密着工程、孔版固定工程たるマスク固定工程、電線投入工程、電線はんだ付け工程、凹部閉塞工程、充填工程、載置工程と、溶融工程、硬化工程、テープ剥離工程という順で行われる。
In the electronic circuit board manufacturing method according to the first embodiment, the above-described BGA (4) is fixed on the
図8は、本電子回路基板製造方法に用いる位置決め装置を示す概略構成図である。この位置決め装置は、支持台20と、これの上で図中左右方向であるX方向にスライド移動可能に設けられたXテーブル21と、これの上で図中奥行き方向であるY方向にスライド移動可能に設けられたYテーブル22とを備えている。また、マザー基板1を拡大して観察するための光学監視装置23も備えている。更には、電子部品を吸引しながらマザー基板1上に載置するための図示しない部品吸引ノズルや、映像を映し出すための図示しないモニタも備えている。
FIG. 8 is a schematic configuration diagram showing a positioning device used in the electronic circuit board manufacturing method. This positioning device includes a
上述の密着工程とは、マザー基板1のBGA載置領域に上述した印刷マスク10を密着させるための工程である。この密着の際、印刷マスク10を、その印刷パターンがマザー基板1の電極パターンにピッタリと重なるように位置決めして密着させる必要がある。本電子回路基板製造方法では、同図に示した位置決め装置を用いてこの位置決めを行う。具体的には、まず、マザー基板1を、そのBGA載置面が重力方向上側になるようにYテーブル22に置いて、図示しないクランパーによってYテーブル22上に固定する。次に、印刷マスク10をマザー基板1のBGA載置領域の上に軽く手で載せる。そして、光学監視装置23によって映し出される拡大映像を参照しながら、印刷パターンと電極パターンとがピッタリと重なるように印刷マスク10を手でスライド移動させながら位置決めする。厚さ125[μm]のポリイミドシートからなる印刷マスク10は、半透明となっているので、光学監視装置23による拡大映像においては、印刷マスク10を通してその下のマザー基板1の電極パターンが透けて見える。なお、光学監視装置23の代わりに、拡大鏡(顕微鏡)を用いて印刷マスク10とマザー基板1との相対位置を確認してもよい。
The above-described contact process is a process for bringing the above-described
印刷パターンと電極パターンとをピッタリと重ね合わせるように印刷マスク10を位置決めしたら、片手でその印刷マスク10をずらさないようにしっかりと押さえながら、マスク固定工程を実施する。このマスク固定工程は、マザー基板1上で位置決めした印刷マスク10を、粘着テープによってマザー基板1上に固定するための工程である。図9に示すように、矩形の印刷マスク10の4辺に対し、それぞれ粘着テープ13を貼り付けて印刷マスク10をマザー基板1上に固定する。
When the
粘着テープについては、通気性と、適度の耐熱性とを発揮する通気性耐熱テープを用いることが望ましい。これは次に説明する理由による。即ち、本電子回路基板製造方法では、一連のプロセスの後半で、印刷マスク10や、BGA(図示せず)を加熱して、はんだを溶融させる溶融工程を実施する。この溶融工程の際、マザー基板1と、これに密着させた印刷マスク10との間の空気が加熱に伴って膨張する。粘着テープ13として、通気性のないものを用いると、膨張した空気の逃げ場がなくなるため、空気が印刷マスク10を押し上げて基板面から浮き上がらせてしまう。そして、この浮き上がりにより、印刷マスク10の各貫通孔11内のはんだがマザー基板1の各電極5にしっかりとつかずに硬化して導通不良となったり、各電極と、はんだ印刷パターンとの位置ズレを引き起こしたりしてしまう。そこで、本電子回路基板製造方法では、粘着テープ13として、通気性を発揮する通気性耐熱テープを用いている。これにより、印刷マスク10とマザー基板1との間で膨張した空気を、粘着テープ13を通して外に逃がすことが可能になる。このことにより、上述のような導通不良や位置ズレを有効に抑えることができる。
As for the adhesive tape, it is desirable to use a breathable heat-resistant tape that exhibits breathability and moderate heat resistance. This is for the reason explained below. That is, in this electronic circuit board manufacturing method, in the latter half of the series of processes, the
粘着テープ13については、少なくとも後述の溶融工程における加熱温度よりも高い耐熱性を発揮するものを用いる必要がある。本電子回路基板製造方法では、後述の溶融工程において、BGAを最高で240[℃]程度まで昇温せしめるので、粘着テープ13として、耐熱温度が240[℃]以上であるものを用いている。かかる耐熱性と、良好な通気性とを両立し得る通気性耐熱テープとしては、たとえば、テサテープ株式会社製のテサテープ(テサDBF#4302)を例示することができる。
About the
粘着テープ13によって印刷マスク10をマザー基板1上に固定したら、次に、電線投入工程を実施する。この電線投入工程は、マザー基板1上に固定した印刷マスク10の溝状凹部12に、電線としてのジャンパー線を投入するための工程である。具体的には、図10に示すように、2つの溝状凹部12に対して、それぞれその長さとほぼ同じ寸法にカットした電線14を、凹部と同じ形状に折り曲げて凹部内に投入する。そして、投入した電線14を、溝状凹部12内の長さ方向の両端にそれぞれ配設された2つの貫通孔11の間に這わせる。
If the
電線14としては、表面にはんだメッキが施されたものを用いることが望ましい。これは次に説明する理由による。即ち、本発明者らは、電線14として、銅線に絶縁材料が被覆されたホルマル線を用いたところ、それを溝状凹部12内に部分的なはみ出しを生ずることなく投入することが非常に困難となった。図示のようにクランク道路のような複雑な形状で折れ曲がっている溝状凹部12にホルマル線を這わせる際に、ホルマル線をその形状にならわせて永久変形させることができずに、その弾性によって形状を復元させて溝状凹部内から飛び出させてしまうのである。そこで、本発明者らは、次に、電線14として、ホルマル線にはんだメッキを施したホルマルはんだメッキ線を用いてみた。すると、ホルマルはんだメッキ線を溝状凹部12の形状にならわせて容易に永久変形させることができ、弾性による電線の溝状凹部12内からの飛び出しを有効に抑えることができた。よって、電線14としてはんだメッキを施したものを用いることで、電線14の弾性による溝状凹部12からの飛び出しを抑えて、電線を溝状凹部12内に容易に這わせることができる。
As the
なお、電線14の両端については、先に図10に示したように、それぞれ絶縁材料及びはんだメッキによる被覆を剥がして、内部の銅線14aを剥き出させておく。
As shown in FIG. 10, the ends of the
2つの溝状凹部12内にそれぞれ電線14を投入したら、次に、電線はんだ付け工程を実施する。この電線はんだ付け工程は、溝状凹部12内に投入した電線14の両端をそれぞれマザー基板1の電極にはんだ付けして固定するための工程である。具体的には、同図に示した2つの電線14のうち、図中右側のものは、先に図3の矢印Aで示した電極5と、矢印Bで示した電極5とを短絡させるジャンパー線である。これら2つの電極5のうち、矢印Bで示したものは、図11に示すように、ドーナッツ状の形状になっており、真ん中に貫通孔5aを有している。また、図12に示すように、マザー基板1のおもて面と裏面とに露出するように、マザー基板1と同じ厚みに形成されている。かかる構成の電極5に対しては、図13に示すように、電線14の折り曲げた一端側をその貫通孔5aに挿入して、電線14をマザー基板1のおもて面側から裏面側に貫通させる。そして、貫通して裏面から突出した先端部分を、はんだ30によって図示のように電極5の裏面に手作業ではんだ付けする。
If the
一方、先に図3の矢印Aで示した電極5は、真ん中に貫通孔を有していない。また、マザー基板1のおもて面側にだけ露出するように形成されている。このような電極5に対しては、図14に示すように、はんだコテで溶融したはんだ30を、印刷マスク10の貫通孔11を通して落下させて、電線14のもう一端側の銅線14aをそれにはんだ付けする。
On the other hand, the
先に示した図10の右側の電線14をはんだ付けする例について説明したが、図中左側の電線14についても、その両端を同様にしてはんだ付けする。図中dで示した貫通孔11に対応する一端側については、折り曲げて図示しないマザー基板1の裏面側で電極にはんだ付けするのである。また、図中cで示した貫通孔11に対応するもう一端側については、折り曲げないで、貫通孔11を通して落下させた溶融はんだによって電極にはんだ付けするのである。
Although the example of soldering the
2本の電線14をマザー基板1にはんだ付けしたら、次に、凹部閉塞工程を実施する。この凹部閉塞工程は、マザー基板1のおもて面(BGA搭載面)に粘着テープを貼り付けて、電線14が投入された溝状凹部12の開口を閉塞することで、溝状凹部12内からの電線14の飛び出しを防止するための工程である。粘着テープについては、溝状凹部12の全領域を閉塞するように貼り付けることが望ましいが、マザー基板1の各電極(5)にそれぞれ対応する複数の貫通孔11まで閉塞してしまわないように気を付ける必要がある。貫通孔11を閉塞してしまうと、後の充填工程においてその貫通孔11内にはんだペーストを充填することができずに、マザー基板1の電極(5)とBGA(4)の突出電極との間で導通不良を引き起こしてしまうからである。本第1実施形態では、印刷マスク10の貫通孔11を粘着テープで閉塞してしまうといった事態を回避すべく、貫通孔11がアレイ状に配設されていない基板領域だけに粘着テープを貼るようにしている。先に図3に一点鎖線で示した非電極配設領域Rだけに粘着テープを貼り付けて、溝状凹部12の全箇所のうち、非電極配設領域R内の箇所だけを閉塞するのである。なお、各貫通開口11間の距離(本例では0.55mm)よりも細い粘着テープを用いれば、溝状凹部12における電極配設領域内の箇所も、貫通孔11を避けて閉塞することができるが、作業効率が著しく悪くなってしまう。
After the two
凹部閉塞工程で用いる粘着テープについても、少なくとも後述の溶融工程における加熱温度よりも高い耐熱温度のものを用いることが望ましい。但し、印刷マスク10とマザー基板1との間の通気性については、上述のマスク固定工程で用いる通気性耐熱テープによって確保されるので、凹部閉塞工程で用いる粘着テープとして通気性のものを用いる必要はない。本第1実施形態では、凹部閉塞工程用の粘着テープとして、240[℃]以上の耐熱温度で非通気性のポリイミドテープを用いた。かかるポリイミドテープとしては、例えば、住友スリーエム株式会社製のスコッチ印カプトン(登録商標)フィルムテープ(No.5413)を例示することができる。
As for the pressure-sensitive adhesive tape used in the recess closing step, it is desirable to use one having a heat resistance temperature higher than at least the heating temperature in the melting step described later. However, the air permeability between the printing
粘着テープによって印刷マスク10の溝状凹部12の開口を部分的に閉塞したら、次に、充填工程によって印刷マスク10の各貫通孔11内にはんだペーストを充填する。図15は、マザー基板1と印刷マスク10とを示す部分断面図である。充填工程では、まず、マザー基板1上に固定した印刷マスク10の上にはんだペーストを載せる。そして、同図に示すように、そのはんだペースト31を、スキージ32によって印刷マスク10に刷り込んで、印刷マスク10の各貫通孔11内にはんだペースト31を充填する。印刷マスク10の各貫通孔11は、マザー基板5の各電極5の真上にそれぞれ位置しているので、各貫通孔11内に充填されたはんだペースト31は、それぞれ電極5の上に位置する。なお、マザー基板1の非電極配設領域では、図中点線で示すように、印刷マスク10の溝状凹部12が粘着テープ15によって閉塞されているので、溝状凹部12内にはんだペースト31が充填されるようなことはない。また、半田ペースト31には、無数の半田微粒子と、半田溶融の際にこの半田微粒子の酸化膜を除去するフラックスとを含有させており、更に、このフラックスには樹脂成分と溶剤とを含有させている。
After the opening of the groove-
上記充填工程によって印刷マスク10の各貫通孔11内にはんだペースト31を充填したら、余分のはんだペースト31を印刷マスク10から除去した後、載置工程を実施する。この載置工程では、まず、図16に示すように、光学監視装置23を介してマザー基板1と対応する部品吸引ノズル24により、BGA4をその突出電極4a側が重力方向下側を向くように吸引固定する。光学監視装置23は、その上側にあるBGA4の平面像と、その直下にある印刷マスク10の平面像とを、これらの平面的な相対位置が現実のものと同一になるように合成してモニタ25に映し出すようになっている。作業者は、光学監視装置23に接続されたモニタ25に映し出される映像を見ながら、Xテーブル22やYテーブル21をスライド移動させて、BGA4の各突出電極4aの直下に、マザー基板1上に固定された印刷マスク10の各貫通孔11aをポジショニングさせるように位置合わせする。このようにして映し出される映像を見ながら位置合わせを行った後には、光学監視装置23を撤去して部品吸着ノズル24をゆっくりと垂直に降下させる。そして、図17に示すように、BGA4の各突出電極4aの先端を、印刷マスク10の各貫通孔11に挿入した後、バキューム機能の停止によって部品吸着ノズル24からBGA4を離して印刷マスク10上にマウントする。なお、BGA4の各突出電極4aは、溶融可能なはんだによって構成されている。
If the
載置工程によってBGA4を印刷マスク10上にマウントした後には、溶融工程を実施する。この溶融工程では、図示しない熱風ノズルからBGA4の上面に向けて熱風を吹き付けるとともに、マザー基板1を図示しないヒータ等の発熱手段によって裏面側から加熱する。これにより、BGA4の各突出電極4aを構成するはんだや、印刷マスク10の各貫通孔11内に充填したはんだペースト(31)内のはんだ粒を加熱して溶融させる。すると、はんだペースト(31)内のフラックスが揮発するとともに、図18に示すように、BGA4の各突出電極4aの溶融したはんだと、印刷マスク10の各貫通孔11内の溶融したはんだ粒とが一体化する。そして、BGA4の各パッド(平面電極)4bと、マザー基板1の各電極5との間を架橋する。
After the
かかる溶融工程においては、印刷マスク10の各貫通孔11内のはんだペースト31を、210〜240[℃]まで昇温せしめた状態で、20秒以上おくようにすることが望ましい。これは次に説明する理由による。即ち、本発明者らは、本第1実施形態に係る電子回路基板製造方法を実施したところ、はんだペースト(31)を210〜240[℃]まで昇温せしめている時間が20秒未満であると、導通不良を起こす場合があることを見出した。はんだ粒や突出電極4aの溶融不足によって、突出電極4aとペースト中のはんだ粒とを十分に一体化せしめることができなかったことが原因である。
In such a melting step, it is desirable that the
溶融工程によってBGA4の突出電極4aと貫通孔11内のはんだ粒とを一体化せしめたら、硬化工程を実施する。この硬化工程では、上述した熱風や加熱手段による加熱を停止して、溶融したはんだ(4a+31)を冷却する。この冷却により、BGA4とマザー基板1との間で溶融していたはんだが硬化して、BGA4の各パッド4bと、マザー基板1の各電極5とを導通させるバンプ状の電極になるとともに、BGA4をマザー基板1上に固定する。
When the protruding
このような硬化工程によってBGA4をマザー基板1上に固定したら、印刷マスク10を固定していた上述の通気性耐熱テープ13を印刷マスク10やマザー基板1から剥離して、電子回路基板を完成させる。
When the
次に、本発明を適用した電子回路基板製造方法の第2実施形態について説明する。なお、本第2実施形態に係る電子回路基板製造方法における各作業工程の大半は、既に説明した第1実施形態に係る電子回路基板製造方法と同じである。そこで、ここでは、本第2実施形態に係る電子回路基板製造方法において、第1実施形態と異なる点だけを説明し、特に言及しない点については第1実施形態と同様とする。 Next, a second embodiment of an electronic circuit board manufacturing method to which the present invention is applied will be described. Note that most of the work steps in the electronic circuit board manufacturing method according to the second embodiment are the same as those of the electronic circuit board manufacturing method according to the first embodiment already described. Therefore, here, in the electronic circuit board manufacturing method according to the second embodiment, only the points different from the first embodiment will be described, and the points not particularly mentioned are the same as those of the first embodiment.
図19は、本第2実施形態に係る電子回路基板製造方法で用いる印刷マスク10を示す部分斜視図である。同図において、印刷マスク10は、第1実施形態に係るものと同様に、厚さ125[μm]のポリイミドシートに、複数の貫通孔11からなる印刷パターンを有している。但し、第1実施形態に係るもののように、ジャンパー線を投入するための溝状凹部は有していない。その代わりに、図示のように、ジャンパー線を投入するための長穴16を有している。この長穴16の平面形状は、第1実施形態に係る印刷マスクの溝状凹部(12)と同様であるが、溝状凹部がマスクおもて面から裏面にかけて貫通していないのに対し、この長穴16は図20に示すように貫通している。本第2実施形態に係る電子回路基板製造方法では、このように貫通している長穴16に、ジャンパー線を投入する。
FIG. 19 is a partial perspective view showing the
このジャンパー線としては、第1実施形態のように表面にはんだメッキを施したものではなく、ホルマル線のように表面が絶縁材料で被覆された電線を用いる。表面が導電性材料からなるものを用いると、それが長穴16内でマザー基板(1)の内線パターンのリード間を短絡してしまうからである。表面が絶縁材料で被覆された電線であれば、それが長穴16内でマザー基板(1)の複数のリード線(6)を跨っても、それらを短絡することがない。
As this jumper wire, an electric wire whose surface is covered with an insulating material, such as a formal wire, is used instead of solder plating on the surface as in the first embodiment. This is because if the surface is made of a conductive material, it short-circuits between the leads of the extension pattern of the mother board (1) in the
本第2実施形態に係る電子回路基板製造方法では、第1実施形態に係る電子回路基板製造方法における凹部閉塞工程の代わりに、長穴閉塞工程を実施する。これは、耐熱性の粘着テープによって長穴16の開口の殆ど全てを閉塞するための工程である。第1実施形態における凹部閉塞工程では、作業効率を考慮して、マザー基板(1)における非電極配設領域(R)には粘着テープを貼らず、そこにある溝状凹部箇所については開口を閉塞しないままでいた。しかしながら、本第2実施形態に係る電子回路基板製造方法では、非電極配設領域(R)にも粘着テープを貼り付けて、そこにある長穴箇所の開口もしっかりと閉じておく。後の充填工程で長穴16に多量のはんだペーストを充填してしまうと、それによってマザー基板(1)の配線パターンのリード線を短絡してしまうおそれがあるからである。但し、長穴16の全領域を閉塞する必要は必ずしもなく、長穴16において、マザー基板(1)の配線パターンに対応しない箇所や、対応しているものの複数のリード線を跨ることのない箇所については、閉塞しないでもよい。特に、マザー基板(1)のジャンパー処理の対象となる電極(5)に対応する箇所については、閉塞しないで開けたままにしておくことで、次のようなことを実現することができる。即ち、この開けたままの箇所に対して充填工程ではんだペーストを充填して、ジャンパー線と電極(5)とをはんだ接続することができる。本第2実施形態に係る電子回路基板製造方法では、このような観点から、長穴16において、ジャンパー処理となる電極に対応する箇所(本例では長穴16の両端部)だけは、粘着テープで開口を閉塞しないで、開けたままの状態にする。そして、図21に示すように、充填工程において、図示しない貫通孔とともに、長穴16の両端部にも、はんだクリーム31を充填する。なお、長穴16に投入する電線14については、第1実施形態と同様に、両端の被覆をそれぞれ剥いて、内部の銅線14aを露出させておく。また、このように露出させた銅線14aを第1実施形態と同様に、マザー基板1のジャンパー処理の対象となる電極5に手作業ではんだ付けした後、長穴閉塞工程にて長穴16の全領域を粘着テープで閉塞して、長穴16内にはんだペーストを全く充填しないようにしてもよい。
In the electronic circuit board manufacturing method according to the second embodiment, a long hole closing process is performed instead of the recess closing process in the electronic circuit board manufacturing method according to the first embodiment. This is a process for closing almost all the openings of the
以上、各実施形態において、マザー基板1における電子部品たるBGA4の搭載領域をジャンパー処理する例について説明した。しかし、BGAに限らず、LGAやCSPなどといった他の下面電極アレイ方式の電子部品の搭載領域をジャンパー処理する電子回路基板製造方法にも、本発明の適用が可能である。LGAのようにパッケージ下面にはんだからなる突出電極が形成されたおらず、パッドのみが形成されている電子部品の搭載領域をジャンパー処理する場合には、次のようにすればよい。即ち、その電子部品をマウントするのに先立って、その複数のパッド上に、それぞれ突出電極を形成すればよい。突出電極の形成方法としては、印刷マスクを用いたはんだペースト印刷法を用いればよい。この場合、電子部品のマウントに先立って、はんだペーストからなる電極パターンをそれぞれ溶融させる必要は必ずしもない。ペーストの状態で電子部品をマウントしてもよい。
As described above, in each embodiment, the example in which the mounting area of the
1 マザー基板(基板)
4 BGA(電子部品)
4a 突出電極
4b パッド(電子部品の電極パターンにおける各電極)
5 電極(電極パターンの一部)
10 印刷マスク(後半)
11 貫通孔
12 溝状凹部
13 粘着テープ(通気性粘着テープ)
14 電線
15 粘着テープ(凹部又は長穴閉塞用)
16 長穴
30 はんだ
31 はんだペースト
1 Mother board (board)
4 BGA (electronic parts)
4a Projection electrode 4b Pad (Each electrode in the electrode pattern of an electronic component)
5 electrodes (part of electrode pattern)
10 Print mask (second half)
11 Through-
14
16
Claims (6)
上記印刷用孔版として、絶縁性材料からなるものであって且つ溝状凹部と該溝状凹部内に形成された少なくとも2つの孔とを有するものを用い、上記密着工程の後に、該溝状凹部内のこれら2つの孔の間を這わせるように該溝状凹部内に電線を投入する電線投入工程と、該電線を投入した後の該溝状凹部の開口を粘着テープで塞いで閉じる凹部閉塞工程とを実施してから、上記充填工程を実施することを特徴とする電子回路基板製造方法。 An adhesion step of closely attaching a printing stencil having a hole pattern corresponding to the electrode pattern to a substrate on which the electrode pattern is formed; and solder paste in each hole of the printing stencil closely attached to the substrate A filling step for filling, a placing step for placing an electronic component having an electrode pattern formed on the lower surface on the printing stencil, and heating the solder paste in each hole to dispose the solder particles in the solder paste. An electronic circuit board comprising: a melting step for melting, and a curing step in which the melted solder is cured by cooling and each electrode in the electrode pattern of the substrate is soldered to each electrode in the electrode pattern of the electronic component. In an electronic circuit board manufacturing method for manufacturing
The printing stencil is made of an insulating material and has a groove-shaped recess and at least two holes formed in the groove-shaped recess. After the adhesion step, the groove-shaped recess A wire loading step for feeding an electric wire into the groove-shaped recess so as to make the gap between these two holes inside, and a recess closing that closes the opening of the groove-shaped recess after closing the wire with an adhesive tape a step from the embodiment, an electronic circuit board manufacturing method characterized by carrying out the above filling step.
上記電線として、表面にはんだメッキが施されたものを用いることを特徴とする電子回路基板製造方法。 In the electronic circuit board manufacturing method according to claim 1,
A method of manufacturing an electronic circuit board, wherein the wire has a surface plated with solder .
上記印刷用孔版として、絶縁性材料からなるものであって且つ回路修正用配線の形状に対応する溝状の長穴を有するものを用い、且つ、上記密着工程の後に、表面が絶縁材料で被覆された被覆電線を該長穴の長手方向に沿って這わせるように該長穴内に投入する電線投入工程と、該被覆電線が投入された該長穴の開口を粘着テープで塞いで閉じる長穴閉塞工程とを実施してから、上記充填工程を実施することを特徴とする電子回路基板製造方法。 An adhesion step of closely attaching a printing stencil having a hole pattern corresponding to the electrode pattern to a substrate on which the electrode pattern is formed; and solder paste in each hole of the printing stencil closely attached to the substrate A filling step for filling, a placing step for placing an electronic component having an electrode pattern formed on the lower surface on the printing stencil, and heating the solder paste in each hole to dispose the solder particles in the solder paste. An electronic circuit board comprising: a melting step for melting, and a curing step in which the melted solder is cured by cooling and each electrode in the electrode pattern of the substrate is soldered to each electrode in the electrode pattern of the electronic component. In an electronic circuit board manufacturing method for manufacturing
The printing stencil is made of an insulating material and has a groove-like long hole corresponding to the shape of the circuit correction wiring, and the surface is covered with an insulating material after the adhesion step. An electric wire feeding step of throwing the covered electric wire into the long hole so as to run along the longitudinal direction of the long hole, and an oblong hole that closes the opening of the long hole into which the covered electric wire has been charged with an adhesive tape An electronic circuit board manufacturing method, wherein the filling step is performed after the closing step.
上記印刷用孔版として、ポリイミドからなるものを用いることを特徴とする電子回路基板製造方法。 In the electronic circuit board manufacturing method according to any one of claims 1 to 3 ,
A method for producing an electronic circuit board, comprising using a polyimide made of polyimide as the printing stencil.
上記密着工程と電線投入工程との間で、通気性を発揮する通気性粘着テープで上記印刷用孔版を上記基板に固定する孔版固定工程を実施し、且つ、上記硬化工程の後に、該通気性粘着テープを該印刷用孔版から剥がすテープ剥離工程を実施することを特徴とする電子回路基板製造方法。 In the electronic circuit board manufacturing method according to any one of claims 1 to 4 ,
A stencil fixing step of fixing the printing stencil to the substrate with a breathable pressure-sensitive adhesive tape that exhibits air permeability is performed between the adhesion step and the electric wire feeding step, and after the curing step, the breathability A method for producing an electronic circuit board, comprising performing a tape peeling step of peeling an adhesive tape from the printing stencil.
上記電線投入工程の後に、上記電線又は被覆電線の両端をそれぞれ上記基板の電極にはんだ付けする電線はんだ付け工程を実施してから、上記充填工程を実施することを特徴とする電子回路基板製造方法。 In the electronic circuit board manufacturing method in any one of Claims 1 thru | or 5 ,
An electronic circuit board manufacturing method comprising: performing an electric wire soldering step of soldering both ends of the electric wire or the covered electric wire to the electrodes of the substrate after the electric wire charging step, and then performing the filling step. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004031878A JP4477375B2 (en) | 2004-02-09 | 2004-02-09 | Electronic circuit board manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004031878A JP4477375B2 (en) | 2004-02-09 | 2004-02-09 | Electronic circuit board manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005223246A JP2005223246A (en) | 2005-08-18 |
| JP4477375B2 true JP4477375B2 (en) | 2010-06-09 |
Family
ID=34998617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004031878A Expired - Fee Related JP4477375B2 (en) | 2004-02-09 | 2004-02-09 | Electronic circuit board manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4477375B2 (en) |
-
2004
- 2004-02-09 JP JP2004031878A patent/JP4477375B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005223246A (en) | 2005-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007103B1 (en) | Forming and Bonding Leads to Wireless Components | |
| JP3844032B2 (en) | Semiconductor device and manufacturing method thereof | |
| EP2222149A1 (en) | Electronic component mounting structure and electronic component mounting method | |
| US6590285B1 (en) | Method and composition for mounting an electronic component and device formed therewith | |
| CN112703825A (en) | Method for producing a circuit board assembly and circuit board assembly | |
| JP4477375B2 (en) | Electronic circuit board manufacturing method | |
| JP3958608B2 (en) | Wiring board manufacturing method | |
| JP7088443B1 (en) | Manufacturing method of elastic mounting board and elastic mounting board | |
| JP2008171992A (en) | Mounting method of semiconductor component | |
| CN100391318C (en) | Electronic device with switching structure and switching method thereof | |
| JP4946965B2 (en) | Electronic component mounting apparatus and manufacturing method thereof | |
| JP4081309B2 (en) | ELECTRONIC COMPONENT SOCKET, MANUFACTURING METHOD THEREOF, AND MOUNTING STRUCTURE USING ELECTRONIC COMPONENT SOCKET | |
| JP4102538B2 (en) | Electronic circuit board repair method | |
| JPH11345826A (en) | Semiconductor device, method of manufacturing semiconductor device, and method of mounting semiconductor device | |
| JPH1187906A (en) | Semiconductor device and mounting method thereof | |
| JP2003060336A (en) | Semiconductor device and semiconductor package mounting method | |
| JPH08340164A (en) | Surface mounting structure of BGA type package | |
| JP3191149B2 (en) | Method of mounting terminals on circuit board, and circuit board | |
| JP2002118352A (en) | Mounting method and mounting sheet for surface mount components | |
| JPH11186455A (en) | Method of forming bump electrodes | |
| JP2005064379A (en) | Wiring board and manufacturing method thereof | |
| JPH08162756A (en) | Device for connecting electronic module to mother board | |
| JP3076953B2 (en) | TGA type semiconductor device | |
| JP2021114495A (en) | Module and manufacturing method of the same | |
| JPH05283587A (en) | Multi-lead element soldering method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100212 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100311 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4477375 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160319 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |