Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4513389B2 - Multilayer wiring board and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JP4513389B2 - Multilayer wiring board and manufacturing method thereof - Google Patents

Multilayer wiring board and manufacturing method thereof Download PDF

Info

Publication number
JP4513389B2
JP4513389B2 JP2004115495A JP2004115495A JP4513389B2 JP 4513389 B2 JP4513389 B2 JP 4513389B2 JP 2004115495 A JP2004115495 A JP 2004115495A JP 2004115495 A JP2004115495 A JP 2004115495A JP 4513389 B2 JP4513389 B2 JP 4513389B2
Authority
JP
Japan
Prior art keywords
static electricity
component
circuit
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004115495A
Other languages
Japanese (ja)
Other versions
JP2005302942A (en
Inventor
圭二 小川
充英 加藤
和浩 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004115495A priority Critical patent/JP4513389B2/en
Publication of JP2005302942A publication Critical patent/JP2005302942A/en
Application granted granted Critical
Publication of JP4513389B2 publication Critical patent/JP4513389B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、多層配線基板、特に、セラミックシートを積層すると共に内部導体を内蔵した基板本体を備えた多層配線基板及びその製造方法に関する。   The present invention relates to a multilayer wiring board, and more particularly to a multilayer wiring board having a substrate body in which ceramic sheets are laminated and an internal conductor is built in, and a method for manufacturing the same.

一般に、多層配線基板に搭載される半導体集積回路(以下、ICと記す)は静電気破壊に弱い部品であるため、特許文献1に記載されているように、静電気対策素子を搭載してICに必要以上の静電気電荷を印加しないようにしていた。しかし、この構成では、多層配線基板を製造する過程では、ICを搭載してから静電気対策素子を搭載するまでの間はICを静電気から保護することはできない。   In general, a semiconductor integrated circuit (hereinafter referred to as an IC) mounted on a multilayer wiring board is a component that is vulnerable to electrostatic breakdown. Therefore, as described in Patent Document 1, an electrostatic countermeasure element is mounted on the IC. The above electrostatic charges were not applied. However, with this configuration, in the process of manufacturing the multilayer wiring board, the IC cannot be protected from static electricity after the IC is mounted until the antistatic element is mounted.

通常、多層配線基板の基板本体はコンデンサなどの機能を内蔵するために誘電体で構成されており、その体積はIC単体の数倍以上になる。このため、基板本体はその製造過程で静電気を蓄積している場合があり、その外部電極が他の導体に接触することで、搭載されているICを介して静電気を放電してしまうことがある。このとき、ICに過負荷の静電気電荷が印加されることになり、ICが高確率で破壊されてしまう。   Usually, the substrate body of the multilayer wiring board is made of a dielectric material in order to incorporate a function such as a capacitor, and its volume is several times or more that of a single IC. For this reason, the substrate body may accumulate static electricity during the manufacturing process, and the external electrode may come into contact with other conductors to discharge static electricity via the mounted IC. . At this time, an overloaded electrostatic charge is applied to the IC, and the IC is destroyed with high probability.

この点に考慮して、前記特許文献1では、静電気対策素子を基板本体に内蔵して静電気対策部とすることにより、IC実装時には予め静電気対策が施されている状態にして、製造過程でのICの破壊を回避する対策をも開示している。   In consideration of this point, in Patent Document 1, an anti-static element is built in the substrate body to form an anti-static part, so that the anti-static countermeasure is taken in advance when the IC is mounted. A measure for avoiding destruction of the IC is also disclosed.

しかしながら、基板本体に内蔵する静電気対策部のみで完成品におけるIC保護レベルを達成しようとすると、かなり大きな容積が必要になり、近年の要請である基板本体の小型化が達成できないという問題点を生じる。   However, if an attempt is made to achieve the IC protection level in the finished product with only the static electricity countermeasure part built in the board body, a considerably large volume is required, and there is a problem that the downsizing of the board body, which is a recent requirement, cannot be achieved. .

製造過程におけるICの静電気破壊を回避する他の手段として、特許文献2には、先に静電気対策素子を基板本体に実装しておき、静電気対策がなされた状態にしておいてICを搭載する方法が記載されている。   As another means for avoiding the electrostatic breakdown of the IC in the manufacturing process, Patent Document 2 discloses a method of mounting the IC in such a state that the electrostatic protection element is first mounted on the substrate body and the static electricity countermeasure is taken. Is described.

しかしながら、静電気対策素子を先にはんだリフローを通過させて基板本体に実装すると、IC搭載部分もはんだリフローされることになる。一般的に、ICはワイヤボンディングやはんだバンプによって基板本体上のランドと電気的に接続されるが、ランドが一旦はんだリフローを通過してしまうと、はんだのために平滑性が損なわれ、ICの実装が不能になるという不具合を生じる。
特開2000−349558号公報 特開平11−340412号公報
However, if the anti-static element is first passed through the solder reflow and mounted on the substrate body, the IC mounting portion is also solder reflowed. Generally, an IC is electrically connected to a land on a substrate body by wire bonding or a solder bump, but once the land passes through the solder reflow, the smoothness is impaired due to the solder, and the IC This causes a problem that the mounting becomes impossible.
JP 2000-349558 A JP 11-340412 A

そこで、本発明の目的は、基板本体の大型化を極力回避できると共に基板本体に実装された被保護素子が製造過程においてある程度の静電気対策がなされ、かつ、静電気対策のために被保護素子の実装が妨げられることのない多層配線基板及びその製造方法を提供することにある。   Accordingly, an object of the present invention is to avoid the enlargement of the substrate body as much as possible, and to protect the protected element mounted on the substrate body to some extent in the manufacturing process, and to mount the protected element for the countermeasure against static electricity It is an object of the present invention to provide a multilayer wiring board and a method for manufacturing the same.

前記目的を達成するため、第1の発明は、
(a)セラミックシートを積層すると共に内部導体を内蔵した基板本体に被保護素子を実装し、該被保護素子と電気的に接続されて該被保護素子が静電気により破壊されるのを防止するための静電気対策部を備えた多層配線基板であって、
(b)前記静電気対策部は、前記基板本体に実装されて容量成分、インダクタンス成分及び/又は抵抗成分を生じさせる静電気対策素子と、前記基板本体の内部に設けられて容量成分、インダクタンス成分及び/又は抵抗成分を生じさせる静電気対策回路とを備え
(c)前記基板本体の表面には前記被保護素子及び前記静電気対策素子がそれぞれ実装されている第1のランド及び第2のランドが形成されており、前記静電気対策回路は該第1のランドと該第2のランドとを接続する信号経路上に形成されていること、
を特徴とする。
In order to achieve the above object, the first invention provides:
(A) In order to prevent a protected element from being destroyed by static electricity by mounting a protected element on a substrate body in which ceramic sheets are laminated and incorporating an internal conductor, and being electrically connected to the protected element A multilayer wiring board with a static electricity countermeasure part
(B) The static electricity countermeasure unit is mounted on the substrate body to generate a capacitance component, an inductance component and / or a resistance component, and is provided inside the substrate body to provide a capacitance component, an inductance component and / or Or equipped with an anti-static circuit that generates a resistance component ,
(C) A first land and a second land on which the protected element and the anti-static element are mounted are formed on the surface of the substrate body, and the anti-static circuit includes the first land. And a signal path connecting the second land and the second land ,
It is characterized by.

第1の発明に係る多層配線基板によれば、基板本体に外付けされた静電気対策素子と基板本体に予め内蔵されている静電気対策回路とで被保護素子に対して過負荷の静電気電荷が印加されることを十分なレベルで防止する。静電気対策回路は静電気対策素子と協働して静電気対策効果を発揮するものであるために小さな容積で済み、基板本体の大型化を極力回避できる。この静電気対策回路は被保護素子が実装された後の製造過程において、完全なレベルではないがある程度の過負荷の静電気電荷が被保護素子に印加されることを防止する。製造過程において、静電気対策回路に静電気対策効果として求められる一応の目安は、容量成分で3pF以上、インダクタンス成分で3nH以上である。   According to the multilayer wiring board according to the first aspect of the present invention, an overload electrostatic charge is applied to the protected element by the electrostatic countermeasure element externally attached to the substrate body and the electrostatic countermeasure circuit built in the substrate body in advance. To prevent being done at a sufficient level. Since the anti-static circuit works in cooperation with the anti-static element and exhibits an anti-static effect, it needs only a small volume, and the size of the substrate body can be avoided as much as possible. This electrostatic protection circuit prevents a certain level of overload electrostatic charge from being applied to the protected element, although not at a complete level, in the manufacturing process after the protected element is mounted. In a manufacturing process, a temporary standard required for an antistatic effect in an antistatic circuit is a capacitance component of 3 pF or more and an inductance component of 3 nH or more.

一方、先に静電気対策素子を基板本体に実装して(はんだリフローを通過させて)おく必要はなく、被保護素子を実装するためのランドが静電気対策素子のためのはんだリフローで平滑性を失うことがないので、被保護素子の実装が妨げられることもない。   On the other hand, it is not necessary to first mount the anti-static element on the board body (through the solder reflow), and the land for mounting the protected element loses smoothness due to the solder reflow for the anti-static element. Therefore, mounting of the protected element is not hindered.

また、静電気対策素子に対して静電気対策回路のうち容量成分を生じさせる回路は並列又は直列いずれの態様で接続されていてもよく、インダクタンス成分を生じさせる回路も並列又は直列いずれの態様で接続されていてもよい。   In addition, a circuit that generates a capacitance component of the anti-static element may be connected to the anti-static element in either a parallel or series manner, and a circuit that generates the inductance component is connected in either a parallel or series manner. It may be.

また、静電気対策回路は、静電気対策部の容量成分、インダクタンス成分及び/又は抵抗成分の一部を構成する成分を生じさせるものであってもよいことは勿論である。   Of course, the static electricity countermeasure circuit may generate a component that constitutes a part of the capacitance component, inductance component, and / or resistance component of the static electricity countermeasure portion.

第2の発明に係る多層配線基板の製造方法は、
)セラミックシートを積層すると共に内部導体を内蔵した基板本体に被保護素子を実装し、該被保護素子と電気的に接続されて該被保護素子が静電気により破壊されるのを防止するための静電気対策部を備えた多層配線基板の製造方法であって、
)被保護素子を実装するための第1ランド及び容量成分、インダクタンス成分及び/又は抵抗成分を生じさせる静電気対策素子を実装するための第2ランドが積層体の表面に形成されると共に、容量成分、インダクタンス成分及び/又は抵抗成分を生じさせる静電気対策回路が積層体の内部において該第1のランドと該第2のランドとを接続する信号経路上に形成されるように、導体パターンが形成されたセラミックグリーンシートを積層して積層体を得る第1工程と、
)前記積層体を焼成して基板本体を得る第2工程と、
)前記基板本体の所定位置に前記被保護素子を設けて前記第1ランドに電気的に接続する第3工程と、
)前記基板本体の所定位置に前記静電気対策素子を設けて前記第2ランドにリフローはんだ実装する第4工程と、
を備えたことを特徴とする。
A method of manufacturing a multilayer wiring board according to the second invention is as follows:
( D ) In order to prevent the protected element from being destroyed by static electricity by mounting the protected element on the substrate body in which the ceramic sheets are laminated and incorporating the internal conductor, and being electrically connected to the protected element. A method for manufacturing a multilayer wiring board having a static electricity countermeasure part of
First land and the capacitance component, the second land for mounting the ESD protection device that causes an inductance component and / or a resistance component is formed on the surface of the laminate for implementing (e) the protected element together, the capacitive component, as electrostatic protection circuit to generate an inductance component and / or the resistance component is formed on the signal path connecting the inside Oite first lands and the second lands of the stack A first step of obtaining a laminate by laminating ceramic green sheets on which a conductor pattern is formed;
( F ) a second step of firing the laminate to obtain a substrate body;
(G) a third step of electrically connecting said at predetermined positions of the substrate body provided with the protected device to the first land,
(H) a fourth step of reflow soldering to the second land of the ESD protection device is provided at a predetermined position of the substrate body,
It is provided with.

第2の発明に係る製造方法においては、前記利点を有する第1の発明に係る多層配線基板を得ることができる。特に、第3工程で先に被保護素子を実装し、その後第4工程で静電気対策素子を基板本体に実装するため、換言すれば、被保護素子を実装するためのランドが静電気対策素子のためのはんだリフローで平滑性を失うことがないので、被保護素子の実装が妨げられることがない。   In the manufacturing method according to the second invention, the multilayer wiring board according to the first invention having the above-mentioned advantages can be obtained. In particular, the protected element is first mounted in the third step, and then the electrostatic protection element is mounted on the substrate body in the fourth step. In other words, the land for mounting the protected element is an electrostatic protection element. Since the smoothness is not lost by the solder reflow, mounting of the protected element is not hindered.

以下、本発明に係る多層配線基板及びその製造方法の実施例について添付図面を参照して説明する。   Hereinafter, embodiments of a multilayer wiring board and a method for manufacturing the same according to the present invention will be described with reference to the accompanying drawings.

(多層配線基板の構造、図1参照)
図1に、本発明に係る多層配線基板の一例を示す。この多層配線基板1は、複数枚のセラミックシートを積層すると共に内部導体11,12,13,14,15,16,17,18を内蔵した基板本体2のキャビティ3に被保護素子(IC)30を実装して樹脂4で封止し、該被保護素子30と電気的に接続されて該被保護素子30が静電気により破壊されるのを防止するための静電気対策部(静電気対策素子35と静電気対策回路36とからなる)を備えている。さらに、基板本体2の両端下部には外部電極37,37が形成されている。
(Structure of multilayer wiring board, see Fig. 1)
FIG. 1 shows an example of a multilayer wiring board according to the present invention. The multilayer wiring board 1 includes a plurality of ceramic sheets stacked and a protected element (IC) 30 in a cavity 3 of a substrate body 2 that includes internal conductors 11, 12, 13, 14, 15, 16, 17, 18. Is sealed with resin 4 and is electrically connected to the protected element 30 to prevent the protected element 30 from being destroyed by static electricity (an antistatic element 35 and an electrostatic And a countermeasure circuit 36). Furthermore, external electrodes 37 and 37 are formed at both lower portions of the substrate body 2.

内部導体11,12,13は誘電体セラミックシート上に導電性ペースト印刷して形成したものであり、内部導体11,12は容量成分を生じさせる静電気対策回路36を構成している。また、内部導体14〜18はセラミックシートを貫通するビアホールである。   The inner conductors 11, 12, and 13 are formed by printing a conductive paste on a dielectric ceramic sheet, and the inner conductors 11 and 12 constitute a static electricity countermeasure circuit 36 that generates a capacitance component. The inner conductors 14 to 18 are via holes that penetrate the ceramic sheet.

静電気対策素子35は基板本体2の上面に形成されたランド21,22にはんだ付けされている。   The antistatic element 35 is soldered to lands 21 and 22 formed on the upper surface of the substrate body 2.

被保護素子(IC)30は、キャビティ3内に形成されたランド23に図示しない接着剤によって固定されると共に、キャビティ3の段差部に形成されたランド24,25にワイヤ31,32を介してボンディングされている。なお、接着剤に代えてはんだバンプを用いてもよい。但し,はんだバンプによってICを実装するのは、技術的に困難であるし、リフローを2回通過させなければならないので、接着剤による固定が好ましい。   The protected element (IC) 30 is fixed to the land 23 formed in the cavity 3 by an adhesive (not shown), and the lands 24 and 25 formed in the stepped portion of the cavity 3 via wires 31 and 32. Bonded. Note that solder bumps may be used instead of the adhesive. However, mounting an IC with solder bumps is technically difficult, and reflow must be passed twice, so fixing with an adhesive is preferable.

ところで、静電気対策素子35及び静電気対策回路36は、それぞれ一つの素子や回路であってもよく(図2〜図7参照)、あるいは、二つ以上の素子や回路で構成されていてもよい(図8及び図9参照)。また、素子35及び回路36の種類は、容量成分、インダクタンス成分又は抵抗成分を生じさせるものを、静電気破壊を防止できる機能を有するように任意に組み合わせることができる。   By the way, each of the static electricity countermeasure element 35 and the static electricity countermeasure circuit 36 may be one element or circuit (see FIGS. 2 to 7), or may be composed of two or more elements or circuits (see FIG. 2). FIG. 8 and FIG. 9). In addition, the types of the element 35 and the circuit 36 can be arbitrarily combined with those that generate a capacitance component, an inductance component, or a resistance component so as to have a function of preventing electrostatic breakdown.

なお、基板本体2の上面又は下面には、レーザーによって、生産月度等を示すためのマーキングが、内部導体にまで至らない非貫通孔として形成されていてもよい。   In addition, the marking for showing a production month etc. may be formed in the upper surface or lower surface of the board | substrate body 2 as a non-through-hole which does not reach an internal conductor with a laser.

以上の構成からなる多層配線基板1は、以下の工程を経て製造される。   The multilayer wiring board 1 having the above configuration is manufactured through the following steps.

まず、基板本体2となる積層体を得る。この積層体は、被保護素子30を実装するためのランド23,24,25及び静電気対策素子35を実装するためのランド21,22が積層体の表面に形成されると共に、静電気対策回路36(内部導体11,12)が積層体の内部に形成されるように、さらに、内部導体13〜18となるための導体パターンが形成されたセラミックグリーンシートを積層、圧着して形成する。   First, the laminated body used as the board | substrate body 2 is obtained. In this laminated body, lands 23, 24, and 25 for mounting the protected element 30 and lands 21 and 22 for mounting the antistatic element 35 are formed on the surface of the laminated body, and an antistatic circuit 36 ( Further, ceramic green sheets on which conductor patterns for forming the inner conductors 13 to 18 are formed are laminated and pressure-bonded so that the inner conductors 11 and 12) are formed inside the laminated body.

次に前記積層体を焼成して基板本体2を得る。その後、基板本体2のキャビティ3内に被保護素子30を設けてランド23とは接着剤によって、ランド24,25とはワイヤボンディングによって電気的に接続する。さらに、基板本体2の上面に静電気対策素子35を設けてランド21,22にリフローはんだ実装する。   Next, the laminate is fired to obtain the substrate body 2. Thereafter, the protected element 30 is provided in the cavity 3 of the substrate body 2 and is electrically connected to the land 23 by an adhesive and to the lands 24 and 25 by wire bonding. Further, an antistatic element 35 is provided on the upper surface of the substrate body 2 and mounted on the lands 21 and 22 by reflow soldering.

(静電気対策部の等価回路、図2〜図9参照)
図2に示す第1例は、静電気対策素子35及び静電気対策回路36が、それぞれ、容量成分を備えたコンデンサとして構成され、互いに並列に接続されている。そして、静電気対策素子35及び静電気対策回路36の一端が被保護素子30のドレインに接続されている。静電気対策素子35はランド21,22上に実装されている。
(Equivalent circuit of static electricity countermeasure part, see Fig. 2 to Fig. 9)
In the first example shown in FIG. 2, the antistatic element 35 and the antistatic circuit 36 are each configured as a capacitor having a capacitance component and are connected in parallel to each other. One end of the antistatic element 35 and the antistatic circuit 36 is connected to the drain of the protected element 30. The antistatic element 35 is mounted on the lands 21 and 22.

図3に示す第2例は、静電気対策素子35及び静電気対策回路36が、それぞれ、容量成分を備えたコンデンサとして構成され、互いに並列に接続されている。そして、静電気対策素子35及び静電気対策回路36の一端が被保護素子30のゲートに接続されている。静電気対策素子35はランド21,22上に実装されている。   In the second example shown in FIG. 3, the anti-static element 35 and the anti-static circuit 36 are each configured as a capacitor having a capacitance component and are connected in parallel to each other. One end of the antistatic element 35 and the antistatic circuit 36 is connected to the gate of the protected element 30. The antistatic element 35 is mounted on the lands 21 and 22.

図4に示す第3例は、静電気対策素子35及び静電気対策回路36が、それぞれ、容量成分を備えたコンデンサとして構成され、互いに並列に接続されている。そして、静電気対策素子35及び静電気対策回路36の一端が被保護素子30のゲートに接続されている。静電気対策素子35はランド21,22上に実装されている。   In the third example shown in FIG. 4, the antistatic element 35 and the antistatic circuit 36 are each configured as a capacitor having a capacitance component and are connected in parallel to each other. One end of the antistatic element 35 and the antistatic circuit 36 is connected to the gate of the protected element 30. The antistatic element 35 is mounted on the lands 21 and 22.

図5に示す第4例は、静電気対策素子35が抵抗成分を備えた抵抗として構成され、静電気対策回路36が容量成分を備えたコンデンサとして構成され、互いに並列に接続されている。そして、静電気対策素子35及び静電気対策回路36の一端が被保護素子30のゲートに接続されている。静電気対策素子35はランド21,22上に実装されている。   In the fourth example shown in FIG. 5, the static electricity countermeasure element 35 is configured as a resistor having a resistance component, and the static electricity countermeasure circuit 36 is configured as a capacitor having a capacitance component, and is connected in parallel to each other. One end of the antistatic element 35 and the antistatic circuit 36 is connected to the gate of the protected element 30. The antistatic element 35 is mounted on the lands 21 and 22.

図6に示す第5例は、静電気対策素子35がインダクタンス成分を備えたコイルとして構成され、静電気対策回路36が容量成分を備えたコンデンサとして構成され、互いに直列に接続されている。そして、静電気対策回路36の一端が被保護素子30のゲートに接続されている。静電気対策素子35はランド21,22上に実装されている。   In the fifth example shown in FIG. 6, the static electricity countermeasure element 35 is configured as a coil having an inductance component, and the static electricity countermeasure circuit 36 is configured as a capacitor having a capacitance component, and is connected in series with each other. One end of the static electricity countermeasure circuit 36 is connected to the gate of the protected element 30. The antistatic element 35 is mounted on the lands 21 and 22.

図7に示す第6例は、静電気対策素子35及び静電気対策回路36が、それぞれ、インダクタンス成分を備えたコイルとして構成され、互いに直列に接続されている。そして、静電気対策回路36の一端が被保護素子30のゲートに接続されている。静電気対策素子35はランド21,22上に実装されている。   In the sixth example shown in FIG. 7, the anti-static element 35 and the anti-static circuit 36 are each configured as a coil having an inductance component and are connected in series with each other. One end of the static electricity countermeasure circuit 36 is connected to the gate of the protected element 30. The antistatic element 35 is mounted on the lands 21 and 22.

図8に示す第7例は、静電気対策素子35a,35bが容量成分を備えたコンデンサ及びインダクタンス成分を備えたコイルとして構成され、静電気対策回路36a,36bが容量成分を備えたコンデンサ及びインダクタンス成分を備えたコイルとして構成されている。静電気対策素子35a及び静電気対策回路36aの一端が被保護素子30のゲートに互いに並列に接続されている。また、静電気対策素子35b及び静電気対策回路36bは互いに直列に接続され、かつ、静電気対策回路36bの一端が静電気対策素子35a及び静電気対策回路36aの他端に接続されている。静電気対策素子35a,35bはそれぞれ独立して設けたランド21,22上に実装されている。   In the seventh example shown in FIG. 8, the static electricity countermeasure elements 35a and 35b are configured as a capacitor having a capacitor and an inductance component having a capacitance component, and the static electricity countermeasure circuits 36a and 36b have a capacitor and an inductance component having a capacitance component. It is comprised as a provided coil. One end of the anti-static element 35 a and the anti-static circuit 36 a are connected in parallel to the gate of the protected element 30. The static electricity countermeasure element 35b and the static electricity countermeasure circuit 36b are connected in series with each other, and one end of the static electricity countermeasure circuit 36b is connected to the other end of the static electricity countermeasure element 35a and the static electricity countermeasure circuit 36a. The static electricity countermeasure elements 35a and 35b are mounted on lands 21 and 22 provided independently.

図9に示す第8例は、静電気対策素子35a,35bがインダクタンス成分を備えたコイル及び容量成分を備えたコンデンサとして構成され、静電気対策回路36a,36bがインダクタンス成分を備えたコイル及び容量成分を備えたコンデンサとして構成されている。静電気対策素子35a及び静電気対策回路36aの一端が被保護素子30のゲートに互いに並列に接続されている。また、静電気対策素子35b及び静電気対策回路36bは互いに直列に接続され、かつ、静電気対策回路36bの一端が静電気対策素子35a及び静電気対策回路36aの他端に接続されている。静電気対策素子35a,35bはそれぞれ独立して設けたランド21,22上に実装されている。   In the eighth example shown in FIG. 9, the static electricity countermeasure elements 35a and 35b are configured as a coil having an inductance component and a capacitor having a capacitance component, and the static electricity countermeasure circuits 36a and 36b have a coil and a capacitance component having an inductance component. It is comprised as a provided capacitor. One end of the anti-static element 35 a and the anti-static circuit 36 a are connected in parallel to the gate of the protected element 30. The static electricity countermeasure element 35b and the static electricity countermeasure circuit 36b are connected in series with each other, and one end of the static electricity countermeasure circuit 36b is connected to the other end of the static electricity countermeasure element 35a and the static electricity countermeasure circuit 36a. The static electricity countermeasure elements 35a and 35b are mounted on lands 21 and 22 provided independently.

なお、静電気対策素子35,35a,35b及び静電気対策回路36,36a,36bの種類は、容量成分、インダクタンス成分又は抵抗成分を生じさせるものを、静電気破壊を防止できる機能を有するように任意に組み合わせることができる。   Note that the types of the static electricity countermeasure elements 35, 35a, and 35b and the static electricity countermeasure circuits 36, 36a, and 36b are arbitrarily combined with those that generate a capacitance component, an inductance component, or a resistance component so as to have a function of preventing electrostatic breakdown. be able to.

即ち、本発明において、静電気対策部は、基板本体2に実装されて容量成分、インダクタンス成分及び/又は抵抗成分を生じさせる静電気対策素子35,35a,35bと、基板本体2の内部に設けられて容量成分、インダクタンス成分及び/又は抵抗成分を生じさせる静電気対策回路36,36a,36bとを備えている。   That is, in the present invention, the static electricity countermeasure unit is provided inside the board body 2 and the static electricity countermeasure elements 35, 35 a, and 35 b that are mounted on the board body 2 to generate a capacitance component, an inductance component, and / or a resistance component. There are provided anti-static circuits 36, 36a, 36b for generating a capacitance component, an inductance component and / or a resistance component.

以上の各種等価回路を備えた多層配線基板1にあっては、基板本体2に実装された静電気対策素子35,35a,35bと基板本体2に予め内蔵されている静電気対策回路36,36a,36bとで被保護素子30に対して過負荷の静電気電荷が印加されることを十分なレベルで防止する。   In the multilayer wiring board 1 provided with the above various equivalent circuits, the anti-static elements 35, 35a, 35b mounted on the board body 2 and the anti-static circuits 36, 36a, 36b built in the board body 2 in advance. Therefore, it is possible to prevent an overload electrostatic charge from being applied to the protected element 30 at a sufficient level.

静電気対策回路36,36a,36bは静電気対策素子35,35a,35bと協働して静電気対策効果を発揮するために小さな容積で済み、基板本体2の大型化を極力回避できる。そして、この静電気対策回路36,36a,36bは被保護素子30が実装された後の製造過程において、完全なレベルではないがある程度の過負荷の静電気電荷が被保護素子30に印加されることを防止する。   The static electricity countermeasure circuits 36, 36 a, 36 b need only a small volume in order to exhibit the static electricity countermeasure effect in cooperation with the static electricity countermeasure elements 35, 35 a, 35 b, and can avoid the enlargement of the substrate body 2 as much as possible. The static electricity countermeasure circuits 36, 36 a, and 36 b are configured to apply a certain level of overload electrostatic charge to the protected element 30 in the manufacturing process after the protected element 30 is mounted. To prevent.

一方、先に静電気対策素子35,35a,35bを基板本体2に実装して(はんだリフローを通過させて)おく必要はなく、製造方法で説明したように、先に基板本体2に被保護素子30を実装し、その後基板本体2に静電対策素子35,35a,35bを実装するため、被保護素子30を実装するためのランド23,24,25が静電気対策素子35,35a,35bのためのはんだリフローで平滑性を失うことがなく、被保護素子30の実装が妨げられることはない。   On the other hand, it is not necessary to mount the anti-static elements 35, 35a, and 35b on the board body 2 first (pass the solder reflow) first, and as described in the manufacturing method, the board body 2 is first covered with the protected element. 30, and then the electrostatic countermeasure elements 35, 35 a, 35 b are mounted on the substrate body 2, and the lands 23, 24, 25 for mounting the protected element 30 are for the electrostatic countermeasure elements 35, 35 a, 35 b. The solder reflow does not lose smoothness, and mounting of the protected element 30 is not hindered.

(他の実施例)
なお、本発明に係る多層配線基板及びその製造方法は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
(Other examples)
The multilayer wiring board and the manufacturing method thereof according to the present invention are not limited to the above-described embodiments, and various modifications can be made within the scope of the gist.

例えば、基板本体の構成あるいは該基板本体に内蔵される各種素子の種類や内部導体の形状などは任意である。また、被保護素子は種々のものを実装することができ、静電気対策素子及び静電気対策回路の組合せも種々採用することができる。   For example, the configuration of the substrate body, the types of various elements incorporated in the substrate body, the shape of the internal conductor, and the like are arbitrary. Various protected elements can be mounted, and various combinations of antistatic elements and antistatic circuits can be employed.

特に、静電気対策部における静電気対策素子と静電気対策回路との関係として、両者で1種類の成分(例えば、容量成分)を構成してもよく、あるいは、両者で別の成分(例えば、静電気対策素子が容量成分で、静電気対策回路がインダクタンス成分)を構成してもよい。また、静電気対策素子は基板本体に形成したキャビティ内に実装されていてもよい。   In particular, as a relationship between the anti-static element and the anti-static circuit in the anti-static unit, one type of component (for example, a capacitive component) may be configured by both, or another component (for example, the anti-static unit by both) May be a capacitance component, and the anti-static circuit may constitute an inductance component). The antistatic element may be mounted in a cavity formed in the substrate body.

本発明に係る多層配線基板の一例を示す断面図である。It is sectional drawing which shows an example of the multilayer wiring board which concerns on this invention. 前記多層配線基板に設けられた静電気対策部の第1例(等価回路)を示すブロック図である。It is a block diagram which shows the 1st example (equivalent circuit) of the static electricity countermeasure part provided in the said multilayer wiring board. 前記多層配線基板に設けられた静電気対策部の第2例(等価回路)を示すブロック図である。It is a block diagram which shows the 2nd example (equivalent circuit) of the static electricity countermeasure part provided in the said multilayer wiring board. 前記多層配線基板に設けられた静電気対策部の第3例(等価回路)を示すブロック図である。It is a block diagram which shows the 3rd example (equivalent circuit) of the static electricity countermeasure part provided in the said multilayer wiring board. 前記多層配線基板に設けられた静電気対策部の第4例(等価回路)を示すブロック図である。It is a block diagram which shows the 4th example (equivalent circuit) of the static electricity countermeasure part provided in the said multilayer wiring board. 前記多層配線基板に設けられた静電気対策部の第5例(等価回路)を示すブロック図である。It is a block diagram which shows the 5th example (equivalent circuit) of the static electricity countermeasure part provided in the said multilayer wiring board. 前記多層配線基板に設けられた静電気対策部の第6例(等価回路)を示すブロック図である。It is a block diagram which shows the 6th example (equivalent circuit) of the static electricity countermeasure part provided in the said multilayer wiring board. 前記多層配線基板に設けられた静電気対策部の第7例(等価回路)を示すブロック図である。It is a block diagram which shows the 7th example (equivalent circuit) of the static electricity countermeasure part provided in the said multilayer wiring board. 前記多層配線基板に設けられた静電気対策部の第8例(等価回路)を示すブロック図である。It is a block diagram which shows the 8th example (equivalent circuit) of the static electricity countermeasure part provided in the said multilayer wiring board.

符号の説明Explanation of symbols

1…多層配線基板
2…基板本体
3…キャビティ
11〜18…内部導体
21〜25…ランド
30…被保護素子(IC)
31,32…ワイヤ
35,35a,35b…静電気対策素子
36,36a,36b…静電気対策回路
DESCRIPTION OF SYMBOLS 1 ... Multilayer wiring board 2 ... Board | substrate body 3 ... Cavity 11-18 ... Internal conductor 21-25 ... Land 30 ... Protected element (IC)
31, 32 ... Wires 35, 35a, 35b ... Electrostatic countermeasure elements 36, 36a, 36b ... Electrostatic countermeasure circuits

Claims (5)

セラミックシートを積層すると共に内部導体を内蔵した基板本体に被保護素子を実装し、該被保護素子と電気的に接続されて該被保護素子が静電気により破壊されるのを防止するための静電気対策部を備えた多層配線基板であって、
前記静電気対策部は、前記基板本体に実装されて容量成分、インダクタンス成分及び/又は抵抗成分を生じさせる静電気対策素子と、前記基板本体の内部に設けられて容量成分、インダクタンス成分及び/又は抵抗成分を生じさせる静電気対策回路とを備え
前記基板本体の表面には前記被保護素子及び前記静電気対策素子がそれぞれ実装されている第1のランド及び第2のランドが形成されており、前記静電気対策回路は該第1のランドと該第2のランドとを接続する信号経路上に形成されていることを特徴とする多層配線基板。
Static electricity countermeasures for preventing the element to be protected from being destroyed by static electricity by mounting the element to be protected on the substrate body including the ceramic sheet and the internal conductor built therein. A multilayer wiring board having a portion,
The static electricity countermeasure unit is mounted on the substrate body to generate a capacitance component, an inductance component and / or a resistance component, and is provided inside the substrate body to have a capacitance component, an inductance component and / or a resistance component. and a static electricity protection circuit to cause,
A first land and a second land on which the protected element and the anti-static element are respectively mounted are formed on the surface of the substrate body, and the anti-static circuit includes the first land and the second land. A multilayer wiring board formed on a signal path that connects two lands .
前記静電気対策回路は容量成分又はインダクタンス成分を生じさせるものであり、前記静電気対策素子に対して前記静電気対策回路のうち容量成分を生じさせる回路は並列に接続され、インダクタンス成分を生じさせる回路は直列に接続されていることを特徴とする請求項1に記載の多層配線基板。 The static electricity countermeasure circuit generates a capacitance component or an inductance component, and a circuit that generates a capacitance component of the static electricity prevention circuit is connected in parallel to the static electricity countermeasure element, and a circuit that generates the inductance component is connected in series. The multilayer wiring board according to claim 1, wherein the multilayer wiring board is connected to the wiring board. 前記静電気対策回路は容量成分又はインダクタンス成分を生じさせるものであり、前記静電気対策素子に対して前記静電気対策回路のうち容量成分を生じさせる回路は直列に接続され、インダクタンス成分を生じさせる回路は並列に接続されていることを特徴とする請求項1に記載の多層配線基板。 The static electricity countermeasure circuit generates a capacitance component or an inductance component, and a circuit that generates a capacitance component of the static electricity countermeasure circuit is connected in series to the static electricity countermeasure element, and a circuit that generates an inductance component is connected in parallel. The multilayer wiring board according to claim 1, wherein the multilayer wiring board is connected to the wiring board. 前記静電気対策回路は、前記静電気対策部の容量成分、インダクタンス成分及び/又は抵抗成分の一部を構成する成分を生じさせるものであることを特徴とする請求項1、請求項2又は請求項3に記載の多層配線基板。 The ESD protection circuit, the capacitance component of the ESD protection portion, claim 1, characterized in that to produce a component that constitutes part of the inductance component and / or resistive component, claim 2 or claim 3 multilayer wiring substrate according to. セラミックシートを積層すると共に内部導体を内蔵した基板本体に被保護素子を実装し、該被保護素子と電気的に接続されて該被保護素子が静電気により破壊されるのを防止するための静電気対策部を備えた多層配線基板の製造方法であって、
被保護素子を実装するための第1ランド及び容量成分、インダクタンス成分及び/又は抵抗成分を生じさせる静電気対策素子を実装するための第2ランドが積層体の表面に形成されると共に、容量成分、インダクタンス成分及び/又は抵抗成分を生じさせる静電気対策回路が積層体の内部において該第1のランドと該第2のランドとを接続する信号経路上に形成されるように、導体パターンが形成されたセラミックグリーンシートを積層して積層体を得る第1工程と、
前記積層体を焼成して基板本体を得る第2工程と、
前記基板本体の所定位置に前記被保護素子を設けて前記第1ランドとワイヤボンディングによって電気的に接続する第3工程と、
前記基板本体の所定位置に前記静電気対策素子を設けて前記第2ランドにリフローはんだ実装する第4工程と、
を備えたことを特徴とする多層配線基板の製造方法。
Static electricity countermeasures for preventing the element to be protected from being destroyed by static electricity by mounting the element to be protected on the substrate body including the laminated ceramic sheets and incorporating the internal conductor. A method for manufacturing a multilayer wiring board having a portion,
First land and the capacitance component for implementing the protected device, with the second land for mounting the ESD protection device that causes an inductance component and / or a resistance component is formed on the surface of the laminated body, volume component, as electrostatic protection circuit to generate an inductance component and / or the resistance component is formed on the signal path connecting the inside Oite first land and the second land of the laminate, the conductor pattern A first step of obtaining a laminate by laminating ceramic green sheets formed with
A second step of firing the laminate to obtain a substrate body;
A third step of electrically connecting the first land and wire bonding the provided the protected element in a predetermined position of the substrate body,
A fourth step of reflow soldering to the second land of the ESD protection device is provided at a predetermined position of the substrate body,
A method of manufacturing a multilayer wiring board, comprising:
JP2004115495A 2004-04-09 2004-04-09 Multilayer wiring board and manufacturing method thereof Expired - Fee Related JP4513389B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004115495A JP4513389B2 (en) 2004-04-09 2004-04-09 Multilayer wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004115495A JP4513389B2 (en) 2004-04-09 2004-04-09 Multilayer wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2005302942A JP2005302942A (en) 2005-10-27
JP4513389B2 true JP4513389B2 (en) 2010-07-28

Family

ID=35334094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004115495A Expired - Fee Related JP4513389B2 (en) 2004-04-09 2004-04-09 Multilayer wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4513389B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5093345B2 (en) 2008-05-08 2012-12-12 株式会社村田製作所 Board with built-in ESD protection function
JP5332663B2 (en) * 2009-02-02 2013-11-06 株式会社デンソー Sensor signal processing circuit board
JP5136632B2 (en) * 2010-01-08 2013-02-06 大日本印刷株式会社 Electronic components
JP5766593B2 (en) * 2011-12-09 2015-08-19 日本特殊陶業株式会社 Light-emitting element mounting wiring board
JP6390674B2 (en) 2015-12-24 2018-09-19 株式会社デンソー Detection device and torque sensor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267497A (en) * 1992-03-23 1993-10-15 Japan Radio Co Ltd Electronic component package
JPH1117483A (en) * 1997-06-26 1999-01-22 Sumitomo Metal Ind Ltd Multilayer LC noise filter and manufacturing method thereof
JP2000058381A (en) * 1998-08-13 2000-02-25 Murata Mfg Co Ltd Multilayer substrate having built-in capacitor
JP3491561B2 (en) * 1999-06-04 2004-01-26 株式会社村田製作所 Frequency multiplier
JP2001035960A (en) * 1999-07-21 2001-02-09 Mitsubishi Electric Corp Semiconductor device and manufacturing method
JP3798959B2 (en) * 2001-09-27 2006-07-19 京セラ株式会社 Multilayer wiring board
JP2004023074A (en) * 2002-06-20 2004-01-22 Murata Mfg Co Ltd Circuit board device and method of manufacturing the same
JP3743427B2 (en) * 2003-02-07 2006-02-08 株式会社デンソー Electromagnetic shielding semiconductor device

Also Published As

Publication number Publication date
JP2005302942A (en) 2005-10-27

Similar Documents

Publication Publication Date Title
JP5090749B2 (en) Semiconductor package and manufacturing method thereof
US9947466B2 (en) Electronic component
US10109576B2 (en) Capacitor mounting structure
JP6144139B2 (en) Multilayer ceramic capacitor with interposer and interposer for multilayer ceramic capacitor
JP2004023108A (en) IC substrate having overvoltage protection function and method of manufacturing the substrate
JP4365166B2 (en) Capacitor, multilayer wiring board, and semiconductor device
JP5574073B2 (en) High frequency module
US7660132B2 (en) Covered multilayer module
US7245505B2 (en) Laminated electronic component
JP5831633B2 (en) Multilayer element and manufacturing method thereof
JP4793168B2 (en) Multilayer capacitor and multilayer capacitor mounting structure
JP4513389B2 (en) Multilayer wiring board and manufacturing method thereof
JPH07115151A (en) Semiconductor device and manufacturing method thereof
KR20150089213A (en) Chip Inductor
KR101823189B1 (en) Inductor Assembly
JP2005167468A (en) Electronic apparatus and semiconductor device
JP2008060214A (en) Mounting structure of laminated ceramic electronic component
CN104637906B (en) Structure is prevented for circuit substrate and the solder of semiconductor packages bridge joint
KR20190022120A (en) Capacitor Component
JP6323622B2 (en) Component mounting board
CN1312765C (en) Integrated circuit carrier substrate with overvoltage protection function
JP2005183836A (en) Tape carrier for semiconductor device and semiconductor device using the same
WO2016170894A1 (en) Wiring board and laminated chip capacitor
JP2009094168A (en) Circuit board
CN101316479B (en) Circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100503

R150 Certificate of patent or registration of utility model

Ref document number: 4513389

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees