Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4520056B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP4520056B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4520056B2
JP4520056B2 JP2001031125A JP2001031125A JP4520056B2 JP 4520056 B2 JP4520056 B2 JP 4520056B2 JP 2001031125 A JP2001031125 A JP 2001031125A JP 2001031125 A JP2001031125 A JP 2001031125A JP 4520056 B2 JP4520056 B2 JP 4520056B2
Authority
JP
Japan
Prior art keywords
mold resin
island
semiconductor device
exposed surface
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001031125A
Other languages
English (en)
Other versions
JP2002237550A (ja
Inventor
俊幸 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001031125A priority Critical patent/JP4520056B2/ja
Publication of JP2002237550A publication Critical patent/JP2002237550A/ja
Application granted granted Critical
Publication of JP4520056B2 publication Critical patent/JP4520056B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、アイランドを設けたリードフレームに半導体チップを配設し、モールド樹脂によってモールディングを行うことによって同半導体チップを密封封止して製造される半導体装置に関するものである。
【0002】
【従来の技術】
従来、QFP(Quad Flatpack Package)あるいはSOP(Small Outline Package)などのような半導体装置では、リードフレームの略中央に半導体チップを取着するアイランドを設け、同アイランドの上面に半導体チップを着設し、半導体チップの各電極とリードフレームの各リードとを金属製のワイヤなどでそれぞれ電気的に接続した後、モールド樹脂によって半導体チップを密封封止するようにしている。
【0003】
このような半導体装置のうち、密封封止される半導体チップの発熱量が多い場合には、アイランドを放熱板とみなし、同アイランドの下面をモールド樹脂から露出させながらモールディングを行い、放熱性を高めることができるようにしている。
【0004】
【発明が解決しようとする課題】
しかし、アイランドの下面を露出させてモールディングを行う場合、図9に示すようにアイランド11の下面を下部モールド金型12に当接させてモールディングが行われるが、このときにアイランド11の下面全体を隙間なく下部モールド金型12に当接させることは困難であるため、アイランド11の下面と下部モールド金型12との間には僅かながらの隙間が生じており、半導体チップC'をモールディングするためにモールド樹脂13を圧入した際に、その隙間部分にモールド樹脂13が浸入し、図10に示すように、アイランド11の下面に樹脂バリ14が生起されるという問題があった。従って、生起された樹脂バリ14の除去という新たな作業が必要であった。ちなみに、図9中の符号15は上部モールド金型、符号16は半導体チップC'の電極とリード17とを接続する金属製ワイヤである。
【0005】
特に、この樹脂バリ14の除去処理は困難な作業であり、除去作業中にアイランド11の裏面を傷つけるなどして後工程でのメッキ処理における処理不良の原因を生起したり、製品の信頼性を低下させる要因となったりするという問題があった。
【0006】
さらに、アイランド11とモールド樹脂13との密着性がよくない場合に、樹脂バリ14の除去作業中に生起される応力によって、アイランド11に密着していたモールド樹脂13がアイランド11から剥離しやすくなり、アイランド11とモールド樹脂13との界面に沿って隙間が生じるという問題があった。特に、アイランドの断面形状は、通常、図10に示すように略矩形状あるいは略台形状となっているために、アイランド11の側面11bからアイランド11の上面の半導体チップC'までの経路が短く、アイランド11とモールド樹脂13との界面に生起された隙間に沿って後工程でのメッキ処理における水分が半導体チップC'にまで達し、半導体装置の電気特性及び信頼性が低下するという問題があった。
【0007】
【課題を解決するための手段】
上記問題点を解決するために、本発明では、半導体チップと、前記半導体チップを着設するアイランドと、ワイヤにより前記半導体チップの電極と電気的に接続されたリードと、を有するリードフレームと、前記アイランドの下面に露出面を形成するように、前記リードの一部、前記ワイヤ、前記半導体チップ及び前記アイランドを封止するモールド樹脂と、を備え、前記アイランドの周縁には、底面壁と側面壁とからなる段差部が形成されるとともに、当該段差部の前記底面壁には、当該段差部よりも深い深さを有するモールド樹脂溜まり溝が刻設されており、前記モールド樹脂は、当該モールド樹脂の下面と前記露出面とが同一平面を形成するように、前記モールド樹脂溜まり溝を含む前記段差部を樹脂封止して形成されていることとした。
【0008】
また、本願発明は以下の特徴を有するものである。すなわち、
(1)前記ワイヤは金またはアルミニウムを含んでいる
(2)前記露出面にはメッキが形成されている
(3)前記段差部は、前記アイランドの周縁に沿って形成されている
(4)前記段差部の前記底面壁は、前記アイランドの前記露出面と略平行である
(5)前記段差部の前記側面壁は、前記アイランドの側面と略平行である
(6)前記底面壁と前記側面壁とが異なる金属で形成されている
(7)前記アイランドの平面形状と前記露出面の平面形状とが相似関係である
(8)前記露出面が略矩形状である
(9)前記露出面が略円形または略多角形状である
(10)前記モールド樹脂溜まり溝の深さが0.04mm〜0.1mmである
(11)前記モールド樹脂溜まり溝が前記側面壁に沿って形成されている
(12)前記底面壁と前記露出面との間隔が0.04mm〜0.1mmである
(13)前記リードが段差を有する
(14)前記リードがリード部モールド樹脂溜まり溝を有する
【0009】
【発明の実施の形態】
本発明のリードフレームは、半導体チップを着設するアイランドの下面をモールド樹脂から露出させながらモールディングしたり、あるいは、SON(Small Outline Non-leaded package)やQFN(Quad Flatpack Non-leaded package)などのように外部接続端子となるリードの下面をモールド樹脂の下面と略同一となるように露出させながらモールディングしたりする半導体装置において、アイランド下面あるいはリード下面の露出面の周縁に底面壁と側面壁とからなる段差部を設けることによって、露出面部分を突出させているものである。
【0010】
従って、モールド樹脂で半導体チップをモールディングすべくリードフレームを上部モールド金型と下部モールド金型とで挟持した際に、露出面は下部モールド金型の上面と当接する一方で段差部部分には空間が形成され、モールド樹脂の注入にともなってその空間部分にまでモールド樹脂が注入されることにより、アイランド下面あるいはリード下面に設けた段差部部分に、モールド樹脂が重合されるようにしている。
【0011】
露出面の周縁にモールド樹脂が重合される段差部を設けたことにより、モールド樹脂の注入を行った際に段差部部分にモールド樹脂が注入されると、モールド樹脂の粘性が高く、かつ、狭小な空間に同モールド樹脂が入り込むこととなるので、段差部部分に注入されたモールド樹脂自体が、注入時にモールド樹脂に加えられている圧力の緩衝材として作用するようになり、下部モールド金型と露出面との隙間にモールド樹脂が浸入する作用を抑制することができる。従って、樹脂バリの発生を抑制することができる。
【0012】
また、露出面の周縁に段差部を設けたことにより、下部モールド金型と当接するアイランドあるいはリードの下部モールド金型との接触面となる露出面の面積を小さくすることができるので、アイランドあるいはリードが露出面によって下部モールド金型の上面を押下する単位面積当たりの力を相対的に大きくすることができ、露出面と下部モールド金型間に生じる隙間を小さくすることもできる。
【0013】
さらに、リードフレームは、通常、剪断加工用金型による剪断によって成形されているため、剪断の際にリードフレームには剪断応力にともなうリードフレームの厚み方向の変形が生じ、この変形が下部モールド金型に露出面を当接させた際の隙間の一因となっているが、露出面の周縁に段差部が形成されることによって、アイランドあるいはリードの変形の大きい周縁部分が下部モールド金型に当接することがなく、下部モールド金型に当接することになる露出面の相対的な扁平度を高めることができる。従って、露出面と下部モールド金型間に生じる隙間を小さくすることができる。
【0014】
すなわち、以上のような複数の効果の相乗効果によって、下部モールド金型と露出面との隙間にモールド樹脂が浸入する作用を抑制することができ、樹脂バリの発生を抑制することができる。
【0015】
また、露出面の周縁に設けた段差部の底面壁に、モールド樹脂溜まり溝を刻設している。モールド樹脂溜まり溝を設けることによって段差部において重合状態となるモールド樹脂の量を多くすることができ、モールド樹脂に加えられた注入の圧力の緩衝作用を高めることができるので、下部モールド金型と露出面との隙間にモールド樹脂が浸入する作用を抑制することができ、樹脂バリの発生を抑制することができる。
【0016】
特に、モールド樹脂溜まり溝を側面壁近傍に、側面壁に沿って設けることにより、側面壁近傍での緩衝作用を高めることができ、下部モールド金型と露出面との隙間へのモールド樹脂の浸入を抑制する効果をさらに高めることができる。
【0017】
以下において、図面に基づいて実施例を示しながらさらに詳説する。
【0018】
【実施例】
図1は、第1実施例のリードフレームR1を用いた半導体装置A1の縦断面図であり、図2は、同半導体装置A1の底面図である。符号1は半導体チップCが着設されるアイランドであり、符号2はリードである。アイランド1は、通常、図2に示すように、半導体チップCの外形に合わせて略矩形状としている。また、符号3は、半導体チップCの電極とリードとを電気的に接続するための金属製ワイヤであり、通常、金ワイヤまたはアルミワイヤが使用されている。そしてアイランド1の上面にダイ付け剤などを用いて半導体チップCをダイ付けし、金属製ワイヤ3によるワイヤボンディングを行った後、モールド樹脂4によりモールディングを行うことによって、半導体チップCを密封封止するようにしている。その後、モールド樹脂より露出したリード2あるいはアイランド1の下面の露出面1aに所用のメッキを施し、次いで、リード2を所用の長さに切りそろえ、かつ、所用の形状に折り曲げ加工を行うことによって半導体装置となるようにしている。
【0019】
アイランド1の下面には、アイランド1の周縁に沿って段差部5を設け、モールド樹脂から露出するアイランド1下面の露出面1a部分が突出状となるようにしている。すなわち、アイランド1の下面と略平行となるように、アイランド1の周縁に沿って底面壁5aを設けるとともに、アイランド1の側面1bと略平行となる側面壁5bを設けることにより、段差部5を構成するようにしている。従って、露出面1aの周縁に段差部5が形成されることとなっている。
【0020】
なお、本実施例では、底面壁5aと下部モールド金型の上面との間隔が、0.04〜0.1mmとなるようにしている。段差部5は、切削加工によって形成したり、薬品によるエッチング処理によって形成したりすることができ、あるいは、段差部5部分のみを圧延することによって形成することもできる。または、段差部5を凹設するのではなく、逆に、アイランド1の下面に露出面1aとなる金属板を着設することによって相対的に段差部5を設けるようにしてもよい。
【0021】
アイランド1の周縁に沿って段差部5を設けたことによって、同アイランド1に着設した半導体チップCをモールド樹脂4でモールディングするために、アイランド1下面の露出面1aを下部モールド金型の上面に当接させた際に、段差部5部分に側面壁5b分の高さを有する扁平な空間を形成することができる。
【0022】
そして、上部モールド金型と下部モールド金型とによって構成されるモールド空間内にモールド樹脂4を注入することによって、段差部5によって形成されている空間部分にまでモールド樹脂4が注入され、段差部5に重合したモールド樹脂重合部6を形成することができるようにしている。
【0023】
特に、段差部5部分によって下部モールド金型との間に形成される空間は、薄い扁平な空間となっているので、上述したように、モールド樹脂重合部6となるべく同空間内に注入されているモールド樹脂4自体が、注入の際に加えられている圧力に対する緩衝材として作用することとなり、下部モールド金型と露出面1aとの隙間にまでモールド樹脂4が浸入する作用を抑制することができる。
【0024】
また、モールド樹脂重合部6が形成されることによって、同モールド樹脂重合部6がアイランド1を係止する係止爪としても機能することとなり、アイランド1とモールド樹脂4との密着性を高めることができる。
【0025】
さらに、モールド樹脂重合部6が形成されることにより、モールド樹脂4がアイランド1側縁を巻き包むように配設されて、アイランド1下面側の底面壁5a部分にも新たなモールド樹脂4との界面が形成されるため、界面に沿って生起される剥離の伸延方向が途中で数回も折曲されることになっているので、剥離が生起されたとしても半導体チップCにまで達することを防止することができる。従って、後工程でのメッキ処理における水分が半導体チップCまで達することを防止することができ、半導体装置の電気特性及び信頼性が低下することを防止することができる。
【0026】
本実施例では、図2に示すように、露出面1aはアイランド1の形状に相似した略矩形状となるように段差部5を形成しているが、略矩形状に限定するものではなく、略円形状や略多角形状となるようにしてもよい。
【0027】
図3は、第2実施例のリードフレームR2を用いた半導体装置A2の縦断面図であり、図4は、同半導体装置A2の底面図である。第2実施例のリードフレームR2では、第1実施例のリードフレームR1において、底面壁5aに、側面壁5bに沿ってモールド樹脂溜まり溝7を設けているものである。
【0028】
底面壁5aにモールド樹脂溜まり溝7を刻設することによって、段差部5により形成される空間に注入されるモールド樹脂4の量を増量することができる。特に、側面壁5b寄りにモールド樹脂溜まり溝7を設けることにより、モールド樹脂4は、底面壁5aと下部モールド金型の上面とで挟まれた厚みの薄い空間の間を通った後、モールド樹脂溜まり溝7の分だけ広くなった空間に達することとなり、同空間に注入されたモールド樹脂4の緩衝材としての作用を高めることができる。
【0029】
すなわち、注入の圧力によって、モールド樹脂溜まり溝7部分のモールド樹脂4を収縮させることによる緩衝作用を利用することにより、下部モールド金型と露出面1aとの隙間にモールド樹脂4が浸入する作用を抑制することができる。なお、本実施例では、モールド樹脂溜まり溝7の溝の深さは、0.04〜0.1mmとしている。
【0030】
また、モールド樹脂溜まり溝7を設けたことにより、同モールド樹脂溜まり溝7で硬化したモールド樹脂4がモールド樹脂溜まり溝7に係合した係止爪として機能することとなり、アイランド1とモールド樹脂4との密着性をさらに高めることができる。
【0031】
図5は、第3実施例のリードフレームR3を用いたQFNタイプの半導体装置A3の縦断面図であり、図6は、同半導体装置A3の底面図である。第3実施例のリードフレームR3では、図5に示すようにアイランド1をモールド樹脂4より露出させず、リード2の下面側をモールド樹脂と略同一に露出させ、露出した露出面2a部分を外部接続端子としているものである。
【0032】
そして、露出面2aの側縁には、リード2の伸延方向に沿って、図6及び図7に示すように底面壁5aと側面壁5bとからなる段差部5を設けている。図7は、リード2部分の縦断面図である。
【0033】
段差部5を設けたことにより、上述した第1実施例の場合と同様に、モールド樹脂4によるモールディングの際に、段差部5部分によって底面壁5aと下部モールド金型との間に形成される空間に注入されるモールド樹脂4自体が、注入の際にモールド樹脂4に加えられている圧力に対する緩衝材として作用することとなり、下部モールド金型と露出面2aとの隙間にまでモールド樹脂4が浸入する作用を抑制し、樹脂バリの生起を抑制することができる。
【0034】
また、段差部5の底面壁5aと下部モールド金型との間に注入されて固化したモールド樹脂4からなるモールド樹脂重合部6が、リード2を係止する係止爪としても機能することとなり、リード2とモールド樹脂4との密着性を高めることができる。
【0035】
さらに、上述した第2実施例と同様に、図8に示すように、側面壁5bに沿って底面壁5aにモールド樹脂溜まり溝7を設けるようにしてもよい。同モールド樹脂溜まり溝7を設けることによって、上述したように、底面壁5aと下部モールド金型の上面との間に注入され、モールド樹脂溜まり溝7部分に達したモールド樹脂4の緩衝材としての作用を高めることができ、樹脂バリの生起をさらに抑制することができる。
【0036】
また、モールド樹脂溜まり溝7を設けたことにより、同モールド樹脂溜まり溝7内で硬化したモールド樹脂4がモールド樹脂溜まり溝7に係合した係止爪として機能することとなり、リード2とモールド樹脂4との密着性をさらに高めることができる。
【0037】
【発明の効果】
請求項1記載の本発明によれば、半導体チップと、半導体チップを着設するアイランドと、ワイヤにより半導体チップの電極と電気的に接続されたリードと、を有するリードフレームと、アイランドの下面に露出面を形成するように、リードの一部、ワイヤ、半導体チップ及びアイランドを封止するモールド樹脂と、を備え、アイランドの周縁には、底面壁と側面壁とからなる段差部が形成されるとともに、当該段差部の底面壁には、当該段差部よりも深い深さを有するモールド樹脂溜まり溝が刻設されており、モールド樹脂は、当該モールド樹脂の下面と露出面とが同一平面を形成するように、モールド樹脂溜まり溝を含む段差部を樹脂封止して形成されていることにより、モールド樹脂のモールディングの際に、段差部による厚みの薄くなった空間に注入されたモールド樹脂自体が、注入の圧力に対する緩衝材として作用することとなり、露出面と下部モールド金型との間にモールド樹脂が浸入することを抑制して、樹脂バリの生起を抑制することができる。また、モールド樹脂溜まり溝を刻設することによって、段差部により形成される空間に注入されるモールド樹脂の量を増量することができる。特に、側面壁寄りにモールド樹脂溜まり溝を設けることにより、モールド樹脂は、底面壁と下部モールド金型の上面とで挟まれた厚みの薄い空間の間を通った後、モールド樹脂溜まり溝の分だけ広くなった空間に達することとなり、同空間に注入されたモールド樹脂の緩衝材としての作用を高めることもできる。
【0038】
従って、樹脂バリの除去作業を容易とすることができるとともに、露出面に不要な傷を付けることを防止することができ、製品の信頼性及び実装性の低下を防止することができる。
【0039】
また、段差部部分に重合させたモールド樹脂が係止爪としての機能を有することによって、リードフレームとモールド樹脂との密着性を向上させることができ、リードフレームとモールド樹脂との界面に生起される剥離の生起を抑制することができるので、電気的信頼性が低下することを防止することができる。
【0040】
また、底面壁にモールド樹脂溜まり溝を刻設していることによって、段差部部分に注入されたモールド樹脂の緩衝材としての作用を高めることができるとともに、モールド樹脂溜まり溝7内で硬化したモールド樹脂4部分がモールド樹脂溜まり溝7に係合した係止爪として機能することにより、リード2とモールド樹脂4との密着性をさらに高めることができる。
【図面の簡単な説明】
【図1】第1実施例の半導体装置の縦断面図である。
【図2】第1実施例の半導体装置の底面図である。
【図3】第2実施例の半導体装置の縦断面図である。
【図4】第2実施例の半導体装置の底面図である。
【図5】第3実施例の半導体装置の縦断面図である。
【図6】第3実施例の半導体装置の底面図である。
【図7】第3実施例の半導体装置のリード部分の縦断面図である。
【図8】他の実施例のリード断面を示した縦断面図である。
【図9】従来の半導体装置のモールド工程を示した断面図である。
【図10】従来の半導体装置の断面図である。
【符号の説明】
R1,R2,R3 リードフレーム
A1,A2,A3 半導体装置
C 半導体チップ
1 アイランド
1a,2a 露出面
2 リード
3 金属製ワイヤ
4 モールド樹脂
5 段差部
5a 底面壁
5b 側面壁
6 モールド樹脂重合部
7 モールド樹脂溜まり溝

Claims (16)

  1. 半導体チップと、
    前記半導体チップを着設するアイランドと、ワイヤにより前記半導体チップの電極と電気的に接続されたリードと、を有するリードフレームと、
    前記アイランドの下面に露出面を形成するように、前記リードの一部、前記ワイヤ、前記半導体チップ及び前記アイランドを封止するモールド樹脂と、を備え、
    前記アイランドの周縁には、底面壁と側面壁とからなる段差部が形成されるとともに、当該段差部の前記底面壁には、モールド樹脂溜まり溝が刻設されており、
    前記モールド樹脂は、当該モールド樹脂の下面と前記露出面とが同一平面を形成するように、前記モールド樹脂溜まり溝を含む前記段差部を樹脂封止して形成されていることを特徴とする半導体装置。
  2. 前記ワイヤは金またはアルミニウムを含んでいることを特徴とする請求項1に記載の半導体装置。
  3. 前記露出面にはメッキが形成されていることを特徴とする請求項1または請求項2に記載の半導体装置。
  4. 前記段差部は、前記アイランドの周縁に沿って形成されていることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
  5. 前記段差部の前記底面壁は、前記アイランドの前記露出面と略平行であることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
  6. 前記段差部の前記側面壁は、前記アイランドの側面と略平行であることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
  7. 前記底面壁と前記側面壁とが異なる金属で形成されていることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
  8. 前記アイランドの平面形状と前記露出面の平面形状とが相似関係であることを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。
  9. 前記露出面が略矩形状であることを特徴とする請求項1〜8のいずれか1項に記載の半導体装置。
  10. 前記露出面が略円形または略多角形状であることを特徴とする請求項1〜8のいずれか1項に記載の半導体装置。
  11. 前記モールド樹脂溜まり溝の深さが0.04mm〜0.1mmであることを特徴とする請求項1〜10のいずれか1項に記載の半導体装置。
  12. 前記モールド樹脂溜まり溝が前記側面壁に沿って形成されていることを特徴とする請求項1〜11のいずれか1項に記載の半導体装置。
  13. 前記底面壁と前記露出面との間隔が0.04mm〜0.1mmであることを特徴とする請求項1〜12のいずれか1項に記載の半導体装置。
  14. 前記リードが段差を有することを特徴とする請求項1〜13のいずれか1項に記載の半導体装置。
  15. 前記リードがリード部モールド樹脂溜まり溝を有することを特徴とする請求項1〜14のいずれか1項に記載の半導体装置。
  16. 前記半導体チップは前記アイランドよりも、平面視においてこと面積が大きいことを特徴とする請求項1〜15のいずれか1項に記載の半導体装置。
JP2001031125A 2001-02-07 2001-02-07 半導体装置 Expired - Fee Related JP4520056B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001031125A JP4520056B2 (ja) 2001-02-07 2001-02-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001031125A JP4520056B2 (ja) 2001-02-07 2001-02-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2002237550A JP2002237550A (ja) 2002-08-23
JP4520056B2 true JP4520056B2 (ja) 2010-08-04

Family

ID=18895254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001031125A Expired - Fee Related JP4520056B2 (ja) 2001-02-07 2001-02-07 半導体装置

Country Status (1)

Country Link
JP (1) JP4520056B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5170122B2 (ja) * 2010-02-02 2013-03-27 株式会社デンソー 半導体装置の製造方法
JP5687992B2 (ja) * 2011-10-03 2015-03-25 リズム協伸株式会社 ヒートシンク
JP7338204B2 (ja) 2019-04-01 2023-09-05 富士電機株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117082A (ja) * 1997-06-24 1999-01-22 Hitachi Ltd 樹脂封止型半導体装置
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム,樹脂封止型半導体装置及びその製造方法
JP3046024B1 (ja) * 1999-04-23 2000-05-29 松下電子工業株式会社 リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP4390317B2 (ja) * 1999-07-02 2009-12-24 株式会社ルネサステクノロジ 樹脂封止型半導体パッケージ

Also Published As

Publication number Publication date
JP2002237550A (ja) 2002-08-23

Similar Documents

Publication Publication Date Title
US7410834B2 (en) Method of manufacturing a semiconductor device
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
TWI431738B (zh) 半導體裝置之製造方法
KR100586699B1 (ko) 반도체 칩 패키지와 그 제조 방법
JP4520056B2 (ja) 半導体装置
US20170110343A1 (en) Semiconductor Device Leadframe
JP4118353B2 (ja) 樹脂封止型半導体装置の製造方法およびモールド金型
EP4485525A1 (en) Qfn packaged semiconductor device and method of making thereof
JP5940257B2 (ja) リードフレーム及びリードフレームの製造方法並びにこれを用いた半導体装置
JP2928120B2 (ja) 樹脂封止型半導体装置用リードフレームおよび樹脂封止型半導体装置の製造方法
JP3236691B2 (ja) 電子部品の封止成形方法及び金型
US8648452B2 (en) Resin molded semiconductor device and manufacturing method thereof
JPH0574999A (ja) 半導体装置及びその製造方法
JP2019110278A (ja) 半導体装置
JP6332053B2 (ja) 半導体装置及びその製造方法
JP4362902B2 (ja) 樹脂封止型半導体装置の製造方法
US20170040186A1 (en) Semiconductor device and method of manufacturing the same
JPH05218508A (ja) 光半導体装置の製造方法
JP2018056310A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法
JP2010056371A (ja) 樹脂封止型半導体装置とその製造方法
JP3833832B2 (ja) 樹脂封止型半導体装置の製造方法
KR100230520B1 (ko) 반도체 소자 패키지 베이스의 제조방법
KR100799201B1 (ko) 칩 스케일 패키지와, 칩 스케일 패키지용 리이드 프레임과이의 제조방법
JP3008015B2 (ja) 半導体装置およびその製造方法
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4520056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees