JP5170122B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5170122B2 JP5170122B2 JP2010021496A JP2010021496A JP5170122B2 JP 5170122 B2 JP5170122 B2 JP 5170122B2 JP 2010021496 A JP2010021496 A JP 2010021496A JP 2010021496 A JP2010021496 A JP 2010021496A JP 5170122 B2 JP5170122 B2 JP 5170122B2
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- hole
- cavity
- mold
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1は、本発明の第1実施形態に係る樹脂モールドパッケージタイプの半導体装置1の概略断面構成を示す図である。この半導体装置1は、たとえばQFP(クワッドフラットパッケージ)、SOP(スモールアウトラインパッケージ)などとして適用することができる。
図4は、本発明の第2実施形態に係るモールド工程を示す図であり、(a)は同工程におけるワークおよび金型100の要部の概略断面図、(b)は本実施形態におけるヒートシンク10の他面12側の概略平面図である。なお、図4(b)では、ヒートシンク10を金型100に設置した状態において対応する上記両孔105、106の位置を破線にて示してある。
図5は、本発明の第3実施形態に係るモールド工程を示す図であり、同工程におけるワークおよび金型100の要部の概略断面図である。
図6は、本発明の第4実施形態に係るモールド工程を示す図であり、同工程におけるワークおよび金型100の要部の概略断面図である。
図7は、本発明の第5実施形態に係るモールド工程を示す図であり、同工程におけるワークおよび金型100の要部の概略断面図である。
図8は、本発明の第6実施形態に係るモールド工程を示す図であり、同工程におけるワークおよび金型100の要部の概略断面図である。
図9は、本発明の第7実施形態に係るモールド工程を示す図であり、同工程におけるワークおよび金型100の要部の概略断面図である。
図10は、本発明の第8実施形態に係るモールド工程を示す図であり、同工程におけるワークおよび金型100の要部の概略断面図である。
図11は、本発明の第9実施形態に係るモールド工程を示す図であり、同工程におけるワークおよび金型100の要部の概略断面図である。
図12は、本発明の第10実施形態に係るモールド工程を示す図であり、同工程におけるワークおよび金型100の要部の概略断面図である。
図13は、本発明の参考例としてのモールド工程を示す図であり、同工程におけるワークおよび金型100の要部の概略断面図である。
なお、上記各実施形態において、第1の孔105から吹き込み第2の孔106から噴出させる流体としては、上記空気に代えて窒素などの空気以外の気体、溶融状態のはんだなど溶融金属等の流体でもよい。
11 ヒートシンクの一面
12 ヒートシンクの他面
13 ヒートシンクの溝
20 半導体素子としてのICチップ
50 モールド樹脂
100 金型
103 キャビティ
105 第1の孔
106 第2の孔
Claims (3)
- 板状のヒートシンク(10)の一面(11)側に半導体素子(20)を接合し、前記ヒートシンク(10)および前記半導体素子(20)をモールド樹脂(50)で封止するとともに、前記ヒートシンク(10)の他面(12)を前記モールド樹脂(50)より露出させてなる半導体装置の製造方法において、
前記モールド樹脂(50)の封止工程では、前記モールド樹脂(50)の成形用の金型(100)のキャビティ(103)に、前記半導体素子(20)が接合された前記ヒートシンク(10)を、当該ヒートシンク(10)の他面(12)が前記キャビティ(103)の内面に接触するように配置した後、前記キャビティ(103)に前記モールド樹脂(50)を充填することにより、前記モールド樹脂(50)の封止を行うものであり、
前記金型(100)として、前記キャビティ(103)における前記ヒートシンク(10)の他面(12)と接触する内面のうち前記ヒートシンク(10)の他面(12)の周辺部に対応する部位に、前記キャビティ(103)と前記キャビティ(103)の外部とを連通する第1の孔(105)および第2の孔(106)が設けられるとともに、前記第1の孔(105)、前記第2の孔(106)は前記ヒートシンク(10)の他面(12)の内部側から周辺部側に向かって順次配列されているものを用い、
前記モールド樹脂(50)の封止工程では、前記キャビティ(103)の外部から前記第1の孔(105)を介して前記キャビティ(103)へ流体を吹き込むとともに、前記第2の孔(106)を介して前記流体を前記キャビティ(103)から吹き出させることにより、前記キャビティ(103)内において、前記ヒートシンク(10)の他面(12)の内部側から周辺部側に向かう前記流体の流れを形成した状態とし、この状態において前記モールド樹脂(50)の充填を行うことを特徴とする半導体装置の製造方法。 - 板状のヒートシンク(10)の一面(11)側に半導体素子(20)を接合し、前記ヒートシンク(10)および前記半導体素子(20)をモールド樹脂(50)で封止するとともに、前記ヒートシンク(10)の他面(12)を前記モールド樹脂(50)より露出させてなる半導体装置の製造方法において、
前記モールド樹脂(50)の封止工程では、前記モールド樹脂(50)の成形用の金型(100)のキャビティ(103)に、前記半導体素子(20)が接合された前記ヒートシンク(10)を、当該ヒートシンク(10)の他面(12)が前記キャビティ(103)の内面に接触するように配置した後、前記キャビティ(103)に前記モールド樹脂(50)を充填することにより、前記モールド樹脂(50)の封止を行うものであり、
前記金型(100)として、前記キャビティ(103)における前記ヒートシンク(10)の他面(12)と接触する内面のうち前記ヒートシンク(10)の他面(12)の周辺部に対応する部位に、前記キャビティ(103)と前記キャビティ(103)の外部とを連通する第1の孔(105)および第2の孔(106)が設けられるとともに、前記第1の孔(105)、前記第2の孔(106)は前記ヒートシンク(10)の他面(12)の内部側から周辺部側に向かって順次配列されているものを用い、
前記モールド樹脂(50)の封止工程では、前記キャビティ(103)の外部から前記第1の孔(105)を介して前記キャビティ(103)へ流体を吹き込むとともに、前記第2の孔(106)を介して前記流体を前記キャビティ(103)から吹き出させることにより、前記キャビティ(103)内において、前記ヒートシンク(10)の他面(12)の内部側から周辺部側に向かう前記流体の流れを形成した状態とし、この状態において前記モールド樹脂(50)の充填を行うものであり、
さらに、前記ヒートシンク(10)として、その他面(12)のうち前記第1の孔(105)と前記第2の孔(106)との間に対応する部位に、前記流体の流れに沿って形成された溝(13)が設けられたものを用いることを特徴とする半導体装置の製造方法。 - 前記金型(100)として、前記第1の孔(105)の開口面積が、前記第2の孔(106)の開口面積よりも小さいものを用いることを特徴とする請求項1または2に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010021496A JP5170122B2 (ja) | 2010-02-02 | 2010-02-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010021496A JP5170122B2 (ja) | 2010-02-02 | 2010-02-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011159876A JP2011159876A (ja) | 2011-08-18 |
| JP5170122B2 true JP5170122B2 (ja) | 2013-03-27 |
Family
ID=44591566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010021496A Expired - Fee Related JP5170122B2 (ja) | 2010-02-02 | 2010-02-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5170122B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8540506B2 (en) * | 2010-08-16 | 2013-09-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor molding chamber |
| JP5443447B2 (ja) | 2011-07-21 | 2014-03-19 | 株式会社日本自動車部品総合研究所 | 車両用電力線通信システムおよび送信機 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55127026A (en) * | 1979-03-24 | 1980-10-01 | Mitsubishi Electric Corp | Sealing unit for semiconductor device |
| JP2841854B2 (ja) * | 1990-11-29 | 1998-12-24 | セイコーエプソン株式会社 | 半導体装置 |
| JPH05144865A (ja) * | 1991-07-26 | 1993-06-11 | Sony Corp | 半導体装置の製造方法と製造装置 |
| JPH0555280A (ja) * | 1991-08-27 | 1993-03-05 | Nec Corp | 樹脂封止型半導体装置の樹脂封止方法 |
| JPH06232193A (ja) * | 1993-02-02 | 1994-08-19 | Hitachi Ltd | モールド装置およびそれを用いたモールド方法 |
| JP4520056B2 (ja) * | 2001-02-07 | 2010-08-04 | ローム株式会社 | 半導体装置 |
| JP2009140951A (ja) * | 2007-12-03 | 2009-06-25 | Denso Corp | 電子装置の製造方法 |
-
2010
- 2010-02-02 JP JP2010021496A patent/JP5170122B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011159876A (ja) | 2011-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120235308A1 (en) | Manufacturing method of semiconductor device, and semiconductor device | |
| JP2008153432A (ja) | 半導体装置およびその製造方法 | |
| JP5767294B2 (ja) | 半導体装置 | |
| US20040203194A1 (en) | Method of resin-sealing a semiconductor device, resin-sealed semiconductor device, and forming die for resin-sealing the semiconductor device | |
| JP5170122B2 (ja) | 半導体装置の製造方法 | |
| JP5264677B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2008211231A (ja) | リードフレームおよび樹脂封止型半導体装置 | |
| JP2019114618A (ja) | 半導体装置 | |
| JP2016201447A (ja) | モールドパッケージ | |
| JP5949667B2 (ja) | モールドパッケージおよびその製造方法 | |
| JP5112972B2 (ja) | 半導体装置およびその製造方法 | |
| JP5420737B2 (ja) | 半導体装置の製造方法 | |
| JP4840305B2 (ja) | 半導体装置の製造方法 | |
| JP5067151B2 (ja) | モールドパッケージの製造方法 | |
| JP4763554B2 (ja) | 半導体装置の製造方法 | |
| JP2012190958A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP2012146704A (ja) | 半導体装置、リードフレーム、及び半導体装置の製造方法 | |
| JP2019110278A (ja) | 半導体装置 | |
| JP6332053B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009140951A (ja) | 電子装置の製造方法 | |
| JP2008166395A (ja) | 半導体装置の製造方法 | |
| JP2025056483A (ja) | 半導体装置 | |
| JP2008124116A (ja) | 半導体装置 | |
| JP2025115093A (ja) | 半導体装置、電気機器及び半導体装置の製造方法 | |
| JPH11297921A (ja) | 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120321 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120816 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160111 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |