Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4529036B2 - Manufacturing method of thin film wafer for semiconductor - Google Patents
[go: Go Back, main page]

JP4529036B2 - Manufacturing method of thin film wafer for semiconductor - Google Patents

Manufacturing method of thin film wafer for semiconductor Download PDF

Info

Publication number
JP4529036B2
JP4529036B2 JP27038099A JP27038099A JP4529036B2 JP 4529036 B2 JP4529036 B2 JP 4529036B2 JP 27038099 A JP27038099 A JP 27038099A JP 27038099 A JP27038099 A JP 27038099A JP 4529036 B2 JP4529036 B2 JP 4529036B2
Authority
JP
Japan
Prior art keywords
wafer
mirror
etching
thin film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27038099A
Other languages
Japanese (ja)
Other versions
JP2001094080A (en
Inventor
裕孝 加藤
俊次 野中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp filed Critical Sumco Techxiv Corp
Priority to JP27038099A priority Critical patent/JP4529036B2/en
Publication of JP2001094080A publication Critical patent/JP2001094080A/en
Application granted granted Critical
Publication of JP4529036B2 publication Critical patent/JP4529036B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体用薄膜ウェハの製造方法に係わり、特に、貼り合わせ半導体用薄膜ウェハ、あるいは、SIMOXの半導体用薄膜ウェハを製造するのに好適な製造方法に関する。
【0002】
【従来の技術】
半導体集積回路の高集積性、高性能、多機能性、高信頼性に伴いパターンの寸法は益々細かくなってきている。これに伴い、デバイス形成領域となるウェハ表面層に酸化膜を隔てて無欠陥の100nm、あるいは200nm程度にまで薄膜化した半導体薄膜(以下、SOI層という)を有する半導体用ウェハが要望され、これに応じた薄膜化される活性ウェハと、支持ウェハを貼り合わせたもの、あるいは、ウェハに酸素イオンを注入して表面から一定深さに埋め込み酸化膜層を形成するSIMOX等の半導体用ウェハの開発が進められている。貼り合わせウェハの薄膜化処理では、活性ウェハ側を機械加工および化学エッチング、気相エッチング等により行う方法や、活性ウェハに水素イオンを注入し、この注入層を起点としてウェハを面に平行な方向で分割するスマートカット法を用いて行なうことなどが知られている。
【0003】
これらの製造方法は、
(1) 一般的に、貼り合わせSOIウェハでは、後述する図7に示すように、活性ウェハ11は、片方の表面11aを鏡面研磨加工(以下、鏡面加工という)後に酸化して所定の厚さの酸化膜15を形成した後に、鏡面加工した支持ウェハ12と所定の接合温度で貼り合わせ、熱処理を行い強固な接着面を得ている。その後に、SOI層となる活性ウェハ11は所定の厚みまで機械加工および化学エッチング、気相エッチング等により薄膜化され、薄膜SOIウェハ10を製作している。
(2) スマートカットSOIでは、図10に示すように、活性ウェハ51と支持ウェハ52は、片方の表面51aおよび52aを鏡面加工後に酸化して所定の酸化膜55を形成する。次に活性ウェハに水素イオン57を注入した後、支持ウェハ52に室温あるいは所定の接合温度で貼り合わる。その後に、約500℃〜600℃でアニーリングを行い、水素注入層57aで分割し、約1000℃以上でアニーリングを行なってスマートカットSOIウェハ50を得ている。
(3) SIMOXウェハでは、図示しないが1枚のウェハの片方の表面を鏡面加工後に鏡面加工面から酸素イオンをインプラによりウェハ中の所定位置に打ち込み、高温熱処理によりウェハ内部に埋め込み酸化膜を形成してSIMOXウェハを作製している。
【0004】
【発明が解決しようとする課題】
しかし、従来法の製造方法では、前記の鏡面加工工程において、ウェハの表面には、平行光線下、顕微鏡下、エッチングなどのほかの方法によりはじめて観察できる浅い傷、1μm以下の微細な線状のマイクロスクラッチ、あるいは、微小な小孔の機械的ダメージ(鏡面加工ダメージ)が存在する。このため、従来では、図11に示すように、活性ウェハ61は、片方の表面61aを鏡面加工した後、予め一次酸化工程によって一次酸化膜63を形成する。これにより、活性ウェハの表層がマイクロスクラッチや小孔等の機械的ダメージ65と共に、所定の深さまで酸化される。そして、一次酸化膜除去工程によって傷を取り去り、その後に所定厚さの酸化膜67を形成していた。しかし、これらダメージが一次酸化膜除去工程により十分に除去されずに残っていることが知見された。この機械的ダメージ65は、支持ウェハ62に接着後、活性ウェハ61を所定の厚みまで機械加工および化学エッチング、気相エッチングにより薄膜化したとき、シリコン薄膜を貫通する貫通欠陥69を形成し、SOIウェハ60から製造された半導体デバイスの電気特性の劣化を招き、歩留りを低下させていた。
【0005】
また、SIMOXウェハでは、マイクロスクラッチ、あるいは、微小な小孔の機械的ダメージが存在しているウェハに酸素イオンを注入すると、ウェハ中の欠陥をインプラ時のエネルギーにより増大させ、貫通欠陥を増大させてしまうということが知見された。
【0006】
本発明は、上記従来の問題点に着目し、半導体用薄膜ウェハの製造方法に係り、特に、鏡面加工により発生する機械的ダメージを取り除くことにより、半導体デバイスの電気特性を向上させ、歩留りを向上させる半導体用薄膜ウェハの製造方法の提供を目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る半導体用薄膜ウェハの製造方法は、鏡面研磨した活性ウェハの表面を酸化して支持ウェハに貼り合わせ、前記活性ウェハを薄膜化して半導体用ウェハを製造する半導体用薄膜ウェハの製造方法において、前記活性ウェハにおける鏡面研磨面に鏡面研磨処理により発生した機械的ダメージをスピンエッチングによって除去する処理を施し、この機械的ダメージ除去処理面を酸化して前記支持ウェハに貼り合わせた後、前記活性ウェハの薄膜化処理をなすように構成した。また、前記スピンエッチング処理による取代は前記鏡面研磨による機械的ダメージ相当深さ以上に設定すればよい。
【0008】
鏡面加工したウェハには、マイクロスクラッチあるいは微小な小孔の機械的ダメージがあり、この機械的ダメージをスピンエッチングを利用した除去手段により、ダメージ深さ分だけ取り除くことで、活性ウェハを薄膜化してもダメージによる影響を回避することができる。取代は鏡面研磨によるダメージ深さが、一般的には1μm程度とされているので、この値以上に設定すればよい。このような、活性ウェハのダメージ除去面を支持ウェハに貼り合わせ積層して形成されたSOIウェハは、活性ウェハの薄膜化処理をしても貫通欠陥部が消去されているので、電気的特性を劣化させること無く、歩留まりを向上させることができる。
【0009】
また、上記構成は、機械加工と化学エッチング、気相エッチングを行なって薄膜ウェハを作製する場合や、活性ウェハの面から所定深さに水素イオンを注入して水素注入層を形成し、水素注入層で分割して薄膜ウェハを作製する場合に適用することができる。
【0010】
また、本発明は、鏡面研磨したウェハに酸素イオンを注入して埋め込み酸化膜を形成する半導体用薄膜ウェハの製造方法において、鏡面研磨面に鏡面研磨処理により発生した機械的ダメージをスピンエッチングによって除去する処理を施し、その後に酸素イオンを注入して埋め込み酸化膜を形成する構成とすることができる。
【0011】
このような構成では、鏡面研磨により生成する微小な小孔が存在していることによって、鏡面研磨後にウェハに酸素イオンを注入することで上記小孔欠陥がイオン注入エネルギにより増大され、貫通欠陥を形成させてしまうが、イオン注入前にスピンエッチングにより鏡面加工ダメージを除去しているので、貫通欠陥の生成そのものを低減し、電気的特性劣化の極めて少ない歩留まりの高い薄膜ウェハを作製することができる。
【0012】
上記製造方法によると、鏡面加工によるマイクロスクラッチあるいは微小な小孔の機械的ダメージは、鏡面加工面に対するスピンエッチングによって機械的ダメージが完全に除去される。また、スピンエッチングにより得られたエッチング面は、他のアルカリエッチング等とは異なり、平坦度も非常に良く、且つ表面マイクロラフネスも良好であるため、スピンエッチングを施すことにより貼り合わせ状態への悪影響は全くない。また、エッチング液としては、エッチングレートが速く、しかも均一なエッチング特性を有する混酸(フッ酸、硝酸、硫酸、リン酸)を用いることにより、スピンエッチング加工表面の平坦度、マイクロラフネスは、鏡面加工面と同等の精度が得られ、貼り合わせ状態の接着強度も当然良好に保たれる。また、中間酸化膜層の厚さが6000Å以下では、スピンエッチング加工による機械的ダメージの除去の効果が発現し、特に、4000Å以下でその効果が顕著に発揮されてくる。
【0013】
【発明の実施の形態】
以下に、本発明に係る半導体用薄膜ウェハの製造方法の具体的実施の形態を図面を参照して詳細に説明する。
【0014】
図1は貼り合わせSOIウェハの製造工程を示すフローチャートである。SOIウェハの作製材料となるシリコンウェハは予め鏡面加工(ステップ100、200)されて提供され、その一方を支持ウェハ(ステップ110)とされ、他方が活性ウェハ(ステップ212)とされる。活性ウェハとなるシリコンウェハは、支持ウェハへの貼り合わせ面と薄膜処理されて回路が形成される表面側が存在するが、特に貼り合わせ面側の鏡面加工面に対し、スピンエッチング処理を行なうようにしている(ステップ210)。このスピンエッチングは、混酸(フッ酸、硝酸、硫酸、リン酸)をエッチング液として用い、このエッチング液を供給ノズルを用いて回転するシリコンウェハの上面に垂らし、ウェハの回転を利用してエッチング処理するものである。このようなスピンエッチングでは、ウェハ表面に一定深さの小孔が存在している場合には、図2に示しているように、遠心力でエッチング液が表層面を流れて小孔10に入り込むこと無くエッチングするで、同図(a)に示すように当所に小孔10が存在していたウェハ12のいわゆるランド部分が除去され(同図(b))、小孔10のサイズを徐々に小さくなるようにエッチングして、最終的に小孔10を消滅させてしまう(同図(c))。これに対して、エッチング液にウェハ12を浸漬して行なう浸漬エッチングでは、図3に示しているように、エッチング液が小孔10の内部まで入り込むので、同図(a)に示すように当所に小孔10が存在していたウェハ12のいわゆるランド部分とともに小孔10の内壁面にもエッチング処理が行なわれ(同図(b))、小孔10を含む表面形状を維持したまま表面がエッチングされ、最終的に小孔10を拡大させてしまう(同図(c))。したがって、鏡面加工によって生じたマイクロスクラッチや微笑孔を消滅させる機能を実現するために、小孔10を拡大しないで面エッチングを施すスピンエッチングを用いることが望ましい。
【0015】
このスピンエッチングによるエッチング量は、鏡面加工によるマイクロスクラッチあるいは微小な小孔の機械的ダメージ深さに依存するが、経験的に得られた値に設定すればよく、現状ではダメージ深さは1μm程度と認識されているので、それ以上の深さまで処理すればよい。
【0016】
このように活性ウェハに対してスピンエッチングを施した後、表面酸化を行なう(図1ステップ214)。これは最終的に絶縁層を支持ウェハとの間に形成するためのものである。
【0017】
このような処理の後は、従来の一般的な貼り合わせSOIウェハを作製する工程と同様に行なえばよく、まず、支持ウェハと表面酸化された活性ウェハとを洗浄した後に接着して接合一体化する(ステップ300)。そして、熱処理を行なって(ステップ310)接合面を強化し、機械加工と化学エッチング・気相エッチングなどの薄膜加工を行い(ステップ312)、薄膜SOIウェハを作製する(ステップ314)。
【0018】
また、図4はSIMOXウェハを作製する工程を示したフローチャートである。素材のシリコン単結晶ウェハには、鏡面加工が施される(ステップ400)。この鏡面加工によりマイクロスクラッチあるいは微小な小孔の機械的ダメージが表面に発生している。このダメージ除去のために、この鏡面加工が施されたウェハに対し、上述した例と同様に、スピンエッチング処理が行われる(ステップ410)。このスピンエッチング処理はエッチングレートが1μm以上となるまで、すなわち上記機械的ダメージを解消する深さまで行われる。そして、当該スピンエッチングを施した後に、酸素イオンを上記スピンエッチング処理面側から打ち込み、内部に埋め込み酸化膜層を形成する(ステップ412)。そして、アニールなどの熱処理を行ない(ステップ414)、薄膜SOIウェハを得るのである(ステップ416)。
【0019】
このように、本発明の実施形態では、鏡面加工されたウェハの貼り合わせ面、あるいはSIMOXウェハの場合には酸素イオンの打ち込み面に対してスピンエッチングを行ない、鏡面加工処理されたことにより発生しているマイクロスクラッチあるいは微小な小孔などの機械的ダメージが予め除去される。これにより、貼り合わせウェハの場合の活性ウェハの薄膜化処理、SIMOXウェハのイオン打ち込み処理による貫通欠陥の発生を抑制することができ、当該ウェハを利用した半導体素子の電気的特性の劣化や製品歩留まりを向上させることができる。
【0020】
【実施例】
SOIウェハおよびSIMOXウェハの製造方法は次のような実施例および比較例で確認を行なった。なお、薄膜SOIウェハおよびSIMOXウェハのSOI層に存在する貫通欠陥密度を評価するため、形成されたSOIウェハおよびSIMOXウェハを弗化水素溶液に浸し、貫通欠陥を通して溶解されて出来たSiO2のピット(HFピット)の数を顕微鏡によりカウントした。
【0021】
(実施例1)
本発明の第1実施例の薄膜SOIウェハの製造方法を、図5に示した工程に基づいて説明する。
(a) 直径150mmの2枚の半導体シリコンウェハ1、2(活性ウェハ1,支持ウェハ2とする)を7対用意し、その表面1a、2aには前記の鏡面加工を施した。半導体シリコンウェハ1、2の鏡面加工された表面1a、2aには鏡面加工により生じた通常1μm以下のマイクロスクラッチあるいは微小な小孔の機械的ダメージ3が生じている。
(b) 活性ウェハ1には鏡面加工された表面1aにスピンエッチングを行ない鏡面加工により生じたマイクロスクラッチあるいは微小な小孔の機械的ダメージ3の除去を行なう。スピンエッチングによる鏡面加工表面1aの取り代Grは、機械的ダメージ3を完全に除去するため余裕を取って5μmとした。このスピンエッチングに用いたエッチング液としては、エッチングレートが速く、しかも均一なエッチング特性を有する混酸(フッ酸、硝酸、硫酸、リン酸)を用いた。これにより、活性ウェハ1のスピンエッチング加工表面1bの平坦度、マイクロラフネスは、ウェハ全面に均一な処理が行われることから、鏡面加工と同等の精度が得られ、接着強度も良好に保たれる。
(c) 7枚の活性ウェハ1にはウェハ表面にそれぞれ7水準の厚さの異なる中間酸化膜7(SiO2膜)を熱酸化により成長させる。
【0022】
中間酸化膜7の厚さの水準は、▲1▼0Å、▲2▼1000Å、▲3▼2000Å、▲4▼4000Å、▲5▼6000Å、▲6▼8000Å、▲7▼10000Å、とした。
(d) 活性ウェハ1は、スピンエッチングを行ったスピンエッチング加工表面1b側を支持ウェハ2に貼り合わせる。
(e) 支持ウェハ2に貼り合わせた活性ウェハ1は、その表面が機械加工エッチングおよび化学エッチング、気相エッチングにより薄膜化される。こうして最終的には、SOI層の厚みTaが、1000Åの薄膜SOIウェハ1Aが作製される。この薄膜化は、機械加工エッチングと化学エッチング、あるいは、機械加工エッチングと気相エッチング、という組み合わせで行っても良い。
(f) 1000Åの薄膜SOIウェハ1Aは弗化水素溶液に浸された後に、顕微鏡を用いてSiO2のピット(HFピット)の数をカウントした。
【0023】
この結果は、図6の●印に示すように、スピンエッチングを行った試料のHFピット密度は中間酸化膜7となるSiO2膜の厚みによらずに一定の値を取ることが確認された。これは、スピンエッチングで機械的ダメージ3を除去しているため、全水準で一定の低いHF欠陥密度となっている。また、スピンエッチングをおこなった場合には、貫通欠陥を形成していないごく浅い機械的ダメージ3も一切存在せず、デバイスの歩留りの向上が得られる。
【0024】
(比較例1)
比較のために、従来の薄膜SOIウェハの製造方法は、図7を用いて、その工程を説明する。
(g) 直径150mmの2枚の半導体シリコンウェハ11、12(活性ウェハ11,支持ウェハ12)を7対用意し、その表面11a、12aには前記の鏡面加工を施した。半導体シリコンウェハ11、12の鏡面加工された表面11a、12aには鏡面加工により生じた通常1μm以下のマイクロスクラッチあるいは微小な小孔の機械的ダメージ13が生じている。
(h) 7枚の活性ウェハ11にはウェハ表面にそれぞれ7水準の厚さの異なる中間酸化膜15(SiO2膜)を熱酸化により成長させる。
【0025】
中間酸化膜の厚さの水準は実施例と同じに、▲1▼0Å、▲2▼1000Å、▲3▼2000Å、▲4▼4000Å、▲5▼6000Å、▲6▼8000Å、▲7▼10000Å、とした。
(i) 活性ウェハ11は、鏡面加工表面11aを行った側を支持ウェハ12に貼り合わせる。
(j) 支持ウェハ12に貼り合わせた活性ウェハ11は、その表面が機械加工エッチングおよび化学エッチング、気相エッチングにより薄膜化される。こうして、最終的にSOI層の厚みTaが、1000Åの薄膜SOIウェハ10が作製される。
(k) 1000Åの薄膜SOIウェハ10は、弗化水素溶液に浸された後、顕微鏡を用いてSiO2のピット(HFピット)の数をカウントした。
【0026】
この結果は、図6の○印に示すように、スピンエッチングを行わなかった試料のHFピット密度は、中間酸化膜 ▲1▼0Å、▲2▼1000Å、▲3▼2000Å、で高い値を示した。これは、中間酸化膜15となるSiO2が4000Å以下では、中間酸化膜15に機械的ダメージ13が残存して、高いHF欠陥密度となっている。熱酸化の場合、酸化膜の約半分がウェハ表面に生成すると同時に、残りの半分がバルク中に浸透して生成される。従って中間酸化膜が6000Å以上では、鏡面加工で生じたダメージが酸化膜中に取り込まれて消滅し、スピンエッチングの有無に関わらずHFピット密度に大きな差が見られない。しかし、スピンエッチングを行わなかった試料の4000Åおよび8000Åでスピンエッチングを行なった試料よりもHFピット密度が若干高いのは、鏡面加工で生じた機械的ダメージ13が存在すると、厚い中間酸化膜15を施しても機械的ダメージ13が残存する場合があることを示し、これらが不良品の発生につながると思われる。
【0027】
実施例1と比較例1の結果より、中間酸化膜層の厚さが6000Å以下、スピンエッチング加工による機械的ダメージの除去の効果が発現し、好ましくは、4000Å以下で機械的ダメージの除去の効果が大きいことが判明した。
【0028】
(実施例2)
実施例2では、本発明を用いてスマートカット薄膜SOIウェハを製造する工程を図8で説明する。
(l) 直径150mmの2枚の半導体シリコンウェハ21、22(活性ウェハ21,支持ウェハ22とする)を7対用意し、その表面21a、22aには前記の鏡面加工を施した。半導体シリコンウェハ21、22の鏡面加工された表面21a、22aには鏡面加工により生じた通常1μm以下のマイクロスクラッチあるいは微小な小孔の機械的ダメージ23が生じている。
(m) 活性ウェハ21には、鏡面加工された表面21aにスピンエッチングを行ない鏡面加工により生じたマイクロスクラッチあるいは微小な小孔の機械的ダメージ23の除去を行なう。スピンエッチングによる鏡面加工表面21aの取り代Grは前記と同様に5μmとした。このスピンエッチングに用いたエッチング液としては、前記と同様にエッチングレートが速く、しかも均一なエッチング特性を有する混酸(フッ酸、硝酸、硫酸、リン酸)を用いた。これにより、活性ウェハ21のスピンエッチング加工表面21bの平坦度、マイクロラフネスは、ウェハ全面に均一な処理が行われることから、鏡面加工と同等の精度が得られ、接着強度も良好に保たれる。
(n) 7枚の活性ウェハ21のスピンエッチング加工表面21bおよび支持ウェハ22の表面22aに7水準の厚さの異なる中間酸化膜27(SiO2膜)を熱酸化により成長させる。
【0029】
スマートカット薄膜SOIウェハの製造では、後述するように活性ウェハに水素を注入する必要があるが、通常のSOIウェハに要求されるような厚みの酸化膜が存在すると、それが水素注入に対するシールドとして機能し、注入が阻害されてしまう。そこで、必要とされる酸化膜のほとんどを支持ウェハに形成しておき、残りのごくわずかの分だけを活性ウェハに形成する方法をとるのである。シールドという意味からは活性ウェハに全く酸化膜が存在しないことが理想であるものの、そうすると今度は注入の際のエネルギーにより、将来SOI層となるシリコン部分にダメージが導入されるおそれがあるので、注入を阻害しない程度は活性ウェハにごく薄く酸化膜をつけるのである。
【0030】
中間酸化膜27の厚さの水準は、活性ウェハに形成した酸化膜と、支持ウェハに形成した酸化膜との合計で、▲1▼ 0Å、▲2▼1000Å、▲3▼2000Å、▲4▼4000Å、▲5▼6000Å、▲6▼8000Å、▲7▼10000Å、とした。
(o) 中間酸化膜27を施された活性ウェハ21には、水素29を注入し所定の深さに水素注入層29aを形成する。
(p) スピンエッチングを行った活性ウェハ21は、スピンエッチング加工表面21b側を支持ウェハ22に貼り合わせる。
(q) 活性ウェハ21は、支持ウェハ22に貼り合わせた後に、500℃〜600℃のアニーリング処理を施して水素注入層29aで分割する。支持ウェハ22に貼り合わせた活性ウェハ21は、その表面が機械加工により薄膜化される。こうして、SOI層の厚みTaが、1000Åのスマートカット薄膜SOIウェハ1Bが作製される。
【0031】
スマートカット薄膜SOIウェハ1Bは弗化水素溶液に浸された後、顕微鏡を用いてSiO2のピット(HFピット)の数をカウントした。
このスマートカット薄膜SOIウェハ1Bの結果は、図6の実施例1と同様に、●印に示すようにスピンエッチングを行った試料のHFピット密度は中間酸化膜27となるSiO2膜の厚みによらずに一定の値を取ることが確認された。これは、実施例1と同様に、スピンエッチングで機械的ダメージ23を除去しているため、全水準で一定の低いHFピット密度となっている。また、スピンエッチングをおこなった場合には、貫通欠陥を形成していないごく浅い機械的ダメージ23も一切存在せず、デバイスの歩留りの向上が得られる。
【0032】
(実施例3)
実施例3では、本発明を用いてSIMOXウェハを製造する工程を図9で説明する。
(u) 直径150mmの半導体シリコンウェハ31の表面31aに鏡面加工を施した。その表面31aには鏡面加工により生じた通常1μmのマイクロスクラッチあるいは微小な小孔の機械的ダメージ33が生じている。半導体シリコンウェハ31は、鏡面加工された表面31aにスピンエッチングを行ない鏡面加工により生じたマイクロスクラッチあるいは微小な小孔の機械的ダメージ33の除去を行なった。スピンエッチングによる鏡面加工表面31aの取り代Grは前記と同様に5μmとした。このスピンエッチングに用いたエッチング液としては、前記と同様に、エッチングレートが速く、しかも均一なエッチング特性を有する混酸(フッ酸、硝酸、硫酸、リン酸)を用いた。
(v) 酸素イオン37はイオン注入装置によりスピンエッチングを行った鏡面加工表面31bよりウェハ中の所定位置に打ち込んだ。酸素イオン37の注入後はアルゴン雰囲気中で、1100〜1300℃で数時間の熱処理を行い所定深さに中間酸化膜39を形成しSIMOXウェハ30を得た。
【0033】
SIMOXウェハ30は弗化水素溶液に浸された後、顕微鏡を用いてSiO2のピット(HFピット)の数をカウントした。このときのSOI層の厚みTaは1000Åである。
【0034】
この結果、図6の●印の0Åに相当するスピンエッチングを行った試料のHFピットと同等の密度が得られた。これは、スピンエッチングを行った試料では、注入される酸素イオン37のインプラ時のエネルギーにより増大される筈の機械的ダメージ33がスピンエッチングにより除去されていることによるものと思われる。
【0035】
【発明の効果】
以上説明したように、本発明によれば、鏡面加工によるマイクロスクラッチあるいは微小な小孔の機械的ダメージが効果的に除去される。また、スピンエッチングにより得られたエッチング面は、他のアルカリエッチング等とは異なり、平坦度も非常に良く、且つ表面マイクロラフネスも良好であるため、スピンエッチング後に活性ウェハを支持ウェハに貼り合わせに際しても悪影響がない。したがって、本発明により製造された半導体用薄膜ウェハを用いれば、半導体デバイスの電気特性を向上させて、歩留りを向上させることができる。また、エッチング液としては、エッチングレートが速く、しかも均一なエッチング特性を有する混酸(フッ酸、硝酸、硫酸、リン酸)を用いることにより、スピンエッチング加工表面の平坦度、マイクロラフネスは、鏡面加工と同等の精度に維持することが可能で、接着強度も良好に保つことができる。また、中間酸化膜層の厚さが6000Å以下から、スピンエッチング加工による機械的ダメージの除去の効果が発現し、4000Å以下でその効果は顕著になる。
【図面の簡単な説明】
【図1】実施形態に係る貼り合わせSOIウェハの製造方法のフローチャートである。
【図2】スピンエッチングのエッチング作用の説明図である。
【図3】浸漬エッチングのエッチング作用の説明図である。
【図4】実施形態に係るSIMOXウェハの製造方法のフローチャートである。
【図5】実施例のSOIウェハの製造方法を示す製造工程図である。
【図6】スピンエッチングの有無による中間酸化膜厚みとHFピット密度との関係を説明するための図である。
【図7】従来のSOIウェハの製造方法を示す製造工程図である。
【図8】実施例のスマートカットSOIウェハの製造方法を示す製造工程図である。
【図9】実施例に係るSIMOXウェハの製造方法を示す製造工程図である。
【図10】従来のスマ−トカットSOIウェハの製造方法を示す製造工程図である。
【図11】従来のSOIウェハの製造方法を示す製造工程図である。
【符号の説明】
1、11、12、21、22 半導体シリコンウェハ
1A、10 薄膜SOIウェハ
3、13、23 機械的ダメージ
7、15、27 中間酸化膜
29 水素
29a 水素注入層
30 SIMOXウェハ
31 半導体シリコンウェハ
37 酸素イオン
39 中間酸化膜(埋め込み酸化層B−SiO2
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor thin film wafer, and more particularly to a manufacturing method suitable for manufacturing a bonded semiconductor thin film wafer or a SIMOX semiconductor thin film wafer.
[0002]
[Prior art]
With the high integration, high performance, multi-functionality, and high reliability of semiconductor integrated circuits, pattern dimensions are becoming increasingly finer. Accordingly, there has been a demand for a semiconductor wafer having a semiconductor thin film (hereinafter referred to as an SOI layer) thinned to a defect-free 100 nm or 200 nm thickness by separating an oxide film on a wafer surface layer serving as a device formation region. Development of wafers for semiconductors such as SIMOX, which has an active wafer to be thinned in accordance with the thickness of the wafer and a support wafer, or a wafer with oxygen ions implanted to form a buried oxide film layer at a certain depth from the surface Is underway. In the thinning process of the bonded wafer, the active wafer side is processed by machining, chemical etching, vapor phase etching, or the like, or hydrogen ions are implanted into the active wafer, and the wafer is parallel to the surface starting from this implanted layer. It is known to use the smart cut method of dividing by.
[0003]
These manufacturing methods are
(1) Generally, in a bonded SOI wafer, as shown in FIG. 7 to be described later, the active wafer 11 has a predetermined thickness obtained by oxidizing one surface 11a after mirror polishing (hereinafter referred to as mirror polishing). After the oxide film 15 is formed, it is bonded to the mirror-finished support wafer 12 at a predetermined bonding temperature, and heat treatment is performed to obtain a strong adhesion surface. After that, the active wafer 11 to be the SOI layer is thinned to a predetermined thickness by machining, chemical etching, vapor phase etching, etc., and the thin film SOI wafer 10 is manufactured.
(2) In the smart cut SOI, as shown in FIG. 10, the active wafer 51 and the support wafer 52 oxidize one of the surfaces 51 a and 52 a after mirror processing to form a predetermined oxide film 55. Next, hydrogen ions 57 are implanted into the active wafer, and then bonded to the support wafer 52 at room temperature or at a predetermined bonding temperature. After that, annealing is performed at about 500 ° C. to 600 ° C., divided by the hydrogen injection layer 57a, and annealing is performed at about 1000 ° C. or higher to obtain the smart cut SOI wafer 50.
(3) In a SIMOX wafer, although not shown, one surface of one wafer is mirror-finished and oxygen ions are implanted from the mirror-finished surface into a predetermined position in the wafer by implantation, and a buried oxide film is formed inside the wafer by high-temperature heat treatment. Thus, a SIMOX wafer is manufactured.
[0004]
[Problems to be solved by the invention]
However, in the conventional manufacturing method, in the mirror surface processing step, the surface of the wafer is a shallow scratch that can be observed for the first time by other methods such as parallel light, under a microscope, and etching. There are micro scratches or mechanical damage (mirror finish damage) of small holes. For this reason, conventionally, as shown in FIG. 11, the active wafer 61 is formed with a primary oxide film 63 in advance by a primary oxidation process after mirror-processing one surface 61a. As a result, the surface layer of the active wafer is oxidized to a predetermined depth together with mechanical damage 65 such as micro scratches and small holes. Then, the scratches were removed by the primary oxide film removing step, and then an oxide film 67 having a predetermined thickness was formed. However, it has been found that these damages remain without being sufficiently removed by the primary oxide film removal step. This mechanical damage 65 is caused by forming through defects 69 penetrating through the silicon thin film when the active wafer 61 is thinned by machining, chemical etching, or vapor phase etching to a predetermined thickness after being bonded to the support wafer 62, and SOI The semiconductor device manufactured from the wafer 60 is deteriorated in electrical characteristics, and the yield is lowered.
[0005]
Also, in SIMOX wafers, when oxygen ions are implanted into a wafer that has micro scratches or mechanical damage of minute holes, the defects in the wafer are increased by the energy during implantation and the penetration defects are increased. It was discovered that
[0006]
The present invention pays attention to the above-mentioned conventional problems, and relates to a method for manufacturing a thin film wafer for semiconductors. In particular, by removing mechanical damage caused by mirror finishing, the electrical characteristics of semiconductor devices are improved and the yield is improved. An object of the present invention is to provide a method for manufacturing a semiconductor thin film wafer.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, a method of manufacturing a semiconductor thin film wafer according to the present invention includes manufacturing a semiconductor wafer by oxidizing a surface of a mirror-polished active wafer and bonding it to a support wafer, and thinning the active wafer. In the method of manufacturing a thin film wafer for semiconductor, mechanical damage caused by the mirror polishing process is applied to the mirror polishing surface of the active wafer. By spin etching Apply the treatment to remove, this mechanical damage removal treatment surface Oxidize After bonding to the support wafer, the active wafer was thinned. Also, The machining allowance by the spin etching process may be set to a depth equivalent to or greater than the mechanical damage due to the mirror polishing.
[0008]
The mirror-finished wafer has mechanical damage such as micro scratches or minute holes. By removing this mechanical damage by the removal means using spin etching, the active wafer is thinned. Can also avoid the effects of damage. The machining allowance is generally set to a value greater than this value because the damage depth caused by mirror polishing is generally about 1 μm. Since the SOI wafer formed by laminating the damage removal surface of the active wafer to the support wafer is erased even when the active wafer is thinned, the electrical characteristics are improved. The yield can be improved without deteriorating.
[0009]
In addition, the above configuration is used when a thin film wafer is manufactured by performing machining, chemical etching, and vapor phase etching, or a hydrogen injection layer is formed by implanting hydrogen ions to a predetermined depth from the surface of the active wafer, and hydrogen implantation. The present invention can be applied to a case where a thin film wafer is manufactured by dividing into layers.
[0010]
Further, the present invention relates to a method for manufacturing a thin film wafer for semiconductor in which oxygen ions are implanted into a mirror-polished wafer to form a buried oxide film, and mechanical damage caused by the mirror-polishing treatment is applied to the mirror-polished surface. By spin etching It is possible to adopt a configuration in which a buried oxide film is formed by performing a removal process and then implanting oxygen ions.
[0011]
In such a configuration, since there are microscopic small holes generated by mirror polishing, oxygen ions are implanted into the wafer after mirror polishing, so that the small hole defects are increased by ion implantation energy, and penetrating defects are reduced. Although it is formed, the mirror surface processing damage is removed by spin etching before ion implantation, so that the generation of through defects itself can be reduced, and a thin film wafer with a high yield with very little electrical property deterioration can be manufactured. .
[0012]
According to the manufacturing method described above, mechanical damage of micro scratches or minute holes due to mirror finishing is completely removed by spin etching on the mirror finishing surface. Also, the etched surface obtained by spin etching, unlike other alkali etching, etc., has very good flatness and good surface microroughness. There is no. In addition, by using a mixed acid (hydrofluoric acid, nitric acid, sulfuric acid, phosphoric acid) having a high etching rate and uniform etching characteristics as the etchant, the flatness and microroughness of the spin-etched surface can be mirror-finished. The same accuracy as the surface is obtained, and the adhesive strength in the bonded state is naturally kept good. In addition, when the thickness of the intermediate oxide film layer is 6000 mm or less, the effect of removing mechanical damage by spin etching is exhibited, and the effect is remarkably exhibited particularly when the thickness is 4000 mm or less.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Specific embodiments of a method for producing a semiconductor thin film wafer according to the present invention will be described below in detail with reference to the drawings.
[0014]
FIG. 1 is a flowchart showing a manufacturing process of a bonded SOI wafer. A silicon wafer to be a material for manufacturing an SOI wafer is provided after being mirror-finished (steps 100 and 200), one of which is a support wafer (step 110) and the other is an active wafer (step 212). The silicon wafer that is the active wafer has a bonding surface to the support wafer and a surface side on which a circuit is formed by thin film processing. In particular, spin etching processing should be performed on the mirror-finished surface on the bonding surface side. (Step 210). In this spin etching, mixed acid (hydrofluoric acid, nitric acid, sulfuric acid, phosphoric acid) is used as an etching solution, and this etching solution is dropped on the upper surface of a rotating silicon wafer using a supply nozzle, and etching processing is performed using the rotation of the wafer. To do. In such spin etching, when a small hole having a certain depth exists on the wafer surface, as shown in FIG. 2, the etching solution flows through the surface layer by centrifugal force and enters the small hole 10. Etching without removing the so-called land portion of the wafer 12 where the small holes 10 existed in this place as shown in FIG. 5A is removed (FIG. 5B), and the size of the small holes 10 is gradually increased. Etching is performed to make it smaller, and the small holes 10 are eventually eliminated ((c) in the figure). On the other hand, in the immersion etching performed by immersing the wafer 12 in the etching solution, as shown in FIG. 3, the etching solution enters the inside of the small hole 10, and as shown in FIG. Etching is also performed on the inner wall surface of the small hole 10 together with the so-called land portion of the wafer 12 in which the small hole 10 was present (FIG. 5B), and the surface is maintained while maintaining the surface shape including the small hole 10. Etching eventually enlarges the small hole 10 ((c) in the figure). Therefore, it is desirable to use spin etching that performs surface etching without enlarging the small holes 10 in order to realize a function of eliminating micro scratches and smile holes generated by mirror finishing.
[0015]
The amount of etching by spin etching depends on the mechanical damage depth of micro scratches or microscopic holes by mirror finishing, but it may be set to an empirically obtained value. At present, the damage depth is about 1 μm. Therefore, it is sufficient to process to a depth greater than that.
[0016]
Thus, after spin etching is performed on the active wafer, surface oxidation is performed (step 214 in FIG. 1). This is for finally forming an insulating layer between the supporting wafer.
[0017]
After such processing, it may be performed in the same manner as a conventional process for producing a bonded SOI wafer. First, the support wafer and the surface-oxidized active wafer are washed and then bonded and integrated. (Step 300). Then, heat treatment is performed (step 310), the bonding surface is strengthened, thin film processing such as mechanical processing and chemical etching / vapor phase etching is performed (step 312), and a thin film SOI wafer is manufactured (step 314).
[0018]
FIG. 4 is a flowchart showing a process for producing a SIMOX wafer. The material silicon single crystal wafer is mirror-finished (step 400). Due to this mirror finishing, micro scratches or mechanical damages of minute holes are generated on the surface. In order to remove this damage, a spin-etching process is performed on the wafer that has been subjected to the mirror finishing, as in the above-described example (step 410). This spin etching process is performed until the etching rate reaches 1 μm or more, that is, to a depth that eliminates the mechanical damage. Then, after performing the spin etching, oxygen ions are implanted from the side of the spin etching surface to form a buried oxide film layer (step 412). Then, heat treatment such as annealing is performed (step 414) to obtain a thin film SOI wafer (step 416).
[0019]
As described above, in the embodiment of the present invention, it is generated by performing the mirror surface processing by performing the spin etching on the bonded surface of the mirror surface processed wafer, or in the case of the SIMOX wafer, the oxygen ion implantation surface. Mechanical damage such as micro scratches or minute holes is removed in advance. As a result, it is possible to suppress the generation of penetration defects due to the thinning process of the active wafer and the ion implantation process of the SIMOX wafer in the case of the bonded wafer, and the deterioration of the electrical characteristics of the semiconductor elements using the wafer and the product yield. Can be improved.
[0020]
【Example】
The manufacturing method of the SOI wafer and the SIMOX wafer was confirmed in the following examples and comparative examples. In order to evaluate the penetration defect density existing in the SOI layer of the thin-film SOI wafer and the SIMOX wafer, SiO formed by immersing the formed SOI wafer and the SIMOX wafer in a hydrogen fluoride solution and dissolving through the penetration defect. 2 The number of pits (HF pits) was counted with a microscope.
[0021]
Example 1
A method of manufacturing the thin film SOI wafer according to the first embodiment of the present invention will be described based on the steps shown in FIG.
(A) Seven pairs of two semiconductor silicon wafers 1 and 2 (active wafer 1 and support wafer 2) having a diameter of 150 mm were prepared, and the mirror surface processing was applied to the surfaces 1a and 2a. On the mirror-finished surfaces 1 a and 2 a of the semiconductor silicon wafers 1 and 2, microscratches or microscopic small holes of 1 μm or less, usually caused by mirror finishing, are generated.
(B) The active wafer 1 is subjected to spin etching on the mirror-finished surface 1a to remove the mechanical scratches 3 caused by the micro-scratch or minute holes generated by the mirror-finishing. The machining allowance Gr of the mirror-finished surface 1a by spin etching was 5 μm with a margin to completely remove the mechanical damage 3. As an etchant used for this spin etching, a mixed acid (hydrofluoric acid, nitric acid, sulfuric acid, phosphoric acid) having a high etching rate and uniform etching characteristics was used. As a result, the flatness and microroughness of the spin etching processed surface 1b of the active wafer 1 are processed uniformly over the entire surface of the wafer, so that the same accuracy as that of mirror processing is obtained, and the adhesive strength is also kept good. .
(C) The seven active wafers 1 have intermediate oxide films 7 (SiO2) having different thicknesses of seven levels on the wafer surface. 2 Film) is grown by thermal oxidation.
[0022]
The thickness levels of the intermediate oxide film 7 were set to (1) 0 mm, (2) 1000 mm, (3) 2000 mm, (4) 4000 mm, (5) 6000 mm, (6) 8000 mm, and (7) 10,000 mm.
(D) The active wafer 1 is bonded to the support wafer 2 on the spin etching processed surface 1b side where the spin etching is performed.
(E) The surface of the active wafer 1 bonded to the support wafer 2 is thinned by machining etching, chemical etching, and vapor phase etching. Thus, finally, a thin film SOI wafer 1A having a SOI layer thickness Ta of 1000 mm is manufactured. This thinning may be performed by a combination of mechanical etching and chemical etching, or mechanical etching and vapor phase etching.
(F) The 1000 Å thin film SOI wafer 1A is immersed in a hydrogen fluoride solution, and then SiO2 is used using a microscope. 2 The number of pits (HF pits) was counted.
[0023]
As a result, as shown by the mark ● in FIG. 6, the HF pit density of the sample subjected to the spin etching is SiO 2 which becomes the intermediate oxide film 7. 2 It was confirmed that a constant value was obtained regardless of the thickness of the film. This is because the mechanical damage 3 is removed by spin etching, and the HF defect density is constant and low at all levels. In addition, when spin etching is performed, there is no shallow mechanical damage 3 in which no penetrating defect is formed, and the device yield can be improved.
[0024]
(Comparative Example 1)
For comparison, a conventional thin film SOI wafer manufacturing method will be described with reference to FIG.
(G) Seven pairs of two semiconductor silicon wafers 11 and 12 (active wafer 11 and support wafer 12) having a diameter of 150 mm were prepared, and the mirror finish was applied to the surfaces 11a and 12a. On the mirror-finished surfaces 11a and 12a of the semiconductor silicon wafers 11 and 12, there are usually micro scratches of 1 μm or less or mechanical damages 13 of minute holes generated by mirror finishing.
(H) The seven active wafers 11 have intermediate oxide films 15 (SiO2) having different thicknesses of seven levels on the wafer surface. 2 Film) is grown by thermal oxidation.
[0025]
The thickness of the intermediate oxide film is the same as that of the example. (1) 0 mm, (2) 1000 mm, (3) 2000 mm, (4) 4000 mm, (5) 6000 mm, (6) 8000 mm, (7) 10,000 mm It was.
(I) The active wafer 11 is bonded to the support wafer 12 on the side subjected to the mirror-finished surface 11a.
(J) The surface of the active wafer 11 bonded to the support wafer 12 is thinned by machining etching, chemical etching, and vapor phase etching. Thus, a thin film SOI wafer 10 having an SOI layer thickness Ta of 1000 mm is finally produced.
(K) A 1000 Å thin-film SOI wafer 10 is immersed in a hydrogen fluoride solution, and is then SiO2 using a microscope. 2 The number of pits (HF pits) was counted.
[0026]
As a result, as shown by the circles in FIG. 6, the HF pit density of the sample that was not subjected to the spin etching showed a high value in the intermediate oxide films (1) 0, (2) 1000, and (3) 2000. It was. This is because SiO that becomes the intermediate oxide film 15 is formed. 2 However, if it is 4000 mm or less, the mechanical damage 13 remains in the intermediate oxide film 15 and the HF defect density is high. In the case of thermal oxidation, about half of the oxide film is generated on the wafer surface, and the other half is generated by penetrating into the bulk. Therefore, when the intermediate oxide film is 6000 mm or more, the damage caused by mirror finishing is taken into the oxide film and disappears, and no great difference is seen in the HF pit density regardless of the presence or absence of spin etching. However, the HF pit density is slightly higher than those of the samples that were not subjected to spin etching at 4000 mm and 8000 mm, because the mechanical damage 13 caused by mirror processing exists, and the thick intermediate oxide film 15 is formed. Even if applied, it shows that mechanical damage 13 may remain, and it seems that these lead to the generation of defective products.
[0027]
From the results of Example 1 and Comparative Example 1, the thickness of the intermediate oxide film layer is 6000 mm or less, and the effect of removing mechanical damage by spin etching is manifested. The effect of removing the mechanical damage is preferably 4000 mm or less. Turned out to be great.
[0028]
(Example 2)
In Example 2, a process of manufacturing a smart cut thin film SOI wafer using the present invention will be described with reference to FIG.
(L) Seven pairs of two semiconductor silicon wafers 21 and 22 having diameters of 150 mm (referred to as active wafer 21 and support wafer 22) were prepared, and the mirror surface processing was applied to the surfaces 21a and 22a. On the mirror-finished surfaces 21 a and 22 a of the semiconductor silicon wafers 21 and 22, microscratches usually having a size of 1 μm or less or mechanical damages 23 of minute small holes generated by the mirror-finishing are generated.
(M) The active wafer 21 is subjected to spin etching on the mirror-finished surface 21a to remove mechanical scratches 23 caused by the mirror-finishing or microscratches or minute holes. The machining allowance Gr of the mirror-finished surface 21a by spin etching was set to 5 μm as described above. As an etchant used for this spin etching, a mixed acid (hydrofluoric acid, nitric acid, sulfuric acid, phosphoric acid) having a high etching rate and uniform etching characteristics was used as described above. As a result, the flatness and microroughness of the spin-etched surface 21b of the active wafer 21 are processed uniformly over the entire surface of the wafer, so that the same accuracy as that of the mirror surface processing can be obtained and the adhesive strength can be kept good. .
(N) Seven levels of intermediate oxide films 27 (SiO 2) on the spin-etched surface 21b of the seven active wafers 21 and the surface 22a of the support wafer 22 2 Film) is grown by thermal oxidation.
[0029]
In the manufacture of smart cut thin film SOI wafers, it is necessary to inject hydrogen into the active wafer as will be described later. However, if there is an oxide film having a thickness as required for a normal SOI wafer, it serves as a shield against hydrogen injection. It works and the injection is hindered. Therefore, a method is adopted in which most of the required oxide film is formed on the support wafer, and only a very small amount is formed on the active wafer. Although it is ideal that there is no oxide film on the active wafer from the meaning of shielding, the energy at the time of implantation may in turn cause damage to the silicon part that will be the SOI layer in the future. The oxide film is applied to the active wafer very thinly to the extent that it does not hinder.
[0030]
The level of the thickness of the intermediate oxide film 27 is the sum of the oxide film formed on the active wafer and the oxide film formed on the support wafer. (1) 0, (2) 1000, (3) 2000, (4) 4000 kg, (5) 6000 kg, (6) 8000 kg, and (7) 10,000 kg.
(O) Hydrogen 29 is injected into the active wafer 21 to which the intermediate oxide film 27 has been applied to form a hydrogen injection layer 29a at a predetermined depth.
(P) The active wafer 21 that has been subjected to the spin etching is bonded to the support wafer 22 on the spin etching processed surface 21b side.
(Q) After the active wafer 21 is bonded to the support wafer 22, the active wafer 21 is subjected to an annealing process at 500 ° C. to 600 ° C. and divided by the hydrogen injection layer 29 a. The surface of the active wafer 21 bonded to the support wafer 22 is thinned by machining. In this way, a smart cut thin film SOI wafer 1B having an SOI layer thickness Ta of 1000 mm is manufactured.
[0031]
After the smart cut thin film SOI wafer 1B is immersed in a hydrogen fluoride solution, it is SiO using a microscope. 2 The number of pits (HF pits) was counted.
The result of this smart cut thin film SOI wafer 1B is the same as in Example 1 of FIG. 6, and the HF pit density of the sample subjected to the spin etching as shown by the mark ● is SiO to be the intermediate oxide film 27. 2 It was confirmed that a constant value was obtained regardless of the thickness of the film. Since the mechanical damage 23 is removed by spin etching as in the first embodiment, the HF pit density is constant and low at all levels. In addition, when spin etching is performed, there is no very shallow mechanical damage 23 in which no through defect is formed, and the device yield is improved.
[0032]
(Example 3)
In Example 3, a process of manufacturing a SIMOX wafer using the present invention will be described with reference to FIG.
(U) The surface 31a of the semiconductor silicon wafer 31 having a diameter of 150 mm was mirror-finished. On the surface 31a, a mechanical scratch 33 of a micro scratch of 1 μm or a small small hole usually generated by mirror finishing is generated. The semiconductor silicon wafer 31 was subjected to spin etching on the mirror-finished surface 31a to remove mechanical scratches 33 of micro scratches or minute holes generated by the mirror finishing. The machining allowance Gr of the mirror-finished surface 31a by spin etching was set to 5 μm as described above. As an etchant used for the spin etching, a mixed acid (hydrofluoric acid, nitric acid, sulfuric acid, phosphoric acid) having a high etching rate and uniform etching characteristics was used as described above.
(V) Oxygen ions 37 were implanted into a predetermined position in the wafer from the mirror-finished surface 31b subjected to spin etching with an ion implantation apparatus. After the implantation of oxygen ions 37, heat treatment was performed at 1100 to 1300 ° C. for several hours in an argon atmosphere to form an intermediate oxide film 39 at a predetermined depth to obtain a SIMOX wafer 30.
[0033]
After the SIMOX wafer 30 is immersed in a hydrogen fluoride solution, the SiOX wafer 30 is scanned using a microscope. 2 The number of pits (HF pits) was counted. The thickness Ta of the SOI layer at this time is 1000 mm.
[0034]
As a result, a density equivalent to that of the HF pits of the sample subjected to spin etching corresponding to 0Å indicated by ● in FIG. 6 was obtained. This is presumably because, in the sample subjected to the spin etching, the mechanical damage 33, which is increased by the energy during implantation of the implanted oxygen ions 37, is removed by the spin etching.
[0035]
【The invention's effect】
As described above, according to the present invention, mechanical damage of micro scratches or minute holes due to mirror finishing is effectively removed. Also, the etched surface obtained by spin etching, unlike other alkali etching, etc., has very good flatness and good surface microroughness, so that the active wafer is bonded to the support wafer after spin etching. There is no adverse effect. Therefore, if the thin film wafer for semiconductor manufactured by this invention is used, the electrical property of a semiconductor device can be improved and a yield can be improved. In addition, by using a mixed acid (hydrofluoric acid, nitric acid, sulfuric acid, phosphoric acid) having a high etching rate and uniform etching characteristics as the etchant, the flatness and microroughness of the spin-etched surface are mirror-finished. It is possible to maintain the same accuracy as that, and the adhesive strength can also be kept good. Further, since the thickness of the intermediate oxide film layer is 6000 mm or less, the effect of removing mechanical damage by spin etching is exhibited, and the effect becomes remarkable at 4000 mm or less.
[Brief description of the drawings]
FIG. 1 is a flowchart of a method for manufacturing a bonded SOI wafer according to an embodiment.
FIG. 2 is an explanatory diagram of an etching action of spin etching.
FIG. 3 is an explanatory diagram of the etching action of immersion etching.
FIG. 4 is a flowchart of a method for manufacturing a SIMOX wafer according to the embodiment.
FIG. 5 is a manufacturing process diagram illustrating a method for manufacturing an SOI wafer according to an embodiment.
FIG. 6 is a diagram for explaining the relationship between the thickness of an intermediate oxide film and the density of HF pits with and without spin etching.
FIG. 7 is a manufacturing process diagram showing a conventional method for manufacturing an SOI wafer.
FIG. 8 is a manufacturing process diagram illustrating a manufacturing method of a smart cut SOI wafer according to an embodiment.
FIG. 9 is a manufacturing process diagram illustrating a method of manufacturing a SIMOX wafer according to an example.
FIG. 10 is a manufacturing process diagram showing a manufacturing method of a conventional smart cut SOI wafer.
FIG. 11 is a manufacturing process diagram showing a conventional method for manufacturing an SOI wafer.
[Explanation of symbols]
1, 11, 12, 21, 22 Semiconductor silicon wafer
1A, 10 Thin-film SOI wafer
3, 13, 23 Mechanical damage
7, 15, 27 Intermediate oxide film
29 Hydrogen
29a Hydrogen injection layer
30 SIMOX wafer
31 Semiconductor silicon wafer
37 oxygen ions
39 Intermediate oxide film (buried oxide layer B-SiO 2 )

Claims (5)

鏡面研磨した活性ウェハの表面を酸化して支持ウェハに貼り合わせ、前記活性ウェハを薄膜化して半導体用ウェハを製造する半導体用薄膜ウェハの製造方法において、
前記活性ウェハにおける鏡面研磨面に鏡面研磨処理により発生した機械的ダメージをスピンエッチングによって除去する処理を施し、この機械的ダメージ除去処理面を酸化して前記支持ウェハに貼り合わせた後、前記活性ウェハの薄膜化処理をなすことを特徴とする半導体用薄膜ウェハの製造方法。
In the method for manufacturing a semiconductor thin film wafer, the surface of the mirror-polished active wafer is oxidized and bonded to a support wafer, and the active wafer is thinned to manufacture a semiconductor wafer.
The active wafer is subjected to a process for removing mechanical damage generated by the mirror polishing process by spin etching on the mirror-polished surface of the active wafer, the mechanical damage removing process surface is oxidized and bonded to the support wafer, and then the active wafer A method for producing a thin film wafer for a semiconductor, comprising:
前記スピンエッチング処理による取代は前記鏡面研磨による機械的ダメージ相当深さ以上に設定してなることを特徴とする請求項1に記載の半導体用薄膜ウェハの製造方法。  2. The method of manufacturing a thin film wafer for a semiconductor according to claim 1, wherein the machining allowance by the spin etching treatment is set to a depth equal to or greater than the mechanical damage due to the mirror polishing. 前記活性ウェハの薄膜化処理は、機械加工とエッチングにより行なうことを特徴とする請求項1または2のいずれか1に記載の半導体用薄膜ウェハの製造方法。  The method of manufacturing a thin film wafer for a semiconductor device according to claim 1, wherein the thinning process of the active wafer is performed by machining and etching. 前記活性ウェハの薄膜化処理は、活性ウェハに水素イオンを注入し、水素注入層で分割して行なうことを特徴とする請求項1または2のいずれか1に記載の半導体用薄膜ウェハの製造方法。  3. The method of manufacturing a thin film wafer for a semiconductor according to claim 1, wherein the thinning process of the active wafer is performed by implanting hydrogen ions into the active wafer and dividing the active wafer by a hydrogen implanted layer. . 鏡面研磨したウェハに酸素イオンを注入して埋め込み酸化膜を形成する半導体用薄膜ウェハの製造方法において、
鏡面研磨面に鏡面研磨処理により発生した機械的ダメージをスピンエッチングによって除去する処理を施し、その後に酸素イオンを注入して埋め込み酸化膜を形成する半導体用薄膜ウェハの製造方法。
In a method for manufacturing a thin film wafer for a semiconductor in which oxygen ions are implanted into a mirror-polished wafer to form a buried oxide film,
A method for manufacturing a thin film wafer for a semiconductor, in which a mirror-polished surface is subjected to a process for removing mechanical damage caused by the mirror-polishing process by spin etching , and then oxygen ions are implanted to form a buried oxide film.
JP27038099A 1999-09-24 1999-09-24 Manufacturing method of thin film wafer for semiconductor Expired - Lifetime JP4529036B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27038099A JP4529036B2 (en) 1999-09-24 1999-09-24 Manufacturing method of thin film wafer for semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27038099A JP4529036B2 (en) 1999-09-24 1999-09-24 Manufacturing method of thin film wafer for semiconductor

Publications (2)

Publication Number Publication Date
JP2001094080A JP2001094080A (en) 2001-04-06
JP4529036B2 true JP4529036B2 (en) 2010-08-25

Family

ID=17485461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27038099A Expired - Lifetime JP4529036B2 (en) 1999-09-24 1999-09-24 Manufacturing method of thin film wafer for semiconductor

Country Status (1)

Country Link
JP (1) JP4529036B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163335A (en) 2001-11-27 2003-06-06 Shin Etsu Handotai Co Ltd Manufacturing method of bonded wafer
US7883988B2 (en) * 2008-06-04 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
JP5859742B2 (en) * 2011-04-28 2016-02-16 京セラ株式会社 Composite board
JP5976999B2 (en) * 2011-05-30 2016-08-24 京セラ株式会社 Composite board

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922993A (en) * 1995-07-06 1997-01-21 Toshiba Ceramics Co Ltd Soi wafer and manufacture thereof
JPH09213593A (en) * 1996-01-29 1997-08-15 Sumitomo Sitix Corp Adhesive substrate and manufacturing method thereof
JP4066202B2 (en) * 1996-10-04 2008-03-26 Sumco Techxiv株式会社 Manufacturing method of semiconductor wafer
JPH10112486A (en) * 1996-10-04 1998-04-28 Komatsu Electron Metals Co Ltd Method of measuring oxide film dielectric strength of semiconductor wafer
JPH10275905A (en) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp Silicon wafer manufacturing method and silicon wafer
JPH11220019A (en) * 1998-02-02 1999-08-10 Nippon Steel Corp SOI substrate and manufacturing method thereof

Also Published As

Publication number Publication date
JP2001094080A (en) 2001-04-06

Similar Documents

Publication Publication Date Title
KR100841353B1 (en) Regeneration method of layer transfer wafer and layer transfer wafer regenerated by this method
US7855129B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
JP3943782B2 (en) Reclaimed wafer reclaim processing method and reclaimed peeled wafer
JP4509488B2 (en) Manufacturing method of bonded substrate
US6613678B1 (en) Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure
JP3762144B2 (en) Method for manufacturing SOI substrate
US6232201B1 (en) Semiconductor substrate processing method
US20080315349A1 (en) Method for Manufacturing Bonded Wafer and Bonded Wafer
JP4442560B2 (en) Manufacturing method of SOI wafer
JPWO2003009386A1 (en) Manufacturing method of bonded wafer
WO2000024059A1 (en) Method of producing soi wafer by hydrogen ion implanting separation method and soi wafer produced by the method
JP6168143B2 (en) Method for manufacturing hybrid substrate
US5918139A (en) Method of manufacturing a bonding substrate
US6239004B1 (en) Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer
JP7641448B2 (en) Silicon-on-insulator substrate and manufacturing method thereof
KR20050047505A (en) Method for manufacturing soi wafer
JP2003347176A (en) Manufacturing method of bonded wafer
JP2008028070A (en) Method for manufacturing bonded wafer
JP4529036B2 (en) Manufacturing method of thin film wafer for semiconductor
WO2003046994A1 (en) Method for producing cemented wafer
JP4581349B2 (en) Manufacturing method of bonded SOI wafer
JP2006216662A (en) Process for producing bonding soi wafer, and the bonding soi wafer
JP2010040638A (en) Method of manufacturing soi substrate
JP3635885B2 (en) Method for evaluating crystal defects in SOI substrate
JP2006013179A (en) Method for manufacturing soi wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100525

R150 Certificate of patent or registration of utility model

Ref document number: 4529036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term