Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4529036B2 - 半導体用薄膜ウェハの製造方法 - Google Patents
[go: Go Back, main page]

JP4529036B2 - 半導体用薄膜ウェハの製造方法 - Google Patents

半導体用薄膜ウェハの製造方法 Download PDF

Info

Publication number
JP4529036B2
JP4529036B2 JP27038099A JP27038099A JP4529036B2 JP 4529036 B2 JP4529036 B2 JP 4529036B2 JP 27038099 A JP27038099 A JP 27038099A JP 27038099 A JP27038099 A JP 27038099A JP 4529036 B2 JP4529036 B2 JP 4529036B2
Authority
JP
Japan
Prior art keywords
wafer
mirror
etching
thin film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27038099A
Other languages
English (en)
Other versions
JP2001094080A (ja
Inventor
裕孝 加藤
俊次 野中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp filed Critical Sumco Techxiv Corp
Priority to JP27038099A priority Critical patent/JP4529036B2/ja
Publication of JP2001094080A publication Critical patent/JP2001094080A/ja
Application granted granted Critical
Publication of JP4529036B2 publication Critical patent/JP4529036B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体用薄膜ウェハの製造方法に係わり、特に、貼り合わせ半導体用薄膜ウェハ、あるいは、SIMOXの半導体用薄膜ウェハを製造するのに好適な製造方法に関する。
【0002】
【従来の技術】
半導体集積回路の高集積性、高性能、多機能性、高信頼性に伴いパターンの寸法は益々細かくなってきている。これに伴い、デバイス形成領域となるウェハ表面層に酸化膜を隔てて無欠陥の100nm、あるいは200nm程度にまで薄膜化した半導体薄膜(以下、SOI層という)を有する半導体用ウェハが要望され、これに応じた薄膜化される活性ウェハと、支持ウェハを貼り合わせたもの、あるいは、ウェハに酸素イオンを注入して表面から一定深さに埋め込み酸化膜層を形成するSIMOX等の半導体用ウェハの開発が進められている。貼り合わせウェハの薄膜化処理では、活性ウェハ側を機械加工および化学エッチング、気相エッチング等により行う方法や、活性ウェハに水素イオンを注入し、この注入層を起点としてウェハを面に平行な方向で分割するスマートカット法を用いて行なうことなどが知られている。
【0003】
これらの製造方法は、
(1) 一般的に、貼り合わせSOIウェハでは、後述する図7に示すように、活性ウェハ11は、片方の表面11aを鏡面研磨加工(以下、鏡面加工という)後に酸化して所定の厚さの酸化膜15を形成した後に、鏡面加工した支持ウェハ12と所定の接合温度で貼り合わせ、熱処理を行い強固な接着面を得ている。その後に、SOI層となる活性ウェハ11は所定の厚みまで機械加工および化学エッチング、気相エッチング等により薄膜化され、薄膜SOIウェハ10を製作している。
(2) スマートカットSOIでは、図10に示すように、活性ウェハ51と支持ウェハ52は、片方の表面51aおよび52aを鏡面加工後に酸化して所定の酸化膜55を形成する。次に活性ウェハに水素イオン57を注入した後、支持ウェハ52に室温あるいは所定の接合温度で貼り合わる。その後に、約500℃〜600℃でアニーリングを行い、水素注入層57aで分割し、約1000℃以上でアニーリングを行なってスマートカットSOIウェハ50を得ている。
(3) SIMOXウェハでは、図示しないが1枚のウェハの片方の表面を鏡面加工後に鏡面加工面から酸素イオンをインプラによりウェハ中の所定位置に打ち込み、高温熱処理によりウェハ内部に埋め込み酸化膜を形成してSIMOXウェハを作製している。
【0004】
【発明が解決しようとする課題】
しかし、従来法の製造方法では、前記の鏡面加工工程において、ウェハの表面には、平行光線下、顕微鏡下、エッチングなどのほかの方法によりはじめて観察できる浅い傷、1μm以下の微細な線状のマイクロスクラッチ、あるいは、微小な小孔の機械的ダメージ(鏡面加工ダメージ)が存在する。このため、従来では、図11に示すように、活性ウェハ61は、片方の表面61aを鏡面加工した後、予め一次酸化工程によって一次酸化膜63を形成する。これにより、活性ウェハの表層がマイクロスクラッチや小孔等の機械的ダメージ65と共に、所定の深さまで酸化される。そして、一次酸化膜除去工程によって傷を取り去り、その後に所定厚さの酸化膜67を形成していた。しかし、これらダメージが一次酸化膜除去工程により十分に除去されずに残っていることが知見された。この機械的ダメージ65は、支持ウェハ62に接着後、活性ウェハ61を所定の厚みまで機械加工および化学エッチング、気相エッチングにより薄膜化したとき、シリコン薄膜を貫通する貫通欠陥69を形成し、SOIウェハ60から製造された半導体デバイスの電気特性の劣化を招き、歩留りを低下させていた。
【0005】
また、SIMOXウェハでは、マイクロスクラッチ、あるいは、微小な小孔の機械的ダメージが存在しているウェハに酸素イオンを注入すると、ウェハ中の欠陥をインプラ時のエネルギーにより増大させ、貫通欠陥を増大させてしまうということが知見された。
【0006】
本発明は、上記従来の問題点に着目し、半導体用薄膜ウェハの製造方法に係り、特に、鏡面加工により発生する機械的ダメージを取り除くことにより、半導体デバイスの電気特性を向上させ、歩留りを向上させる半導体用薄膜ウェハの製造方法の提供を目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る半導体用薄膜ウェハの製造方法は、鏡面研磨した活性ウェハの表面を酸化して支持ウェハに貼り合わせ、前記活性ウェハを薄膜化して半導体用ウェハを製造する半導体用薄膜ウェハの製造方法において、前記活性ウェハにおける鏡面研磨面に鏡面研磨処理により発生した機械的ダメージをスピンエッチングによって除去する処理を施し、この機械的ダメージ除去処理面を酸化して前記支持ウェハに貼り合わせた後、前記活性ウェハの薄膜化処理をなすように構成した。また、前記スピンエッチング処理による取代は前記鏡面研磨による機械的ダメージ相当深さ以上に設定すればよい。
【0008】
鏡面加工したウェハには、マイクロスクラッチあるいは微小な小孔の機械的ダメージがあり、この機械的ダメージをスピンエッチングを利用した除去手段により、ダメージ深さ分だけ取り除くことで、活性ウェハを薄膜化してもダメージによる影響を回避することができる。取代は鏡面研磨によるダメージ深さが、一般的には1μm程度とされているので、この値以上に設定すればよい。このような、活性ウェハのダメージ除去面を支持ウェハに貼り合わせ積層して形成されたSOIウェハは、活性ウェハの薄膜化処理をしても貫通欠陥部が消去されているので、電気的特性を劣化させること無く、歩留まりを向上させることができる。
【0009】
また、上記構成は、機械加工と化学エッチング、気相エッチングを行なって薄膜ウェハを作製する場合や、活性ウェハの面から所定深さに水素イオンを注入して水素注入層を形成し、水素注入層で分割して薄膜ウェハを作製する場合に適用することができる。
【0010】
また、本発明は、鏡面研磨したウェハに酸素イオンを注入して埋め込み酸化膜を形成する半導体用薄膜ウェハの製造方法において、鏡面研磨面に鏡面研磨処理により発生した機械的ダメージをスピンエッチングによって除去する処理を施し、その後に酸素イオンを注入して埋め込み酸化膜を形成する構成とすることができる。
【0011】
このような構成では、鏡面研磨により生成する微小な小孔が存在していることによって、鏡面研磨後にウェハに酸素イオンを注入することで上記小孔欠陥がイオン注入エネルギにより増大され、貫通欠陥を形成させてしまうが、イオン注入前にスピンエッチングにより鏡面加工ダメージを除去しているので、貫通欠陥の生成そのものを低減し、電気的特性劣化の極めて少ない歩留まりの高い薄膜ウェハを作製することができる。
【0012】
上記製造方法によると、鏡面加工によるマイクロスクラッチあるいは微小な小孔の機械的ダメージは、鏡面加工面に対するスピンエッチングによって機械的ダメージが完全に除去される。また、スピンエッチングにより得られたエッチング面は、他のアルカリエッチング等とは異なり、平坦度も非常に良く、且つ表面マイクロラフネスも良好であるため、スピンエッチングを施すことにより貼り合わせ状態への悪影響は全くない。また、エッチング液としては、エッチングレートが速く、しかも均一なエッチング特性を有する混酸(フッ酸、硝酸、硫酸、リン酸)を用いることにより、スピンエッチング加工表面の平坦度、マイクロラフネスは、鏡面加工面と同等の精度が得られ、貼り合わせ状態の接着強度も当然良好に保たれる。また、中間酸化膜層の厚さが6000Å以下では、スピンエッチング加工による機械的ダメージの除去の効果が発現し、特に、4000Å以下でその効果が顕著に発揮されてくる。
【0013】
【発明の実施の形態】
以下に、本発明に係る半導体用薄膜ウェハの製造方法の具体的実施の形態を図面を参照して詳細に説明する。
【0014】
図1は貼り合わせSOIウェハの製造工程を示すフローチャートである。SOIウェハの作製材料となるシリコンウェハは予め鏡面加工(ステップ100、200)されて提供され、その一方を支持ウェハ(ステップ110)とされ、他方が活性ウェハ(ステップ212)とされる。活性ウェハとなるシリコンウェハは、支持ウェハへの貼り合わせ面と薄膜処理されて回路が形成される表面側が存在するが、特に貼り合わせ面側の鏡面加工面に対し、スピンエッチング処理を行なうようにしている(ステップ210)。このスピンエッチングは、混酸(フッ酸、硝酸、硫酸、リン酸)をエッチング液として用い、このエッチング液を供給ノズルを用いて回転するシリコンウェハの上面に垂らし、ウェハの回転を利用してエッチング処理するものである。このようなスピンエッチングでは、ウェハ表面に一定深さの小孔が存在している場合には、図2に示しているように、遠心力でエッチング液が表層面を流れて小孔10に入り込むこと無くエッチングするで、同図(a)に示すように当所に小孔10が存在していたウェハ12のいわゆるランド部分が除去され(同図(b))、小孔10のサイズを徐々に小さくなるようにエッチングして、最終的に小孔10を消滅させてしまう(同図(c))。これに対して、エッチング液にウェハ12を浸漬して行なう浸漬エッチングでは、図3に示しているように、エッチング液が小孔10の内部まで入り込むので、同図(a)に示すように当所に小孔10が存在していたウェハ12のいわゆるランド部分とともに小孔10の内壁面にもエッチング処理が行なわれ(同図(b))、小孔10を含む表面形状を維持したまま表面がエッチングされ、最終的に小孔10を拡大させてしまう(同図(c))。したがって、鏡面加工によって生じたマイクロスクラッチや微笑孔を消滅させる機能を実現するために、小孔10を拡大しないで面エッチングを施すスピンエッチングを用いることが望ましい。
【0015】
このスピンエッチングによるエッチング量は、鏡面加工によるマイクロスクラッチあるいは微小な小孔の機械的ダメージ深さに依存するが、経験的に得られた値に設定すればよく、現状ではダメージ深さは1μm程度と認識されているので、それ以上の深さまで処理すればよい。
【0016】
このように活性ウェハに対してスピンエッチングを施した後、表面酸化を行なう(図1ステップ214)。これは最終的に絶縁層を支持ウェハとの間に形成するためのものである。
【0017】
このような処理の後は、従来の一般的な貼り合わせSOIウェハを作製する工程と同様に行なえばよく、まず、支持ウェハと表面酸化された活性ウェハとを洗浄した後に接着して接合一体化する(ステップ300)。そして、熱処理を行なって(ステップ310)接合面を強化し、機械加工と化学エッチング・気相エッチングなどの薄膜加工を行い(ステップ312)、薄膜SOIウェハを作製する(ステップ314)。
【0018】
また、図4はSIMOXウェハを作製する工程を示したフローチャートである。素材のシリコン単結晶ウェハには、鏡面加工が施される(ステップ400)。この鏡面加工によりマイクロスクラッチあるいは微小な小孔の機械的ダメージが表面に発生している。このダメージ除去のために、この鏡面加工が施されたウェハに対し、上述した例と同様に、スピンエッチング処理が行われる(ステップ410)。このスピンエッチング処理はエッチングレートが1μm以上となるまで、すなわち上記機械的ダメージを解消する深さまで行われる。そして、当該スピンエッチングを施した後に、酸素イオンを上記スピンエッチング処理面側から打ち込み、内部に埋め込み酸化膜層を形成する(ステップ412)。そして、アニールなどの熱処理を行ない(ステップ414)、薄膜SOIウェハを得るのである(ステップ416)。
【0019】
このように、本発明の実施形態では、鏡面加工されたウェハの貼り合わせ面、あるいはSIMOXウェハの場合には酸素イオンの打ち込み面に対してスピンエッチングを行ない、鏡面加工処理されたことにより発生しているマイクロスクラッチあるいは微小な小孔などの機械的ダメージが予め除去される。これにより、貼り合わせウェハの場合の活性ウェハの薄膜化処理、SIMOXウェハのイオン打ち込み処理による貫通欠陥の発生を抑制することができ、当該ウェハを利用した半導体素子の電気的特性の劣化や製品歩留まりを向上させることができる。
【0020】
【実施例】
SOIウェハおよびSIMOXウェハの製造方法は次のような実施例および比較例で確認を行なった。なお、薄膜SOIウェハおよびSIMOXウェハのSOI層に存在する貫通欠陥密度を評価するため、形成されたSOIウェハおよびSIMOXウェハを弗化水素溶液に浸し、貫通欠陥を通して溶解されて出来たSiO2のピット(HFピット)の数を顕微鏡によりカウントした。
【0021】
(実施例1)
本発明の第1実施例の薄膜SOIウェハの製造方法を、図5に示した工程に基づいて説明する。
(a) 直径150mmの2枚の半導体シリコンウェハ1、2(活性ウェハ1,支持ウェハ2とする)を7対用意し、その表面1a、2aには前記の鏡面加工を施した。半導体シリコンウェハ1、2の鏡面加工された表面1a、2aには鏡面加工により生じた通常1μm以下のマイクロスクラッチあるいは微小な小孔の機械的ダメージ3が生じている。
(b) 活性ウェハ1には鏡面加工された表面1aにスピンエッチングを行ない鏡面加工により生じたマイクロスクラッチあるいは微小な小孔の機械的ダメージ3の除去を行なう。スピンエッチングによる鏡面加工表面1aの取り代Grは、機械的ダメージ3を完全に除去するため余裕を取って5μmとした。このスピンエッチングに用いたエッチング液としては、エッチングレートが速く、しかも均一なエッチング特性を有する混酸(フッ酸、硝酸、硫酸、リン酸)を用いた。これにより、活性ウェハ1のスピンエッチング加工表面1bの平坦度、マイクロラフネスは、ウェハ全面に均一な処理が行われることから、鏡面加工と同等の精度が得られ、接着強度も良好に保たれる。
(c) 7枚の活性ウェハ1にはウェハ表面にそれぞれ7水準の厚さの異なる中間酸化膜7(SiO2膜)を熱酸化により成長させる。
【0022】
中間酸化膜7の厚さの水準は、▲1▼0Å、▲2▼1000Å、▲3▼2000Å、▲4▼4000Å、▲5▼6000Å、▲6▼8000Å、▲7▼10000Å、とした。
(d) 活性ウェハ1は、スピンエッチングを行ったスピンエッチング加工表面1b側を支持ウェハ2に貼り合わせる。
(e) 支持ウェハ2に貼り合わせた活性ウェハ1は、その表面が機械加工エッチングおよび化学エッチング、気相エッチングにより薄膜化される。こうして最終的には、SOI層の厚みTaが、1000Åの薄膜SOIウェハ1Aが作製される。この薄膜化は、機械加工エッチングと化学エッチング、あるいは、機械加工エッチングと気相エッチング、という組み合わせで行っても良い。
(f) 1000Åの薄膜SOIウェハ1Aは弗化水素溶液に浸された後に、顕微鏡を用いてSiO2のピット(HFピット)の数をカウントした。
【0023】
この結果は、図6の●印に示すように、スピンエッチングを行った試料のHFピット密度は中間酸化膜7となるSiO2膜の厚みによらずに一定の値を取ることが確認された。これは、スピンエッチングで機械的ダメージ3を除去しているため、全水準で一定の低いHF欠陥密度となっている。また、スピンエッチングをおこなった場合には、貫通欠陥を形成していないごく浅い機械的ダメージ3も一切存在せず、デバイスの歩留りの向上が得られる。
【0024】
(比較例1)
比較のために、従来の薄膜SOIウェハの製造方法は、図7を用いて、その工程を説明する。
(g) 直径150mmの2枚の半導体シリコンウェハ11、12(活性ウェハ11,支持ウェハ12)を7対用意し、その表面11a、12aには前記の鏡面加工を施した。半導体シリコンウェハ11、12の鏡面加工された表面11a、12aには鏡面加工により生じた通常1μm以下のマイクロスクラッチあるいは微小な小孔の機械的ダメージ13が生じている。
(h) 7枚の活性ウェハ11にはウェハ表面にそれぞれ7水準の厚さの異なる中間酸化膜15(SiO2膜)を熱酸化により成長させる。
【0025】
中間酸化膜の厚さの水準は実施例と同じに、▲1▼0Å、▲2▼1000Å、▲3▼2000Å、▲4▼4000Å、▲5▼6000Å、▲6▼8000Å、▲7▼10000Å、とした。
(i) 活性ウェハ11は、鏡面加工表面11aを行った側を支持ウェハ12に貼り合わせる。
(j) 支持ウェハ12に貼り合わせた活性ウェハ11は、その表面が機械加工エッチングおよび化学エッチング、気相エッチングにより薄膜化される。こうして、最終的にSOI層の厚みTaが、1000Åの薄膜SOIウェハ10が作製される。
(k) 1000Åの薄膜SOIウェハ10は、弗化水素溶液に浸された後、顕微鏡を用いてSiO2のピット(HFピット)の数をカウントした。
【0026】
この結果は、図6の○印に示すように、スピンエッチングを行わなかった試料のHFピット密度は、中間酸化膜 ▲1▼0Å、▲2▼1000Å、▲3▼2000Å、で高い値を示した。これは、中間酸化膜15となるSiO2が4000Å以下では、中間酸化膜15に機械的ダメージ13が残存して、高いHF欠陥密度となっている。熱酸化の場合、酸化膜の約半分がウェハ表面に生成すると同時に、残りの半分がバルク中に浸透して生成される。従って中間酸化膜が6000Å以上では、鏡面加工で生じたダメージが酸化膜中に取り込まれて消滅し、スピンエッチングの有無に関わらずHFピット密度に大きな差が見られない。しかし、スピンエッチングを行わなかった試料の4000Åおよび8000Åでスピンエッチングを行なった試料よりもHFピット密度が若干高いのは、鏡面加工で生じた機械的ダメージ13が存在すると、厚い中間酸化膜15を施しても機械的ダメージ13が残存する場合があることを示し、これらが不良品の発生につながると思われる。
【0027】
実施例1と比較例1の結果より、中間酸化膜層の厚さが6000Å以下、スピンエッチング加工による機械的ダメージの除去の効果が発現し、好ましくは、4000Å以下で機械的ダメージの除去の効果が大きいことが判明した。
【0028】
(実施例2)
実施例2では、本発明を用いてスマートカット薄膜SOIウェハを製造する工程を図8で説明する。
(l) 直径150mmの2枚の半導体シリコンウェハ21、22(活性ウェハ21,支持ウェハ22とする)を7対用意し、その表面21a、22aには前記の鏡面加工を施した。半導体シリコンウェハ21、22の鏡面加工された表面21a、22aには鏡面加工により生じた通常1μm以下のマイクロスクラッチあるいは微小な小孔の機械的ダメージ23が生じている。
(m) 活性ウェハ21には、鏡面加工された表面21aにスピンエッチングを行ない鏡面加工により生じたマイクロスクラッチあるいは微小な小孔の機械的ダメージ23の除去を行なう。スピンエッチングによる鏡面加工表面21aの取り代Grは前記と同様に5μmとした。このスピンエッチングに用いたエッチング液としては、前記と同様にエッチングレートが速く、しかも均一なエッチング特性を有する混酸(フッ酸、硝酸、硫酸、リン酸)を用いた。これにより、活性ウェハ21のスピンエッチング加工表面21bの平坦度、マイクロラフネスは、ウェハ全面に均一な処理が行われることから、鏡面加工と同等の精度が得られ、接着強度も良好に保たれる。
(n) 7枚の活性ウェハ21のスピンエッチング加工表面21bおよび支持ウェハ22の表面22aに7水準の厚さの異なる中間酸化膜27(SiO2膜)を熱酸化により成長させる。
【0029】
スマートカット薄膜SOIウェハの製造では、後述するように活性ウェハに水素を注入する必要があるが、通常のSOIウェハに要求されるような厚みの酸化膜が存在すると、それが水素注入に対するシールドとして機能し、注入が阻害されてしまう。そこで、必要とされる酸化膜のほとんどを支持ウェハに形成しておき、残りのごくわずかの分だけを活性ウェハに形成する方法をとるのである。シールドという意味からは活性ウェハに全く酸化膜が存在しないことが理想であるものの、そうすると今度は注入の際のエネルギーにより、将来SOI層となるシリコン部分にダメージが導入されるおそれがあるので、注入を阻害しない程度は活性ウェハにごく薄く酸化膜をつけるのである。
【0030】
中間酸化膜27の厚さの水準は、活性ウェハに形成した酸化膜と、支持ウェハに形成した酸化膜との合計で、▲1▼ 0Å、▲2▼1000Å、▲3▼2000Å、▲4▼4000Å、▲5▼6000Å、▲6▼8000Å、▲7▼10000Å、とした。
(o) 中間酸化膜27を施された活性ウェハ21には、水素29を注入し所定の深さに水素注入層29aを形成する。
(p) スピンエッチングを行った活性ウェハ21は、スピンエッチング加工表面21b側を支持ウェハ22に貼り合わせる。
(q) 活性ウェハ21は、支持ウェハ22に貼り合わせた後に、500℃〜600℃のアニーリング処理を施して水素注入層29aで分割する。支持ウェハ22に貼り合わせた活性ウェハ21は、その表面が機械加工により薄膜化される。こうして、SOI層の厚みTaが、1000Åのスマートカット薄膜SOIウェハ1Bが作製される。
【0031】
スマートカット薄膜SOIウェハ1Bは弗化水素溶液に浸された後、顕微鏡を用いてSiO2のピット(HFピット)の数をカウントした。
このスマートカット薄膜SOIウェハ1Bの結果は、図6の実施例1と同様に、●印に示すようにスピンエッチングを行った試料のHFピット密度は中間酸化膜27となるSiO2膜の厚みによらずに一定の値を取ることが確認された。これは、実施例1と同様に、スピンエッチングで機械的ダメージ23を除去しているため、全水準で一定の低いHFピット密度となっている。また、スピンエッチングをおこなった場合には、貫通欠陥を形成していないごく浅い機械的ダメージ23も一切存在せず、デバイスの歩留りの向上が得られる。
【0032】
(実施例3)
実施例3では、本発明を用いてSIMOXウェハを製造する工程を図9で説明する。
(u) 直径150mmの半導体シリコンウェハ31の表面31aに鏡面加工を施した。その表面31aには鏡面加工により生じた通常1μmのマイクロスクラッチあるいは微小な小孔の機械的ダメージ33が生じている。半導体シリコンウェハ31は、鏡面加工された表面31aにスピンエッチングを行ない鏡面加工により生じたマイクロスクラッチあるいは微小な小孔の機械的ダメージ33の除去を行なった。スピンエッチングによる鏡面加工表面31aの取り代Grは前記と同様に5μmとした。このスピンエッチングに用いたエッチング液としては、前記と同様に、エッチングレートが速く、しかも均一なエッチング特性を有する混酸(フッ酸、硝酸、硫酸、リン酸)を用いた。
(v) 酸素イオン37はイオン注入装置によりスピンエッチングを行った鏡面加工表面31bよりウェハ中の所定位置に打ち込んだ。酸素イオン37の注入後はアルゴン雰囲気中で、1100〜1300℃で数時間の熱処理を行い所定深さに中間酸化膜39を形成しSIMOXウェハ30を得た。
【0033】
SIMOXウェハ30は弗化水素溶液に浸された後、顕微鏡を用いてSiO2のピット(HFピット)の数をカウントした。このときのSOI層の厚みTaは1000Åである。
【0034】
この結果、図6の●印の0Åに相当するスピンエッチングを行った試料のHFピットと同等の密度が得られた。これは、スピンエッチングを行った試料では、注入される酸素イオン37のインプラ時のエネルギーにより増大される筈の機械的ダメージ33がスピンエッチングにより除去されていることによるものと思われる。
【0035】
【発明の効果】
以上説明したように、本発明によれば、鏡面加工によるマイクロスクラッチあるいは微小な小孔の機械的ダメージが効果的に除去される。また、スピンエッチングにより得られたエッチング面は、他のアルカリエッチング等とは異なり、平坦度も非常に良く、且つ表面マイクロラフネスも良好であるため、スピンエッチング後に活性ウェハを支持ウェハに貼り合わせに際しても悪影響がない。したがって、本発明により製造された半導体用薄膜ウェハを用いれば、半導体デバイスの電気特性を向上させて、歩留りを向上させることができる。また、エッチング液としては、エッチングレートが速く、しかも均一なエッチング特性を有する混酸(フッ酸、硝酸、硫酸、リン酸)を用いることにより、スピンエッチング加工表面の平坦度、マイクロラフネスは、鏡面加工と同等の精度に維持することが可能で、接着強度も良好に保つことができる。また、中間酸化膜層の厚さが6000Å以下から、スピンエッチング加工による機械的ダメージの除去の効果が発現し、4000Å以下でその効果は顕著になる。
【図面の簡単な説明】
【図1】実施形態に係る貼り合わせSOIウェハの製造方法のフローチャートである。
【図2】スピンエッチングのエッチング作用の説明図である。
【図3】浸漬エッチングのエッチング作用の説明図である。
【図4】実施形態に係るSIMOXウェハの製造方法のフローチャートである。
【図5】実施例のSOIウェハの製造方法を示す製造工程図である。
【図6】スピンエッチングの有無による中間酸化膜厚みとHFピット密度との関係を説明するための図である。
【図7】従来のSOIウェハの製造方法を示す製造工程図である。
【図8】実施例のスマートカットSOIウェハの製造方法を示す製造工程図である。
【図9】実施例に係るSIMOXウェハの製造方法を示す製造工程図である。
【図10】従来のスマ−トカットSOIウェハの製造方法を示す製造工程図である。
【図11】従来のSOIウェハの製造方法を示す製造工程図である。
【符号の説明】
1、11、12、21、22 半導体シリコンウェハ
1A、10 薄膜SOIウェハ
3、13、23 機械的ダメージ
7、15、27 中間酸化膜
29 水素
29a 水素注入層
30 SIMOXウェハ
31 半導体シリコンウェハ
37 酸素イオン
39 中間酸化膜(埋め込み酸化層B−SiO2

Claims (5)

  1. 鏡面研磨した活性ウェハの表面を酸化して支持ウェハに貼り合わせ、前記活性ウェハを薄膜化して半導体用ウェハを製造する半導体用薄膜ウェハの製造方法において、
    前記活性ウェハにおける鏡面研磨面に鏡面研磨処理により発生した機械的ダメージをスピンエッチングによって除去する処理を施し、この機械的ダメージ除去処理面を酸化して前記支持ウェハに貼り合わせた後、前記活性ウェハの薄膜化処理をなすことを特徴とする半導体用薄膜ウェハの製造方法。
  2. 前記スピンエッチング処理による取代は前記鏡面研磨による機械的ダメージ相当深さ以上に設定してなることを特徴とする請求項1に記載の半導体用薄膜ウェハの製造方法。
  3. 前記活性ウェハの薄膜化処理は、機械加工とエッチングにより行なうことを特徴とする請求項1または2のいずれか1に記載の半導体用薄膜ウェハの製造方法。
  4. 前記活性ウェハの薄膜化処理は、活性ウェハに水素イオンを注入し、水素注入層で分割して行なうことを特徴とする請求項1または2のいずれか1に記載の半導体用薄膜ウェハの製造方法。
  5. 鏡面研磨したウェハに酸素イオンを注入して埋め込み酸化膜を形成する半導体用薄膜ウェハの製造方法において、
    鏡面研磨面に鏡面研磨処理により発生した機械的ダメージをスピンエッチングによって除去する処理を施し、その後に酸素イオンを注入して埋め込み酸化膜を形成する半導体用薄膜ウェハの製造方法。
JP27038099A 1999-09-24 1999-09-24 半導体用薄膜ウェハの製造方法 Expired - Lifetime JP4529036B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27038099A JP4529036B2 (ja) 1999-09-24 1999-09-24 半導体用薄膜ウェハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27038099A JP4529036B2 (ja) 1999-09-24 1999-09-24 半導体用薄膜ウェハの製造方法

Publications (2)

Publication Number Publication Date
JP2001094080A JP2001094080A (ja) 2001-04-06
JP4529036B2 true JP4529036B2 (ja) 2010-08-25

Family

ID=17485461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27038099A Expired - Lifetime JP4529036B2 (ja) 1999-09-24 1999-09-24 半導体用薄膜ウェハの製造方法

Country Status (1)

Country Link
JP (1) JP4529036B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163335A (ja) 2001-11-27 2003-06-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
US7883988B2 (en) * 2008-06-04 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
JP5859742B2 (ja) * 2011-04-28 2016-02-16 京セラ株式会社 複合基板
JP5976999B2 (ja) * 2011-05-30 2016-08-24 京セラ株式会社 複合基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922993A (ja) * 1995-07-06 1997-01-21 Toshiba Ceramics Co Ltd Soiウエハ及びその製造方法
JPH09213593A (ja) * 1996-01-29 1997-08-15 Sumitomo Sitix Corp 接着基板及びその製造方法
JP4066202B2 (ja) * 1996-10-04 2008-03-26 Sumco Techxiv株式会社 半導体ウェハの製造方法
JPH10112486A (ja) * 1996-10-04 1998-04-28 Komatsu Electron Metals Co Ltd 半導体ウェハの酸化膜耐圧特性の測定方法
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
JPH11220019A (ja) * 1998-02-02 1999-08-10 Nippon Steel Corp Soi基板およびその製造方法

Also Published As

Publication number Publication date
JP2001094080A (ja) 2001-04-06

Similar Documents

Publication Publication Date Title
KR100841353B1 (ko) 층전이 웨이퍼의 재생 방법 및 이 방법에 의해 재생된층전이 웨이퍼
US7855129B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
JP3943782B2 (ja) 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
JP4509488B2 (ja) 貼り合わせ基板の製造方法
US6613678B1 (en) Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure
JP3762144B2 (ja) Soi基板の作製方法
US6232201B1 (en) Semiconductor substrate processing method
US20080315349A1 (en) Method for Manufacturing Bonded Wafer and Bonded Wafer
JP4442560B2 (ja) Soiウエーハの製造方法
JPWO2003009386A1 (ja) 貼り合わせウエーハの製造方法
WO2000024059A1 (fr) Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
JP6168143B2 (ja) ハイブリッド基板の製造方法
US5918139A (en) Method of manufacturing a bonding substrate
US6239004B1 (en) Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer
JP7641448B2 (ja) シリコン・オン・インシュレータ基板及びその製造方法
KR20050047505A (ko) Soi 웨이퍼의 제조방법
JP2003347176A (ja) 貼り合わせウェーハの製造方法
JP2008028070A (ja) 貼り合わせウェーハの製造方法
JP4529036B2 (ja) 半導体用薄膜ウェハの製造方法
WO2003046994A1 (fr) Procede de fabrication d'une tranche collee
JP4581349B2 (ja) 貼合せsoiウェーハの製造方法
JP2006216662A (ja) 貼合せsoiウェーハの製造方法及びsoiウェーハ
JP2010040638A (ja) Soi基板の製造方法
JP3635885B2 (ja) Soi基板の結晶欠陥の評価方法
JP2006013179A (ja) Soiウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100525

R150 Certificate of patent or registration of utility model

Ref document number: 4529036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term