JP4539356B2 - Field effect transistor model generation device, field effect transistor model generation method, etc. - Google Patents
Field effect transistor model generation device, field effect transistor model generation method, etc. Download PDFInfo
- Publication number
- JP4539356B2 JP4539356B2 JP2005033575A JP2005033575A JP4539356B2 JP 4539356 B2 JP4539356 B2 JP 4539356B2 JP 2005033575 A JP2005033575 A JP 2005033575A JP 2005033575 A JP2005033575 A JP 2005033575A JP 4539356 B2 JP4539356 B2 JP 4539356B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- field effect
- effect transistor
- resistance
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は、電界効果トランジスタモデル、回路シミュレーション装置及び回路シミュレーション方法等の技術分野に属し、より詳細には、電界効果トランジスタのＡＣ特性及び雑音特性をゲート抵抗を用いてシミュレーションする電界効果トランジスタモデル等の技術分野に属する。 The present invention belongs to a technical field such as a field effect transistor model, a circuit simulation apparatus, and a circuit simulation method, and more specifically, a field effect transistor model that simulates AC characteristics and noise characteristics of a field effect transistor using a gate resistance, and the like Belongs to the technical field.
従来、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）等の回路シミュレーション用プログラムでは、ＭＯＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）等の電界効果トランジスタの高周波域におけるＡＣ（AlteＲｎｓting Current）特性や雑音特性を正確にシミュレーションするため、例えば、図７に示すような、ゲート抵抗Ｒｎを接続した電界効果トランジスタモデルを使用している。 Conventionally, circuit simulation programs such as SPICE (Simulation Program with Integrated Circuit Emphasis) accurately simulate AC (AlteRnsting Current) characteristics and noise characteristics in the high frequency range of field effect transistors such as MOSFET (Metal Insulator Semiconductor Field Effect Transistor). Therefore, for example, a field effect transistor model having a gate resistance Rn connected as shown in FIG. 7 is used.
ここで、回路シミュレーション用プログラムは、ゲート抵抗Ｒｎの抵抗値を所定のモデル式のパラメータの一つとして設定して、ＡＣ特性または雑音特性等のシミュレーション値を算出する。そして、算出されるシミュレーション値が実測値に近似するようにゲート抵抗Ｒｎの抵抗値を調整する。 Here, the circuit simulation program sets the resistance value of the gate resistance Rn as one of the parameters of a predetermined model formula, and calculates a simulation value such as AC characteristics or noise characteristics. Then, the resistance value of the gate resistance Rn is adjusted so that the calculated simulation value approximates the actual measurement value.
このゲート抵抗Ｒｎの抵抗値は、ＡＣ特性の中でも特にゲート端子での反射特性を示すＳパラメータＳ１１と電界効果トランジスタが発生させる熱雑音を表す最小雑音指数に影響を与える。 The resistance value of the gate resistor Rn affects the S parameter S11 indicating the reflection characteristic at the gate terminal and the minimum noise figure representing the thermal noise generated by the field effect transistor among the AC characteristics.
なお、この種のモデルの例として、特許文献１に記載の電界効果トランジスタモデルにおいても、ゲート抵抗の抵抗値を用いてＳパラメータ等の算出を行っている。
しかしながら、上述した従来の電界効果トランジスタモデルの構成では、ゲート抵抗Ｒｎの抵抗値の変動により、ＡＣ特性と雑音特性の双方が同時に影響を受ける。 However, in the configuration of the above-described conventional field effect transistor model, both AC characteristics and noise characteristics are simultaneously affected by fluctuations in the resistance value of the gate resistance Rn.
そのため、ＡＣ特性のシミュレーション値を実測値に近似させるように抵抗値を調整した場合には、調整後の抵抗値を用いて算出される雑音特性のシミュレーション値が実測値に近似しない場合がある。また、逆に、雑音特性のシミュレーション値を実測値に近似させるように抵抗値を調整した場合には、調整後の抵抗値を用いて算出されるＡＣ特性のシミュレーション値が実測値と近似しない場合がある。 Therefore, when the resistance value is adjusted so that the simulation value of the AC characteristic approximates to the actual measurement value, the simulation value of the noise characteristic calculated using the adjusted resistance value may not approximate the actual measurement value. Conversely, when the resistance value is adjusted to approximate the noise characteristic simulation value to the actual measurement value, the AC characteristic simulation value calculated using the adjusted resistance value does not approximate the actual measurement value. There is.
このように、一方のシミュレーション値を実測値に近似させると他方が実測値に近似しないこととなり、ＡＣ特性及び雑音特性双方を同時に実測に近似させることができず、電界効果トランジスタの特性の正確なシミュレーションが困難であるという問題があった。 As described above, when one simulation value is approximated to the actual measurement value, the other is not approximated to the actual measurement value, and both the AC characteristic and the noise characteristic cannot be approximated to the actual measurement at the same time. There was a problem that the simulation was difficult.
そこで、本発明は、以上の点に鑑みて為されたものであり、ゲート抵抗を用いてＡＣ特性と雑音特性双方を同時に実測に近似させることにより、電界効果トランジスタの特性の正確なシミュレーションを可能とする電界効果トランジスタモデル生成装置、電界効果トランジスタモデル生成方法、回路シミュレーション装置、回路シミュレーション方法、電界効果トランジスタモデル生成用プログラム、回路シミュレーション用プログラム及び記録媒体を提供することを目的とする。 Therefore, the present invention has been made in view of the above points, and by accurately approximating both AC characteristics and noise characteristics to actual measurement using a gate resistance, it is possible to accurately simulate the characteristics of a field effect transistor. and to provide a field effect transistor model generating device for a field effect transistor model generating method, circuit simulation apparatus, circuit simulation method, field effect transistor model generating program, a program and a recording medium for circuit simulation.
上記の課題を解決するために、請求項１に記載の発明は、電界効果トランジスタのＡＣ特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により用いられる電界効果トランジスタモデルを生成する電界効果トランジスタモデル生成装置において、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続した電界効果トランジスタモデルを生成する生成手段を備え、前記生成手段は、前記抵抗回路の抵抗値から得られる前記ＡＣ特性のシミュレーション値が前記ＡＣ特性の実測値に近似されることにより、前記抵抗回路の抵抗値が決定され、前記第一抵抗の抵抗値と前記第二抵抗の抵抗値との和が前記決定された抵抗値に一致する条件で、前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値が前記雑音特性の実測値に近似されることにより、前記第一抵抗の抵抗値が決定される前記電界効果トランジスタモデルを生成することを特徴とする。
In order to solve the above problems, the invention according to
上記の課題を解決するために、請求項２に記載の発明は、電界効果トランジスタのＡＣ特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により用いられる電界効果トランジスタモデルを生成する電界効果トランジスタモデル生成装置において、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを並列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続した電界効果トランジスタモデルを生成する生成手段を備え、前記生成手段は、前記抵抗回路のコンダクタンスから得られる前記ＡＣ特性のシミュレーション値が前記ＡＣ特性の実測値に近似されることにより、前記抵抗回路のコンダクタンスが決定され、前記第一抵抗のコンダクタンスと前記第二抵抗のコンダクタンスとの和が前記決定したコンダクタンスに一致する条件で、前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値が前記雑音特性の実測値に近似されることにより、前記第一抵抗の抵抗値が決定される前記電界効果トランジスタモデルを生成することを特徴とする。 In order to solve the above-mentioned problem, the invention according to claim 2 is a field effect transistor model generation device for generating a field effect transistor model used by a circuit simulation device for simulating AC characteristics and noise characteristics of a field effect transistor. And generating means for generating a field effect transistor model in which a resistance circuit in which a first resistor that generates thermal noise and a second resistor that does not generate thermal noise are connected in parallel is connected as a gate resistance of a field effect transistor equivalent circuit The generating means determines the conductance of the resistor circuit by approximating the simulation value of the AC characteristic obtained from the conductance of the resistor circuit to the actually measured value of the AC characteristic, and the conductance of the first resistor The sum of the conductance of the second resistor The resistance value of the first resistor is determined by approximating the simulation value of the noise characteristic obtained from the resistance value of the first resistor to the actually measured value of the noise characteristic under a condition that matches the determined conductance. The field effect transistor model is generated .
上記の課題を解決するために、請求項３に記載の発明は、電界効果トランジスタのＡＣ特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により用いられる電界効果トランジスタモデルを生成する電界効果トランジスタモデル生成装置により実行される電界効果トランジスタモデル生成方法において、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続した電界効果トランジスタモデルを生成する生成工程を含み、前記生成工程においては、前記抵抗回路の抵抗値から得られる前記ＡＣ特性のシミュレーション値が前記ＡＣ特性の実測値に近似されることにより、前記抵抗回路の抵抗値が決定され、前記第一抵抗の抵抗値と前記第二抵抗の抵抗値との和が前記決定された抵抗値に一致する条件で、前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値が前記雑音特性の実測値に近似されることにより、前記第一抵抗の抵抗値が決定される前記電界効果トランジスタモデルを生成することを特徴とする。 In order to solve the above problems, the invention according to claim 3, the field effect transistor model generating device for generating a field effect transistor model used by circuit simulation device for simulating the AC characteristics and noise characteristics of the field-effect transistor In the field effect transistor model generation method executed by the above, an electric field in which a resistance circuit in which a first resistor that generates thermal noise and a second resistor that does not generate thermal noise are connected in series is connected as a gate resistance of a field effect transistor equivalent circuit A generating step of generating an effect transistor model, and in the generating step, a simulation value of the AC characteristic obtained from a resistance value of the resistance circuit is approximated to an actual measurement value of the AC characteristic. A resistance value is determined, and the resistance value of the first resistor and the The simulation value of the noise characteristic obtained from the resistance value of the first resistor is approximated to the actually measured value of the noise characteristic under the condition that the sum of the resistance values of the two resistances matches the determined resistance value. The field effect transistor model in which a resistance value of the first resistor is determined is generated .
上記の課題を解決するために、請求項４に記載の発明は、電界効果トランジスタのＡＣ特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により用いられる電界効果トランジスタモデルを生成する電界効果トランジスタモデル生成装置により実行される電界効果トランジスタモデル生成方法において、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを並列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続した電界効果トランジスタモデルを生成する生成工程を含み、前記生成工程においては、前記抵抗回路のコンダクタンスから得られる前記ＡＣ特性のシミュレーション値が前記ＡＣ特性の実測値に近似されることにより、前記抵抗回路のコンダクタンスが決定され、前記第一抵抗のコンダクタンスと前記第二抵抗のコンダクタンスとの和が前記決定したコンダクタンスに一致する条件で、前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値が前記雑音特性の実測値に近似されることにより、前記第一抵抗の抵抗値が決定される前記電界効果トランジスタモデルを生成することを特徴とする。 In order to solve the above-mentioned problem, the invention described in claim 4 is a field effect transistor model generation device for generating a field effect transistor model used by a circuit simulation device for simulating AC characteristics and noise characteristics of a field effect transistor. In the field effect transistor model generation method executed by the above, an electric field in which a resistance circuit in which a first resistor that generates thermal noise and a second resistor that does not generate thermal noise are connected in parallel is connected as a gate resistance of a field effect transistor equivalent circuit A generation step of generating an effect transistor model, wherein the simulation value of the AC characteristic obtained from the conductance of the resistance circuit is approximated to the actual measurement value of the AC characteristic, thereby generating the conductance of the resistance circuit. And the first resistance The simulation value of the noise characteristic obtained from the resistance value of the first resistor is approximated to the actually measured value of the noise characteristic under the condition that the sum of the conductance of the second resistor and the conductance of the second resistor matches the determined conductance. Thus, the field effect transistor model in which the resistance value of the first resistor is determined is generated .
上記の課題を解決するために、請求項５に記載の発明は、電界効果トランジスタのＡＣ特性及び雑音特性のシミュレーションを行う回路シミュレーション装置において、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続してなる電界効果トランジスタモデルを生成する生成手段と、前記生成された電界効果トランジスタモデルを用いて前記抵抗回路の抵抗値から得られる前記ＡＣ特性のシミュレーション値を前記ＡＣ特性の実測値に近似させることにより、当該抵抗値を決定するＡＣ特性近似手段と、前記第一抵抗の抵抗値と前記第二抵抗の抵抗値との和を前記決定した抵抗値に一致させながら、前記生成された電界効果トランジスタモデルを用いて前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値を前記雑音特性の実測値に近似させることにより、前記第一抵抗の抵抗値を決定する雑音特性近似手段と、を備えることを特徴とする。 In order to solve the above-mentioned problem, the invention according to claim 5 is a circuit simulation apparatus for simulating AC characteristics and noise characteristics of a field effect transistor, and does not generate thermal noise and the first resistor that generates thermal noise. Generating means for generating a field effect transistor model in which a resistance circuit connected in series with a second resistor is connected as a gate resistance of a field effect transistor equivalent circuit; and the resistance circuit using the generated field effect transistor model By approximating the simulation value of the AC characteristic obtained from the resistance value to the actual measurement value of the AC characteristic, AC characteristic approximating means for determining the resistance value, the resistance value of the first resistor, and the resistance value of the second resistor The generated field effect transistor model is used while matching the sum of the resistance value with the determined resistance value. By approximating the simulated value of the noise characteristics obtained from the resistance value of the first resistor to the actual value of the noise characteristics Te, and the noise characteristic approximation means for determining the resistance value of the first resistor, in that it comprises Features.
上記の課題を解決するために、請求項６に記載の発明は、電界効果トランジスタのＡＣ特性及び雑音特性のシミュレーションを行う回路シミュレーション装置において、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを並列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続してなる電界効果トランジスタモデルを生成する生成手段と、前記生成された電界効果トランジスタモデルを用いて前記抵抗回路のコンダクタンスから得られる前記ＡＣ特性のシミュレーション値を前記ＡＣ特性の実測値に近似させることにより、前記抵抗回路のコンダクタンスを決定するＡＣ特性近似手段と、前記第一抵抗のコンダクタンスと前記第二抵抗のコンダクタンスとの和を前記決定したコンダクタンスに一致させながら、前記生成された電界効果トランジスタモデルを用いて前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値を前記雑音特性の実測値に近似させることにより、前記第一抵抗の抵抗値を決定する雑音特性近似手段と、を備えることを特徴とする。 In order to solve the above-mentioned problem, the invention described in claim 6 is a circuit simulation apparatus for simulating AC characteristics and noise characteristics of a field effect transistor, and does not generate thermal noise and a first resistor that generates thermal noise. Generation means for generating a field effect transistor model formed by connecting a resistance circuit connected in parallel with a second resistor as a gate resistance of a field effect transistor equivalent circuit, and the resistance circuit using the generated field effect transistor model AC characteristic approximation means for determining the conductance of the resistor circuit by approximating the simulation value of the AC characteristic obtained from the conductance of the AC circuit to the actual measured value of the AC characteristic, and the conductance of the first resistor and the second resistor Do not match the sum of conductance with the determined conductance. Then, by approximating the simulation value of the noise characteristic obtained from the resistance value of the first resistor using the generated field effect transistor model to the measured value of the noise characteristic, the resistance value of the first resistor is obtained. a noise approximator means determining, characterized in that it comprises a.
上記の課題を解決するために、請求項７に記載の発明は、電界効果トランジスタのＡＣ特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により実行される回路シミュレーション方法において、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続してなる電界効果トランジスタモデルを生成する生成工程と、前記生成された電界効果トランジスタモデルを用いて前記抵抗回路の抵抗値から得られる前記ＡＣ特性のシミュレーション値を前記ＡＣ特性の実測値に近似させることにより、当該抵抗値を決定するＡＣ特性近似工程と、前記第一抵抗の抵抗値と前記第二抵抗の抵抗値との和を前記決定した抵抗値に一致させながら、前記生成された電界効果トランジスタモデルを用いて前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値を前記雑音特性の実測値に近似させることにより、前記第一抵抗の抵抗値を決定する雑音特性近似工程と、を含むことを特徴とする。 In order to solve the above-mentioned problem, the invention described in claim 7 is a circuit simulation method executed by a circuit simulation apparatus for simulating AC characteristics and noise characteristics of a field effect transistor. A generation step of generating a field effect transistor model in which a resistance circuit in which a resistor and a second resistor that does not generate thermal noise are connected in series is connected as a gate resistance of a field effect transistor equivalent circuit, and the generated field effect transistor An AC characteristic approximating step for determining the resistance value by approximating the simulation value of the AC characteristic obtained from the resistance value of the resistance circuit using a model to the actual measurement value of the AC characteristic, and the resistance of the first resistor While making the sum of the value and the resistance value of the second resistor coincide with the determined resistance value, Noise that determines the resistance value of the first resistor by approximating the simulation value of the noise characteristic obtained from the resistance value of the first resistor using the field effect transistor model formed, to an actual measurement value of the noise characteristic It characterized in that it comprises a characteristic approximating step.
上記の課題を解決するために、請求項８に記載の発明は、電界効果トランジスタのＡＣ特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により実行される回路シミュレーション方法において、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを並列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続してなる電界効果トランジスタモデルを生成する生成工程と、前記生成された電界効果トランジスタモデルを用いて前記抵抗回路のコンダクタンスから得られる前記ＡＣ特性のシミュレーション値を前記ＡＣ特性の実測値に近似させることにより、前記抵抗回路のコンダクタンスを決定するＡＣ特性近似工程と、前記第一抵抗のコンダクタンスと前記第二抵抗のコンダクタンスとの和を前記決定したコンダクタンスに一致させながら、前記生成された電界効果トランジスタモデルを用いて前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値を前記雑音特性の実測値に近似させることにより、前記第一抵抗の抵抗値を決定する雑音特性近似工程と、を含むことを特徴とする。 In order to solve the above-mentioned problem, the invention described in claim 8 is a circuit simulation method executed by a circuit simulation apparatus for simulating AC characteristics and noise characteristics of a field effect transistor. A generation step of generating a field effect transistor model in which a resistance circuit in which a resistor and a second resistor that does not generate thermal noise are connected in parallel is connected as a gate resistance of a field effect transistor equivalent circuit, and the generated field effect transistor An AC characteristic approximating step for determining the conductance of the resistor circuit by approximating the simulation value of the AC characteristic obtained from the conductance of the resistor circuit with a measured value of the AC characteristic using a model; Sum of conductance and conductance of the second resistor By approximating the simulation value of the noise characteristic obtained from the resistance value of the first resistor using the generated field effect transistor model while matching the determined conductance, to the measured value of the noise characteristic, characterized in that it comprises a noise characteristic approximation step of determining the resistance value of the first resistor, a.
上記の課題を解決するために、請求項９に記載の発明は、 コンピュータを、請求項１または請求項２に記載の電界効果トランジスタモデル生成装置として機能させることを特徴とする。
In order to solve the above-mentioned problems, the invention described in claim 9 is characterized in that a computer is caused to function as the field effect transistor model generation device described in
上記の課題を解決するために、請求項１０に記載の発明は、コンピュータを、請求項５または請求項６に記載の回路シミュレーション装置として機能させることを特徴とする。 In order to solve the above problems, the invention according to claim 10, computer, characterized in that to function as a circuit simulation apparatus according to claim 5 or claim 6.
上記の課題を解決するために、請求項１１に記載の発明は、請求項９に記載の電界効果トランジスタモデル生成用プログラムまたは請求項１０に記載の回路シミュレーション用プログラムがコンピュータ読み取り可能に記録されていることを特徴とする。 In order to solve the above-mentioned problems, the invention described in claim 11 is a computer-readable recording of the field effect transistor model generation program according to claim 9 or the circuit simulation program according to claim 10. It is characterized by being.
以上説明したように、請求項１に記載の発明によれば、生成された電界効果トランジスタモデルにおいて、直列に接続した熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗の抵抗値の和によりＡＣ特性が表現され、熱雑音を発生する第一抵抗の抵抗値により雑音特性が表現されるので、ＡＣ特性と雑音特性を独立して実測値に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションを正確に行うことができる。また、先にＡＣ特性を実測に近似することにより第一抵抗と第二抵抗との抵抗値の和を決定し、この抵抗値の和を一定に保持して、第一抵抗と第二抵抗の抵抗値を変化させて、第一抵抗の抵抗値により雑音特定を実測に近似するので、ＡＣ特性を実測に近似させた状態で雑音特性を実測に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションをより正確に行うことができる。
As described above, according to the invention described in
請求項２に記載の発明によれば、生成された電界効果トランジスタモデルにおいて、並列に接続した熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗のコンダクタンスの和によりＡＣ特性が表現され、熱雑音を発生する第一抵抗の抵抗値により雑音特性が表現されるので、ＡＣ特性と雑音特性を独立して実測値に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションを正確に行うことができる。また、先にＡＣ特性を実測に近似することにより第一抵抗と第二抵抗とのコンダクタンスの和を決定し、このコンダクタンスの和を一定に保持して、第一抵抗と第二抵抗の抵抗値を変化させて、第一抵抗の抵抗値により雑音特定を実測に近似するので、ＡＣ特性を実測に近似させた状態で雑音特性を実測に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションをより正確に行うことができる。 According to the second aspect of the present invention, in the generated field effect transistor model, the AC characteristic is expressed by the sum of conductances of the first resistor that generates thermal noise and the second resistor that does not generate thermal noise connected in parallel. Since the noise characteristic is expressed by the resistance value of the first resistor that generates thermal noise, the AC characteristic and the noise characteristic can be approximated to the measured values independently, and the field effect transistor characteristic simulation can be performed accurately. Can be done. Further, the sum of conductances of the first resistance and the second resistance is determined by approximating the AC characteristics to the actual measurement first, and the sum of the conductances is kept constant, and the resistance values of the first resistance and the second resistance are determined. Since the noise specification is approximated to the actual measurement by changing the resistance value of the first resistor, the noise characteristic can be approximated to the actual measurement in a state where the AC characteristic is approximated to the actual measurement, and the characteristics of the field effect transistor are simulated. Can be performed more accurately.
請求項３に記載の発明によれば、生成された電界効果トランジスタモデルにおいて、直列に接続した熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗の抵抗値の和によりＡＣ特性が表現され、熱雑音を発生する第一抵抗の抵抗値により雑音特性が表現されるので、ＡＣ特性と雑音特性を独立して実測値に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションを正確に行うことができる。また、先にＡＣ特性を実測に近似することにより第一抵抗と第二抵抗との抵抗値の和を決定し、この抵抗値の和を一定に保持して、第一抵抗と第二抵抗の抵抗値を変化させて、第一抵抗の抵抗値により雑音特定を実測に近似するので、ＡＣ特性を実測に近似させた状態で雑音特性を実測に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションをより正確に行うことができる。 According to the third aspect of the present invention, in the generated field effect transistor model, the AC characteristics are obtained by the sum of the resistance values of the first resistor that generates thermal noise and the second resistor that does not generate thermal noise connected in series. Since the noise characteristic is expressed by the resistance value of the first resistor that generates and generates thermal noise, the AC characteristic and the noise characteristic can be approximated to the measured values independently, and the simulation of the characteristics of the field effect transistor can be performed. Can be done accurately. Further, the sum of the resistance values of the first resistance and the second resistance is determined by approximating the AC characteristics to the actual measurement first, and the sum of the resistance values is held constant so that the first resistance and the second resistance Since the noise value is approximated to the actual measurement by changing the resistance value and the resistance value of the first resistor, the noise characteristic can be approximated to the actual measurement in a state in which the AC characteristic is approximated to the actual measurement. Can be more accurately performed.
請求項４に記載の発明によれば、生成された電界効果トランジスタモデルにおいて、並列に接続した熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗のコンダクタンスの和によりＡＣ特性が表現され、熱雑音を発生する第一抵抗の抵抗値により雑音特性が表現されるので、ＡＣ特性と雑音特性を独立して実測値に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションを正確に行うことができる。また、先にＡＣ特性を実測に近似することにより第一抵抗と第二抵抗とのコンダクタンスの和を決定し、このコンダクタンスの和を一定に保持して、第一抵抗と第二抵抗の抵抗値を変化させて、第一抵抗の抵抗値により雑音特定を実測に近似するので、ＡＣ特性を実測に近似させた状態で雑音特性を実測に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションをより正確に行うことができる。 According to the fourth aspect of the present invention, in the generated field effect transistor model, the AC characteristic is expressed by the sum of conductances of the first resistance that generates thermal noise and the second resistance that does not generate thermal noise connected in parallel. Since the noise characteristic is expressed by the resistance value of the first resistor that generates thermal noise, the AC characteristic and the noise characteristic can be approximated to the measured values independently, and the field effect transistor characteristic simulation can be performed accurately. Can be done. Further, the sum of conductances of the first resistance and the second resistance is determined by approximating the AC characteristics to the actual measurement first, and the sum of the conductances is kept constant, and the resistance values of the first resistance and the second resistance are determined. Since the noise specification is approximated to the actual measurement by changing the resistance value of the first resistor, the noise characteristic can be approximated to the actual measurement in a state where the AC characteristic is approximated to the actual measurement, and the characteristics of the field effect transistor are simulated. Can be performed more accurately.
請求項５に記載の発明によれば、直列に接続した熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗の抵抗値の和によりＡＣ特性を表現し、熱雑音を発生する第一抵抗の抵抗値により雑音特性を表現する電界効果トランジスタモデルを用いてシミュレーションを行うので、ＡＣ特性と雑音特性を独立して実測値に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションを正確に行うことができる。また、先にＡＣ特性を実測に近似することにより第一抵抗と第二抵抗との抵抗値の和を決定し、この抵抗値の和を一定に保持して、第一抵抗と第二抵抗の抵抗値を変化させて、第一抵抗の抵抗値により雑音特定を実測に近似するので、ＡＣ特性を実測に近似させた状態で雑音特性を実測に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションをより正確に行うことができる。 According to the fifth aspect of the present invention, the AC characteristic is expressed by the sum of the resistance values of the first resistor that generates thermal noise connected in series and the second resistor that does not generate thermal noise, thereby generating thermal noise. Since the simulation is performed using a field effect transistor model that expresses the noise characteristics by the resistance value of one resistance, it is possible to approximate the AC characteristics and noise characteristics to the measured values independently, and to simulate the characteristics of the field effect transistors Can be done accurately. Further, the sum of the resistance values of the first resistance and the second resistance is determined by approximating the AC characteristics to the actual measurement first, and the sum of the resistance values is held constant so that the first resistance and the second resistance Since the noise value is approximated to the actual measurement by changing the resistance value and the resistance value of the first resistor, the noise characteristic can be approximated to the actual measurement in a state in which the AC characteristic is approximated to the actual measurement. Can be more accurately performed.
請求項６に記載の発明によれば、並列に接続した熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗のコンダクタンスの和によりＡＣ特性を表現し、熱雑音を発生する第一抵抗の抵抗値により雑音特性を表現する電界効果トランジスタモデルを用いてシミュレーションを行うので、ＡＣ特性と雑音特性を独立して実測値に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションを正確に行うことができる。また、先にＡＣ特性を実測に近似することにより第一抵抗と第二抵抗とのコンダクタンスの和を決定し、このコンダクタンスの和を一定に保持して、第一抵抗と第二抵抗の抵抗値を変化させて、第一抵抗の抵抗値により雑音特定を実測に近似するので、ＡＣ特性を実測に近似させた状態で雑音特性を実測に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションをより正確に行うことができる。 According to the sixth aspect of the present invention, the AC characteristic is expressed by the sum of conductances of the first resistor that generates thermal noise connected in parallel and the second resistor that does not generate thermal noise. Since simulation is performed using a field effect transistor model that expresses noise characteristics by the resistance value of the resistor, it is possible to approximate the AC characteristics and noise characteristics to the measured values independently, and the simulation of the characteristics of the field effect transistor can be accurately performed. Can be done. Further, the sum of conductances of the first resistance and the second resistance is determined by approximating the AC characteristics to the actual measurement first, and the sum of the conductances is kept constant, and the resistance values of the first resistance and the second resistance are determined. Since the noise specification is approximated to the actual measurement by changing the resistance value of the first resistor, the noise characteristic can be approximated to the actual measurement in a state where the AC characteristic is approximated to the actual measurement, and the characteristics of the field effect transistor are simulated. Can be performed more accurately.
請求項７に記載の発明によれば、直列に接続した熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗の抵抗値の和によりＡＣ特性を表現し、熱雑音を発生する第一抵抗の抵抗値により雑音特性を表現する電界効果トランジスタモデルを用いてシミュレーションを行うので、ＡＣ特性と雑音特性を独立して実測値に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションを正確に行うことができる。また、先にＡＣ特性を実測に近似することにより第一抵抗と第二抵抗との抵抗値の和を決定し、この抵抗値の和を一定に保持して、第一抵抗と第二抵抗の抵抗値を変化させて、第一抵抗の抵抗値により雑音特定を実測に近似するので、ＡＣ特性を実測に近似させた状態で雑音特性を実測に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションをより正確に行うことができる。 According to the seventh aspect of the present invention, the AC characteristic is expressed by the sum of the resistance values of the first resistor that generates thermal noise connected in series and the second resistor that does not generate thermal noise, thereby generating thermal noise. Since the simulation is performed using a field effect transistor model that expresses the noise characteristics by the resistance value of one resistance, it is possible to approximate the AC characteristics and noise characteristics to the measured values independently, and to simulate the characteristics of the field effect transistors Can be done accurately. Further, the sum of the resistance values of the first resistance and the second resistance is determined by approximating the AC characteristics to the actual measurement first, and the sum of the resistance values is held constant so that the first resistance and the second resistance Since the noise value is approximated to the actual measurement by changing the resistance value and the resistance value of the first resistor, the noise characteristic can be approximated to the actual measurement in a state in which the AC characteristic is approximated to the actual measurement. Can be more accurately performed.
請求項８に記載の発明によれば、並列に接続した熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗のコンダクタンスの和によりＡＣ特性を表現し、熱雑音を発生する第一抵抗の抵抗値により雑音特性を表現する電界効果トランジスタモデルを用いてシミュレーションを行うので、ＡＣ特性と雑音特性を独立して実測値に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションを正確に行うことができる。また、先にＡＣ特性を実測に近似することにより第一抵抗と第二抵抗とのコンダクタンスの和を決定し、このコンダクタンスの和を一定に保持して、第一抵抗と第二抵抗の抵抗値を変化させて、第一抵抗の抵抗値により雑音特定を実測に近似するので、ＡＣ特性を実測に近似させた状態で雑音特性を実測に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションをより正確に行うことができる。 According to the eighth aspect of the invention, the AC characteristic is expressed by the sum of conductances of the first resistor that generates the thermal noise connected in parallel and the second resistor that does not generate the thermal noise, thereby generating the first thermal noise. Since simulation is performed using a field effect transistor model that expresses noise characteristics by the resistance value of the resistor, it is possible to approximate the AC characteristics and noise characteristics to the measured values independently, and the simulation of the characteristics of the field effect transistor can be accurately performed. Can be done. Further, the sum of conductances of the first resistance and the second resistance is determined by approximating the AC characteristics to the actual measurement first, and the sum of the conductances is kept constant, and the resistance values of the first resistance and the second resistance are determined. Since the noise specification is approximated to the actual measurement by changing the resistance value of the first resistor, the noise characteristic can be approximated to the actual measurement in a state where the AC characteristic is approximated to the actual measurement, and the characteristics of the field effect transistor are simulated. Can be performed more accurately.
次に、本発明を実施するための最良の形態について、図面に基づいて説明する。なお、以下に説明する実施の形態は、ＭＯＳＦＥＴモデルに対して本発明を適用して、ＳパラメータＳ１１と最小雑音指数をシミュレートする場合の実施形態である。 Next, the best mode for carrying out the present invention will be described with reference to the drawings. The embodiment described below is an embodiment in which the present invention is applied to a MOSFET model to simulate the S parameter S11 and the minimum noise figure.
ここでは、Ｓ１１のシミュレーションについて説明するが、Ｓ１２、Ｓ２１、Ｓ２２等のＳパラメータやＺパラメータ、Ｙパラメータでも同様のシミュレーションが可能である。 Here, although the simulation of S11 is demonstrated, the same simulation is also possible for S parameters such as S12, S21, and S22, Z parameters, and Y parameters.
（Ｉ）第１実施形態
始めに、本願に係る第１実施形態について、図１乃至図５を用いて説明する。
(I) First Embodiment First, a first embodiment according to the present application will be described with reference to FIGS.
なお、図１は第１実施形態に係るＭＯＳＦＥＴモデルにおける等価回路の概要の一例を示す図であり、図２は第１実施形態に係る回路シミュレーション装置の概要構成の一例を示す図であり、図３は第１実施形態に係る処理部１１の処理の一例を示すフロチャートであり、図４は第１実施形態に係るＳパラメータＳ１１の周波数特性の一例を示すグラフであり、図５は第１実施形態に係る最小ノイズ指数の周波数特性の一例を示すグラフである。 1 is a diagram illustrating an example of an outline of an equivalent circuit in the MOSFET model according to the first embodiment, and FIG. 2 is a diagram illustrating an example of a schematic configuration of the circuit simulation apparatus according to the first embodiment. 3 is a flowchart showing an example of processing of the processing unit 11 according to the first embodiment, FIG. 4 is a graph showing an example of frequency characteristics of the S parameter S11 according to the first embodiment, and FIG. It is a graph which shows an example of the frequency characteristic of the minimum noise figure which concerns on embodiment.
先ず、第１実施形態に係るＭＯＳＦＥＴモデルの構成及び機能について説明する。 First, the configuration and function of the MOSFET model according to the first embodiment will be described.
図１に示すように、第１実施形態に係るＭＯＳＦＥＴモデルＭＳの等価回路はゲート抵抗回路Ｒｎｓを備え、更にこの抵抗回路Ｒｎｓは、熱雑音を発生する抵抗Ｒｎ１と、これと直列に接続した熱雑音を発生しない抵抗Ｒｎ２とにより構成されている。ここで、熱雑音を発生しない抵抗とはモデル上の抵抗である。 As shown in FIG. 1, the equivalent circuit of the MOSFET model MS according to the first embodiment includes a gate resistor circuit Rns. The resistor circuit Rns further includes a resistor Rn1 that generates thermal noise and a heat connected in series with the resistor Rn1. The resistor Rn2 does not generate noise. Here, the resistor that does not generate thermal noise is a resistor on the model.
なお、ＭＯＳＦＥＴモデルＭＳの等価回路には、ゲート抵抗の抵抗値を用いてＡＣ特性及び雑音特性をシミュレーションすることができる各種の等価回路を適用することができる。 Various equivalent circuits capable of simulating AC characteristics and noise characteristics using the resistance value of the gate resistance can be applied to the equivalent circuit of the MOSFET model MS.
また、ＳパラメータＳ１１及び最小雑音指数の算出には、等価回路に対応した従来のモデル式を用いる。 In addition, the conventional model formula corresponding to the equivalent circuit is used to calculate the S parameter S11 and the minimum noise figure.
このとき、ＳパラメータＳ１１を算出するためのパラメータの一つとして、ゲート抵抗回路Ｒｎｓの抵抗値、すなわち抵抗Ｒｎ１と抵抗Ｒｎ２との抵抗値の和が用いられる。 At this time, as one of the parameters for calculating the S parameter S11, the resistance value of the gate resistance circuit Rns, that is, the sum of the resistance values of the resistance Rn1 and the resistance Rn2 is used.
また、最小雑音指数を算出するためのパラメータの一つとして、熱雑音を発生する抵抗Ｒｎ１の抵抗値が用いられる。なお、熱雑音を発生しない抵抗Ｒｎ２の抵抗値は最小雑音指数の算出には用いられないので、抵抗Ｒｎ２の抵抗値が変化しても最小雑音指数には影響を与えない。 Further, as one of the parameters for calculating the minimum noise figure, the resistance value of the resistor Rn1 that generates thermal noise is used. Since the resistance value of the resistor Rn2 that does not generate thermal noise is not used for calculating the minimum noise figure, even if the resistance value of the resistor Rn2 changes, the minimum noise figure is not affected.
次に、第１実施形態に係る回路シミュレーション装置の構成及び機能について説明する。 Next, the configuration and function of the circuit simulation apparatus according to the first embodiment will be described.
図２に示すように、第１実施形態に係る回路シミュレーション装置Ｓは、ＣＰＵ（Central Process Unit）、ＲＡＭ（Random Access Memory）等により構成される処理部１１と、各種プログラム及びデータを記憶保存するディスク装置１２（例えば、ハードディスクドライブ、ＣＤ−ＲＯＭ（Compact Disk-Read Only Memory）ドライブ等）と、ユーザーからの各指示やパラメータ等を入力する入力装置１３（例えば、キーボード、マウス等）と、処理部１１による処理結果等を出力する出力装置１４（例えば、ディスプレイ、プリンタ等）とを備え、各部はバス１５を介して相互に接続されている。
As shown in FIG. 2, the circuit simulation device S according to the first embodiment stores and saves a processing unit 11 including a CPU (Central Process Unit), a RAM (Random Access Memory), and the like, and various programs and data. Disk device 12 (for example, hard disk drive, CD-ROM (Compact Disk-Read Only Memory) drive, etc.), input device 13 (for example, keyboard, mouse, etc.) for inputting each instruction and parameter from the user, and processing An output device 14 (for example, a display, a printer, or the like) that outputs a processing result or the like by the unit 11 is provided, and each unit is connected to each other via a
処理部１１は、ディスク装置１２に記憶保存されている各種プログラム（例えば、回路シミュレーション用プログラム）を読み出し実行する。そして、プログラムの実行により、ディスク装置１２に記憶保存されている各種データ（例えば、ＭＯＳＦＥＴモデルのデータ）を適宜読み出し、当該データに対する処理を行う。これにより、処理部１１は、回路シミュレーション装置Ｓ全体を統括制御すると共に、本発明の生成手段、ＡＣ特性近似手段及び雑音特性近似手段等として機能するようになっている。 The processing unit 11 reads and executes various programs (for example, a circuit simulation program) stored and saved in the disk device 12. Then, by executing the program, various data (for example, MOSFET model data) stored and saved in the disk device 12 are appropriately read out, and the data is processed. Thus, the processing unit 11 performs overall control of the entire circuit simulation apparatus S and functions as a generation unit, an AC characteristic approximation unit, a noise characteristic approximation unit, and the like according to the present invention.
なお、回路シミュレーション用プログラム及びＭＯＳＦＥＴモデルのデータは、例えば、ＣＤ−ＲＯＭ等の記録媒体から読み込まれるようにしてもよいし、図示しないネットワークアダプタを介してインターネット上の所定のサーバからダウンロードされるようにしてもよい。 The circuit simulation program and the MOSFET model data may be read from a recording medium such as a CD-ROM, or may be downloaded from a predetermined server on the Internet via a network adapter (not shown). It may be.
次に、第１実施形態に係る処理部１１の処理について説明する。 Next, processing of the processing unit 11 according to the first embodiment will be described.
図３に示すように、処理部１１は、ステップＳ５１において、ユーザーからのモデル生成指示を入力装置１３から入力すると、ディスク装置１２からＭＯＳＦＥＴモデルＭのデータを読み出する。そして、読み出したデータに基づいて抵抗Ｒｎ１と抵抗Ｒｎ２とを直列に接続してゲート抵抗回路Ｒｎｓを構成したＭＯＳＦＥＴモデルＭＳを生成し、これを記憶する。
As illustrated in FIG. 3, when the processing unit 11 inputs a model generation instruction from the user from the
なお、ＭＯＳＦＥＴモデルのデータは独立したデータとなっている必要はなく、回路シミュレーション用プログラム中に予め組み込まれていてもよい。この場合、処理部１１は、モデル生成指示により内部のデータを参照してＭＯＳＦＥＴモデルＭＳを生成することとなる。 Note that the MOSFET model data need not be independent data, and may be incorporated in advance in the circuit simulation program. In this case, the processing unit 11 generates the MOSFET model MS with reference to internal data according to the model generation instruction.
モデル生成後、ステップＳ５２において、ディスク装置１２から更にＳパラメータＳ１１及び最小雑音指数の実測データを読み出し、これらを記憶する。 After generating the model, in step S52, the S parameter S11 and the measured data of the minimum noise figure are further read from the disk device 12 and stored.
そして、ステップＳ５３において、ユーザーからのパラメータ入力操作により、抵抗Ｒｎ１及びＲｎ２の抵抗値を含む各種パラメータを入力装置１３から入力し、これを記憶する。
In step S53, various parameters including the resistance values of the resistors Rn1 and Rn2 are input from the
その後、ステップＳ５４において、モデル式に各種パラメータを設定してＳパラメータＳ１１のシミュレーション値を算出する。ここで、シミュレーション値の算出には抵抗回路Ｒｎｓの抵抗値、すなわち抵抗Ｒｎ１と抵抗Ｒｎ２の抵抗値の和が用いられる。 Thereafter, in step S54, various parameters are set in the model formula and the simulation value of the S parameter S11 is calculated. Here, the calculation of the simulation value uses the resistance value of the resistance circuit Rns, that is, the sum of the resistance values of the resistance Rn1 and the resistance Rn2.
そして、ステップＳ５５において、ＳパラメータＳ１１のシミュレーション値と処理部１１が記憶している実測値との比較を行う。 In step S55, the simulation value of the S parameter S11 is compared with the actual measurement value stored in the processing unit 11.
その結果、両者の差分が所定の許容値以下であるか否かをステップＳ５６において判定し、許容値以下である場合は（ステップＳ５６：ＹＥＳ）、ステップＳ５８に移行し、許容値を上回る場合は（ステップＳ５６：ＮＯ）、ステップ５７に移行する。 As a result, it is determined in step S56 whether or not the difference between the two is equal to or smaller than a predetermined allowable value. If the difference is equal to or smaller than the allowable value (step S56: YES), the process proceeds to step S58. (Step S56: NO), the process proceeds to Step 57.
ステップ５７においては、抵抗Ｒｎ１と抵抗Ｒｎ２の抵抗値を変更することによりゲート抵抗回路Ｒｎｓの抵抗値を調整し、その後、変更後の抵抗値を設定して再度シミュレーション値の算出、比較及び判定を行う（ステップＳ５４〜Ｓ５６）。
In
ここで、ゲート抵抗回路Ｒｎｓの抵抗値を大きくしてＳパラメータＳ１１のシミュレーション値を算出するとシミュレーション値は小さくなり、抵抗値を小さくして算出するとシミュレーション値は大きくなる。この関係を示しているのが図４の実線グラフと破線グラフである。実線グラフは実測のＳパラメータＳ１１の周波数特性を表し、破線グラフはシミュレーションしたＳパラメータＳ１１の周波数特性を表している。 Here, when the resistance value of the gate resistance circuit Rns is increased and the simulation value of the S parameter S11 is calculated, the simulation value decreases, and when the resistance value is decreased, the simulation value increases. This relationship is shown by the solid line graph and the broken line graph in FIG. The solid line graph represents the frequency characteristic of the actually measured S parameter S11, and the broken line graph represents the frequency characteristic of the simulated S parameter S11.
このようにして、ステップＳ５４〜Ｓ５６の処理を繰り返すことにより、ＳパラメータＳ１１のシミュレーション値が実測値に近づいていく。 In this way, by repeating the processes of steps S54 to S56, the simulation value of the S parameter S11 approaches the actual measurement value.
最終的に両者の差分が許容値以下になり、実測値に近いＳパラメータＳ１１のシミュレーション値が求められる。 Finally, the difference between the two becomes equal to or less than the allowable value, and a simulation value of the S parameter S11 close to the actual measurement value is obtained.
そして、これにより抵抗Ｒｎ１と抵抗Ｒｎ２との抵抗値の和として求められるゲート抵抗回路Ｒｎｓの抵抗値が決定したので、ステップＳ５８において、処理部１１は、この抵抗値を記憶する。 Then, since the resistance value of the gate resistance circuit Rns obtained as the sum of the resistance values of the resistors Rn1 and Rn2 is determined, the processing unit 11 stores the resistance value in step S58.
次いで、ステップＳ５９において、モデル式に抵抗Ｒｎ１の抵抗値等のパラメータを設定して最小雑音指数のシミュレーション値を算出し、ステップＳ６０において、シミュレーション値と処理部１１が記憶している実測値との比較処理を行う。 Next, in step S59, a parameter such as a resistance value of the resistor Rn1 is set in the model formula to calculate a simulation value of the minimum noise figure. In step S60, the simulation value and the actual measurement value stored in the processing unit 11 are stored. Perform a comparison process.
その結果、両者の差分が所定の許容値以下であるか否かをステップＳ６１において判定し、許容値以下である場合は（ステップＳ６１：ＹＥＳ）、ステップＳ６３に移行し、許容値を上回る場合は（ステップＳ６１：ＮＯ）、ステップＳ６２に移行する。 As a result, it is determined in step S61 whether or not the difference between the two is equal to or smaller than a predetermined allowable value. If the difference is equal to or smaller than the allowable value (step S61: YES), the process proceeds to step S63. (Step S61: NO), the process proceeds to Step S62.
ステップＳ６２においては、抵抗Ｒｎ１と抵抗Ｒｎ２の抵抗値の和がステップＳ５８において記憶した抵抗値と一致するように、換言すれば抵抗Ｒｎ１とＲｎ２の抵抗値の和を一定に保持しながら抵抗Ｒｎ１及び抵抗Ｒｎ２の抵抗値を変更する。 In step S62, the sum of the resistance values of the resistors Rn1 and Rn2 matches the resistance value stored in step S58. In other words, while maintaining the sum of the resistance values of the resistors Rn1 and Rn2 constant, The resistance value of the resistor Rn2 is changed.
そして、変更後の抵抗値を設定してシミュレーション値の算出、比較及び判定を行う（ステップＳ５９〜Ｓ６１）。 Then, the changed resistance value is set, and simulation values are calculated, compared, and determined (steps S59 to S61).
ここで、抵抗Ｒｎ１の抵抗値を大きくして最小雑音指数のシミュレーション値を算出すると、シミュレーション値は高くなり、抵抗値を小さくして算出すると、シミュレーション値は低くなる。この関係を示しているのが図５の実線グラフと破線グラフである。実線グラフは実測の最小雑音指数の周波数特性を表し、破線グラフはシミュレーションした最小雑音指数の周波数特性を表している。 Here, if the resistance value of the resistor Rn1 is increased and the simulation value of the minimum noise figure is calculated, the simulation value is increased, and if the resistance value is decreased and the simulation value is calculated, the simulation value is decreased. This relationship is shown by a solid line graph and a broken line graph in FIG. The solid line graph represents the frequency characteristic of the actually measured minimum noise figure, and the broken line graph represents the frequency characteristic of the simulated minimum noise figure.
なお、抵抗Ｒｎ１と抵抗Ｒｎ２の抵抗値の和は変化しないので、ＳパラメータＳ１１については実測に近似した状態が保持される。 Since the sum of the resistance values of the resistor Rn1 and the resistor Rn2 does not change, the S parameter S11 is kept in a state approximate to the actual measurement.
最終的に両者の差分が許容値以下になり、実測値に近い最小雑音指数のシミュレーション値が求められと、抵抗Ｒｎ１及び抵抗Ｒｎ２の最終的な抵抗値が決定される。なお、ここでゲート抵抗回路Ｒｎｓの抵抗値が抵抗Ｒｎ１の抵抗値より小さくなっている場合は、抵抗Ｒｎ２の抵抗値は負の値を示し、抵抗Ｒｎ２は負性抵抗となる。 When the difference between the two finally becomes less than the allowable value and the simulation value of the minimum noise figure close to the actually measured value is obtained, the final resistance values of the resistors Rn1 and Rn2 are determined. Here, when the resistance value of the gate resistance circuit Rns is smaller than the resistance value of the resistor Rn1, the resistance value of the resistor Rn2 indicates a negative value, and the resistor Rn2 becomes a negative resistance.
最後にステップＳ６３において、処理部１１は、処理結果として最終的なパラメータを出力装置１４に表示出力する。 Finally, in step S63, the processing unit 11 displays and outputs the final parameter as a processing result on the output device 14.
以上説明したように、第１実施形態のＭＯＳＦＥＴモデルによれば、直列に接続した熱雑音を発生する抵抗Ｒｎ１と熱雑音を発生しない抵抗Ｒｎ２の抵抗値の和によりＳパラメータＳ１１が表現され、熱雑音を発生するＲｎ１の抵抗値により最小雑音指数が表現されるので、ＳパラメータＳ１１と最小雑音指数を独立して実測値に近似させることが可能となり、ＭＯＳＦＥＴの特性のシミュレーションを正確に行うことができる。 As described above, according to the MOSFET model of the first embodiment, the S parameter S11 is expressed by the sum of the resistance values of the resistor Rn1 that generates thermal noise connected in series and the resistor Rn2 that does not generate thermal noise. Since the minimum noise figure is expressed by the resistance value of Rn1 that generates noise, the S parameter S11 and the minimum noise figure can be approximated to the actually measured values independently, and the MOSFET characteristics can be accurately simulated. it can.
また、先にＳパラメータＳ１１を実測に近似することにより抵抗Ｒｎ１とＲｎ２との抵抗値の和を決定し、この抵抗値の和を一定に保持して、抵抗Ｒｎ１とＲｎ２の抵抗値を変化させて、抵抗Ｒｎ１の抵抗値により最小雑音指数を実測に近似するので、ＳパラメータＳ１１が実測に近似した状態で最小雑音指数を実測に近似させることが可能となり、ＭＯＳＦＥＴの特性のシミュレーションをより正確に行うことができる。 Further, the sum of the resistance values of the resistors Rn1 and Rn2 is determined by approximating the S parameter S11 to the actual measurement, and the resistance value of the resistors Rn1 and Rn2 is changed by keeping the sum of the resistance values constant. Since the minimum noise figure is approximated to the actual measurement by the resistance value of the resistor Rn1, the minimum noise figure can be approximated to the actual measurement in a state where the S parameter S11 is approximated to the actual measurement, and the simulation of the characteristics of the MOSFET can be performed more accurately. It can be carried out.
（II）第２実施形態
次に、本願に係る他の実施形態である第２実施形態について、図６を用いて説明する。
(II) Second Embodiment Next, a second embodiment which is another embodiment according to the present application will be described with reference to FIG.
なお、図６は第２実施形態に係る電界効果トランジスタモデルにおける等価回路の概要の一例を示す図である。 FIG. 6 is a diagram showing an example of an outline of an equivalent circuit in the field effect transistor model according to the second embodiment.
また、第２実施形態に係る回路シミュレーション装置の構成及び機能と処理部１１の処理は第１実施形態に係る回路シミュレーション装置Ｓの構成及び機能、処理部１１の処理と同様であるので、以下の説明では同様の部材番号を用いて細部の説明は省略する。 In addition, the configuration and function of the circuit simulation device according to the second embodiment and the processing of the processing unit 11 are the same as the configuration and function of the circuit simulation device S according to the first embodiment and the processing of the processing unit 11. In the description, the same member numbers are used and the detailed description is omitted.
上述した第１実施形態においては、熱雑音を発生する抵抗と熱雑音を発生しない抵抗とを直列に接続してゲート抵抗を構成した場合について説明したが、以下に説明する第２実施形態は、熱雑音を発生する抵抗と熱雑音を発生しないとを並列に接続してゲート抵抗を構成した場合における実施形態である。 In the first embodiment described above, the case where a resistor that generates thermal noise and a resistor that does not generate thermal noise are connected in series to configure a gate resistor has been described, but the second embodiment described below is This is an embodiment in which a gate resistor is configured by connecting a resistor that generates thermal noise and a resistor that does not generate thermal noise in parallel.
先ず、第２実施形態に係るＭＯＳＦＥＴモデルの構成及び機能について説明する。 First, the configuration and function of the MOSFET model according to the second embodiment will be described.
図６に示すように、第２実施形態に係るＭＯＳＦＥＴモデルＭＰはゲート抵抗回路Ｒｎｐを備え、更にゲート抵抗回路Ｒｎｐは熱雑音を発生する抵抗Ｒｎ１と、これと並列に接続した熱雑音を発生しない抵抗Ｒｎ２とにより構成されている。 As shown in FIG. 6, the MOSFET model MP according to the second embodiment includes a gate resistance circuit Rnp, and the gate resistance circuit Rnp does not generate a thermal noise that is connected in parallel with a resistor Rn1 that generates thermal noise. It is comprised by resistance Rn2.
ＳパラメータＳ１１及び最小雑音指数の算出は、第１実施形態と同様のモデル式を用いるが、ＳパラメータＳ１１を算出するためのパラメータの一つとして、ゲート抵抗回路Ｒｎｐのコンダクタンス、すなわち抵抗Ｒｎ１と抵抗Ｒｎ２のコンダクタンスの和が用いられる点が第１実施形態と異なる。 The S parameter S11 and the minimum noise figure are calculated using the same model formula as in the first embodiment, but as one of the parameters for calculating the S parameter S11, the conductance of the gate resistor circuit Rnp, that is, the resistor Rn1 and the resistor The difference from the first embodiment is that the sum of conductances of Rn2 is used.
次に、第２実施形態に係る処理部１１の処理について説明する。 Next, processing of the processing unit 11 according to the second embodiment will be described.
図３に示すように、処理部１１はＭＯＳＦＥＴモデルの生成、実測値入力及びパラメータ入力を行う（ステップＳ５１〜Ｓ５３）。 As shown in FIG. 3, the processing unit 11 generates a MOSFET model, inputs an actual measurement value, and inputs a parameter (steps S51 to S53).
その後、ステップＳ５４において、モデル式に各種パラメータを設定してＳパラメータＳ１１のシミュレーション値を算出するが、ここでは、抵抗Ｒｎ１と抵抗Ｒｎ２のコンダクタンスの和が用いられる。 Thereafter, in step S54, various parameters are set in the model equation and the simulation value of the S parameter S11 is calculated. Here, the sum of conductances of the resistors Rn1 and Rn2 is used.
そして、ＳパラメータＳ１１のシミュレーション値と処理部１１が記憶している実測値との比較を行い、両者の差分が所定の許容値以下であるか否かを判定する（ステップＳ５５〜Ｓ５６）。 And the simulation value of S parameter S11 and the measured value which the process part 11 memorize | stores are compared, and it is determined whether both difference is below a predetermined | prescribed allowable value (steps S55-S56).
その結果、両者の差が許容値以下である場合は（ステップＳ５６：ＹＥＳ）、ステップＳ５８に移行し、許容値を上回る場合は（ステップＳ５６：ＮＯ）、ステップＳ５７に移行しする。 As a result, when the difference between them is equal to or smaller than the allowable value (step S56: YES), the process proceeds to step S58, and when the difference exceeds the allowable value (step S56: NO), the process proceeds to step S57.
ステップＳ５７においては、抵抗Ｒｎ１と抵抗Ｒｎ２の抵抗値を変更することによりゲート抵抗回路Ｒｎｐのコンダクタンスを調整し、その後、変更後のコンダクタンスを設定して再度シミュレーション値の算出、比較及び判定を行う（ステップＳ５４〜Ｓ５６）。 In step S57, the conductance of the gate resistance circuit Rnp is adjusted by changing the resistance values of the resistors Rn1 and Rn2, and then the changed conductance is set to calculate, compare, and determine simulation values again ( Steps S54 to S56).
最終的に両者の差分が許容値以下になり、実測値に近いＳパラメータＳ１１のシミュレーション値が求められる。 Finally, the difference between the two becomes equal to or less than the allowable value, and a simulation value of the S parameter S11 close to the actual measurement value is obtained.
そして、これにより抵抗Ｒｎ１と抵抗Ｒｎ２とのコンダクタンスの和として求められるゲート抵抗回路Ｒｎｐのコンダクタンスが決定したので、ステップＳ５８において、処理部１１は、このコンダクタンスを記憶する。 As a result, the conductance of the gate resistance circuit Rnp, which is obtained as the sum of conductances of the resistors Rn1 and Rn2, is determined. In step S58, the processing unit 11 stores the conductance.
次いで、処理部１１は、最小雑音指数のシミュレーション値の算出、シミュレーション値と実測値との比較を行い、両者の差分が所定の許容値以下であるか否かを判定する（ステップＳ５９〜Ｓ６１）。 Next, the processing unit 11 calculates the simulation value of the minimum noise figure, compares the simulation value with the actual measurement value, and determines whether or not the difference between them is equal to or less than a predetermined allowable value (steps S59 to S61). .
そして、ステップＳ６１において、両者の差分が所定の許容値以下であるか否かを判定し、両者の差分が許容値以下である場合は（ステップＳ６１：ＹＥＳ）、ステップＳ６３に移行し、許容値を上回る場合は（ステップＳ６１：ＮＯ）、ステップＳ６２に移行する。 In step S61, it is determined whether or not the difference between the two is equal to or less than a predetermined allowable value. If the difference between the two is equal to or less than the allowable value (step S61: YES), the process proceeds to step S63. If it exceeds (step S61: NO), the process proceeds to step S62.
ステップＳ６２においては、抵抗Ｒｎ１と抵抗Ｒｎ２のコンダクタンスの和がステップＳ５８において記憶しているコンダクタンスと一致するように抵抗Ｒｎ１及び抵抗Ｒｎ２の抵抗値を変更する。 In step S62, the resistance values of the resistors Rn1 and Rn2 are changed so that the sum of conductances of the resistors Rn1 and Rn2 matches the conductance stored in step S58.
そして、変更後の抵抗Ｒｎ１の抵抗値を設定してシミュレーション値の算出、比較及び判定を行う（ステップＳ５９〜Ｓ６１）。 Then, the resistance value of the resistor Rn1 after the change is set, and simulation values are calculated, compared, and determined (steps S59 to S61).
最終的に両者の差分が許容値以下になり、実測値に近い最小雑音指数のシミュレーション値が求められと、抵抗Ｒｎ１及び抵抗Ｒｎ２の最終的な抵抗値が決定される。 When the difference between the two finally becomes less than the allowable value and the simulation value of the minimum noise figure close to the actually measured value is obtained, the final resistance values of the resistors Rn1 and Rn2 are determined.
最後にステップＳ６３において、処理部１１は、処理結果を出力装置１４に表示出力する。 Finally, in step S63, the processing unit 11 displays and outputs the processing result on the output device 14.
以上説明したように、第２実施形態のＭＯＳＦＥＴモデルによれば、並列に接続した熱雑音を発生する抵抗Ｒｎ１と熱雑音を発生しない抵抗Ｒｎ２のコンダクタンスの和によりＳパラメータＳ１１が表現され、熱雑音を発生するＲｎ１の抵抗値により最小雑音指数が表現されるので、ＳパラメータＳ１１と最小雑音指数を独立して実測値に近似させることが可能となり、ＭＯＳＦＥＴの特性のシミュレーションを正確に行うことができる。 As described above, according to the MOSFET model of the second embodiment, the S parameter S11 is expressed by the sum of conductances of the resistor Rn1 that generates thermal noise connected in parallel and the resistor Rn2 that does not generate thermal noise. Since the minimum noise figure is expressed by the resistance value of Rn1 that generates the Sn, the S parameter S11 and the minimum noise figure can be approximated to the actually measured values independently, and the simulation of the MOSFET characteristics can be performed accurately. .
また、先にＳパラメータＳ１１を実測に近似することにより抵抗Ｒｎ１とＲｎ２とのコンダクタンスの和を決定し、このコンダクタンスの和を一定に保持して、抵抗Ｒｎ１とＲｎ２の抵抗値を変化させて、抵抗Ｒｎ１の抵抗値により最小雑音指数を実測に近似するので、ＳパラメータＳ１１が実測に近似した状態で最小雑音指数を実測に近似させることが可能となり、ＭＯＳＦＥＴの特性のシミュレーションをより正確に行うことができる。 Further, by first approximating the S parameter S11 to the actual measurement, the sum of conductances of the resistors Rn1 and Rn2 is determined, the sum of the conductances is kept constant, and the resistance values of the resistors Rn1 and Rn2 are changed, Since the minimum noise figure is approximated to the actual measurement by the resistance value of the resistor Rn1, the minimum noise figure can be approximated to the actual measurement with the S parameter S11 approximated to the actual measurement, and the simulation of the MOSFET characteristics can be performed more accurately. Can do.
なお、上記各実施形態においては、シミュレーションを行う電界効果トランジスタをＭＯＳＦＥＴに適用しているが、これに限られるものではなく、例えば、ＭＥＳＦＥＴ（Metal Semiconductor FET）、ＪＦＥＴ（Junction FET）等の電界効果トランジスタにも適用することができる。 In each of the above embodiments, the field effect transistor that performs the simulation is applied to the MOSFET. However, the present invention is not limited to this. For example, a field effect such as MESFET (Metal Semiconductor FET), JFET (Junction FET), etc. It can also be applied to a transistor.
また、上記各実施形態においては、モデル式を用いて算出するＡＣ特性としてＳパラメータＳ１１（ＳパラメータＳ１１）を適用しているが、これに限られるものではなく、例えば、Ｙパラメータ、ゲイン等にも適用することができる。 In each of the above embodiments, the S parameter S11 (S parameter S11) is applied as the AC characteristic calculated using the model formula. However, the present invention is not limited to this. For example, the Y parameter, the gain, etc. Can also be applied.
また、上記各実施形態においては、モデル式を用いて算出する雑音特性として最小雑音指数を適用しているが、これに限られるものではなく、例えば、ＮＦ５０（Noise Figure at 50 ohm source resistance）、Ｒｏｐｔ（Optimized source impedance）等にも適用することができる。 In each of the above embodiments, the minimum noise figure is applied as the noise characteristic calculated using the model formula. However, the present invention is not limited to this. For example, NF50 (Noise Figure at 50 ohm source resistance), It can also be applied to Ropt (Optimized source impedance) and the like.
１１ 処理部
１２ ディスク装置
１３ 入力装置
１４ 出力装置
１５ バス
Ｍ、Ｍ１、ＭＳ、ＭＰ ＭＯＳＦＥＴモデル
Ｒｎ、Ｒｎ１、Ｒｎ２ 抵抗
Ｒｎｓ、Ｒｎｐ 抵抗回路
Ｓ 回路シミュレーション装置
DESCRIPTION OF SYMBOLS 11 Processing part 12
Claims (11)
熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続した電界効果トランジスタモデルを生成する生成手段を備え、
前記生成手段は、前記抵抗回路の抵抗値から得られる前記ＡＣ特性のシミュレーション値が前記ＡＣ特性の実測値に近似されることにより、前記抵抗回路の抵抗値が決定され、前記第一抵抗の抵抗値と前記第二抵抗の抵抗値との和が前記決定された抵抗値に一致する条件で、前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値が前記雑音特性の実測値に近似されることにより、前記第一抵抗の抵抗値が決定される前記電界効果トランジスタモデルを生成することを特徴とする電界効果トランジスタモデル生成装置。 In a field effect transistor model generation device that generates a field effect transistor model used by a circuit simulation device that simulates AC characteristics and noise characteristics of a field effect transistor,
A generating means for generating a field effect transistor model in which a resistance circuit in which a first resistor that generates thermal noise and a second resistor that does not generate thermal noise are connected in series is connected as a gate resistance of a field effect transistor equivalent circuit ;
The generating means determines a resistance value of the resistance circuit by approximating a simulation value of the AC characteristic obtained from a resistance value of the resistance circuit to an actual measurement value of the AC characteristic. The simulation value of the noise characteristic obtained from the resistance value of the first resistor approximates the actual measurement value of the noise characteristic under the condition that the sum of the value and the resistance value of the second resistor matches the determined resistance value By doing so, the field effect transistor model for generating the field effect transistor model in which the resistance value of the first resistor is determined is generated.
熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを並列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続した電界効果トランジスタモデルを生成する生成手段を備え、
前記生成手段は、前記抵抗回路のコンダクタンスから得られる前記ＡＣ特性のシミュレーション値が前記ＡＣ特性の実測値に近似されることにより、前記抵抗回路のコンダクタンスが決定され、前記第一抵抗のコンダクタンスと前記第二抵抗のコンダクタンスとの和が前記決定したコンダクタンスに一致する条件で、前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値が前記雑音特性の実測値に近似されることにより、前記第一抵抗の抵抗値が決定される前記電界効果トランジスタモデルを生成することを特徴とする電界効果トランジスタモデル生成装置。 In a field effect transistor model generation device that generates a field effect transistor model used by a circuit simulation device that simulates AC characteristics and noise characteristics of a field effect transistor,
A generating means for generating a field effect transistor model in which a resistance circuit in which a first resistor that generates thermal noise and a second resistor that does not generate thermal noise are connected in parallel is connected as a gate resistance of a field effect transistor equivalent circuit ;
The generating means determines the conductance of the resistor circuit by approximating the simulation value of the AC characteristic obtained from the conductance of the resistor circuit to the measured value of the AC characteristic, and the conductance of the first resistor and the conductance of the first resistor The simulation value of the noise characteristic obtained from the resistance value of the first resistor is approximated to the actually measured value of the noise characteristic under the condition that the sum of the conductance of the second resistance matches the determined conductance, A field effect transistor model generation device that generates the field effect transistor model in which a resistance value of a first resistor is determined.
熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続した電界効果トランジスタモデルを生成する生成工程を含み、Generating a field effect transistor model in which a resistance circuit in which a first resistor that generates thermal noise and a second resistor that does not generate thermal noise are connected in series is connected as a gate resistance of a field effect transistor equivalent circuit,
前記生成工程においては、前記抵抗回路の抵抗値から得られる前記ＡＣ特性のシミュレーション値が前記ＡＣ特性の実測値に近似されることにより、前記抵抗回路の抵抗値が決定され、前記第一抵抗の抵抗値と前記第二抵抗の抵抗値との和が前記決定された抵抗値に一致する条件で、前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値が前記雑音特性の実測値に近似されることにより、前記第一抵抗の抵抗値が決定される前記電界効果トランジスタモデルを生成することを特徴とする電界効果トランジスタモデル生成方法。In the generating step, the simulation value of the AC characteristic obtained from the resistance value of the resistance circuit is approximated to the actual measurement value of the AC characteristic, whereby the resistance value of the resistance circuit is determined, and Under the condition that the sum of the resistance value and the resistance value of the second resistor coincides with the determined resistance value, a simulation value of the noise characteristic obtained from the resistance value of the first resistor becomes an actually measured value of the noise characteristic. A field effect transistor model generation method, wherein the field effect transistor model in which a resistance value of the first resistor is determined by approximation is generated.
熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを並列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続した電界効果トランジスタモデルを生成する生成工程を含み、Including a generation step of generating a field effect transistor model in which a resistance circuit in which a first resistor that generates thermal noise and a second resistor that does not generate thermal noise are connected in parallel is connected as a gate resistance of a field effect transistor equivalent circuit;
前記生成工程においては、前記抵抗回路のコンダクタンスから得られる前記ＡＣ特性のシミュレーション値が前記ＡＣ特性の実測値に近似されることにより、前記抵抗回路のコンダクタンスが決定され、前記第一抵抗のコンダクタンスと前記第二抵抗のコンダクタンスとの和が前記決定したコンダクタンスに一致する条件で、前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値が前記雑音特性の実測値に近似されることにより、前記第一抵抗の抵抗値が決定される前記電界効果トランジスタモデルを生成することを特徴とする電界効果トランジスタモデル生成方法。In the generating step, the simulation value of the AC characteristic obtained from the conductance of the resistance circuit is approximated to the actual measurement value of the AC characteristic, whereby the conductance of the resistance circuit is determined, and the conductance of the first resistance The simulation value of the noise characteristic obtained from the resistance value of the first resistor is approximated to the actual measurement value of the noise characteristic under the condition that the sum of the conductance of the second resistance matches the determined conductance, A field effect transistor model generation method for generating the field effect transistor model in which a resistance value of the first resistor is determined.
熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続してなる電界効果トランジスタモデルを生成する生成手段と、
前記生成された電界効果トランジスタモデルを用いて前記抵抗回路の抵抗値から得られる前記ＡＣ特性のシミュレーション値を前記ＡＣ特性の実測値に近似させることにより、当該抵抗値を決定するＡＣ特性近似手段と、
前記第一抵抗の抵抗値と前記第二抵抗の抵抗値との和を前記決定した抵抗値に一致させながら、前記生成された電界効果トランジスタモデルを用いて前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値を前記雑音特性の実測値に近似させることにより、前記第一抵抗の抵抗値を決定する雑音特性近似手段と、
を備えることを特徴とする回路シミュレーション装置。 In a circuit simulation apparatus for simulating AC characteristics and noise characteristics of a field effect transistor,
Generating means for generating a field effect transistor model in which a resistance circuit in which a first resistor that generates thermal noise and a second resistor that does not generate thermal noise are connected in series is connected as a gate resistance of a field effect transistor equivalent circuit ;
AC characteristic approximating means for determining the resistance value by approximating the simulation value of the AC characteristic obtained from the resistance value of the resistance circuit using the generated field effect transistor model to the actual measurement value of the AC characteristic; ,
Obtained from the resistance value of the first resistor using the generated field effect transistor model while matching the sum of the resistance value of the first resistor and the resistance value of the second resistor to the determined resistance value A noise characteristic approximation means for determining a resistance value of the first resistor by approximating a simulation value of the noise characteristic to an actual measurement value of the noise characteristic;
A circuit simulation apparatus comprising:
熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを並列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続してなる電界効果トランジスタモデルを生成する生成手段と、
前記生成された電界効果トランジスタモデルを用いて前記抵抗回路のコンダクタンスから得られる前記ＡＣ特性のシミュレーション値を前記ＡＣ特性の実測値に近似させることにより、前記抵抗回路のコンダクタンスを決定するＡＣ特性近似手段と、
前記第一抵抗のコンダクタンスと前記第二抵抗のコンダクタンスとの和を前記決定したコンダクタンスに一致させながら、前記生成された電界効果トランジスタモデルを用いて前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値を前記雑音特性の実測値に近似させることにより、前記第一抵抗の抵抗値を決定する雑音特性近似手段と、
を備えることを特徴とする回路シミュレーション装置。 In a circuit simulation apparatus for simulating AC characteristics and noise characteristics of a field effect transistor,
Generating means for generating a field effect transistor model in which a resistance circuit in which a first resistor that generates thermal noise and a second resistor that does not generate thermal noise are connected in parallel is connected as a gate resistance of a field effect transistor equivalent circuit ;
AC characteristic approximating means for determining the conductance of the resistor circuit by approximating the simulation value of the AC characteristic obtained from the conductance of the resistor circuit to the measured value of the AC characteristic using the generated field effect transistor model When,
The noise characteristic obtained from the resistance value of the first resistor by using the generated field effect transistor model while making the sum of the conductance of the first resistor and the conductance of the second resistor coincide with the determined conductance. Noise characteristic approximating means for determining the resistance value of the first resistor by approximating the simulation value of
A circuit simulation apparatus comprising:
熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続してなる電界効果トランジスタモデルを生成する生成工程と、A generation step of generating a field effect transistor model in which a resistance circuit in which a first resistor that generates thermal noise and a second resistor that does not generate thermal noise are connected in series is connected as a gate resistance of a field effect transistor equivalent circuit;
前記生成された電界効果トランジスタモデルを用いて前記抵抗回路の抵抗値から得られる前記ＡＣ特性のシミュレーション値を前記ＡＣ特性の実測値に近似させることにより、当該抵抗値を決定するＡＣ特性近似工程と、AC characteristic approximating step for determining the resistance value by approximating the simulation value of the AC characteristic obtained from the resistance value of the resistance circuit using the generated field effect transistor model to the actual measurement value of the AC characteristic; ,
前記第一抵抗の抵抗値と前記第二抵抗の抵抗値との和を前記決定した抵抗値に一致させながら、前記生成された電界効果トランジスタモデルを用いて前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値を前記雑音特性の実測値に近似させることにより、前記第一抵抗の抵抗値を決定する雑音特性近似工程と、Obtained from the resistance value of the first resistor using the generated field effect transistor model while matching the sum of the resistance value of the first resistor and the resistance value of the second resistor to the determined resistance value A noise characteristic approximating step for determining a resistance value of the first resistor by approximating a simulation value of the noise characteristic to an actual measurement value of the noise characteristic;
を含むことを特徴とする回路シミュレーション方法。A circuit simulation method comprising:
熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを並列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続してなる電界効果トランジスタモデルを生成する生成工程と、A generation step of generating a field effect transistor model in which a resistance circuit in which a first resistor that generates thermal noise and a second resistor that does not generate thermal noise are connected in parallel is connected as a gate resistance of a field effect transistor equivalent circuit;
前記生成された電界効果トランジスタモデルを用いて前記抵抗回路のコンダクタンスから得られる前記ＡＣ特性のシミュレーション値を前記ＡＣ特性の実測値に近似させることにより、前記抵抗回路のコンダクタンスを決定するＡＣ特性近似工程と、AC characteristic approximating step for determining the conductance of the resistor circuit by approximating the simulation value of the AC characteristic obtained from the conductance of the resistor circuit to the measured value of the AC characteristic using the generated field effect transistor model When,
前記第一抵抗のコンダクタンスと前記第二抵抗のコンダクタンスとの和を前記決定したコンダクタンスに一致させながら、前記生成された電界効果トランジスタモデルを用いて前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値を前記雑音特性の実測値に近似させることにより、前記第一抵抗の抵抗値を決定する雑音特性近似工程と、The noise characteristic obtained from the resistance value of the first resistor by using the generated field effect transistor model while making the sum of the conductance of the first resistor and the conductance of the second resistor coincide with the determined conductance. A noise characteristic approximating step for determining a resistance value of the first resistor by approximating a simulation value of
を含むことを特徴とする回路シミュレーション方法。A circuit simulation method comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005033575A JP4539356B2 (en) | 2005-02-09 | 2005-02-09 | Field effect transistor model generation device, field effect transistor model generation method, etc. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005033575A JP4539356B2 (en) | 2005-02-09 | 2005-02-09 | Field effect transistor model generation device, field effect transistor model generation method, etc. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006221375A JP2006221375A (en) | 2006-08-24 |
| JP4539356B2 true JP4539356B2 (en) | 2010-09-08 |
Family
ID=36983676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005033575A Expired - Fee Related JP4539356B2 (en) | 2005-02-09 | 2005-02-09 | Field effect transistor model generation device, field effect transistor model generation method, etc. |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4539356B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5288399B2 (en) * | 2008-06-18 | 2013-09-11 | 独立行政法人産業技術総合研究所 | Parameter extraction method and apparatus |
| CN102224501A (en) | 2008-11-20 | 2011-10-19 | 日本电气株式会社 | Simulation device, simulation method, and recording medium containing the program |
| CN101957883A (en) * | 2010-10-12 | 2011-01-26 | 上海宏力半导体制造有限公司 | Method for establishing field-effect transistor noise model |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6361970A (en) * | 1986-09-02 | 1988-03-18 | Sharp Corp | Determining method for noise parameter of field effect transistor |
| JPH066115B2 (en) * | 1987-08-27 | 1994-01-26 | 新技術事業団 | Electrodes for implantation in the body |
| JP2000012556A (en) * | 1998-06-19 | 2000-01-14 | Nec Corp | Method and apparatus for evaluating bipolar transistor |
| JP4608179B2 (en) * | 2002-12-20 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | Capacitance parameter calculation method for equivalent circuit model of MOSFET |
-
2005
- 2005-02-09 JP JP2005033575A patent/JP4539356B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006221375A (en) | 2006-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8332190B2 (en) | Circuit simulator, circuit simulation method and program | |
| JP2004200461A5 (en) | ||
| CN106777545B (en) | Method and system for establishing resistance flicker noise model | |
| Buonomo et al. | Perturbation analysis of nonlinear distortion in analog integrated circuits | |
| JP4539356B2 (en) | Field effect transistor model generation device, field effect transistor model generation method, etc. | |
| JP4763716B2 (en) | Method, system and program for circuit evaluation | |
| JP2009157623A (en) | System and method for circuit simulation | |
| JP5139391B2 (en) | Variation distribution simulation apparatus and method | |
| CN108763830B (en) | Flicker noise model of semiconductor device and extraction method thereof | |
| US8630835B2 (en) | Simulation device, simulation method, and recording medium storing program | |
| Holmes | Guitar effects: pedal emulation and identification | |
| JP6432386B2 (en) | Acoustic signal processing apparatus and acoustic signal processing program | |
| TWI808751B (en) | System and method for generating device model parameter | |
| Guerra-Pulido et al. | Time-domain numerical simulation of electronic circuits and surface acoustic wave devices using their admittance parameters | |
| JP7610289B2 (en) | Circuit simulation device and circuit simulation program | |
| CN109558699B (en) | Method and system for obtaining voltage coefficient of high-frequency application resistance model | |
| CN112487746A (en) | Modeling method, parameter adjusting method and modeling system of SPICE life model | |
| CN114544031A (en) | Chip temperature parameter calibration method, device, equipment and storage medium | |
| JP2007207168A (en) | EMI simulation model, EMI simulation system and method | |
| JP5070785B2 (en) | Circuit design method and circuit design system | |
| JPWO2005096386A1 (en) | Parameter adjusting apparatus and parameter adjusting method | |
| CN120974798A (en) | Methods for extracting thermal impedance parameters, methods for obtaining wafer temperature, apparatus and equipment | |
| US20060047492A1 (en) | Circuit simulation methods and systems | |
| JP3186439B2 (en) | Radiation noise simulation device | |
| Schramm et al. | Influence of Transistor Compact Model Accuracy on Phase Noise Simulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |