Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4539356B2 - 電界効果トランジスタモデル生成装置、電界効果トランジスタモデル生成方法等 - Google Patents
[go: Go Back, main page]

JP4539356B2 - 電界効果トランジスタモデル生成装置、電界効果トランジスタモデル生成方法等 - Google Patents

電界効果トランジスタモデル生成装置、電界効果トランジスタモデル生成方法等 Download PDF

Info

Publication number
JP4539356B2
JP4539356B2 JP2005033575A JP2005033575A JP4539356B2 JP 4539356 B2 JP4539356 B2 JP 4539356B2 JP 2005033575 A JP2005033575 A JP 2005033575A JP 2005033575 A JP2005033575 A JP 2005033575A JP 4539356 B2 JP4539356 B2 JP 4539356B2
Authority
JP
Japan
Prior art keywords
resistor
field effect
effect transistor
resistance
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005033575A
Other languages
English (en)
Other versions
JP2006221375A (ja
Inventor
昭 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2005033575A priority Critical patent/JP4539356B2/ja
Publication of JP2006221375A publication Critical patent/JP2006221375A/ja
Application granted granted Critical
Publication of JP4539356B2 publication Critical patent/JP4539356B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、電界効果トランジスタモデル、回路シミュレーション装置及び回路シミュレーション方法等の技術分野に属し、より詳細には、電界効果トランジスタのAC特性及び雑音特性をゲート抵抗を用いてシミュレーションする電界効果トランジスタモデル等の技術分野に属する。
従来、SPICE(Simulation Program with Integrated Circuit Emphasis)等の回路シミュレーション用プログラムでは、MOSFET(Metal Insulator Semiconductor Field Effect Transistor)等の電界効果トランジスタの高周波域におけるAC(AlteRnsting Current)特性や雑音特性を正確にシミュレーションするため、例えば、図7に示すような、ゲート抵抗Rnを接続した電界効果トランジスタモデルを使用している。
ここで、回路シミュレーション用プログラムは、ゲート抵抗Rnの抵抗値を所定のモデル式のパラメータの一つとして設定して、AC特性または雑音特性等のシミュレーション値を算出する。そして、算出されるシミュレーション値が実測値に近似するようにゲート抵抗Rnの抵抗値を調整する。
このゲート抵抗Rnの抵抗値は、AC特性の中でも特にゲート端子での反射特性を示すSパラメータS11と電界効果トランジスタが発生させる熱雑音を表す最小雑音指数に影響を与える。
なお、この種のモデルの例として、特許文献1に記載の電界効果トランジスタモデルにおいても、ゲート抵抗の抵抗値を用いてSパラメータ等の算出を行っている。
特開2000−101097号公報
しかしながら、上述した従来の電界効果トランジスタモデルの構成では、ゲート抵抗Rnの抵抗値の変動により、AC特性と雑音特性の双方が同時に影響を受ける。
そのため、AC特性のシミュレーション値を実測値に近似させるように抵抗値を調整した場合には、調整後の抵抗値を用いて算出される雑音特性のシミュレーション値が実測値に近似しない場合がある。また、逆に、雑音特性のシミュレーション値を実測値に近似させるように抵抗値を調整した場合には、調整後の抵抗値を用いて算出されるAC特性のシミュレーション値が実測値と近似しない場合がある。
このように、一方のシミュレーション値を実測値に近似させると他方が実測値に近似しないこととなり、AC特性及び雑音特性双方を同時に実測に近似させることができず、電界効果トランジスタの特性の正確なシミュレーションが困難であるという問題があった。
そこで、本発明は、以上の点に鑑みて為されたものであり、ゲート抵抗を用いてAC特性と雑音特性双方を同時に実測に近似させることにより、電界効果トランジスタの特性の正確なシミュレーションを可能とする電界効果トランジスタモデル生成装置、電界効果トランジスタモデル生成方法、回路シミュレーション装置、回路シミュレーション方法、電界効果トランジスタモデル生成用プログラム、回路シミュレーション用プログラム及び記録媒体を提供することを目的とする。
上記の課題を解決するために、請求項1に記載の発明は、電界効果トランジスタのAC特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により用いられる電界効果トランジスタモデルを生成する電界効果トランジスタモデル生成装置において、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続した電界効果トランジスタモデルを生成する生成手段を備え、前記生成手段は、前記抵抗回路の抵抗値から得られる前記AC特性のシミュレーション値が前記AC特性の実測値に近似されることにより、前記抵抗回路の抵抗値が決定され、前記第一抵抗の抵抗値と前記第二抵抗の抵抗値との和が前記決定された抵抗値に一致する条件で、前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値が前記雑音特性の実測値に近似されることにより、前記第一抵抗の抵抗値が決定される前記電界効果トランジスタモデルを生成することを特徴とする
上記の課題を解決するために、請求項2に記載の発明は、電界効果トランジスタのAC特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により用いられる電界効果トランジスタモデルを生成する電界効果トランジスタモデル生成装置において、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを並列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続した電界効果トランジスタモデルを生成する生成手段を備え、前記生成手段は、前記抵抗回路のコンダクタンスから得られる前記AC特性のシミュレーション値が前記AC特性の実測値に近似されることにより、前記抵抗回路のコンダクタンスが決定され、前記第一抵抗のコンダクタンスと前記第二抵抗のコンダクタンスとの和が前記決定したコンダクタンスに一致する条件で、前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値が前記雑音特性の実測値に近似されることにより、前記第一抵抗の抵抗値が決定される前記電界効果トランジスタモデルを生成することを特徴とする
上記の課題を解決するために、請求項3に記載の発明は、電界効果トランジスタのAC特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により用いられる電界効果トランジスタモデルを生成する電界効果トランジスタモデル生成装置により実行される電界効果トランジスタモデル生成方法において、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続した電界効果トランジスタモデルを生成する生成工程を含み、前記生成工程においては、前記抵抗回路の抵抗値から得られる前記AC特性のシミュレーション値が前記AC特性の実測値に近似されることにより、前記抵抗回路の抵抗値が決定され、前記第一抵抗の抵抗値と前記第二抵抗の抵抗値との和が前記決定された抵抗値に一致する条件で、前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値が前記雑音特性の実測値に近似されることにより、前記第一抵抗の抵抗値が決定される前記電界効果トランジスタモデルを生成することを特徴とする
上記の課題を解決するために、請求項4に記載の発明は、電界効果トランジスタのAC特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により用いられる電界効果トランジスタモデルを生成する電界効果トランジスタモデル生成装置により実行される電界効果トランジスタモデル生成方法において、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを並列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続した電界効果トランジスタモデルを生成する生成工程を含み、前記生成工程においては、前記抵抗回路のコンダクタンスから得られる前記AC特性のシミュレーション値が前記AC特性の実測値に近似されることにより、前記抵抗回路のコンダクタンスが決定され、前記第一抵抗のコンダクタンスと前記第二抵抗のコンダクタンスとの和が前記決定したコンダクタンスに一致する条件で、前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値が前記雑音特性の実測値に近似されることにより、前記第一抵抗の抵抗値が決定される前記電界効果トランジスタモデルを生成することを特徴とする
上記の課題を解決するために、請求項5に記載の発明は、電界効果トランジスタのAC特性及び雑音特性のシミュレーションを行う回路シミュレーション装置において、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続してなる電界効果トランジスタモデルを生成する生成手段と、前記生成された電界効果トランジスタモデルを用いて前記抵抗回路の抵抗値から得られる前記AC特性のシミュレーション値を前記AC特性の実測値に近似させることにより、当該抵抗値を決定するAC特性近似手段と、前記第一抵抗の抵抗値と前記第二抵抗の抵抗値との和を前記決定した抵抗値に一致させながら、前記生成された電界効果トランジスタモデルを用いて前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値を前記雑音特性の実測値に近似させることにより、前記第一抵抗の抵抗値を決定する雑音特性近似手段と、を備えることを特徴とする。
上記の課題を解決するために、請求項6に記載の発明は、電界効果トランジスタのAC特性及び雑音特性のシミュレーションを行う回路シミュレーション装置において、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを並列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続してなる電界効果トランジスタモデルを生成する生成手段と、前記生成された電界効果トランジスタモデルを用いて前記抵抗回路のコンダクタンスから得られる前記AC特性のシミュレーション値を前記AC特性の実測値に近似させることにより、前記抵抗回路のコンダクタンスを決定するAC特性近似手段と、前記第一抵抗のコンダクタンスと前記第二抵抗のコンダクタンスとの和を前記決定したコンダクタンスに一致させながら、前記生成された電界効果トランジスタモデルを用いて前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値を前記雑音特性の実測値に近似させることにより、前記第一抵抗の抵抗値を決定する雑音特性近似手段と、を備えることを特徴とする。
上記の課題を解決するために、請求項に記載の発明は、電界効果トランジスタのAC特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により実行される回路シミュレーション方法において、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続してなる電界効果トランジスタモデルを生成する生成工程と、前記生成された電界効果トランジスタモデルを用いて前記抵抗回路の抵抗値から得られる前記AC特性のシミュレーション値を前記AC特性の実測値に近似させることにより、当該抵抗値を決定するAC特性近似工程と、前記第一抵抗の抵抗値と前記第二抵抗の抵抗値との和を前記決定した抵抗値に一致させながら、前記生成された電界効果トランジスタモデルを用いて前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値を前記雑音特性の実測値に近似させることにより、前記第一抵抗の抵抗値を決定する雑音特性近似工程と、含むことを特徴とする。
上記の課題を解決するために、請求項に記載の発明は、電界効果トランジスタのAC特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により実行される回路シミュレーション方法において、熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを並列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続してなる電界効果トランジスタモデルを生成する生成工程と、前記生成された電界効果トランジスタモデルを用いて前記抵抗回路のコンダクタンスから得られる前記AC特性のシミュレーション値を前記AC特性の実測値に近似させることにより、前記抵抗回路のコンダクタンスを決定するAC特性近似工程と、前記第一抵抗のコンダクタンスと前記第二抵抗のコンダクタンスとの和を前記決定したコンダクタンスに一致させながら、前記生成された電界効果トランジスタモデルを用いて前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値を前記雑音特性の実測値に近似させることにより、前記第一抵抗の抵抗値を決定する雑音特性近似工程と、含むことを特徴とする。
上記の課題を解決するために、請求項に記載の発明は、 コンピュータを、請求項1または請求項2に記載の電界効果トランジスタモデル生成装置として機能させることを特徴とする。
上記の課題を解決するために、請求項10に記載の発明は、コンピュータを、請求項5または請求項6に記載の回路シミュレーション装置して機能させることを特徴とする。
上記の課題を解決するために、請求項11に記載の発明は、請求項9に記載の電界効果トランジスタモデル生成用プログラムまたは請求項10に記載の回路シミュレーション用プログラムがコンピュータ読み取り可能に記録されていることを特徴とする。
以上説明したように、請求項1に記載の発明によれば、生成された電界効果トランジスタモデルにおいて、直列に接続した熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗の抵抗値の和によりAC特性が表現され、熱雑音を発生する第一抵抗の抵抗値により雑音特性が表現されるので、AC特性と雑音特性を独立して実測値に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションを正確に行うことができる。また、先にAC特性を実測に近似することにより第一抵抗と第二抵抗との抵抗値の和を決定し、この抵抗値の和を一定に保持して、第一抵抗と第二抵抗の抵抗値を変化させて、第一抵抗の抵抗値により雑音特定を実測に近似するので、AC特性を実測に近似させた状態で雑音特性を実測に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションをより正確に行うことができる。
請求項2に記載の発明によれば、生成された電界効果トランジスタモデルにおいて、並列に接続した熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗のコンダクタンスの和によりAC特性が表現され、熱雑音を発生する第一抵抗の抵抗値により雑音特性が表現されるので、AC特性と雑音特性を独立して実測値に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションを正確に行うことができる。また、先にAC特性を実測に近似することにより第一抵抗と第二抵抗とのコンダクタンスの和を決定し、このコンダクタンスの和を一定に保持して、第一抵抗と第二抵抗の抵抗値を変化させて、第一抵抗の抵抗値により雑音特定を実測に近似するので、AC特性を実測に近似させた状態で雑音特性を実測に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションをより正確に行うことができる。
請求項3に記載の発明によれば、生成された電界効果トランジスタモデルにおいて、直列に接続した熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗の抵抗値の和によりAC特性が表現され、熱雑音を発生する第一抵抗の抵抗値により雑音特性が表現されるので、AC特性と雑音特性を独立して実測値に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションを正確に行うことができる。また、先にAC特性を実測に近似することにより第一抵抗と第二抵抗との抵抗値の和を決定し、この抵抗値の和を一定に保持して、第一抵抗と第二抵抗の抵抗値を変化させて、第一抵抗の抵抗値により雑音特定を実測に近似するので、AC特性を実測に近似させた状態で雑音特性を実測に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションをより正確に行うことができる。
請求項4に記載の発明によれば、生成された電界効果トランジスタモデルにおいて、並列に接続した熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗のコンダクタンスの和によりAC特性が表現され、熱雑音を発生する第一抵抗の抵抗値により雑音特性が表現されるので、AC特性と雑音特性を独立して実測値に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションを正確に行うことができる。また、先にAC特性を実測に近似することにより第一抵抗と第二抵抗とのコンダクタンスの和を決定し、このコンダクタンスの和を一定に保持して、第一抵抗と第二抵抗の抵抗値を変化させて、第一抵抗の抵抗値により雑音特定を実測に近似するので、AC特性を実測に近似させた状態で雑音特性を実測に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションをより正確に行うことができる。
請求項5に記載の発明によれば、直列に接続した熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗の抵抗値の和によりAC特性を表現し、熱雑音を発生する第一抵抗の抵抗値により雑音特性を表現する電界効果トランジスタモデルを用いてシミュレーションを行うので、AC特性と雑音特性を独立して実測値に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションを正確に行うことができる。また、先にAC特性を実測に近似することにより第一抵抗と第二抵抗との抵抗値の和を決定し、この抵抗値の和を一定に保持して、第一抵抗と第二抵抗の抵抗値を変化させて、第一抵抗の抵抗値により雑音特定を実測に近似するので、AC特性を実測に近似させた状態で雑音特性を実測に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションをより正確に行うことができる。
請求項6に記載の発明によれば、並列に接続した熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗のコンダクタンスの和によりAC特性を表現し、熱雑音を発生する第一抵抗の抵抗値により雑音特性を表現する電界効果トランジスタモデルを用いてシミュレーションを行うので、AC特性と雑音特性を独立して実測値に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションを正確に行うことができる。また、先にAC特性を実測に近似することにより第一抵抗と第二抵抗とのコンダクタンスの和を決定し、このコンダクタンスの和を一定に保持して、第一抵抗と第二抵抗の抵抗値を変化させて、第一抵抗の抵抗値により雑音特定を実測に近似するので、AC特性を実測に近似させた状態で雑音特性を実測に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションをより正確に行うことができる。
請求項7に記載の発明によれば、直列に接続した熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗の抵抗値の和によりAC特性を表現し、熱雑音を発生する第一抵抗の抵抗値により雑音特性を表現する電界効果トランジスタモデルを用いてシミュレーションを行うので、AC特性と雑音特性を独立して実測値に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションを正確に行うことができる。また、先にAC特性を実測に近似することにより第一抵抗と第二抵抗との抵抗値の和を決定し、この抵抗値の和を一定に保持して、第一抵抗と第二抵抗の抵抗値を変化させて、第一抵抗の抵抗値により雑音特定を実測に近似するので、AC特性を実測に近似させた状態で雑音特性を実測に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションをより正確に行うことができる。
請求項8に記載の発明によれば、並列に接続した熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗のコンダクタンスの和によりAC特性を表現し、熱雑音を発生する第一抵抗の抵抗値により雑音特性を表現する電界効果トランジスタモデルを用いてシミュレーションを行うので、AC特性と雑音特性を独立して実測値に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションを正確に行うことができる。また、先にAC特性を実測に近似することにより第一抵抗と第二抵抗とのコンダクタンスの和を決定し、このコンダクタンスの和を一定に保持して、第一抵抗と第二抵抗の抵抗値を変化させて、第一抵抗の抵抗値により雑音特定を実測に近似するので、AC特性を実測に近似させた状態で雑音特性を実測に近似させることが可能となり、電界効果トランジスタの特性のシミュレーションをより正確に行うことができる。
次に、本発明を実施するための最良の形態について、図面に基づいて説明する。なお、以下に説明する実施の形態は、MOSFETモデルに対して本発明を適用して、SパラメータS11と最小雑音指数をシミュレートする場合の実施形態である。
ここでは、S11のシミュレーションについて説明するが、S12、S21、S22等のSパラメータやZパラメータ、Yパラメータでも同様のシミュレーションが可能である。
(I)第1実施形態
始めに、本願に係る第1実施形態について、図1乃至図5を用いて説明する。
なお、図1は第1実施形態に係るMOSFETモデルにおける等価回路の概要の一例を示す図であり、図2は第1実施形態に係る回路シミュレーション装置の概要構成の一例を示す図であり、図3は第1実施形態に係る処理部11の処理の一例を示すフロチャートであり、図4は第1実施形態に係るSパラメータS11の周波数特性の一例を示すグラフであり、図5は第1実施形態に係る最小ノイズ指数の周波数特性の一例を示すグラフである。
先ず、第1実施形態に係るMOSFETモデルの構成及び機能について説明する。
図1に示すように、第1実施形態に係るMOSFETモデルMSの等価回路はゲート抵抗回路Rnsを備え、更にこの抵抗回路Rnsは、熱雑音を発生する抵抗Rn1と、これと直列に接続した熱雑音を発生しない抵抗Rn2とにより構成されている。ここで、熱雑音を発生しない抵抗とはモデル上の抵抗である。
なお、MOSFETモデルMSの等価回路には、ゲート抵抗の抵抗値を用いてAC特性及び雑音特性をシミュレーションすることができる各種の等価回路を適用することができる。
また、SパラメータS11及び最小雑音指数の算出には、等価回路に対応した従来のモデル式を用いる。
このとき、SパラメータS11を算出するためのパラメータの一つとして、ゲート抵抗回路Rnsの抵抗値、すなわち抵抗Rn1と抵抗Rn2との抵抗値の和が用いられる。
また、最小雑音指数を算出するためのパラメータの一つとして、熱雑音を発生する抵抗Rn1の抵抗値が用いられる。なお、熱雑音を発生しない抵抗Rn2の抵抗値は最小雑音指数の算出には用いられないので、抵抗Rn2の抵抗値が変化しても最小雑音指数には影響を与えない。
次に、第1実施形態に係る回路シミュレーション装置の構成及び機能について説明する。
図2に示すように、第1実施形態に係る回路シミュレーション装置Sは、CPU(Central Process Unit)、RAM(Random Access Memory)等により構成される処理部11と、各種プログラム及びデータを記憶保存するディスク装置12(例えば、ハードディスクドライブ、CD−ROM(Compact Disk-Read Only Memory)ドライブ等)と、ユーザーからの各指示やパラメータ等を入力する入力装置13(例えば、キーボード、マウス等)と、処理部11による処理結果等を出力する出力装置14(例えば、ディスプレイ、プリンタ等)とを備え、各部はバス15を介して相互に接続されている。
処理部11は、ディスク装置12に記憶保存されている各種プログラム(例えば、回路シミュレーション用プログラム)を読み出し実行する。そして、プログラムの実行により、ディスク装置12に記憶保存されている各種データ(例えば、MOSFETモデルのデータ)を適宜読み出し、当該データに対する処理を行う。これにより、処理部11は、回路シミュレーション装置S全体を統括制御すると共に、本発明の生成手段、AC特性近似手段及び雑音特性近似手段等として機能するようになっている。
なお、回路シミュレーション用プログラム及びMOSFETモデルのデータは、例えば、CD−ROM等の記録媒体から読み込まれるようにしてもよいし、図示しないネットワークアダプタを介してインターネット上の所定のサーバからダウンロードされるようにしてもよい。
次に、第1実施形態に係る処理部11の処理について説明する。
図3に示すように、処理部11は、ステップS51において、ユーザーからのモデル生成指示を入力装置13から入力すると、ディスク装置12からMOSFETモデルMのデータを読み出する。そして、読み出したデータに基づいて抵抗Rn1と抵抗Rn2とを直列に接続してゲート抵抗回路Rnsを構成したMOSFETモデルMSを生成し、これを記憶する。
なお、MOSFETモデルのデータは独立したデータとなっている必要はなく、回路シミュレーション用プログラム中に予め組み込まれていてもよい。この場合、処理部11は、モデル生成指示により内部のデータを参照してMOSFETモデルMSを生成することとなる。
モデル生成後、ステップS52において、ディスク装置12から更にSパラメータS11及び最小雑音指数の実測データを読み出し、これらを記憶する。
そして、ステップS53において、ユーザーからのパラメータ入力操作により、抵抗Rn1及びRn2の抵抗値を含む各種パラメータを入力装置13から入力し、これを記憶する。
その後、ステップS54において、モデル式に各種パラメータを設定してSパラメータS11のシミュレーション値を算出する。ここで、シミュレーション値の算出には抵抗回路Rnsの抵抗値、すなわち抵抗Rn1と抵抗Rn2の抵抗値の和が用いられる。
そして、ステップS55において、SパラメータS11のシミュレーション値と処理部11が記憶している実測値との比較を行う。
その結果、両者の差分が所定の許容値以下であるか否かをステップS56において判定し、許容値以下である場合は(ステップS56:YES)、ステップS58に移行し、許容値を上回る場合は(ステップS56:NO)、ステップ57に移行する。
ステップ57においては、抵抗Rn1と抵抗Rn2の抵抗値を変更することによりゲート抵抗回路Rnsの抵抗値を調整し、その後、変更後の抵抗値を設定して再度シミュレーション値の算出、比較及び判定を行う(ステップS54〜S56)。
ここで、ゲート抵抗回路Rnsの抵抗値を大きくしてSパラメータS11のシミュレーション値を算出するとシミュレーション値は小さくなり、抵抗値を小さくして算出するとシミュレーション値は大きくなる。この関係を示しているのが図4の実線グラフと破線グラフである。実線グラフは実測のSパラメータS11の周波数特性を表し、破線グラフはシミュレーションしたSパラメータS11の周波数特性を表している。
このようにして、ステップS54〜S56の処理を繰り返すことにより、SパラメータS11のシミュレーション値が実測値に近づいていく。
最終的に両者の差分が許容値以下になり、実測値に近いSパラメータS11のシミュレーション値が求められる。
そして、これにより抵抗Rn1と抵抗Rn2との抵抗値の和として求められるゲート抵抗回路Rnsの抵抗値が決定したので、ステップS58において、処理部11は、この抵抗値を記憶する。
次いで、ステップS59において、モデル式に抵抗Rn1の抵抗値等のパラメータを設定して最小雑音指数のシミュレーション値を算出し、ステップS60において、シミュレーション値と処理部11が記憶している実測値との比較処理を行う。
その結果、両者の差分が所定の許容値以下であるか否かをステップS61において判定し、許容値以下である場合は(ステップS61:YES)、ステップS63に移行し、許容値を上回る場合は(ステップS61:NO)、ステップS62に移行する。
ステップS62においては、抵抗Rn1と抵抗Rn2の抵抗値の和がステップS58において記憶した抵抗値と一致するように、換言すれば抵抗Rn1とRn2の抵抗値の和を一定に保持しながら抵抗Rn1及び抵抗Rn2の抵抗値を変更する。
そして、変更後の抵抗値を設定してシミュレーション値の算出、比較及び判定を行う(ステップS59〜S61)。
ここで、抵抗Rn1の抵抗値を大きくして最小雑音指数のシミュレーション値を算出すると、シミュレーション値は高くなり、抵抗値を小さくして算出すると、シミュレーション値は低くなる。この関係を示しているのが図5の実線グラフと破線グラフである。実線グラフは実測の最小雑音指数の周波数特性を表し、破線グラフはシミュレーションした最小雑音指数の周波数特性を表している。
なお、抵抗Rn1と抵抗Rn2の抵抗値の和は変化しないので、SパラメータS11については実測に近似した状態が保持される。
最終的に両者の差分が許容値以下になり、実測値に近い最小雑音指数のシミュレーション値が求められと、抵抗Rn1及び抵抗Rn2の最終的な抵抗値が決定される。なお、ここでゲート抵抗回路Rnsの抵抗値が抵抗Rn1の抵抗値より小さくなっている場合は、抵抗Rn2の抵抗値は負の値を示し、抵抗Rn2は負性抵抗となる。
最後にステップS63において、処理部11は、処理結果として最終的なパラメータを出力装置14に表示出力する。
以上説明したように、第1実施形態のMOSFETモデルによれば、直列に接続した熱雑音を発生する抵抗Rn1と熱雑音を発生しない抵抗Rn2の抵抗値の和によりSパラメータS11が表現され、熱雑音を発生するRn1の抵抗値により最小雑音指数が表現されるので、SパラメータS11と最小雑音指数を独立して実測値に近似させることが可能となり、MOSFETの特性のシミュレーションを正確に行うことができる。
また、先にSパラメータS11を実測に近似することにより抵抗Rn1とRn2との抵抗値の和を決定し、この抵抗値の和を一定に保持して、抵抗Rn1とRn2の抵抗値を変化させて、抵抗Rn1の抵抗値により最小雑音指数を実測に近似するので、SパラメータS11が実測に近似した状態で最小雑音指数を実測に近似させることが可能となり、MOSFETの特性のシミュレーションをより正確に行うことができる。
(II)第2実施形態
次に、本願に係る他の実施形態である第2実施形態について、図6を用いて説明する。
なお、図6は第2実施形態に係る電界効果トランジスタモデルにおける等価回路の概要の一例を示す図である。
また、第2実施形態に係る回路シミュレーション装置の構成及び機能と処理部11の処理は第1実施形態に係る回路シミュレーション装置Sの構成及び機能、処理部11の処理と同様であるので、以下の説明では同様の部材番号を用いて細部の説明は省略する。
上述した第1実施形態においては、熱雑音を発生する抵抗と熱雑音を発生しない抵抗とを直列に接続してゲート抵抗を構成した場合について説明したが、以下に説明する第2実施形態は、熱雑音を発生する抵抗と熱雑音を発生しないとを並列に接続してゲート抵抗を構成した場合における実施形態である。
先ず、第2実施形態に係るMOSFETモデルの構成及び機能について説明する。
図6に示すように、第2実施形態に係るMOSFETモデルMPはゲート抵抗回路Rnpを備え、更にゲート抵抗回路Rnpは熱雑音を発生する抵抗Rn1と、これと並列に接続した熱雑音を発生しない抵抗Rn2とにより構成されている。
SパラメータS11及び最小雑音指数の算出は、第1実施形態と同様のモデル式を用いるが、SパラメータS11を算出するためのパラメータの一つとして、ゲート抵抗回路Rnpのコンダクタンス、すなわち抵抗Rn1と抵抗Rn2のコンダクタンスの和が用いられる点が第1実施形態と異なる。
次に、第2実施形態に係る処理部11の処理について説明する。
図3に示すように、処理部11はMOSFETモデルの生成、実測値入力及びパラメータ入力を行う(ステップS51〜S53)。
その後、ステップS54において、モデル式に各種パラメータを設定してSパラメータS11のシミュレーション値を算出するが、ここでは、抵抗Rn1と抵抗Rn2のコンダクタンスの和が用いられる。
そして、SパラメータS11のシミュレーション値と処理部11が記憶している実測値との比較を行い、両者の差分が所定の許容値以下であるか否かを判定する(ステップS55〜S56)。
その結果、両者の差が許容値以下である場合は(ステップS56:YES)、ステップS58に移行し、許容値を上回る場合は(ステップS56:NO)、ステップS57に移行しする。
ステップS57においては、抵抗Rn1と抵抗Rn2の抵抗値を変更することによりゲート抵抗回路Rnpのコンダクタンスを調整し、その後、変更後のコンダクタンスを設定して再度シミュレーション値の算出、比較及び判定を行う(ステップS54〜S56)。
最終的に両者の差分が許容値以下になり、実測値に近いSパラメータS11のシミュレーション値が求められる。
そして、これにより抵抗Rn1と抵抗Rn2とのコンダクタンスの和として求められるゲート抵抗回路Rnpのコンダクタンスが決定したので、ステップS58において、処理部11は、このコンダクタンスを記憶する。
次いで、処理部11は、最小雑音指数のシミュレーション値の算出、シミュレーション値と実測値との比較を行い、両者の差分が所定の許容値以下であるか否かを判定する(ステップS59〜S61)。
そして、ステップS61において、両者の差分が所定の許容値以下であるか否かを判定し、両者の差分が許容値以下である場合は(ステップS61:YES)、ステップS63に移行し、許容値を上回る場合は(ステップS61:NO)、ステップS62に移行する。
ステップS62においては、抵抗Rn1と抵抗Rn2のコンダクタンスの和がステップS58において記憶しているコンダクタンスと一致するように抵抗Rn1及び抵抗Rn2の抵抗値を変更する。
そして、変更後の抵抗Rn1の抵抗値を設定してシミュレーション値の算出、比較及び判定を行う(ステップS59〜S61)。
最終的に両者の差分が許容値以下になり、実測値に近い最小雑音指数のシミュレーション値が求められと、抵抗Rn1及び抵抗Rn2の最終的な抵抗値が決定される。
最後にステップS63において、処理部11は、処理結果を出力装置14に表示出力する。
以上説明したように、第2実施形態のMOSFETモデルによれば、並列に接続した熱雑音を発生する抵抗Rn1と熱雑音を発生しない抵抗Rn2のコンダクタンスの和によりSパラメータS11が表現され、熱雑音を発生するRn1の抵抗値により最小雑音指数が表現されるので、SパラメータS11と最小雑音指数を独立して実測値に近似させることが可能となり、MOSFETの特性のシミュレーションを正確に行うことができる。
また、先にSパラメータS11を実測に近似することにより抵抗Rn1とRn2とのコンダクタンスの和を決定し、このコンダクタンスの和を一定に保持して、抵抗Rn1とRn2の抵抗値を変化させて、抵抗Rn1の抵抗値により最小雑音指数を実測に近似するので、SパラメータS11が実測に近似した状態で最小雑音指数を実測に近似させることが可能となり、MOSFETの特性のシミュレーションをより正確に行うことができる。
なお、上記各実施形態においては、シミュレーションを行う電界効果トランジスタをMOSFETに適用しているが、これに限られるものではなく、例えば、MESFET(Metal Semiconductor FET)、JFET(Junction FET)等の電界効果トランジスタにも適用することができる。
また、上記各実施形態においては、モデル式を用いて算出するAC特性としてSパラメータS11(SパラメータS11)を適用しているが、これに限られるものではなく、例えば、Yパラメータ、ゲイン等にも適用することができる。
また、上記各実施形態においては、モデル式を用いて算出する雑音特性として最小雑音指数を適用しているが、これに限られるものではなく、例えば、NF50(Noise Figure at 50 ohm source resistance)、Ropt(Optimized source impedance)等にも適用することができる。
第1実施形態に係るMOSFETモデルにおける等価回路の概要の一例を示す図である。 第1実施形態に係る回路シミュレーション装置の概要構成の一例を示す図である。 第1実施形態に係る処理部11の処理の一例を示すフロチャートである。 第1実施形態に係るSパラメータS11の周波数特性の一例を示すグラフである。 第1実施形態に係る最小ノイズ指数の周波数特性の一例を示すグラフである。 第2実施形態に係るMOSFETモデルにおける等価回路の概要の一例を示す図である。 従来のMOSFETモデルにおける等価回路の概要の一例を示す図である。
符号の説明
11 処理部
12 ディスク装置
13 入力装置
14 出力装置
15 バス
M、M1、MS、MP MOSFETモデル
Rn、Rn1、Rn2 抵抗
Rns、Rnp 抵抗回路
S 回路シミュレーション装置

Claims (11)

  1. 電界効果トランジスタのAC特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により用いられる電界効果トランジスタモデルを生成する電界効果トランジスタモデル生成装置において、
    熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続した電界効果トランジスタモデルを生成する生成手段を備え、
    前記生成手段は、前記抵抗回路の抵抗値から得られる前記AC特性のシミュレーション値が前記AC特性の実測値に近似されることにより、前記抵抗回路の抵抗値が決定され、前記第一抵抗の抵抗値と前記第二抵抗の抵抗値との和が前記決定された抵抗値に一致する条件で、前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値が前記雑音特性の実測値に近似されることにより、前記第一抵抗の抵抗値が決定される前記電界効果トランジスタモデルを生成することを特徴とする電界効果トランジスタモデル生成装置。
  2. 電界効果トランジスタのAC特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により用いられる電界効果トランジスタモデルを生成する電界効果トランジスタモデル生成装置において、
    熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを並列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続した電界効果トランジスタモデルを生成する生成手段を備え、
    前記生成手段は、前記抵抗回路のコンダクタンスから得られる前記AC特性のシミュレーション値が前記AC特性の実測値に近似されることにより、前記抵抗回路のコンダクタンスが決定され、前記第一抵抗のコンダクタンスと前記第二抵抗のコンダクタンスとの和が前記決定したコンダクタンスに一致する条件で、前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値が前記雑音特性の実測値に近似されることにより、前記第一抵抗の抵抗値が決定される前記電界効果トランジスタモデルを生成することを特徴とする電界効果トランジスタモデル生成装置。
  3. 電界効果トランジスタのAC特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により用いられる電界効果トランジスタモデルを生成する電界効果トランジスタモデル生成装置により実行される電界効果トランジスタモデル生成方法において、
    熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続した電界効果トランジスタモデルを生成する生成工程を含み、
    前記生成工程においては、前記抵抗回路の抵抗値から得られる前記AC特性のシミュレーション値が前記AC特性の実測値に近似されることにより、前記抵抗回路の抵抗値が決定され、前記第一抵抗の抵抗値と前記第二抵抗の抵抗値との和が前記決定された抵抗値に一致する条件で、前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値が前記雑音特性の実測値に近似されることにより、前記第一抵抗の抵抗値が決定される前記電界効果トランジスタモデルを生成することを特徴とする電界効果トランジスタモデル生成方法。
  4. 電界効果トランジスタのAC特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により用いられる電界効果トランジスタモデルを生成する電界効果トランジスタモデル生成装置により実行される電界効果トランジスタモデル生成方法において、
    熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを並列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続した電界効果トランジスタモデルを生成する生成工程を含み、
    前記生成工程においては、前記抵抗回路のコンダクタンスから得られる前記AC特性のシミュレーション値が前記AC特性の実測値に近似されることにより、前記抵抗回路のコンダクタンスが決定され、前記第一抵抗のコンダクタンスと前記第二抵抗のコンダクタンスとの和が前記決定したコンダクタンスに一致する条件で、前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値が前記雑音特性の実測値に近似されることにより、前記第一抵抗の抵抗値が決定される前記電界効果トランジスタモデルを生成することを特徴とする電界効果トランジスタモデル生成方法。
  5. 電界効果トランジスタのAC特性及び雑音特性のシミュレーションを行う回路シミュレーション装置において、
    熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続してなる電界効果トランジスタモデルを生成する生成手段と、
    前記生成された電界効果トランジスタモデルを用いて前記抵抗回路の抵抗値から得られる前記AC特性のシミュレーション値を前記AC特性の実測値に近似させることにより、当該抵抗値を決定するAC特性近似手段と、
    前記第一抵抗の抵抗値と前記第二抵抗の抵抗値との和を前記決定した抵抗値に一致させながら、前記生成された電界効果トランジスタモデルを用いて前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値を前記雑音特性の実測値に近似させることにより、前記第一抵抗の抵抗値を決定する雑音特性近似手段と、
    を備えることを特徴とする回路シミュレーション装置。
  6. 電界効果トランジスタのAC特性及び雑音特性のシミュレーションを行う回路シミュレーション装置において、
    熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを並列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続してなる電界効果トランジスタモデルを生成する生成手段と、
    前記生成された電界効果トランジスタモデルを用いて前記抵抗回路のコンダクタンスから得られる前記AC特性のシミュレーション値を前記AC特性の実測値に近似させることにより、前記抵抗回路のコンダクタンスを決定するAC特性近似手段と、
    前記第一抵抗のコンダクタンスと前記第二抵抗のコンダクタンスとの和を前記決定したコンダクタンスに一致させながら、前記生成された電界効果トランジスタモデルを用いて前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値を前記雑音特性の実測値に近似させることにより、前記第一抵抗の抵抗値を決定する雑音特性近似手段と、
    を備えることを特徴とする回路シミュレーション装置。
  7. 電界効果トランジスタのAC特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により実行される回路シミュレーション方法において、
    熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを直列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続してなる電界効果トランジスタモデルを生成する生成工程と、
    前記生成された電界効果トランジスタモデルを用いて前記抵抗回路の抵抗値から得られる前記AC特性のシミュレーション値を前記AC特性の実測値に近似させることにより、当該抵抗値を決定するAC特性近似工程と、
    前記第一抵抗の抵抗値と前記第二抵抗の抵抗値との和を前記決定した抵抗値に一致させながら、前記生成された電界効果トランジスタモデルを用いて前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値を前記雑音特性の実測値に近似させることにより、前記第一抵抗の抵抗値を決定する雑音特性近似工程と、
    を含むことを特徴とする回路シミュレーション方法。
  8. 電界効果トランジスタのAC特性及び雑音特性のシミュレーションを行う回路シミュレーション装置により実行される回路シミュレーション方法において、
    熱雑音を発生する第一抵抗と熱雑音を発生しない第二抵抗とを並列に接続した抵抗回路を電界効果トランジスタ等価回路のゲート抵抗として接続してなる電界効果トランジスタモデルを生成する生成工程と、
    前記生成された電界効果トランジスタモデルを用いて前記抵抗回路のコンダクタンスから得られる前記AC特性のシミュレーション値を前記AC特性の実測値に近似させることにより、前記抵抗回路のコンダクタンスを決定するAC特性近似工程と、
    前記第一抵抗のコンダクタンスと前記第二抵抗のコンダクタンスとの和を前記決定したコンダクタンスに一致させながら、前記生成された電界効果トランジスタモデルを用いて前記第一抵抗の抵抗値から得られる前記雑音特性のシミュレーション値を前記雑音特性の実測値に近似させることにより、前記第一抵抗の抵抗値を決定する雑音特性近似工程と、
    を含むことを特徴とする回路シミュレーション方法。
  9. コンピュータを、請求項1または請求項2に記載の電界効果トランジスタモデル生成装置として機能させることを特徴とする電界効果トランジスタモデル生成用プログラム。
  10. コンピュータを、請求項5または請求項6に記載の回路シミュレーション装置として機能させることを特徴とする回路シミュレーション用プログラム。
  11. 請求項9に記載の電界効果トランジスタモデル生成用プログラムまたは請求項10に記載の回路シミュレーション用プログラムがコンピュータ読み取り可能に記録されていることを特徴とする記録媒体。
JP2005033575A 2005-02-09 2005-02-09 電界効果トランジスタモデル生成装置、電界効果トランジスタモデル生成方法等 Expired - Fee Related JP4539356B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005033575A JP4539356B2 (ja) 2005-02-09 2005-02-09 電界効果トランジスタモデル生成装置、電界効果トランジスタモデル生成方法等

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005033575A JP4539356B2 (ja) 2005-02-09 2005-02-09 電界効果トランジスタモデル生成装置、電界効果トランジスタモデル生成方法等

Publications (2)

Publication Number Publication Date
JP2006221375A JP2006221375A (ja) 2006-08-24
JP4539356B2 true JP4539356B2 (ja) 2010-09-08

Family

ID=36983676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005033575A Expired - Fee Related JP4539356B2 (ja) 2005-02-09 2005-02-09 電界効果トランジスタモデル生成装置、電界効果トランジスタモデル生成方法等

Country Status (1)

Country Link
JP (1) JP4539356B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5288399B2 (ja) * 2008-06-18 2013-09-11 独立行政法人産業技術総合研究所 パラメータ抽出方法及び装置
CN102224501A (zh) 2008-11-20 2011-10-19 日本电气株式会社 模拟设备、模拟方法、以及存储程序的记录介质
CN101957883A (zh) * 2010-10-12 2011-01-26 上海宏力半导体制造有限公司 建立场效晶体管噪声模型的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6361970A (ja) * 1986-09-02 1988-03-18 Sharp Corp 電界効果トランジスタの雑音パラメ−タの決定方法
JPH066115B2 (ja) * 1987-08-27 1994-01-26 新技術事業団 生体内埋込用電極
JP2000012556A (ja) * 1998-06-19 2000-01-14 Nec Corp バイポーラトランジスタの評価方法および評価装置
JP4608179B2 (ja) * 2002-12-20 2011-01-05 ルネサスエレクトロニクス株式会社 Mosfetの等価回路モデルの容量パラメータ算出方法

Also Published As

Publication number Publication date
JP2006221375A (ja) 2006-08-24

Similar Documents

Publication Publication Date Title
US8332190B2 (en) Circuit simulator, circuit simulation method and program
JP2004200461A5 (ja)
CN106777545B (zh) 一种电阻闪烁噪声模型的建立方法及系统
Buonomo et al. Perturbation analysis of nonlinear distortion in analog integrated circuits
JP4539356B2 (ja) 電界効果トランジスタモデル生成装置、電界効果トランジスタモデル生成方法等
JP4763716B2 (ja) 回路評価のための方法、システム及びプログラム
JP2009157623A (ja) 回路シミュレーションのためのシステムと方法
JP5139391B2 (ja) ばらつき分布シミュレーション装置及び方法
CN108763830B (zh) 半导体器件的闪烁噪声模型及其提取方法
US8630835B2 (en) Simulation device, simulation method, and recording medium storing program
Holmes Guitar effects: pedal emulation and identification
JP6432386B2 (ja) 音響信号処理装置および音響信号処理プログラム
TWI808751B (zh) 產生元件模型參數的系統及方法
Guerra-Pulido et al. Time-domain numerical simulation of electronic circuits and surface acoustic wave devices using their admittance parameters
JP7610289B2 (ja) 回路シミュレーション装置および回路シミュレーションプログラム
CN109558699B (zh) 一种获取高频应用电阻模型电压系数的方法及系统
CN112487746A (zh) Spice寿命模型的建模方法、调参方法及建模系统
CN114544031A (zh) 芯片温度参数校准方法、装置、设备及存储介质
JP2007207168A (ja) Emiシミュレーションモデル、emiシミュレーションシステムと方法
JP5070785B2 (ja) 回路設計方法及び回路設計システム
JPWO2005096386A1 (ja) パラメータ調整装置およびパラメータ調整方法
CN120974798A (zh) 热阻抗参数提取方法、晶元温度获取方法、装置及设备
US20060047492A1 (en) Circuit simulation methods and systems
JP3186439B2 (ja) 放射ノイズのシミュレーション装置
Schramm et al. Influence of Transistor Compact Model Accuracy on Phase Noise Simulation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees