JP4552552B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4552552B2 JP4552552B2 JP2004214070A JP2004214070A JP4552552B2 JP 4552552 B2 JP4552552 B2 JP 4552552B2 JP 2004214070 A JP2004214070 A JP 2004214070A JP 2004214070 A JP2004214070 A JP 2004214070A JP 4552552 B2 JP4552552 B2 JP 4552552B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resist film
- electrodes
- semiconductor device
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Led Device Packages (AREA)
Description
本発明は、基板の両端部にそれぞれ電極が設けられた表面実装型の半導体装置に関する。 The present invention relates to a surface-mount type semiconductor device in which electrodes are provided at both ends of a substrate.
表面実装型の半導体装置は、基板に搭載された半導体素子と、この基板の両端部に設けられた一対の電極とを有している。この半導体装置は、リフロー工程で他の基板へ実装する際に、基板の実装面の両端部に形成された電極同士が半田などで短絡しないように、実装面側の電極間にレジスト膜が設けられている。 A surface-mount type semiconductor device has a semiconductor element mounted on a substrate and a pair of electrodes provided at both ends of the substrate. This semiconductor device is provided with a resist film between the electrodes on the mounting surface side so that the electrodes formed at both ends of the mounting surface of the substrate are not short-circuited by solder or the like when mounted on another substrate in the reflow process. It has been.
従来の半導体装置を図2に示す。図2(a)は従来の半導体装置の半導体素子の搭載面側の図、(b)は実装面側の図である。 A conventional semiconductor device is shown in FIG. FIG. 2A is a diagram on the mounting surface side of a semiconductor element of a conventional semiconductor device, and FIG. 2B is a diagram on the mounting surface side.
図2(a)および同図(b)に示すように、従来の半導体装置10は、発光ダイオード11が基板12に搭載されており、基板12の実装面側の両端部に形成された断面コ字状の電極13,14の2つの突出部15に重なるように、レジスト膜16が設けられている。このようにレジスト膜16を設けることで、他の基板に搭載する際に、電極13,14を短絡するように半田が付着することを防止している。なお、図示の例では、レジスト膜16の外形をダイオードの回路記号を模した形状に形成して、部品の極性を容易に判別することができるようにしている。
As shown in FIG. 2A and FIG. 2B, the
また、図3に他の従来の半導体装置を示す。図3は他の従来の半導体装置の底面図である。 FIG. 3 shows another conventional semiconductor device. FIG. 3 is a bottom view of another conventional semiconductor device.
図3に示すように、他の従来の半導体装置20は、基板21の実装面側の両端部に形成された略T字状に形成された電極22に重ならないように、また電極23に重なるようにレジスト膜24が設けられている。レジスト膜24の外形を電極22側と電極23側で異なるものとすることで、この従来の半導体装置の極性を表している。このようなレジスト膜が形成された半導体装置が特許文献1に記載されている。
しかし、図2(a)および同図(b)に示される従来の半導体装置は、他の基板へ実装する工程にて、基板12が撓むような応力がかかり、基板12の短手方向に割れが発生したり、基板12に形成された配線パターンの剥離が生じたりすることがある。これは、基板12の撓みに対して、基板12の強度が耐えられないからである。図2(b)に示される従来の半導体装置10の基板12の実装面側には、基板12の長手方向の撓みを抑止する効果があると思われる電極13と電極14と、この電極13,14のそれぞれの突出部15を接続するレジスト膜16とが設けられているが、これではまだ基板12の割れや、配線パターンの剥離などを防止するには、強度不足である。
However, the conventional semiconductor device shown in FIGS. 2A and 2B is subjected to a stress that causes the
図3に示される特許文献1に記載の半導体装置20のレジスト膜24は、電極23には重なっているが、電極22には重なっていないため、基板21の長手方向の撓みに対する強度は、図2に示される従来の半導体装置より弱いものと思われる。
Since the
このように従来の半導体装置を他の基板へ実装する工程にて、基板の割れや配線パターンの剥離が発生すると、半導体素子が正常に動作しないこともあるため、半導体装置は不良品として扱われることとなる。撓みの応力に対する強度の高い基板を採用することも考えられるが、基板のコストアップになる。 In this way, when a conventional semiconductor device is mounted on another substrate, if the substrate is cracked or the wiring pattern is peeled off, the semiconductor element may not operate normally, so the semiconductor device is treated as a defective product. It will be. Although it is conceivable to employ a substrate having a high strength against the bending stress, the cost of the substrate increases.
そこで本発明は、基板のコストをアップさせることなく、基板の撓み強度を向上させて不良の発生を抑止することが可能な半導体装置を提供することを目的とする。 Accordingly, an object of the present invention is to provide a semiconductor device capable of suppressing the occurrence of defects by improving the flexural strength of the substrate without increasing the cost of the substrate.
本発明は、矩形状に形成された基板に半導体素子を搭載した表面実装型の半導体装置において、前記基板の両端部に断面がコ字状に形成された一対の電極と、前記半導体素子を搭載した搭載面の反対面に、外形が矩形状で前記一対の電極に両端部が重なるように形成されたレジスト膜とを備え、前記電極と前記レジスト膜との重なる面の幅を、前記基板の幅と略等しくしたことを特徴とする。 The present invention provides a surface-mount type semiconductor device in which a semiconductor element is mounted on a rectangular substrate, and the semiconductor element is mounted on a pair of electrodes having a U-shaped cross section at both ends of the substrate. And a resist film formed on the opposite surface of the mounting surface so that both ends overlap the pair of electrodes, and the width of the surface where the electrodes and the resist film overlap each other is It is characterized by being substantially equal to the width.
本発明の半導体装置は、矩形状に形成された基板に半導体素子を搭載した表面実装型の半導体装置において、基板の両端部に断面がコ字状に形成された一対の電極と、半導体素子を搭載した搭載面の反対面に、外形が矩形状で前記一対の電極に両端部が重なるように形成されたレジスト膜とを備え、電極とレジスト膜との重なる面の幅を、基板の幅と略等しくしたことにより、レジスト膜が基板の片側面を補強するように形成されているので、基板の撓みに対する強度がアップする。よって、不良の発生を抑止することが可能である。 A semiconductor device of the present invention is a surface-mount type semiconductor device in which a semiconductor element is mounted on a rectangular substrate, and a pair of electrodes having a U-shaped cross section at both ends of the substrate, and a semiconductor element And a resist film formed on the opposite surface of the mounting surface so that both ends overlap the pair of electrodes, and the width of the surface where the electrodes and the resist film overlap is defined as the width of the substrate. Since the resist film is formed so as to reinforce one side surface of the substrate, the strength against bending of the substrate is increased. Therefore, it is possible to suppress the occurrence of defects.
また、このレジスト膜は、従来の半導体装置に形成されたレジスト膜の外形の形状を変更するだけなので、製造工程を変更する必要が無い。よってコストアップせずに対策を施すことができる。 Moreover, since this resist film only changes the external shape of the resist film formed in the conventional semiconductor device, it is not necessary to change the manufacturing process. Therefore, measures can be taken without increasing the cost.
本願の第1の発明は、矩形状に形成された基板に半導体素子を搭載した表面実装型の半導体装置において、基板の両端部に断面がコ字状に形成された一対の電極と、半導体素子を搭載した搭載面の反対面に、外形が矩形状で一対の電極に両端部が重なるように形成されたレジスト膜とを備え、電極とレジスト膜との重なる面の幅を、基板の幅と略等しくしたことを特徴とするものである。 According to a first aspect of the present invention, in a surface-mount type semiconductor device in which a semiconductor element is mounted on a rectangular substrate, a pair of electrodes having a U-shaped cross section at both ends of the substrate, and the semiconductor element And a resist film formed so that both ends overlap a pair of electrodes on the opposite surface of the mounting surface, and the width of the surface where the electrode and the resist film overlap is defined as the width of the substrate. It is characterized by being substantially equal.
レジスト膜が基板の両端部に形成された一対の電極に両端部が重なるように接続しているので、基板の厚みをレジスト膜により厚くしたことと同じ効果を得ることができる。 Since the resist film is connected so that both ends overlap with a pair of electrodes formed on both ends of the substrate, the same effect can be obtained as when the thickness of the substrate is increased by the resist film.
また、図2(b)に示される従来の半導体装置のレジスト膜16のように徐々にレジスト膜16の幅が細くなるように窪んだ部分があると、撓みの応力に対してはレジスト膜16の最も狭くなった箇所の幅しか基板を補強することができない。基板の電極が形成されていない両端辺部分は、撓みに対して補強するものがないため基板の割れや配線パターンが剥離しやすい。本発明の半導体発光装置のレジスト膜は、その外形を矩形状とし、電極とレジスト膜との重なる面の幅を基板の幅と略等しくしている。従って、電極が形成されていない両端辺部分を補強するために、レジスト膜の外形を矩形状とし、電極とレジスト膜との重なる面の幅を基板の幅と略等しくすることで、電極が形成されていない両端辺部分を補強することができる。
Further, if there is a concave portion such that the width of the
また、電極が矩形状に形成された基板の両端部に断面コ字状に形成され、レジスト膜がこの両端部の電極に重なるように形成されているので、レジスト膜の形成面である実装面が反る撓みに対して、レジスト膜が一対の電極をそれぞれ引っ張るようにして反発する。従って、基板の撓みに対する強度がアップする。 In addition, since the electrodes are formed in a U-shaped cross section at both ends of the rectangular substrate, and the resist film is formed so as to overlap the electrodes at both ends, the mounting surface that is the formation surface of the resist film The resist film is repelled by pulling the pair of electrodes against the warping. Accordingly, the strength against bending of the substrate is increased.
また、このレジスト膜は、従来の半導体装置に形成されたレジスト膜の外形の形状を変更するだけなので、製造工程を変更する必要が無い。 Moreover, since this resist film only changes the external shape of the resist film formed in the conventional semiconductor device, it is not necessary to change the manufacturing process.
本願の第2の発明は、レジスト膜の中央部に、基板が露出するような露出部が形成されていることを特徴としたものであり、基板が撓む応力に対しては、基板の中央部分であれば基板が露出するようにレジスト膜を形成しても、その露出部分を除いたレジスト膜により撓み強度が確保できる。また、レジスト膜を形成する樹脂の量を節約することができる。 The second invention of the present application is characterized in that an exposed portion is formed in the central portion of the resist film so that the substrate is exposed. Even if the resist film is formed so that the substrate is exposed at the portion, the bending strength can be secured by the resist film excluding the exposed portion. Further, the amount of resin for forming the resist film can be saved.
本発明の実施の形態に係る半導体装置の構成を、半導体発光装置を例に図1に基づいて説明する。図1は本発明の実施の形態に係る半導体装置の構成を説明する図であり、(a)は正面断面図、(b)は平面図、(c)は底面図である。 A configuration of a semiconductor device according to an embodiment of the present invention will be described with reference to FIG. 1 by taking a semiconductor light emitting device as an example. 1A and 1B are diagrams illustrating a configuration of a semiconductor device according to an embodiment of the present invention, in which FIG. 1A is a front sectional view, FIG. 1B is a plan view, and FIG.
図1に示すように、本発明の実施の形態に係る半導体装置の一例である半導体発光装置1は、表面実装型であり、矩形状に形成された基板2と、半導体発光素子3と、一対の電極4,5と、レジスト膜6とを備えている。 As shown in FIG. 1, a semiconductor light emitting device 1 which is an example of a semiconductor device according to an embodiment of the present invention is a surface mount type, and includes a substrate 2 formed in a rectangular shape, a semiconductor light emitting element 3, and a pair. Electrodes 4 and 5 and a resist film 6.
基板2には、半導体素子3の搭載面に配線パターン7,8が形成されている。配線パターン7は、半導体発光素子3と導通搭載し、電極4と接続することで、半導体発光素子3と電極4とを導通している。配線パターン8は、ワイヤ9を介して半導体発光素子3と接続され、電極5に接続されることで、半導体発光素子3と電極5とを導通している。
On the substrate 2,
半導体発光素子3は、樹脂モールド17により封止されている。 The semiconductor light emitting element 3 is sealed with a resin mold 17.
電極4,5は、基板2の両端部に形成されている。この電極4,5は、他の基板である実装基板に設けられた電極と接続して半導体発光素子3と導通するために、断面コ字状に形成されている。電極4,5の幅は、基板2の短手方向の幅と等しく形成される。これは、この半導体発光装置1を製造する場合に、複数の半導体発光素子を一列に搭載した基板に電極を形成した後に、基板を切断して個々の半導体発光装置としているからである。
The
レジスト膜6は、半導体発光素子3の搭載面の反対面である実装面に形成されている。このレジスト膜6により、基板2の厚みを厚くしたことと同じ効果を得ることができる。 The resist film 6 is formed on a mounting surface that is opposite to the mounting surface of the semiconductor light emitting element 3. This resist film 6 can provide the same effect as increasing the thickness of the substrate 2.
レジスト膜6は、その外形を矩形状とし、電極4,5とレジスト膜6との重なる面の幅を基板の幅と略等しくしている。基板2は電極4,5が形成されていない両端辺2a,2b部分は、撓みに対して補強するものがないため基板2の割れや配線パターン7,8が剥離しやすい。従って、電極4,5が形成されていない両端辺部分を補強するために、レジスト膜6の外形を矩形状とし、電極4,5とレジスト膜6との重なる面の幅を基板2の幅と略等しくすることで、電極4,5が形成されていない両端辺2a,2b部分を補強することができる。
The resist film 6 has a rectangular outer shape, and the width of the overlapping surface of the
また、電極4,5が矩形状に形成された基板2の両端部に断面コ字状に形成され、レジスト膜6がこの両端部の電極4,5に重なるように形成されているので、レジスト膜6の形成面である実装面が反る撓みに対して、レジスト膜6が一対の電極4,5をそれぞれ引っ張るようにして反発する。従って、基板2の撓みに対する強度がアップする。
Further, the
また、レジスト膜6には、中央部を基板2が三角形状に露出する露出部18を設けている。この露出部18を三角形状とすることで、半導体発光装置1の電極4,5のアノード側またはカソード側の方向を表すことができる。また、レジスト膜6を形成する樹脂を節約することができる。
The resist film 6 is provided with an exposed portion 18 where the substrate 2 is exposed in a triangular shape at the center. By making the exposed portion 18 triangular, the direction of the anode side or the cathode side of the
この露出部18は、基板2の中央部分に形成されているので、電極が形成されていない両端辺部分を補強するために外形を矩形状とした形状には影響しない。従って、その露出部18部分を除いたレジスト膜6により撓み強度が確保できる。また、レジスト膜6を形成する樹脂の量を節約することができる。本実施の形態では露出部18を三角形状としたが、四角形状、多角形状または異形状としてもよい。 Since the exposed portion 18 is formed in the central portion of the substrate 2, it does not affect the rectangular shape of the outer shape in order to reinforce both end portions where the electrodes are not formed. Therefore, the bending strength can be secured by the resist film 6 excluding the exposed portion 18. Further, the amount of resin for forming the resist film 6 can be saved. In the present embodiment, the exposed portion 18 has a triangular shape, but may have a rectangular shape, a polygonal shape, or an irregular shape.
レジスト膜6は、図2に示される半導体装置に形成されたレジスト膜16や、図3に示される半導体装置のレジスト膜24の外形の形状を変更し、露出部18を設けただけなので、製造工程を変更する必要が無い。よってコストアップせずに対策を施すことができる。
The resist film 6 is manufactured by changing the outer shape of the resist
本発明は、基板の撓み強度を向上させて不良の発生を抑止することが可能なので、基板の両端部にそれぞれ電極が設けられた表面実装型の半導体装置に好適である。 Since the present invention can suppress the occurrence of defects by improving the flexural strength of the substrate, it is suitable for a surface mount type semiconductor device in which electrodes are provided at both ends of the substrate.
1 半導体発光装置
2 基板
3 半導体発光素子
4,5 電極
6 レジスト膜
7,8 配線パターン
9 ワイヤ
17 樹脂モールド
18 露出部
DESCRIPTION OF SYMBOLS 1 Semiconductor light-emitting device 2 Board | substrate 3 Semiconductor light-emitting
Claims (1)
前記基板の長手方向の両端部に断面がコ字状かつ、前記基板の短手方向の幅と等しく形成された一対の電極と、前記半導体素子を搭載した搭載面の反対面に、外形が矩形状で前記一対の電極に両端部が重なるように形成されたレジスト膜とを備え、前記電極と前記レジスト膜との重なる面の前記基板の短手方向の幅を、前記基板の短手方向の幅と略等しくし、前記レジスト膜の中央部に、前記基板が露出するような露出部が形成されていることを特徴とする半導体装置。 In a surface mount type semiconductor device in which a semiconductor element is mounted on a rectangular substrate,
A pair of electrodes having a U-shaped cross section at both ends in the longitudinal direction of the substrate and having a width equal to the width in the short direction of the substrate, and a rectangular outer shape on the opposite surface of the mounting surface on which the semiconductor element is mounted. and a resist film formed to both end portions overlaps the pair of electrodes in shape, the lateral direction of the width of the substrate overlaps the surface of the electrode and the resist film, the lateral direction of the substrate A semiconductor device characterized in that an exposed portion is formed so as to be substantially equal to the width and to expose the substrate at a central portion of the resist film .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004214070A JP4552552B2 (en) | 2004-07-22 | 2004-07-22 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004214070A JP4552552B2 (en) | 2004-07-22 | 2004-07-22 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006040924A JP2006040924A (en) | 2006-02-09 |
| JP4552552B2 true JP4552552B2 (en) | 2010-09-29 |
Family
ID=35905649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004214070A Expired - Fee Related JP4552552B2 (en) | 2004-07-22 | 2004-07-22 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4552552B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738233A (en) * | 1993-07-16 | 1995-02-07 | Sony Corp | Printed wiring board and manufacturing method thereof |
| JPH1097902A (en) * | 1996-09-20 | 1998-04-14 | Hokuriku Electric Ind Co Ltd | Chip resistor |
| JP2001177151A (en) * | 1999-12-21 | 2001-06-29 | Sharp Corp | Chip component type LED |
| JP2001352160A (en) * | 2000-06-07 | 2001-12-21 | Rohm Co Ltd | Wiring pattern for resist for protection |
-
2004
- 2004-07-22 JP JP2004214070A patent/JP4552552B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006040924A (en) | 2006-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2010007916A1 (en) | Semiconductor device and display device | |
| JP2010278133A (en) | Circuit board | |
| JP3158018B2 (en) | Horizontal light emitting LED and method for manufacturing the same | |
| JP4713590B2 (en) | Surface mount semiconductor device and method for manufacturing the same | |
| CN105471405A (en) | Wiring substrate and multi-piece wiring substrate | |
| JP4552552B2 (en) | Semiconductor device | |
| US8183761B2 (en) | Light emitting apparatus | |
| JP2013187221A (en) | Bending reduction structure of printed circuit board and method for manufacturing circuit board | |
| JP2006114832A (en) | Surface mount type semiconductor device | |
| JP4982664B2 (en) | Electronic device apparatus and manufacturing method thereof | |
| JP2002299807A (en) | Circuit board and method of manufacturing the same | |
| JP2007049071A (en) | Chip resistor and manufacturing method thereof | |
| KR100396869B1 (en) | Junction method for a flexible printed circuit board | |
| JP6521681B2 (en) | Side-mounted light emitting device | |
| JP6867671B2 (en) | Manufacturing method of semiconductor devices and semiconductor devices | |
| JP5286513B2 (en) | Flexible flat cable and flexible printed circuit board | |
| JP6550516B1 (en) | Panel, PCB and PCB manufacturing method | |
| JP2006319260A (en) | Chip resistor | |
| JP7615834B2 (en) | Semiconductor device and heat sink assembly and method for assembling a semiconductor device and a heat sink | |
| JP2012134225A (en) | Substrate attaching structure | |
| CN100570868C (en) | Circuit board and manufacturing method thereof | |
| JP2006024813A (en) | Printed board | |
| JP4803002B2 (en) | Metal printed circuit board | |
| JP4964526B2 (en) | Method for manufacturing hybrid integrated circuit board | |
| JP4738220B2 (en) | Multiple wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070711 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090827 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |