Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4570719B2 - Semiconductor sorting device - Google Patents
[go: Go Back, main page]

JP4570719B2 - Semiconductor sorting device - Google Patents

Semiconductor sorting device Download PDF

Info

Publication number
JP4570719B2
JP4570719B2 JP2000015997A JP2000015997A JP4570719B2 JP 4570719 B2 JP4570719 B2 JP 4570719B2 JP 2000015997 A JP2000015997 A JP 2000015997A JP 2000015997 A JP2000015997 A JP 2000015997A JP 4570719 B2 JP4570719 B2 JP 4570719B2
Authority
JP
Japan
Prior art keywords
defective
pellet
pellets
sorting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000015997A
Other languages
Japanese (ja)
Other versions
JP2001210682A (en
Inventor
道明 谷澤
泰広 松川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2000015997A priority Critical patent/JP4570719B2/en
Publication of JP2001210682A publication Critical patent/JP2001210682A/en
Application granted granted Critical
Publication of JP4570719B2 publication Critical patent/JP4570719B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/501Marks applied to devices, e.g. for alignment or identification for use before dicing
    • H10W46/507Located in dummy chips or in reference chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/601Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H10W46/603Formed on wafers or substrates before dicing and remaining on chips after dicing

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はウエハプローバ、特に、潜在的な不良を事前に把握し選別する技術に関し、例えば、半導体装置の製造工程において、ウエハにおけるペレット群についての良品、不良品を選別するのに利用して有効な技術に関する。
【0002】
【従来の技術】
半導体装置の製造工程において、ウエハにおけるペレット群についての良品、不良品を選別検査する半導体選別装置として、ウエハプローバ、プローブ針のペレットに対するプロービング、ペレットに作り込まれた集積回路とテスタとのテスト交信、テスト結果である良品、不良品のウエハ1枚当たりの総数の計算並びにその印刷、およびプローブ中に不良品が連続して発生した場合の検査の中断並びにその警報を自動的に実施するように構成され、又テスト結果である良品、不良品のマーカーによるマーキングを実施するものがある。
【0003】
なお、ウエハプローバを述べてある例としては、株式会社工業調査会発行「電子材料別冊1984年版 超LSI製造・試験装置ガイドブック」昭和58年11月15日発行 P195〜P198、がある。
【0004】
【発明が解決しようとする課題】
このような半導体選別装置においては、ウェハ面内で不良品が継続的に頻発した場合や、局所的な不良分布が発生した場合に、不良品の周辺ペレットに潜在的な不良を内在していたり、あるいは選別規格ギリギリであって選別結果が良品とされる可能性があるという問題点があった。
【0005】
本発明の目的は、潜在的な不良(選別規格ギリギリであって後に不良となるペレットを含む)を選別することができる半導体選別装置を提供すること目的とする。
【0006】
【課題を解決する為の手段】
上述した課題を解決し、目的を達成するため、ウエハ内のペレットの位置座標データと前記位置座標データに対応する前記ペレットの選別結果データから、第1の選別結果のペレットと前記第1の選別結果のペレットの周辺部の第2の選別結果のペレットにマーキングする。
【0007】
これによれば、第1の選別結果のペレットと前記第1の選別結果のペレットの周辺部の第2の選別結果のペレットにマーキングすることにより、潜在的な不良であるの選別結果のペレットにマーキングすることができる。
【0008】
また、ウエハ内のペレットの位置座標データと前記位置座標データに対応する前記ペレットの選別結果データから、第1の選別結果のペレットが島状に存在する該ペレットと、第1の選別結果のペレットが島状に存在する該ペレットに隣接する第2の選別結果のペレットにマーキングする。
【0009】
これによれば、第1の選別結果のペレットが島状に存在する該ペレットに隣接する第2の選別結果のペレットにマーキングすることにより、潜在的な不良であるの選別結果のペレットにマーキングすることができる。
【0010】
また、ウエハ内のペレットの位置座標データと前記位置座標データに対応する前記ペレットの選別結果データから、第1の選別結果のペレットと前記第1の選別結果のペレットに囲まれた第2の選別結果のペレットにマーキングする。
【0011】
これによれば第1の選別結果のペレットと前記第1の選別結果のペレットに囲まれた第2の選別結果のペレットにマーキングすることにより、潜在的な第1の選別結果のペレットにマーキングすることができる。
【0012】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる半導体選別装置の好適な実施の形態を詳細に説明する。
【0013】
【実施例】
本発明は半導体素子の電気的特性検査時にウェハー面内の各ペレットの情報としてペレットの座標情報と良品または不良品の情報を例えばフロッピーディスク、あるいはネットワークを通じて他のコンピュータのハードディスクといった補助記憶装置に格納しておき、更に1枚のウェハーの測定終了時、あるいはロットの測定終了時にマーキングを実施する。
【0014】
図4においてプローバ装置のステージ部7にウエハ6をセットし、接触子4、5を備えたプローブカードを用いて、ウエハ6内の各ペレットを、IC検査装置2で選別検査を行い、各ペレットに対応する座標と選別検査結果を取得したデータファイル9を作り、そのデータを一定の規則に従い不良ペレット周辺が不良になるように座標変換したファイルを作成し、このデータから、ステージ部15、X−Y座標制御部16とマーク部13を備えたマーキング装置12でウエハ14上の不良周辺ペレットに、一定の規則に基づきマークを打つように構成されている。そして、ステージ部7にウエハ6をのせ、接続されたIC検査装置2でペレットを順番に測定し、ウエハペレット座標(X,Y)に対応した測定結果を取得したデータを作成する。
【0015】
図1は、本発明の実施の形態にかかる半導体選別装置によるウエハマップを示す図である。例として、ウエハ上の座標(B、e)のペレット20なら測定結果P、座標(C、c)のペレット21なら測定結果P、座標(C、のペレット22なら測定結果2、のようにデータを測定順に取得し図3のような内容のデータファイル9を作成する。
【0016】
データファイル9はペレットのX,Y座標に対し、良品、不良等の選別結果の種類が記述されている。次に、不良ペレットの周辺のペレットを不良とする方法について説明する。ウエハの電気特性試験で特定の不良項目が発生した時、座標(D、の不良ペレット23に着目し、不良項目のペレット周辺座標+1のペレット(図1の24)又は、不良ペレットの周辺座標+2のペレット(図1の25)が不良になるようにデータファイル9の座標データを変換する。この変換を、特定の不良項目ペレット全てに対して自動的に座標変換するプログラムを使いマーキング用データを作成する。不良座標に対しプラス幾つ不良にするかは、不良分布の程度によって変更できるようにしておく。
【0017】
また、図2に示すように、このデータファイルをマーキング装置12でマーキングを行なうことで連続不良ペレット周辺をマーキングしたペレット26のように不良分布27がどのような形でも、均一に不良周辺マークする事ができる。
【0018】
【発明の効果】
本発明は、ウエハ電気特性試験後、ウエハ面内で不良分布が発生した時に特定の測定不良項目の不良周辺ペレットの良品に対し、ウエハ上で不良マーク付けることにより、パッケージ実装後の不良率の低減を可能にするものである。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかる半導体選別装置によるウエハマップの図である。
【図2】本発明の実施の形態にかかる半導体選別装置による不良ペレット周辺に不良マークをしたウエハマップの図である。
【図3】本発明の実施の形態にかかる半導体選別装置によるマーキングデータのデータ構造を示した表である。
【図4】本発明の実施の形態にかかる半導体選別装置の第1の概略図である。
【図5】本発明の実施の形態にかかる半導体選別装置の第2の概略図である。
【図6】従来の半導体選別装置の概略図である。
【符号の説明】
1、28 プローバ装置
2、29 IC検査装置
3、30 プローブカード
4、5、31、32 接触子
6、14、33 ウエハ
7、15、35 ステージ部
8 XーY座標制御部
9、17 データファイル
10、18 X−Y座標データ
11 測定結果データ
12 マーキング装置
13 マーキング部
16 X−Y座標制御部、
19 ペレットの測定結果データ
20 測定結果Pである(B、e)座標の良品ペレット
21 測定結果Pである(C、c)座標の良品ペレット
22 測定結果2である(C、d)座標の不良品ペレット
23 (D、j)座標の不良ペレット
24 不良ペレット周辺(+1)の座標を不良にしたペレット
25 不良ペレット周辺(+2)の座標を不良にしたペレット
26 連続不良ペレット周辺をマーキングしたペレット
27 不良ペレットの連続不良が発生した分布
34 インクマーク部
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wafer prober, and more particularly to a technique for grasping and sorting potential defects in advance, and is effective in, for example, sorting non-defective products and defective products for pellet groups in a wafer in a semiconductor device manufacturing process. Technology.
[0002]
[Prior art]
In the semiconductor device manufacturing process, as a semiconductor sorting device that sorts and inspects non-defective and defective products for wafer pellets, probing wafer probers, probe needle pellets, and test communications between integrated circuits built in pellets and testers In addition, the calculation and printing of the total number of non-defective and defective products as test results and the printing thereof, and the interruption of the inspection and the alarm when defective products occur continuously in the probe are automatically performed. There are some which perform marking with a non-defective / defective marker that is configured and a test result.
[0003]
An example of a wafer prober is “Electronic Materials Separate Volume 1984 VLSI Manufacturing / Test Equipment Guidebook” published on November 15, 1983, P195-P198, published by Industrial Research Institute, Inc.
[0004]
[Problems to be solved by the invention]
In such a semiconductor sorting apparatus, when defective products occur frequently on the wafer surface or when a local defect distribution occurs, potential defects are inherent in the peripheral pellets of defective products. Alternatively, there is a problem that the sorting result is very limited and the sorting result may be a non-defective product.
[0005]
An object of the present invention is to provide a semiconductor sorting apparatus capable of sorting out potential defects (including pellets that are just the limit of sorting standards and later become defective).
[0006]
[Means for solving the problems]
In order to solve the above-described problems and achieve the object, the first sorting result pellet and the first sorting result are obtained from the position coordinate data of the pellet in the wafer and the sorting result data of the pellet corresponding to the position coordinate data. Mark the pellet of the second sorting result around the resulting pellet.
[0007]
According to this, the first sorting results by marking the pellets of the second sorting result of the peripheral portion of the pellet with said first sorting result pellets potential is bad in the second sorting results The pellet can be marked.
[0008]
Further, from the position coordinate data of the pellets in the wafer and the sorting result data of the pellets corresponding to the position coordinate data, the pellets in which the pellets of the first sorting result exist in an island shape, and the pellets of the first sorting result Is marked on the pellets of the second sorting result adjacent to the pellets present in the form of islands.
[0009]
According to this, by the first sorting result pellets marking pellets of the second sorting result adjacent to the pellets present in an island shape, the pellets of the second sorting result is a potential failure Can be marked.
[0010]
Further, the second sorting surrounded by the first sorting result pellet and the first sorting result pellet from the position coordinate data of the pellet in the wafer and the sorting result data of the pellet corresponding to the position coordinate data. Mark the resulting pellet.
[0011]
According to this, by marking the first sorting result pellet and the second sorting result pellet surrounded by the first sorting result pellet, the potential first sorting result pellet is marked. be able to.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Exemplary embodiments of a semiconductor sorting apparatus according to the present invention will be explained below in detail with reference to the accompanying drawings.
[0013]
【Example】
The present invention stores pellet coordinate information and non-defective / defective product information as information on each pellet in the wafer surface in an electrical storage device such as a floppy disk or a hard disk of another computer via a network during inspection of electrical characteristics of a semiconductor device. Further, marking is performed at the end of measurement of one wafer or at the end of lot measurement.
[0014]
In FIG. 4, a wafer 6 is set on the stage unit 7 of the prober apparatus, and each pellet in the wafer 6 is subjected to a sorting inspection by the IC inspection apparatus 2 using a probe card provided with contacts 4, 5. A data file 9 is obtained in which the coordinates corresponding to and the sorting inspection result are acquired, and a file is generated by converting the data so that the periphery of the defective pellet becomes defective according to a certain rule. The marking device 12 including the Y coordinate control unit 16 and the mark unit 13 is configured to mark a defective peripheral pellet on the wafer 14 based on a certain rule. Then, the wafer 6 is placed on the stage unit 7, and the pellets are measured in order by the connected IC inspection device 2, and data obtained as a result of measurement corresponding to the wafer pellet coordinates (X, Y) is created.
[0015]
FIG. 1 is a view showing a wafer map by a semiconductor sorting apparatus according to an embodiment of the present invention. For example, the measurement result P is the pellet 20 at the coordinates (B, e) on the wafer, the measurement result P is the pellet 21 at the coordinates (C, c) , and the measurement result 2 is the pellet 22 at the coordinates (C, d ). to get the data to the measurement order, to create a data file 9 of contents Unaryo of Figure 3.
[0016]
The data file 9 describes types of sorting results such as non-defective and defective with respect to the X and Y coordinates of the pellet. Next, a method for making a pellet around a defective pellet defective will be described. When a particular defective items in electrical characteristic test of the wafer occurs, (24 in Fig. 1) coordinates (D, j) focused on defective pellets 23, the defective item pellet near coordinate +1 pellets or bad The coordinate data of the data file 9 is converted so that the pellet of the peripheral coordinates +2 of the pellet (25 in FIG. 1) becomes defective. Marking data is created by using a program that automatically converts the coordinates of all the specific defective item pellets. The number of defects plus the defect coordinates can be changed according to the degree of defect distribution.
[0017]
In addition, as shown in FIG. 2, the data file is marked by the marking device 12 to mark the periphery of the defect uniformly regardless of the shape of the defect distribution 27 , such as the pellet 26 marking the periphery of the continuous defective pellet. I can do it.
[0018]
【The invention's effect】
In the present invention, after a wafer electrical characteristic test, when a defect distribution is generated in the wafer surface, a defective product on the wafer is marked as defective on the wafer for defective peripheral pellets of specific measurement failure items. Reduction is possible.
[Brief description of the drawings]
FIG. 1 is a diagram of a wafer map by a semiconductor sorting apparatus according to an embodiment of the present invention.
FIG. 2 is a wafer map in which a defect mark is formed around a defective pellet by the semiconductor sorting apparatus according to the embodiment of the present invention.
FIG. 3 is a table showing a data structure of marking data by the semiconductor sorting apparatus according to the embodiment of the present invention.
FIG. 4 is a first schematic diagram of a semiconductor sorting apparatus according to an embodiment of the present invention.
FIG. 5 is a second schematic diagram of the semiconductor sorting apparatus according to the embodiment of the present invention.
FIG. 6 is a schematic view of a conventional semiconductor sorting apparatus.
[Explanation of symbols]
1, 28 Prober device 2, 29 IC inspection device 3, 30 Probe card 4, 5, 31, 32 Contactor 6, 14, 33 Wafer 7, 15, 35 Stage unit 8 XY coordinate control unit 9, 17 Data file
10, 18 XY coordinate data
11 Measurement result data
12 Marking equipment
13 Marking part
16 XY coordinate control unit,
19 Pellet measurement result data
20 Measurement result P (B, e) Coordinated non- defective pellet
21 measurements Ru P der (C, c) the coordinates of the non-defective pellets
22 Defective product pellet of (C, d) coordinates that is measurement result 2
23 (D, j) Coordinate defective pellet
24 Pellet with defective coordinates around the defective pellet (+1)
25 Pellet with defective coordinates around defective pellet (+2)
26 Pellet with marking around the continuous defective pellet
27 Distribution of defective continuous defects
34 Ink mark section

Claims (3)

半導体ウエハ面内のペレットにマーキングする半導体選別装置であって、電気特性検査によって選別された特定の不良項目を有する第1の不良ペレットの周辺に位置するペレットを、前記第1の不良ペレットの不良項目情報に基づいて、前記電気特性検査による測定結果が良品であってもデータファイル上では第2の不良ペレットと見なすように自動的に変換して、その結果をマーキング用データとする手段を備えることを特徴とする半導体選別装置。A semiconductor sorting apparatus for marking pellets in the surface of a semiconductor wafer, wherein a pellet located around a first defective pellet having a specific defective item selected by an electrical property inspection is a defect of the first defective pellet. Based on the item information, there is provided means for automatically converting the measurement result by the electrical characteristic inspection so as to be regarded as the second defective pellet on the data file and using the result as marking data. A semiconductor sorting apparatus characterized by that. 前記第1の不良ペレットの周辺に位置するペレットを、前記第1の不良ペレットの不良項目情報に基づいて、前記電気特性検査による測定結果が良品であってもデータファイル上では前記第2の不良ペレットと見なすように変換する領域の大きさは、ペレット単位で可変であることを特徴とする請求項1記載の半導体選別装置。The pellet located around the first defective pellets, on the basis of the first defect entry information of the defective pellet, the electrical characteristics test measurement result by the even on the data file to a non-defective of the second defective 2. The semiconductor sorting apparatus according to claim 1, wherein the size of the region to be converted so as to be regarded as a pellet is variable in units of pellets. 前記第2の不良ペレットとされたペレットに不良マーキングすることを特徴とする請求項1または2に記載の半導体選別装置。3. The semiconductor sorting apparatus according to claim 1, wherein defective marking is performed on the second defective pellet. 4.
JP2000015997A 2000-01-25 2000-01-25 Semiconductor sorting device Expired - Lifetime JP4570719B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000015997A JP4570719B2 (en) 2000-01-25 2000-01-25 Semiconductor sorting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000015997A JP4570719B2 (en) 2000-01-25 2000-01-25 Semiconductor sorting device

Publications (2)

Publication Number Publication Date
JP2001210682A JP2001210682A (en) 2001-08-03
JP4570719B2 true JP4570719B2 (en) 2010-10-27

Family

ID=18543209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000015997A Expired - Lifetime JP4570719B2 (en) 2000-01-25 2000-01-25 Semiconductor sorting device

Country Status (1)

Country Link
JP (1) JP4570719B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768281A (en) * 2017-09-11 2018-03-06 广东利扬芯片测试股份有限公司 Wafer coordinate reading device and method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4931710B2 (en) * 2007-06-29 2012-05-16 株式会社リコー Non-defective chip classification method on wafer, chip quality determination method using the same, chip classification program, chip quality determination program, marking mechanism, and semiconductor device manufacturing method
CN102468119B (en) * 2010-11-19 2013-12-18 上海华虹Nec电子有限公司 Thin film for fast selecting failed crystal grains from wafer and use method
WO2019111394A1 (en) * 2017-12-07 2019-06-13 株式会社Fuji Information management device and information management method
CN115910860B (en) * 2022-11-10 2025-08-08 江西兆驰半导体有限公司 A method for quality inspection after sorting vertical structure LED chips

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61259536A (en) * 1985-05-14 1986-11-17 Nec Corp Inspecting device for semiconductor wafer
JPH04240743A (en) * 1991-01-24 1992-08-28 Sharp Corp Marking method for semiconductor laser chip
JPH04356938A (en) * 1991-04-26 1992-12-10 Nec Yamagata Ltd Probing apparatus
JP2674909B2 (en) * 1991-09-17 1997-11-12 山形日本電気株式会社 Marking equipment for semiconductors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768281A (en) * 2017-09-11 2018-03-06 广东利扬芯片测试股份有限公司 Wafer coordinate reading device and method
CN107768281B (en) * 2017-09-11 2019-09-20 广东利扬芯片测试股份有限公司 Wafer coordinate reading device and method

Also Published As

Publication number Publication date
JP2001210682A (en) 2001-08-03

Similar Documents

Publication Publication Date Title
Hnatek Integrated circuit quality and reliability
JP3877952B2 (en) Device inspection apparatus and inspection method
US6771077B2 (en) Method of testing electronic devices indicating short-circuit
US11669957B2 (en) Semiconductor wafer measurement method and system
CN108807212A (en) Crystal round test approach and wafer tester
JP3986571B2 (en) Yield prediction apparatus and method
JP2006515464A (en) System and method for fast positioning of electrical faults on integrated circuits
CN111257715B (en) Wafer testing method and device
JP2004047542A (en) Chip quality determination method, chip quality determination program, marking mechanism using the same, and wafer abnormality analysis method
JP4570719B2 (en) Semiconductor sorting device
CN101493494B (en) Wafer testing method and system
Malge et al. A survey: Automated visual pcb inspection algorithm
TWM638544U (en) Wafer probing path generation device
JP4247076B2 (en) Substrate inspection system and substrate inspection method
Sabade et al. Neighbor current ratio (NCR): a new metric for I/sub DDQ/data analysis
JPH04199651A (en) Semiconductor device and manufacture thereof
KR20000006369A (en) Inspection adapter board for printed board, method for inspecting printed board, and method and apparatus for producing information for fabricating the inspection adapter board
JP3784479B2 (en) Circuit board inspection method
CN117096152A (en) Layout, wafer inspection standards and masks
JP2009302403A (en) Defect analysis method for semiconductor device and defect analysis method for semiconductor device
JP2767291B2 (en) Inspection device
US6954705B2 (en) Method of screening defects using low voltage IDDQ measurement
JP3973753B2 (en) Semiconductor failure analysis method and apparatus, and recording medium recording a semiconductor failure analysis program
JP4723124B2 (en) How to generate position data
JP3730106B2 (en) Semiconductor sorting method

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091104

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100705

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100811

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4570719

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term