JP4574868B2

JP4574868B2 - 半導体装置

Info

Publication number: JP4574868B2
Application number: JP2001004433A
Authority: JP
Inventors: 正彦小早川
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2001-01-12
Filing date: 2001-01-12
Publication date: 2010-11-04
Anticipated expiration: 2021-01-12
Also published as: JP2002208664A

Description

【０００１】
【発明の属する技術分野】
本願発明は、半導体装置に関する。
【０００２】
【従来の技術】
半導体装置としては種々の形態のものがあるが、たとえば面実装型として構成された半導体装置としては図１１に示したようなものがある。この図に示した半導体装置９は、アイランド９０に半導体チップ９１が実装されており、この半導体チップ９１と、アイランド９０に対峙するインナーリード９２との間がワイヤ９３を介して接続されている。そして、半導体チップ９１、ワイヤ９３、およびアイランド９０とインナーリード９２の上面９０ａ，９２ａ側に樹脂パッケージ９４が形成されている。アイランド９０およびインナーリード９２の下面９０ｂ，９２ｂは、樹脂パッケージ９４の底面９４ａから露出しており、それが外部接続用の端子となっている。
【０００３】
【発明が解決しようとする課題】
このような構成の半導体装置９では、互いに対峙するアイランド９０とインナーリード９２との間の放電を回避すべく、これらの間隔Ｌ６を一定以上確保しておく必要がある。また、面実装型として構成されたトランジスタなどの半導体装置９について言えば、半導体装置９のサイズに応じて、端子の数や大きさが一般に定格化されている。
【０００４】
そのため、半導体装置９の大きさ（たとえば半導体装置９の一片長さＬ７）や樹脂パッケージ９４の底面９４ａから露出する端子の面積（たとえば端子の一辺長さＬ８）を定格化された通りに確保する場合に、図１１に示したようにインナーリード９２側の部分を直線的に貫通させれば、自ずとアイランド９０の面積（アイランドの一辺長さＬ９）を小さくしなければならない。その結果、アイランド９０に搭載される半導体チップ９１のサイズ（半導体チップの一辺長さＬ１０）が制約されてしまうといった問題が生じる。
【０００５】
本願発明は、このような事情のもとに考えだされたものであって、固定化された半導体装置サイズおよび端子サイズにおいて、アイランドの面積を大きく確保して、アイランドに搭載できるチップサイズの制約を小さくすることを課題としている。
【０００６】
【発明の開示】
本願発明では、上記した課題を解決すべく、次の技術的手段を講じている。
【０００７】
すなわち、本願発明により提供される半導体装置は、同じ側に面する表面と、その反対側の裏面とをそれぞれが有するとともに、空間を介して対峙するアイランドおよびインナーリードと、上記アイランドの表面に搭載された半導体チップと、この半導体チップと上記インナーリードの表面との間を接続するワイヤと、上記半導体チップおよび上記ワイヤを封止する樹脂パッケージと、を備えた半導体装置であって、上記アイランドは、上記インナーリードと対峙する部位における裏面が表面に比べて厚み方向に大きく凹入し、上記インナーリードは、上記アイランドに対峙する部位における表面が裏面に比べて厚み方向に大きく凹入していることを特徴としている。
【０００９】
好ましい実施の形態においては、上記アイランドおよび上記インナーリードの裏面は、上記樹脂パッケージから露出している。
【００１０】
本願発明によれば、アイランドにおけるインナーリードと対峙する端部の裏面が、表面に比べて厚み方向に大きく凹入し、インナーリードにおけるアイランドに対峙する端部の表面が、裏面に比べて厚み方向に大きく凹入した半導体装置が提供される。つまり、アイランドおよびインナーリードの相互に対峙する端部に着目すれば、表面側（上層）についてはアイランド側がインナーリード側にせりだすとともにインナーリード側がアイランド側から退避した格好とされており、裏面側（下層）についてはインナーリード側がアイランド側にせりだすとともにアイランド側がリード側から退避した格好とされている。
【００１１】
そのため、半導体チップが搭載されるアイランド表面の面積を大きく確保しつつも、外部接続用端子となるインナーリード裏面の面積を大きく確保できる。したがって、本願発明では、同一サイズの半導体装置において、外部接続用端子を定格化された通りに確保しつつも、従来よりも大きな半導体チップをアイランドに搭載できるようになる。その結果、アイランドに搭載できるチップサイズの制約が小さくなる。
【００１２】
本願発明のその他の利点および特徴については、以下に行う発明の実施の形態の説明から、より明らかとなるであろう。
【００１３】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。
【００１４】
図１は本願発明に係る半導体装置の一例を示す全体斜視図、図２は図１の半導体装置の底面図、図３は図１のIII−III線に沿う断面図である。
【００１５】
図１ないし図３に示した半導体装置Ｘは、外部接続用端子２２ａ，３１を４つ有する面実装型として構成されたものであり、半導体チップ１、アイランド２、２つのインナーリード３、２本のワイヤ４、および樹脂パッケージ５を有している。
【００１６】
半導体チップ１は、トランジスタ素子などの半導体素子であり、上面１０および下面１１のそれぞれに電極（図示略）が形成されている。半導体チップ１は、下面１１側の電極がアイランド２と導通するように、半導体チップ１の下面１１がアイランド２の表面２０に対して、導電性接着剤や金属ペーストを用いて接合されている。
【００１７】
アイランド２は、表面２０に半導体チップ１が搭載されるために表面２０が平坦面とされているのに対して、裏面側２１は横並びした２つの膨出部２２が設けられて凹凸状とされている。このような膨出部２２は、膨出部２２を形成すべき領域以外をアイランド２を裏面側からハーフエッチすることにより形成される。このアイランド２は、空間６を介してインナーリード３と対峙している。アイランド２におけるインナーリード３と対峙する端部２３は、表面２０が平坦面とされているとともに、膨出部２２に比べて肉薄とされている。つまり、端部２３は、表面２０側（上層）がインナーリード３側にむけてせりだし、裏面側２１（下層）がインナーリード３から退避した格好とされている。
【００１８】
２つのインナーリード３は、底面視長矩形状の形態とされており、図２に良く表れているように２つの膨出部２２とともに矩形領域のコーナに配置された格好とされている。つまり、２つのインナーリード３は、幅方向に互いに横並びするとともに、長手方向の同一直線上に対応するが配置されている。各インナーリード３のアイランド２と対峙する端部３０は、表面側が下方に大きく凹入して肉薄とされており、端部３０の裏面側（下層）がアイランド２側にせりだし、表面側（上層）がアイランド２から退避した格好とされている。
【００１９】
各ワイヤ４は、たとえば金などの金属製のものであり、半導体チップ１の上面１０に形成された電極（図示略）とインナーリード３との間を接続している。このようなワイヤ接続は、既存のワイヤボンダーを用いて行うことができる。
【００２０】
樹脂パッケージ５は、たとえばエポキシ樹脂などにより構成されており、半導体チップ１、アイランド２、各インナーリード３および各ワイヤ４を封止している。この樹脂パッケージ５の底面５０からは、アイランド２における各膨出部２２の裏面２２ａ、および各インナーリード３の裏面３１がそれぞれ露出しており、これらが外部接続用端子とされている。このような樹脂パッケージ５は、たとえばトランスファーモールド法により形成することができる。
【００２１】
以上の構成を有する半導体装置Ｘでは、アイランド２およびイナンーリード３の相互に対峙する端部２３，３０に着目すれば、表面側（上層）についてはアイランド２側がインナーリード３側にせりだすとともにインナーリード３側がアイランド２側から退避した格好とされており、裏面側（下層）についてはインナーリード３側がアイランド２側にせりだすとともにアイランド２側がインナーリード３側から退避した格好とされている。
【００２２】
そのため、アイランド２とインナーリード３との間の距離Ｌ１を一定以上確保しつつも、半導体チップ１が搭載されるアイランド２の表面２０の面積（正確には図３の距離Ｌ２）を大きく確保し、かつ外部接続用端子となるインナーリード３の裏面３１の面積（正確には図３の距離Ｌ３）を大きく確保できる。したがって、同一サイズ（正確には図３の距離Ｌ４が同一）の半導体装置Ｘにおいて、外部接続用端子２２ａ，３１の大きさを定格化された通りに確保しつつも、従来よりも大きな半導体チップ１をアイランド２に搭載できるようになる。その結果、アイランド２に搭載できるチップサイズ（正確には図３の距離Ｌ５）の制約が小さくなる。
【００２３】
次に、上記半導体装置Ｘの製造方法の一例を図４ないし図１０を参照して説明する。
【００２４】
上記半導体装置Ｘは、たとえば図４および図５に示したリードフレーム７を用いて製造される。なお、図４および図５にはリードフレーム７の要部を示す平面図および底面図を示したが、これらの図においてクロスハッチィングを施した部分がエッチング処理を施していない部分、シングルハッチィングを施した部分がハーフエッチング処理を施した部分、白抜き部分は両面からエッチング処理を施して貫通した部分を表している。
【００２５】
リードフレーム７には、一対のサイドメンバ７０Ａ，７０Ｂおよび一対のクロスメンバ７１Ａ，７１Ｂにより規定される枠内に、アイランド２およびリード３となるべき第１および第２部分７２，７３が複数形成されている。図４および図５に示したリードフレーム７では、一方のサイドメンバ７０Ａから他方のサイドメンバ７０Ｂに向けて複数の第１部分７２が横並びして延出し、他方のサイドメンバ７０Ｂから一方のサイドメンバ７０Ａに向けて複数の第２部分７３が横並びして延出している。各第１部分７２と各第２部分７３との間の領域には、第１部分７２および第２部分７３の双方に相当する部分を有する第３部分７４が形成されている。
【００２６】
各第１部分７２は、表面７２Ａが平坦面とされているとともに、裏面７２Ｂに一対の膨出部７２ａが設けられて凹凸状とされて、半導体装置Ｘのアイランド２と同様な形態とされている（図１ないし図３参照）。このような形態を有する各第１部分７２は、一方のサイドメンバ７０Ａに対して一対の橋絡部７５Ａを介して繋げられ、隣合う第１部分どうしは橋絡部７５Ｂを介して繋げられ、最端に位置する第１部分７２は橋絡部７５Ｃを介してクロスメンバ７１Ａ，７１Ｂに繋げられている。これらの橋絡部７５Ａ，７５Ｂ，７５Ｃは、それぞれ裏面側からハーフエッチング処理が施されて薄肉状とされている。
【００２７】
各第２部分７３は、全体としてインナーリード３と同様な形態とされており（図１ないし図３参照）、２個を一組みとして第３部分７４に対峙している。各第２部分７３は、第３部分７４に対峙する端部７３ａが表面側からハーフエッチング処理されて肉薄とされており、反対側がサイドメンバ７０Ｂに対して橋絡部７５Ｄを介して繋げられている。この橋絡部７５Ｄも、裏面側からハーフエッチング処理が施されて薄肉状とされている。
【００２８】
各第３部分７４は、裏面側からハーフエッチング処理された橋絡部７５Ｅを介して、第１部分７２と第２部分７３とが繋げられた形態を有している。その結果、第３部分７４の表面７４Ａは平坦面とされ、裏面７４Ｂ側は４つの膨出部７４ａが形成されて凹凸状とされている。このような形態を有する第３部分７４は、隣り合うものどうしが橋絡部７５Ｆを介して相互に繋げられており、最端に位置するものがクロスメンバ７１Ａ，７１Ｂに対して橋絡部７５Ｇを介して繋げられている。
【００２９】
このようなリードフレーム７では、図４および図５に一点鎖線で囲んだ領域が後において１個の半導体装置Ｘを構成する領域ｘとなる。そして、図６（ａ）〜（ｄ）に示した各過程を経て製造される。
【００３０】
リードフレーム７の製造に際しては、まず図６（ａ）および（ｂ）に示したように、ＣｕあるいはＮｉ製などの金属板７′の表面７Ａ′および裏面７Ｂ′のそれぞれに対してマスク８Ａ，８Ｂを形成する。これらのマスク８Ａ，８Ｂには、金属板７′におけるエッチング処理すべき領域に対応して開口８０，８１がそれぞれ設けられている。マスク８Ａ，８Ｂは、たとえば金属板７′の表面７Ａ′および裏面７Ｂ′に感光性樹脂層を形成した後に、露光・現像処理を施して開口８０，８１を設けることにより形成される。
【００３１】
次いで、金属板７′の構成成分を溶解するエッチング液中にマスク８Ａ，８Ｂを形成した金属板７′を浸漬することにより、図６（ｃ）に示したように開口８０，８１に対応する部位をエッチング処理する。つまり、金属板７′おいて開口８０，８１を介して露出する部位はハーフエッチング処理されるが、一方の開口８０の直下に他方の開口８１が形成された部位は貫通する。そして、マスク８Ａ，８Ｂを除去すれば、マスク８Ａ，８Ｂの形態に対応して、図６（ｄ）に示したように、全くエッチング処理されない部位、表面７Ａ′あるいは裏面７Ｂ′の一方側からのみハーフエッチング処理がされた部位、および貫通した部位を有するリードフレーム７が得られる。
【００３２】
このようにして製造されるリードフレーム７を用いる場合には、図７ないし図１０を参照して説明する工程を経て、個々の半導体装置Ｘが得られる。
【００３３】
まず、図７に示したように、リードフレーム７の第１部分７２および第３部分７４（後において半導体装置Ｘのアイランド２となるべき部位）に半導体チップ１を実装する。第１部分７２および第３部分７４には、予め導電性接着剤や金属ペーストが塗布されており、既存のチップマウンタの吸着コレットＣにより半導体チップ１を移送して接着剤等の塗布領域に対して半導体チップ１を載置した後、接着剤等を固化させることにより半導体チップ１が第１部分７２および第３部分７４に接合される。
【００３４】
次いで、図８に示したように、半導体チップ１の上面に形成された電極（図示略）とリードフレーム７の第２部分７３あるいは第３部分７４（半導体装置のインナーリード３となるべき部位）との間をワイヤ４を介して接続する。
【００３５】
ワイヤ４による接続は、既存のワイヤボンダを用いて行うことができ、半導体チップ１に対して行うファーストボンディングと、第２部分７３あるいは第３部分に対して行うセカンドボンディングとによって行われる。ファーストボンディングは、ワイヤボンダのキャピラリＫに挿通されたワイヤ４の先端部をキャピラリＫから突出させ、この部位をアーク放電や水素炎により溶融させてから半導体チップ１の電極パッドに圧し付けることにより行われる。セカンドボンディグは、キャピラリＫからワイヤ４を引き出しつつ、キャピラリＫを第２あるいは第３部分７３，７４に移動させ、キャピラリＫの先端部をセカンドボンディング部位に圧し付けつつキャピラリＫをスライドさせてワイヤ４を切断することにより行われる。
【００３６】
続いて、図９に示したように半導体チップ１およびワイヤ４を樹脂により封止する。樹脂封止は、型締め状態においてキャビティ８０を形成する上下の金型８Ａ，８Ｂを用いて、各半導体装置形成領域ｘ（図４および図５参照）に対して一括して行われる。具体的には、まず、上金型８Ａおよび下金型８Ｂを型締めし、これらの金型８Ａ，８Ｂにより形成されるキャビティ８０内に半導体チップ１およびワイヤ４を一括して収容するとともにリードフレーム７を挟持した状態とする。次いで、キャビティ８０内にエポキシ樹脂などの熱硬化性樹脂を充填した後にこれを熱硬化させ、上下の金型８Ａ，８Ｂを離型することにより樹脂パッケージ５′が形成される。
【００３７】
もちろん、樹脂封止は、型締め状態において複数のキャビティを形成する金型を用いて、各半導体装置形成領域ｘ毎に個別に行ってもよい。
【００３８】
最後に、図１０に示したように橋絡部７５Ａ〜７５Ｇに対応する部分を沿って（図４および図５参照）、ダイヤモンドカッタＤＣなどを用いて切断することにより、図１ないし図３に示したような個々の半導体装置Ｘが得られる。
【００３９】
なお、本実施形態においては、端子を４つ有する半導体装置Ｘを例にとって説明したが、本願発明の技術思想は、４端子型のものに限らず、その他の半導体装置についても適用可能である。
【図面の簡単な説明】
【図１】本願発明に係る半導体装置の一例を示す全体斜視図である。
【図２】図１の半導体装置の底面図である。
【図３】図１のIII−III線に沿う断面図である。
【図４】本願発明に係る半導体装置の製造に用いるリードフレームの一例を示す要部平面図である。
【図５】図４のリードフレームの要部底面図である。
【図６】図４および図５に示したリードフレームの製造方法を説明するための工程図である。
【図７】図１ないし図３に示した半導体装置の製造工程におけるチップボンディング工程を説明するための断面図である。
【図８】図１ないし図３に示した半導体装置の製造工程におけるワイヤボンディング工程を説明するための断面図である。
【図９】図１ないし図３に示した半導体装置の製造工程における樹脂モールド工程を説明するための断面図である。
【図１０】図１ないし図３に示した半導体装置の製造工程におけるカッティング工程を説明するための断面図である。
【図１１】従来の半導体装置の一例を示す断面図である。
【符号の説明】
Ｘ半導体装置
１半導体チップ
２アイランド
３インナーリード
４ワイヤ
５樹脂パッケージ
６空間（アイランドとインナーリードとの間の）
７リードフレーム
７２第１部分（アイランドに相当する）
７３第２部分（リードに相当する）

Claims

同じ側に面する表面と、その反対側の裏面とをそれぞれが有するとともに、空間を介して対峙するアイランドおよびインナーリードと、上記アイランドの表面に搭載された半導体チップと、この半導体チップと上記インナーリードの表面との間を接続するワイヤと、上記半導体チップおよび上記ワイヤを封止する樹脂パッケージと、を備えた半導体装置であって、
上記アイランドは、上記インナーリードと対峙する部位における裏面が表面に比べて厚み方向に大きく凹入し、上記インナーリードは、上記アイランドに対峙する部位における表面が裏面に比べて厚み方向に大きく凹入していることを特徴とする、半導体装置。
上記アイランドおよび上記インナーリードの裏面は、上記樹脂パッケージから露出している、請求項１に記載の半導体装置。
上記樹脂パッケージの裏面に露出する４つの外部接続用端子を有する、請求項２に記載の半導体装置。
面実装型である、請求項１ないし３のいずれかに記載の半導体装置。
上記インナーリードは、２つである、請求項１ないし４のいずれかに記載の半導体装置。
上記インナーリードは、それぞれ、上記ワイヤを介して上記半導体チップと接続されている、請求項５に記載の半導体装置。
上記半導体チップは、トランジスタ素子を有する、請求項１ないし６のいずれかに記載の半導体装置。
上記アイラントの裏面側には、膨出部が形成されており、この膨出部が上記樹脂パッケージの裏面に露出して上記外部接続用端子の一部を形成している、請求項３ないし７のいずれかに記載の半導体装置。
上記膨出部は、２つ形成されている、請求項８に記載の半導体装置。
上記アイランドにおける上記インナーリードと対峙する端部は、表面が平坦面とされているとともに、上記膨出部に比べて肉薄とされている、請求項８または９に記載の半導体装置。
上記インナーリードは、底面視長矩形状である、請求項５に記載の半導体装置。
上記２つのインナーリードは、当該半導体装置の平面視矩形領域のコーナに配置されている、請求項５または１１に記載の半導体装置。
上記ワイヤは、金属製のものであり、上記半導体チップの上面に形成された電極と上記インナーリードの表面との間を接続している、請求項１ないし１２のいずれかに記載の半導体装置。