JP4581068B2 - 抵抗スイッチング素子及び界面抵抗型不揮発性メモリ素子 - Google Patents
抵抗スイッチング素子及び界面抵抗型不揮発性メモリ素子 Download PDFInfo
- Publication number
- JP4581068B2 JP4581068B2 JP2004269038A JP2004269038A JP4581068B2 JP 4581068 B2 JP4581068 B2 JP 4581068B2 JP 2004269038 A JP2004269038 A JP 2004269038A JP 2004269038 A JP2004269038 A JP 2004269038A JP 4581068 B2 JP4581068 B2 JP 4581068B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- resistance
- voltage
- compound
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
Description
http://www.atmarkit.co.jp/fsys/zunouhoudan/031zunou/next_memory.htm 2004/07/01 p2〜3. S.Q.Liu,J.Wu,and A.Ignatiev "Electric−pulse−induced reversible resistance change effect in magnetoresistive films" Applied Physics Letters Vol.76 No.19 p2749〜2751. 日本物理学会編 「電子と物性(量子力学的粒子のふるまい)」 丸善株式会社 平成10年7月30日発行 p124. Ueda H,Kitazawa K,Matsumoto T,"Strong carrier concentration dependence of pressure effect on bipolaronic transitions in Magneli phase Tin O2n-1(n=4,5,6)" JOURNAL OF THE PHYSICAL SOCIETY OF JAPAN 71(6);1506−1510(2002).
ところで、PCMOは組成式Pr1-x Cax MnO3 で表されるように希土類元素を含む物質である。希土類元素は埋蔵量が少なく、コストが高い。この現象を利用した不揮発性メモリに使用できる材料が希土類元素を含む材料のみであっては、この不揮発性メモリの本格的な普及は望めない。この現象を発現する他の、コストの低い材料の開発が必要不可欠である。
上記構成において、高抵抗から低抵抗又は低抵抗から高抵抗へのスイッチは、マグネリ相化合物の、絶縁体相から金属相又は金属相から絶縁体相への電界誘起相転移に基づくことを特徴とする。上記第1の電圧は、マグネリ相化合物の、絶縁体相から金属相又は金属相から絶縁体相への電界誘起相転移が生ずるしきい電圧以上の電圧であり、前記第2の電圧は、マグネリ相化合物の、金属相から絶縁体相又は絶縁体相から金属相への電界誘起相転移が生ずるしきい電圧以下の電圧である。マグネリ相化合物は、Ti 4 O 7 、Ti 6 O 11 、V 4 O 7 、V 6 O 11 及び(Cr 0.007 V 0.993 ) 2 O 3 の何れかであれば好ましい。
マグネリ相化合物の絶縁体相と金属相間の電界誘起相転移は、従来知られていた構成原子が再配列する相転移と異なり、強相関電子の配列が変化する相転移、すなわち、電子相転位であるため、僅かな電界強度で生起することができ、また、スイッチング時間が極めて短い。また、マグネリ相化合物層と上下電極のみで機能する極めて単純な構成であり、また、高抵抗状態と低抵抗状態との抵抗比が大きいので、この素子を薄膜化した場合には、高速、高集積、高精度の集積回路の抵抗スイッチング素子として最適である。また、希土類元素等の高コストな元素を使用しないので低コストである。
上記構成において、低抵抗から高抵抗又は高抵抗から低抵抗へのスイッチは、マグネリ相化合物の、金属相から絶縁体相への又は絶縁体相から金属相への電界誘起相転移に基づき、このスイッチして形成された絶縁体相又は金属相は、特定の極性の電圧パルスの印加終了後においても保持されることを特徴とする。特定の極性の電圧パルスの電圧は、マグネリ相化合物の、金属相から絶縁体相、又は絶縁体相から金属相への電界誘起相転移が生ずるしきい電圧以上の電圧である。また、酸化物半導体層は、n型又はp型導電性の遷移金属酸化物半導体であれば好ましい。
さらに、マグネリ相化合物は、Crをドープしたバナジウムマグネリ相化合物であり、酸化物半導体層はn型導電性のTiO2 半導体層であれば、この界面抵抗型不揮発性メモリ素子は、室温で動作するので好ましい。
また、印加電圧パルスの電圧値を下げるために、n型又はp型導電性を有する酸化物半導体が好ましく、n型又はp型不純物が高濃度にドープされた酸化物半導体であればさらに好ましい。
初めに、本発明の第1の実施の形態である、抵抗スイッチング素子を説明する。
マグネリ相化合物とは、Mを遷移金属原子とし、組成式Mn O2n-1(但し、nは正の整数)で表される化合物であり、ルチル型、又は、コランダム型結晶構造を有する。チタンマグネリ相化合物は、組成式Tin O2n-1(n=2〜10)で表され、バナジウムマグネリ相化合物は、組成式Vn O2n-1(n=2〜8)で表される。
先ず、マグネリ相化合物が強相関電子系物質であり、絶縁体相と金属相とを有することを示す。Ti4 O7 単結晶に2端子のオーミック電極を取り付け、液体窒素温度から室温までの比抵抗を測定した。測定した比抵抗はルチル型結晶構造のb軸方向である。
図1は、Ti4 O7 単結晶の比抵抗の温度依存性を示す図であり、横軸は温度、縦軸は比抵抗を示す。図から、Ti4 O7 単結晶は、温度によって比抵抗が劇的に変化することがわかる。130K以下の比抵抗の大きい領域はバイポーラロン固体状態(非特許文献4参照)により強相関電子が秩序配列して形成される絶縁体相であり、130Kから150Kの間の比抵抗が中間的な大きさを示す領域は電子対が形成される半導体相であり、150K以上の比抵抗が極めて小さい領域は強相関電子により形成される金属相である。
図から、Ti 4 O 7 マグネリ相化合物は、強相関電子系物質に特有な相転移を示すことがわかる。本発明の抵抗スイッチング素子、及び、界面抵抗型不揮発性メモリ素子は、絶縁体相と金属相との間の電子相転移を電界によって誘起するものである。
図2は、本発明の抵抗スイッチング素子の構造を模式断面図で示すものであり、本発明の抵抗スイッチング素子1は、マグネリ相化合物相2と、マグネリ相化合物相2の上面及び下面に設けた上部電極3及び下部電極4とから構成される。
図3は、マグネリ相化合物としてTi4 O7 単結晶を用いた場合の本発明の抵抗スイッチング素子の抵抗スイッチング特性を示し、横軸は印加電圧、縦軸は抵抗である。抵抗スを連続して増加させながら、また、増加させた電圧から連続して降下させながら、上部電極3及び下部電極4間の抵抗を測定することにより抵抗スイッチング特性を測定した。また、電圧はステップ状に変化させ、ステップ間隔を変えて測定した。上部電極3及び下部電極4間の距離、すなわち、Ti4 O7 単結晶2の厚さは0.22mmである。
図3において、(2)、(3)で示したスイッチング特性曲線は、単結晶2に印加した電圧履歴が2回目以降の場合の特性曲線であり、(2)は電圧ステップ幅が100msec、(3)は電圧ステップ幅が200msecの場合である。(2)、(3)の測定において、0voltから電圧を上昇させると、約400voltで急激に抵抗が約3桁減少し、400vから約1000voltの範囲でこの抵抗値が持続した。約1000voltから電圧を降下させると、約250voltで急激に抵抗値が約2桁増加し、約200voltから0voltの範囲でこの抵抗値が持続した。この特性は、印加電圧履歴回数が2回目以降であれば、何回測定しても同じであり、また、電圧ステップ幅にもよらなかった。
また、抵抗が減少した印加電圧範囲において、印加電圧を取り除く、すなわち、上部電極3と下部電極4を開放端状態とすると、抵抗値は元の高抵抗値に戻った。
このように、Ti4 O7 単結晶は、2回目以降の印加電圧履歴において、電圧上昇過程で高抵抗から低抵抗にスイッチする約400voltの第1のしきい電圧と、電圧降下過程で低抵抗から高抵抗にスイッチする約250voltの第2のしきい電圧を有したヒステリシス特性を示すことがわかる。また、印加電圧を取り除くと、低抵抗が高抵抗に戻ることがわかる。上記結晶の厚さは0.22mmであるので、結晶を1μm厚さの薄膜とすれば、上記第1のしきい値は約2volt、上記第2のしきい値は約1voltとなり、集積回路の電源電圧と整合する値となる。
図4は、種々の組成のチタンマグネリ相化合物及びバナジウムマグネリ相化合物の抵抗スイッチング特性を示すもので、横軸は印加電圧、縦軸は電流値を示す。測定方法は図2と同様である。図4(a)はTi4 O7 、同(b)はTi6 O11、同(c)はV4 O7 、同(d)はV6 O11の抵抗スイッチング特性を示す。
図4から、図3に示した抵抗スイッチング特性は、チタンマグネリ相化合物、バナジウムマグネリ相化合物に共通する性質であることがわかる。なお、図4では、いずれも、高電圧で安定な相が金属相であり、印加電圧がない場合に安定な相が絶縁体相であるマグネリ相化合物の例を示しているが、下記に例を示すように、マグネリ相化合物の種類、組成によって、高電圧で安定な相が絶縁体相であり、印加電圧がない場合に安定な相が金属相であるマグネリ相化合物も存在する。
高抵抗状態と低抵抗状態とのスイッチングが、強相関電子系物質の電子相の相転移、すなわち、電界誘起相転移によるものであるので、微小な電界強度によって、また、極めて高速にスイッチできる。また、極めて単純な構成であり、高抵抗状態と低抵抗状態との抵抗比が極めて大きいので、この素子を薄膜化した場合には、高速、高集積、高精度の集積回路の抵抗スイッチング素子として最適である。また、希土類元素等の高コストな元素を使用しないので、低コストである。
第1の実施形態で説明した抵抗スイッチング特性は、結晶に印加する電界を取り去った場合には、スイッチして形成した相がスイッチ前の相に戻ってしまうので、スイッチして形成した抵抗状態が保持されず、不揮発性メモリとならない。本発明者らは、マグネリ相化合物上に酸化物半導体をエピタキシャル成長することによって、または、酸化物半導体上にマグネリ相化合物をエピタキシャル成長することによって、マグネリ相化合物と酸化物半導体とをエピタキシャル界面を介して接合することにより、スイッチして形成した相が、電界を取り除いても元の相に戻ることが無く、抵抗状態が保持されることを見いだし本発明の界面抵抗型不揮発性メモリ素子に到った。
図5は、本発明の界面抵抗型不揮発性メモリ素子の構成を模式断面図で示す図である。図において、本発明の界面抵抗型不揮発性メモリ素子5は、マグネリ相化合物層2と、マグネリ相化合物層2とヘテロエピタキシャル接合する酸化物半導体層6と、上部電極3と、下部電極4とからなる。図1に示した抵抗スイッチング素子の構成と比べると、酸化物半導体層6を有する点のみが異なる。
TiO2 n型半導体(101)面基板上に、PLD(Pulse Laser Deposition)法により、CrドープV2 O3 薄膜をエピタキシャル成長した。CrドープV2 O3 エピタキシャル薄膜の組成式は(Cr0.007 V0.993 )2 O3 である。TiO2 n型半導体基板下面にInGaから成る下部電極を形成し、CrドープV2 O3 薄膜上にAgからなる上部電極を形成した。
以下の説明では、この構造を(Cr0.007 V0.993 )2 O3 /TiO2 構造、又は界面抵抗型不揮発性メモリ素子とよぶ。
図から、CrをドープしたV2 O3 マグネリ相化合物においては、約200K付近で比抵抗が極小になり、約350K付近で比抵抗が極大になることがわかる。従って、CrをドープしたV2 O3 マグネリ相化合物においては、約200K付近で金属相が形成され、約350K付近で第2の絶縁体相が形成されることがわかる。金属相と絶縁体相が300K付近に存在するので、室温において電界誘起による相転移を生起することができる。また、このマグネリ相化合物においては、スイッチして形成した絶縁体相が、電界の除去に伴い、金属相に戻る。
すなわち、マグネリ相化合物単独では、印加電圧を除去すると、スイッチして形成された絶縁体相は金属相に戻ってしまうが、マグネリ相化合物と酸化物半導体をエピタキシャル界面を介して接合することにより、絶縁体相が電圧を除去しても保持されるようになることを示している。従って、不揮発性メモリとして使用することができる。
上記図5で説明した(Cr0.007 V0.993 )2 O3 /TiO2 構造の上下電極間に、電圧15volt、パルス幅1secの電圧パルスと、電圧−15volt、パルス幅1secの電圧パルスを交互に印加し、各パルス印加後の抵抗値を室温で測定した。
図8は、本発明の界面抵抗型不揮発性メモリ素子の不揮発性メモリ作用を示す図で、横軸は時間、左側の縦軸は界面抵抗型不揮発性メモリ素子の抵抗を示し、右側の縦軸は、印加したパルスの電圧を示す。図の下部に、印加した電圧パルスの種類と印加時刻を示しており、正極性の電圧パルスは、酸化物半導体側を負電位とするパルスであり、負極性の電圧パルスは、酸化物半導体側を正とするパルスである。図中の●(黒丸)は、測定した各時刻における界面抵抗型不揮発性メモリ素子の抵抗値を示す。
この図から、正の極性の電圧パルスを印加すると、界面抵抗型不揮発性メモリ素子の抵抗は約1200Ωとなり、この抵抗値は、電圧パルス印加後も保持され、負の極性の電圧パルスを印加すると約600Ωとなり、この抵抗は電圧パルス印加後も保持されていることがわかり、不揮発性メモリ素子として動作することがわかる。また、同一極性の電圧パルスを引き続いて印加しても抵抗値が変化しないことがわかる。
図において、Eeは絶縁体相を形成する電界以上の電界から電界を減少させた場合に、絶縁体相から金属相に相転移するしきい電界であり、Ewは金属相を形成する電界以下の電界から電界を増加させた場合に、金属相から絶縁体相に相転移するしきい電界であり、図の太い矢印は絶縁体相にスイッチした際に酸化物半導体からマグネリ相化合物に注入された電子によって形成されたマグネリ相化合物中の界面電界Esを表す。EsがEeよりも大きければ、スイッチして形成した絶縁体相は、電圧パルス印加後であってもEsによって金属相への転移が阻止され、不揮発性となる。また、酸化物半導体側を正とした電圧を印加すると、上記の注入された電子がマグネリ相化合物膜から掃き出されるので、絶縁体相を保持していたEsが消失し、絶縁体相が金属相に戻る。
また、印加電圧パルスの電圧値を下げるために、高濃度にドープしたn型又はp型酸化物半導体が好ましい。
また、本発明の界面抵抗型不揮発性メモリ素子は、強相関電子の電界誘起相転移による抵抗変化と、電子注入による不揮発化に基づいた抵抗変化型の不揮発性メモリであるので、極めて単純な構成でよく、従って、高集積化に適しており、また、希土類元素等の高コストな元素を使用しないので、低コストである。小型・高速コンピュータを用いての画像処理や通信等において、大量のデータの書き込み・読み出し・消去ができる、低コストの不揮発性メモリとして使用すれば極めて有用である。
2 マグネリ相化合物層
3 上部電極
4 下部電極
5 界面抵抗型不揮発性メモリ素子
6 酸化物半導体層
Claims (9)
- マグネリ相化合物層と、この化合物層の上面に設けた上部電極と、下面に設けた下部電極とを有し、
上記マグネリ相化合物は、チタンマグネリ相化合物(組成式:Ti n O 2n−1 (n=4〜10))、又は、バナジウムマグネリ相化合物(組成式:V n O 2n−1 (n=4〜8)又はCrドープV 2 O 3 )であり、
上記上部電極と下部電極との間に第1の電圧を印加することにより、上記化合物層の電気抵抗を高抵抗から低抵抗、又は、低抵抗から高抵抗にスイッチし、上記第1の電圧を保持することにより、上記低抵抗又は高抵抗を保持し、
上記第1の電圧から第2の電圧まで連続して電圧を下げることにより、又は、上記上部電極と下部電極との間に印加される電圧を除去することにより、上記化合物層の電気抵抗を低抵抗から高抵抗、又は、高抵抗から低抵抗にスイッチすることを特徴とする、抵抗スイッチング素子。 - 前記高抵抗から低抵抗又は低抵抗から高抵抗へのスイッチは、前記マグネリ相化合物の、絶縁体相から金属相又は金属相から絶縁体相への電界誘起相転移に基づくことを特徴とする、請求項1に記載の抵抗スイッチング素子。
- 前記第1の電圧は、前記マグネリ相化合物の、絶縁体相から金属相又は金属相から絶縁体相への電界誘起相転移が生ずるしきい電圧以上の電圧であり、
前記第2の電圧は、前記マグネリ相化合物の、金属相から絶縁体相又は絶縁体相から金属相への電界誘起相転移が生ずるしきい電圧以下の電圧であることを特徴とする、請求項1に記載の抵抗スイッチング素子。 - 前記マグネリ相化合物は、Ti 4 O 7 、Ti 6 O 11 、V 4 O 7 、V 6 O 11 及び(Cr 0.007 V 0.993 ) 2 O 3 の何れかであることを特徴とする、請求項1に記載の抵抗スイッチング素子。
- マグネリ相化合物層と、この層とエピタキシャル界面を介して接合する酸化物半導体層と、上記エピタキシャル界面以外のマグネリ相化合物層表面と、酸化物半導体層表面にそれぞれ設けた上部電極と、下部電極とを有し、
上記上部電極と下部電極との間に特定の極性の電圧パルスを印加することにより、上記マグネリ相化合物層の抵抗を低抵抗から高抵抗、又は、高抵抗から低抵抗にスイッチし、
上記特定の極性とは反対の極性の電圧パルスを印加することにより、上記マグネリ相化合物層の抵抗を高抵抗から低抵抗、又は、低抵抗から高抵抗にスイッチし、
上記マグネリ相化合物層の高抵抗と低抵抗を、不揮発性の記録情報とすることを特徴とする、界面抵抗型不揮発性メモリ素子。 - 前記低抵抗から高抵抗又は高抵抗から低抵抗へのスイッチは、前記マグネリ相化合物の、金属相から絶縁体相への又は絶縁体相から金属相への電界誘起相転移に基づき、このスイッチして形成された絶縁体相又は金属相は、前記特定の極性の電圧パルスの印加終了後においても保持されることを特徴とする、請求項5に記載の界面抵抗型不揮発性メモリ素子。
- 前記特定の極性の電圧パルスの電圧は、前記マグネリ相化合物の、金属相から絶縁体相又は絶縁体相から金属相への電界誘起相転移が生ずるしきい電圧以上の電圧であることを特徴とする、請求項5に記載の界面抵抗型不揮発性メモリ素子。
- 前記酸化物半導体層は、n型又はp型導電性の遷移金属酸化物半導体であることを特徴とする、請求項5に記載の界面抵抗型不揮発性メモリ素子。
- 前記マグネリ相化合物は、Crをドープしたバナジウムマグネリ相化合物であり、前記酸化物半導体層はn型導電性のTiO2半導体層であり、室温で動作することを特徴とする、請求項5に記載の界面抵抗型不揮発性メモリ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004269038A JP4581068B2 (ja) | 2004-09-15 | 2004-09-15 | 抵抗スイッチング素子及び界面抵抗型不揮発性メモリ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004269038A JP4581068B2 (ja) | 2004-09-15 | 2004-09-15 | 抵抗スイッチング素子及び界面抵抗型不揮発性メモリ素子 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006086310A JP2006086310A (ja) | 2006-03-30 |
| JP2006086310A5 JP2006086310A5 (ja) | 2007-10-25 |
| JP4581068B2 true JP4581068B2 (ja) | 2010-11-17 |
Family
ID=36164564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004269038A Expired - Fee Related JP4581068B2 (ja) | 2004-09-15 | 2004-09-15 | 抵抗スイッチング素子及び界面抵抗型不揮発性メモリ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4581068B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101133832B1 (ko) * | 2006-11-08 | 2012-04-06 | 시메트릭스 주식회사 | 저항 스위칭 집적 회로 메모리, 저항 스위칭 메모리의 형성 방법 및 비휘발성 저항 스위칭 집적 회로 메모리의 제조 방법 |
| WO2008068800A1 (ja) * | 2006-11-30 | 2008-06-12 | Fujitsu Limited | 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置 |
| JP5229892B2 (ja) | 2007-10-30 | 2013-07-03 | 独立行政法人産業技術総合研究所 | 整流素子及びその製造方法 |
| JP4881400B2 (ja) | 2009-03-23 | 2012-02-22 | 株式会社東芝 | 不揮発性半導体記憶装置、及びそのスクリーニング方法 |
| FR2989212B1 (fr) * | 2012-04-10 | 2014-05-02 | Centre Nat Rech Scient | Utilisation d'isolants de mott centrosymetriques dans une memoire de stockage de donnees a commutation resistive |
| JP7799255B2 (ja) * | 2021-05-27 | 2026-01-15 | 国立大学法人 熊本大学 | 積層体及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01245575A (ja) * | 1988-03-28 | 1989-09-29 | Canon Inc | スイッチング素子 |
| JP3070698B2 (ja) * | 1991-02-16 | 2000-07-31 | ティーディーケイ株式会社 | 電流制御素子 |
| JP2002118004A (ja) * | 2000-10-11 | 2002-04-19 | Sharp Corp | 感温抵抗変化膜およびその製造方法並びに感温抵抗変化膜を用いた赤外線センサ |
| JP2004172165A (ja) * | 2002-11-15 | 2004-06-17 | Zenji Hiroi | ヘテロ接合型遷移金属酸化物デバイス |
| KR100609699B1 (ko) * | 2004-07-15 | 2006-08-08 | 한국전자통신연구원 | 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법 |
-
2004
- 2004-09-15 JP JP2004269038A patent/JP4581068B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006086310A (ja) | 2006-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Panda et al. | Perovskite oxides as resistive switching memories: a review | |
| CN109037437B (zh) | 阻变存储器件 | |
| Hosoi et al. | High speed unipolar switching resistance RAM (RRAM) technology | |
| US6473332B1 (en) | Electrically variable multi-state resistance computing | |
| Fujisaki | Current status of nonvolatile semiconductor memory technology | |
| US7935953B2 (en) | Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same | |
| JP4798689B2 (ja) | バッファ化層メモリセル | |
| JP4698630B2 (ja) | 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子 | |
| JP4091984B2 (ja) | テーパード・コンタクトを有するマルチビット単一セルメモリ | |
| JP6750507B2 (ja) | 選択素子およびメモリセルならびに記憶装置 | |
| US7786459B2 (en) | Memory element and memory device comprising memory layer positioned between first and second electrodes | |
| TW200807639A (en) | Method for making a pillar-type phase change memory element | |
| TW201209825A (en) | Memory element and drive method for the same, and memory device | |
| WO2004084306A1 (ja) | 記憶素子及びこれを用いた記憶装置 | |
| CN101106171A (zh) | 包括可变电阻材料的非易失存储器 | |
| JP2013004655A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| WO2014100804A1 (en) | MORPHOLOGY CONTROL OF ULTRA-THIN MeOx LAYER | |
| KR101211027B1 (ko) | 저항 변화 메모리 소자 및 저항 변화 메모리 소자 크로스 포인트 어레이 | |
| JP4581068B2 (ja) | 抵抗スイッチング素子及び界面抵抗型不揮発性メモリ素子 | |
| Tian et al. | Recent development of studies on the mechanism of resistive memories in several metal oxides | |
| Zhang et al. | Electrode effect regulated resistance switching and selector characteristics in Nb doped SrTiO3 single crystal for potential cross-point memory applications | |
| Mehonic et al. | Resistive switching in oxides | |
| EP2875529A1 (fr) | Dispositif comportant une pluralité de couches minces | |
| Farooq et al. | Study of resistive switching in titanium dioxide (TiO2) thin film for the application of non-volatile memory: a review | |
| CN101728483A (zh) | 介电层夹置的柱状存储装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070911 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070911 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100730 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |