JP4581466B2 - Film forming method and film forming apparatus - Google Patents
Film forming method and film forming apparatus Download PDFInfo
- Publication number
- JP4581466B2 JP4581466B2 JP2004123276A JP2004123276A JP4581466B2 JP 4581466 B2 JP4581466 B2 JP 4581466B2 JP 2004123276 A JP2004123276 A JP 2004123276A JP 2004123276 A JP2004123276 A JP 2004123276A JP 4581466 B2 JP4581466 B2 JP 4581466B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode film
- film
- pattern plate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Laminated Bodies (AREA)
- Physical Vapour Deposition (AREA)
Description
本発明は、誘電積層体、成膜方法及び成膜装置に関するものである。 The present invention relates to a dielectric laminate, a film forming method, and a film forming apparatus.
従来より、コンデンサに代表されるような誘電体層を含む積層体(誘電積層体)は、セラミックグリーンシートの重ね合わせによって作製されている。つまり、誘電積層体の作製方法としては、電極ペーストが塗布されたセラミックグリーンシートを複数枚重ねて焼成し、誘電体層及び電極層が交互に積層する作製方法が広く知られている。このような誘電積層体は、例えば下記特許文献1及び特許文献2などにおいて開示されている。 Conventionally, a laminate (dielectric laminate) including a dielectric layer represented by a capacitor has been produced by superposing ceramic green sheets. That is, as a method for producing a dielectric laminate, a production method in which a plurality of ceramic green sheets coated with an electrode paste are stacked and fired, and dielectric layers and electrode layers are alternately laminated is widely known. Such a dielectric laminate is disclosed in, for example, Patent Document 1 and Patent Document 2 below.
しかしながら、このような従来の誘電積層体においては薄型化が困難であった。すなわち、誘電体層及び電極層は、いずれも約1μm程度の厚さのものが実用化されており、この厚さより薄くすることが困難であった。 However, it is difficult to reduce the thickness of such a conventional dielectric laminate. That is, both the dielectric layer and the electrode layer having a thickness of about 1 μm have been put into practical use, and it has been difficult to make the thickness smaller than this thickness.
本発明は、上述の課題を解決するためになされたもので、薄型化が図られた誘電積層体、成膜方法及び成膜装置を提供することを目的とする。 SUMMARY An advantage of some aspects of the invention is to provide a dielectric laminate, a film forming method, and a film forming apparatus which are reduced in thickness.
本発明に係る成膜方法は、基板上方に、スリットが形成されたパターン板が基板に対面するように配置されており、パターン板が基板に対する第1の基準位置に位置する状態で、スリットを介して基板上に第1の電極膜をスパッタ成膜する第1の電極膜成膜ステップと、パターン板が第1の基準位置からスリットの幅方向に距離d1だけずれた第2の基準位置に位置する状態で、スリットを介して基板上に誘電体膜をスパッタ成膜する誘電体膜成膜ステップと、パターン板が第2の基準位置からスリットの幅方向に距離d2だけずれた第3の基準位置に位置する状態で、スリットを介して基板上に第2の電極膜を成膜する第2の電極膜成膜ステップとを含み、距離d1及び距離d2の総和がスリットの幅より小さいことを特徴とする。
In the film forming method according to the present invention, the pattern plate on which the slit is formed is arranged above the substrate so as to face the substrate, and the slit is formed with the pattern plate positioned at the first reference position with respect to the substrate. A first electrode film forming step for forming a first electrode film on the substrate by sputtering, and a second reference position where the pattern plate is shifted from the first reference position by a distance d1 in the width direction of the slit. A dielectric film forming step of sputtering a dielectric film on the substrate through the slit in a positioned state; and a third pattern plate shifted from the second reference position by a distance d2 in the width direction of the slit . a state located in the reference position, the second electrode film saw including a second electrode film forming step of forming the sum of distances d1 and d2 is less than the width of the slit on the substrate through the slit It is characterized by that.
この成膜方法においては、パターン板に形成されたスリットと略同一形状の第1の電極膜、誘電体膜及び第2の電極膜が、基板上にスパッタ成膜される。それにより、基板上には、2つの電極膜(すなわち、第1の電極膜及び第2の電極膜)で誘電体膜を挟んだ誘電積層体が形成される。つまり、グリーンシートを用いた製法では困難であった誘電積層体の薄型化は、スパッタリングによって電極膜及び誘電体膜を成膜することで実現される。ここで、パターン板の基板に対する基準位置は、第1の電極膜、誘電体膜及び第2の電極膜を成膜する際のそれぞれで異なるため、第1の電極膜、誘電体膜及び第2の電極膜の順で成膜する場合、これらの膜はスリットの幅方向にずれた状態で順次積層される。従って、第1の電極膜、誘電体膜及び第2の電極膜で構成される誘電積層体は、第1の電極膜の表面の一部が十分に露出するため、第1の電極膜と外部電極との接続を容易におこなうことができる。
In this film forming method, a first electrode film, a dielectric film, and a second electrode film having substantially the same shape as the slits formed on the pattern plate are formed by sputtering on the substrate. Thereby, a dielectric laminate is formed on the substrate with the dielectric film sandwiched between the two electrode films (that is, the first electrode film and the second electrode film). That is, thinning of the dielectric laminate, which has been difficult with a manufacturing method using a green sheet, is realized by forming an electrode film and a dielectric film by sputtering. Here, since the reference position of the pattern plate with respect to the substrate is different when the first electrode film, the dielectric film, and the second electrode film are formed, the first electrode film, the dielectric film, and the second electrode are used. when a film is formed by sequentially electrode films, these films are sequentially stacked in a state shifted in the width direction of the slit. Accordingly, in the dielectric laminate composed of the first electrode film, the dielectric film, and the second electrode film, a part of the surface of the first electrode film is sufficiently exposed. Connection with an electrode can be easily performed.
また、第2の電極膜成膜ステップ後に、誘電体膜成膜ステップ及び第1の電極膜成膜ステップを順に行う第1積層工程と、第1の電極膜成膜ステップ後に、誘電体膜成膜ステップ及び第2の電極膜成膜ステップを順に行う第2積層工程と、を交互に繰り返すことが好ましい。この場合、第1の電極膜の一部は、第1の電極膜上に成膜される誘電体膜から露出する。そのため、この第1の電極膜と同じ位置に、別の第1の電極膜が成膜された場合には、第1の電極膜の露出部分において、上下に重なり合う2つの第1の電極膜が電気的に接続される。第2の電極膜も、第1の電極膜と同様に、誘電体層から露出する部分において、上下に重なり合う2つの第2の電極膜が電気的に接続される。すなわち、全ての第1の電極部同士が電気的に接続されると共に、全ての第2の電極部同士が電気的に接続され、誘電積層体の多層化及び静電容量の増大が図られる。
In addition, after the second electrode film forming step, a dielectric film forming step and a first electrode film forming step are sequentially performed, and after the first electrode film forming step, the dielectric film forming step is performed. It is preferable to alternately repeat the second stacking step in which the film step and the second electrode film forming step are sequentially performed . In this case, a part of the first electrode film is exposed from the dielectric film formed on the first electrode film. Therefore, when another first electrode film is formed at the same position as the first electrode film, two first electrode films that overlap vertically are exposed in the exposed portion of the first electrode film. Electrically connected. Similarly to the first electrode film, the second electrode film is electrically connected to the two second electrode films that are vertically overlapped at the portion exposed from the dielectric layer. That is, all the first electrode portions are electrically connected to each other, and all the second electrode portions are electrically connected to each other, so that the dielectric laminate can be multilayered and the capacitance can be increased.
本発明に係る成膜装置は、基板ホルダと、基板ホルダに載置される基板の上方に、基板に対面するよう配置され、スリットが形成されたパターン板と、パターン板を、その面方向に変位する変位手段と、変位手段の制御をおこなう制御部と、基板ホルダに対峙し、パターン板のスリットを介して基板上に堆積するスパッタリング物質を放出するターゲットとを備え、変位手段は、制御部の指示に基づいて、第1の電極膜を成膜する際には、パターン板が基板に対する第1の基準位置に配置し、誘電体膜を成膜する際には、パターン板が第1の基準位置からスリットの幅方向に距離d1だけずれた第2の基準位置に配置し、第2の電極膜を成膜する際には、パターン板が第2の基準位置からスリットの幅方向に距離d2だけずれた第3の基準位置に配置し、距離d1及び距離d2の総和がスリットの幅より小さい、ことを特徴とする。
A film forming apparatus according to the present invention is arranged above a substrate holder and a substrate placed on the substrate holder so as to face the substrate. Displacement means, a control unit for controlling the displacement means, and a target that opposes the substrate holder and discharges a sputtering substance deposited on the substrate through the slits of the pattern plate. When the first electrode film is formed, the pattern plate is arranged at the first reference position with respect to the substrate, and when the dielectric film is formed, the pattern plate is the first electrode film. place from the reference position to the second reference position shifted in the width direction of the slit by a distance d1, in forming the second electrode film is pattern plate distance in the width direction of the slit from the second reference position d2 shifted the third reference position was Disposed, the sum of the distances d1 and d2 is less than the width of the slit, it is characterized.
この成膜装置においては、基板ホルダの基板上方に配置されたパターン板は変位手段によって変位され、変位手段は制御部によって制御されている。そして、制御部は、変位手段を制御することで、第1の電極膜を成膜する際、誘電体膜を成膜する際及び第2の電極膜を成膜する際に、パターン板を、それぞれ第1の基準位置、第2の基準位置及び第3の基準位置に配置する。それにより、パターン板に形成されたスリットと略同一形状の第1の電極膜、誘電体膜及び第2の電極膜が、基板上にスパッタ成膜される。それにより、基板上には、2つの電極膜(すなわち、第1の電極膜及び第2の電極膜)で誘電体膜を挟んだ誘電積層体が形成される。つまり、グリーンシートを用いた製法では困難であった誘電積層体の薄型化は、スパッタリングによって電極膜及び誘電体膜を成膜することで実現される。 In this film forming apparatus, the pattern plate disposed above the substrate of the substrate holder is displaced by the displacement means, and the displacement means is controlled by the control unit. Then, the control unit controls the displacement means to form the pattern plate when forming the first electrode film, forming the dielectric film, and forming the second electrode film, They are arranged at the first reference position, the second reference position, and the third reference position, respectively. Thereby, the first electrode film, the dielectric film, and the second electrode film having substantially the same shape as the slits formed on the pattern plate are sputter-deposited on the substrate. Thereby, a dielectric laminate is formed on the substrate with the dielectric film sandwiched between the two electrode films (that is, the first electrode film and the second electrode film). That is, thinning of the dielectric laminate, which has been difficult with a manufacturing method using a green sheet, is realized by forming an electrode film and a dielectric film by sputtering.
なお、パターン板の基板に対する基準位置は、第1の電極膜、誘電体膜及び第2の電極膜を成膜する際のそれぞれで異なるため、第1の電極膜、誘電体膜及び第2の電極膜の順で成膜する場合、これらの膜はスリットの幅方向にずれた状態で順次積層される。従って、第1の電極膜、誘電体膜及び第2の電極膜で構成される誘電積層体は、第1の電極膜の表面の一部が十分に露出するため、第1の電極膜と外部電極との接続を容易におこなうことができる。また、この成膜装置を用いて、多層の誘電積層体を作製する場合には、誘電体層から露出する部分において、上下に重なり合う第1の電極膜が電気的に接続されると共に、誘電体層から露出する部分において、上下に重なり合う第2の電極膜が電気的に接続される。すなわち、作製された多層の誘電積層体においては、全ての第1の電極部同士が電気的に接続されると共に、全ての第2の電極部同士が電気的に接続され、静電容量の増大が図られる。
Note that the reference position of the pattern plate with respect to the substrate is different for each of the first electrode film, the dielectric film, and the second electrode film, so the first electrode film, the dielectric film, and the second electrode film are different. When the electrode films are formed in this order, these films are sequentially stacked in a state shifted in the width direction of the slit . Accordingly, in the dielectric laminate composed of the first electrode film, the dielectric film, and the second electrode film, a part of the surface of the first electrode film is sufficiently exposed. Connection with an electrode can be easily performed. In the case where a multilayer dielectric laminate is manufactured using this film forming apparatus, the first electrode film overlapping vertically is electrically connected in the portion exposed from the dielectric layer, and the dielectric In the portion exposed from the layer, the second electrode film overlapping vertically is electrically connected. That is, in the manufactured multilayer dielectric laminate, all the first electrode portions are electrically connected to each other, and all the second electrode portions are electrically connected to each other, thereby increasing the capacitance. Is planned.
本発明に係る誘電積層体は、基板上に、平面形状が同じである第1の電極膜、第1の誘電体膜及び第2の電極膜が順次積層されている誘電積層体であって、第1の電極膜が第1の基準位置に位置し、第1の誘電体膜が第1の基準位置から第1の電極膜の幅方向に距離d1だけずれた第2の基準位置に位置し、第2の電極膜が第2の基準位置から第1の電極膜の幅方向に距離d2だけずれた第3の基準位置に位置し、距離d1及び距離d2の総和が第1の電極膜の幅より小さいことを特徴とする。
Dielectric laminate according to the present invention, on a substrate, a dielectric laminate first electrode film plane shape is the same, the first dielectric film and the second electrode film are sequential lamination The first electrode film is located at the first reference position, and the first dielectric film is located at the second reference position shifted from the first reference position by a distance d1 in the width direction of the first electrode film. The second electrode film is located at a third reference position that is shifted from the second reference position by a distance d2 in the width direction of the first electrode film, and the sum of the distance d1 and the distance d2 is the first electrode film. It is characterized by being smaller than the width of .
この誘電積層体は、基板上に形成された第1の電極膜、第1の誘電体膜及び第2の電極膜で構成された誘電積層体である。つまり、グリーンシートを用いた製法では困難であった誘電積層体の薄型化は、例えば、スパッタリング等の成膜技術を利用することによって実現される。ここで、第1の電極膜、第1の誘電体膜及び第2の電極膜は、第1の電極膜の幅方向にずれた状態で順次積層されているため、この誘電積層体は、第1の電極膜の表面の一部が十分に露出しており、第1の電極膜と外部電極との接続を容易におこなうことができる。
This dielectric laminate is a dielectric laminate composed of a first electrode film, a first dielectric film, and a second electrode film formed on a substrate. That is, thinning of the dielectric laminate, which has been difficult with the manufacturing method using the green sheet, is realized by using a film forming technique such as sputtering. Here, since the first electrode film, the first dielectric film, and the second electrode film are sequentially stacked in a state shifted in the width direction of the first electrode film , A part of the surface of the first electrode film is sufficiently exposed, and the first electrode film and the external electrode can be easily connected.
また、第1の電極膜、第1の誘電体膜、及び第2の電極膜と、第2の電極膜上に形成されていると共に第2の基準位置に位置する第2の誘電体膜とを含む積層体を複数有し、複数の積層体において、それぞれの第1の電極膜は基板への投影が一致し、それぞれの第2の電極膜は基板への投影が一致し、それぞれの第1の誘電体膜は基板への投影が一致し、それぞれの第2の誘電体膜は基板への投影が一致することが好ましい。
A first electrode film, a first dielectric film, and a second electrode film; and a second dielectric film formed on the second electrode film and positioned at the second reference position; a plurality of laminates comprising, in a plurality of laminates, each of the first electrode film is consistent projection to the substrate, each of the second electrode film is consistent projection to the substrate, the respective first 1 of the dielectric film is consistent projection to the substrate, each of the second dielectric film is preferably projected onto the substrate coincide.
また、上下に重なり合う第1の電極膜が直接接続されており、且つ、上下に重なりあう第2の電極膜が直接接続されていることが好ましい。この場合、全ての第1の電極部同士が電気的に接続されていると共に、全ての第2の電極部同士が電気的に接続されているため、静電容量の増大が図られている。 In addition, it is preferable that the first electrode films overlapping vertically are directly connected and the second electrode films overlapping vertically are directly connected. In this case, since all the first electrode portions are electrically connected to each other and all the second electrode portions are electrically connected to each other, the capacitance is increased.
本発明によれば、薄型化が図られた誘電積層体、成膜方法及び成膜装置が提供される。 ADVANTAGE OF THE INVENTION According to this invention, the dielectric laminated body, film-forming method, and film-forming apparatus with which thickness reduction was achieved are provided.
以下、添付図面を参照して本発明に係る誘電積層体、成膜方法及び成膜装置を実施するにあたり最良と思われる形態について詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。 DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments that are considered to be the best for carrying out a dielectric laminate, a film forming method and a film forming apparatus according to the present invention will be described below in detail with reference to the accompanying drawings. In addition, the same code | symbol is attached | subjected about the same or equivalent element, and the description is abbreviate | omitted when description overlaps.
図1は、本発明の実施形態に係るコンデンサ製造装置(成膜装置)を示した一部切欠斜視図である。このコンデンサ製造装置10は、スパッタリング法を用いて基板12上に薄膜を形成する装置である。
FIG. 1 is a partially cutaway perspective view showing a capacitor manufacturing apparatus (film forming apparatus) according to an embodiment of the present invention. The capacitor manufacturing
装置10は、チャンバ14と、チャンバ14内における下端部近傍に設けられた基板ホルダ16と、チャンバ14内における上端部近傍に設けられたターゲット支持板18と、基板ホルダ16とターゲット支持板18との間に設けられた2枚のシャッタ板20,21とを備えている。
The
ターゲット支持板18には、陰極を兼ねた2つのターゲットホルダ21A,21Bが固定されており、これらのターゲットホルダ21A,21Bにはそれぞれ金属ターゲット22A及び誘電体ターゲット22Bが取り付けられている。金属ターゲットの材料としては、Cu、Ni、Ta、Pt、Au、Ag、Pd等が選択され、誘電体ターゲットとしては、BaTiO3、SrTiO3、PZT、CaTiO3、SiO2、Al2O3、SiN等が選択される。
Two target holders 21A and 21B that also serve as cathodes are fixed to the
円板状のシャッタ板20,21はそれぞれ、ターゲット支持板18と対面している。そして、各シャッタ板20,21の、ターゲット支持板18の金属ターゲット22A及び誘電体ターゲット22Bに対応する位置には、これらのターゲット22A,22Bと同サイズの開口部24A,24B,25A,25Bが形成されている。すなわち、ターゲット22A,22Bから飛散するスパッタリング物質のうち、シャッタ板21の開口部25A,25B及びシャッタ板20の開口部24A,24Bを通過した物質のみが基板ホルダ16上に堆積される。つまり、このシャッタ板20,21によって、スパッタリング物質の拡散が有意に抑制されると共に、スパッタリング物質が堆積する領域が基板ホルダ16の所定領域に限定される。
The disc-
また、このシャッタ板20,21は、チャンバ14外に設けられたモータ26の駆動軸26aに連結されており、このモータ26によって回転される。すなわち、図示しないモータ制御部によってモータ26の回転制御をおこなって、適宜モータ26を回転することにより、所望のタイミングで基板12へのスパッタ成膜の中断/再開をおこなうことができる。なお、上記態様では、一つのモータ26でシャッタ板20及びシャッタ板21の両方を制御する態様を示したが、シャッタ板20及びシャッタ板21を別々の駆動軸に接続して、シャッタ板20とシャッタ板21とを個別に回転制御するようにしてもよい。また、装置10が備えるシャッタ板は、1枚であってもよいが、2枚である方がより効果的にスパッタリング物質の拡散が抑制される。さらに、ターゲット22A,22Bに近い方のシャッタ板21は、よりターゲット22A,22Bに近い方が好ましい。
The
陽極として機能する基板ホルダ16は円板状であり、その上面16aには4枚の基板12が載置されている。これらの基板12は、基板ホルダ16の中心を基準に90度ずつずれた位置に配置されている。各基板12はターゲット支持板18に対面しており、ターゲット支持板18に取り付けられたターゲット22A,22Bをスパッタリングすることによって、基板12上に後述する電極膜及び誘電体膜が成膜される。ただし、上述したようにスパッタリング物質の堆積領域は、基板ホルダ16の上面16a領域のうち、シャッタ板20の開口部24A,24Bに対応する領域に限定されている。
The
ここで、基板ホルダ16は、チャンバ14外に設けられたモータ28の駆動軸28aに連結されており、このモータ28によって回転される。また、モータ28は、制御部29によってその回転が制御されている。この制御部29によって適宜モータ26を回転することにより、スパッタリング物質の堆積領域に位置していない基板12にも、電極膜及び誘電体膜を成膜することができる。
Here, the
チャンバ14には、配管30を介して真空ポンプ32が取り付けられており、配管30のバルブ30aを開閉することで、適宜、チャンバ14内を真空状態にすることができる。また、チャンバ14には、放電用ガスの吸気及び排気の際に用いられる配管34が取り付けられている。
A
次に、図2を参照しつつ、基板ホルダ16上において各基板12を覆うパターニングユニットについて説明する。なお、図1に示した装置10においては、図示の簡単化のため、パターニングユニットは省略している。
Next, a patterning unit that covers each
図2に示すように、パターニングユニット36は、基板12に近接する位置で基板ホルダ16に対面する四角形状のパターン板38と、このパターン板38の基板12に対する相対位置を変える変位部(変位手段)39とで構成されている。そして、変位部39は、基板ホルダ16に取り付けられ、パターン板38に対して直交する方向に延在する回転軸40と、パターン板38と回転軸40とを連結する連結軸42と、基板ホルダ16のパターン板38を挟む位置に固定された一対のガイド部材44A,44Bとで構成されている。なお、回転軸40の回転は、基板ホルダ16の回転を制御する制御部と同じ制御部29によって制御されている。なお、回転軸40を駆動するモータには、サーボモータやステッピングモータを利用することができる。
As shown in FIG. 2, the
連結軸42は、パターン板38の端部に回転自在に取り付けられており、また回転軸40の偏心位置に回転自在に取り付けられている。従って、回転軸40が回転すると、パターン板38が揺動する。この一対のガイド部材44A,44Bによってパターン板38は一方向に案内される。すなわち、回転軸40を回転することにより、パターン板38は、ガイド部材44A,44Bが対峙する方向に対して直交する方向(図の矢印X方向)に進退する。
The connecting
パターン板38には、ガイド部材44A,44Bが対峙する方向に延在する4本のスリット46が形成されており、これらのスリット46は等間隔に並んでいる。そのため、パターン板38の下に配置された基板12には、この4本のスリット46と略同じ形状でスパッタリング物質が堆積される。ここで、パターン板38は、上述したように、連結軸42、回転軸40及びガイド部材44A,44Bの協働により、スリット46と直交する方向(すなわち、スリット46の幅方向)であるX方向に移動可能であるため、スパッタリング物質が堆積する基板領域もその方向(X方向)にずらすことができる。すなわち、図2(a)〜図2(d)に示すように、回転軸40が回転すると、パターン板38が変位し、基板に対するパターン板の相対位置が変わる。そこで、この相対位置を特定するために、パターン板38が回転軸40に最も近接する相対位置(図2(a)参照)を位置A(第1の基準位置)、パターン板38が回転軸40から最も離れる相対位置(図2(c)参照)を位置C(第3の基準位置)、位置Aと位置Cとの中間の相対位置(図2(b)及び図2(d)参照)を位置Bとする。すなわち、位置Aと位置Bとの距離と、位置Bと位置Cとの距離は等しく、説明の便宜上、その距離をdとする。
The
次に、装置10を用いてコンデンサを作製する際における制御部29の制御について、図2〜図4を参照しつつ説明する。
Next, the control of the
上述したように、制御部29は、基板ホルダ16の回転を制御することによって、基板12の位置を制御することができる。また、制御部29は、パターニングユニット36の回転軸40の回転を制御することによって、パターン板38の基板12に対する相対変位を制御することができる。そして、制御部29は、基板12の位置とパターン板38の相対位置との位置関係が、以下に示す4つの状態となるように制御して、コンデンサを作製する。
As described above, the
すなわち、第1の状態では、基板12が基板ホルダ16上の金属ターゲット22Aの堆積領域48Aに位置し(図3(a)参照)、この基板12に対応するパターン板38が位置Aに配置されるように(図2(a)参照)、制御部29によって位置制御される。このとき、基板12上には、金属ターゲット22Aのスパッタリングによって、パターン板38のスリット46に対応する領域に厚さ10nm程度の電極膜(第1の電極膜)50Aが成膜される。
That is, in the first state, the
第2の状態では、基板12が基板ホルダ16上の誘電体ターゲット22Bの堆積領域48Bに位置し(図3(b)参照)、この基板12に対応するパターン板38が位置Bに配置されるように(図2(b)参照)、制御部29によって位置制御される。このとき、基板12上には、誘電体ターゲット22Bのスパッタリングによって、パターン板38のスリット46に対応する領域に厚さ10nm程度の誘電体膜50Bが成膜される。なお、第1の状態と第2の状態とでは、基板12に対するスリット46の位置が変わるため、誘電体膜50Bは、電極膜50Aからスリット46の幅方向(X方向)に距離d(すなわち、位置Aと位置Bとの距離)だけずれて成膜される。
In the second state, the
第3の状態では、基板12が基板ホルダ16上の金属ターゲット22Aの堆積領域48Aに位置し(図3(c)参照)、この基板12に対応するパターン板38が位置Cに配置されるように(図2(c)参照)、制御部29によって位置制御される。このとき、基板12上には、金属ターゲット22Aのスパッタリングによって、パターン板38のスリット46に対応する領域に厚さ10nm程度の電極膜(第2の電極膜)50Cが成膜される。なお、第2の状態と第3の状態とでは、基板12に対するスリット46の位置が変わるため、電極膜50Cは、誘電体膜50Bからスリット46の幅方向(X方向)に距離d(すなわち、位置Bと位置Cとの距離)だけずれて成膜される。
In the third state, the
第4の状態は、第2の状態と同じ状態であり、基板12が基板ホルダ16上の誘電体ターゲット22Bの堆積領域48Bに位置し(図3(d)参照)、この基板12に対応するパターン板38が位置Bに配置されるように(図2(d)参照)、制御部29によって位置制御される。このとき、基板12上には、誘電体ターゲット22Bのスパッタリングによって、パターン板38のスリット46に対応する領域に厚さ10nm程度の誘電体膜50D(50B)が成膜される。なお、第3の状態と第4の状態とでは、基板12に対するスリット46の位置が変わるため、誘電体膜50Dは、誘電体膜50Cからスリット46の幅方向(X方向)に距離dだけずれて成膜される。
The fourth state is the same as the second state, and the
そして、制御部29は、基板12の位置とパターン板38の相対位置との位置関係が、第1の状態、第2の状態、第3の状態、第4の状態の順に遷移するように制御し、第4の状態の後は再び第1の状態に戻す。制御部29が、第1の状態、第2の状態、第3の状態、第4の状態の順の遷移を2巡させて、基板12上への成膜を完了し、所定形状にダイシングすることにより、図5に示したコンデンサ(誘電積層体)52が得られる。
And the
このコンデンサ52は、図5(a)に示すように、基板12上に、電極膜50A、誘電体膜50B、電極膜50C、誘電体膜50B、電極膜50A、誘電体膜50B及び電極膜50Cが順次積層された構成となっている。そして、電極膜50A、誘電体膜50B及び電極膜50Cの各々は、上述したパターン板38のスリット46の幅方向にずれた状態で下の膜の上に積層されており、その形状は、パターン板38のスリット46と同じ形状である。すなわち、電極膜50A、誘電体膜50B、電極膜50Cはそれぞれ、基板12への投影が一致した状態で同種の膜と重なっている(図5(b)参照)。
As shown in FIG. 5A, the
また、2層の電極膜50Aは、上下方向で直接接しており、電気的に接続されている。さらに、2層の電極膜50Cも、上下方向で直接接しており、電気的に接続されている。すなわち、複数の電極膜50Aが電気的に導通され、複数の電極膜50Cが電気的に導通されることで、コンデンサ52は、並列接続された複数のコンデンサ構造を有することとなるため、静電容量の増大が実現されている。そして、コンデンサ52は、電極膜50A,50Cの表面の一部が誘電体膜50Bから十分に露出しているため、電極膜50A,50Cと外部電極との接続が容易におこなわれる。
The two-
以上で詳細に説明したように、コンデンサ製造装置10においては、制御部29が、変位部39を制御することで、電極膜50Aを成膜する際、誘電体膜50Bを成膜する際及び電極膜50Cを成膜する際に、パターン板38を、それぞれ位置A、位置B及び位置Cに配置する。それにより、基板12上には、電極膜50A,50Cで誘電体膜50Bを挟んだコンデンサ52が形成される。そして、これらの電極膜50A,50C及び誘電体膜50Bの厚さは、10nm程度の厚さで形成することができる。そのため、コンデンサ52は、厚さ約1μmの電極層及び誘電体層からなるグリーンシートを用いたコンデンサに比べて、薄くなっている。つまり、グリーンシートを用いた製法では困難であったコンデンサの薄型化は、スパッタリングによって電極膜50A,50C及び誘電体膜50Bを成膜することで実現される。
As described in detail above, in the
なお、このコンデンサ52は、適宜所定のコイルと接続することにより、ハイパスフィルタやローパスフィルタ等で代表される電気回路として利用することができる。図6に、このようなフィルタの一例を示す。図6に示すように、フィルタ60は、図5に示したコンデンサ52と、コンデンサの基板12上に形成されたコイル62とを備えている。このコイル62の一端部62aは、コンデンサ52の電極膜50Aと接続されており、他端部62bは、外部電極端子64Aに接続されている。また、コンデンサ52の電極膜50Cは、もう一方の外部電極端子64Bに接続されている。
The
このフィルタ60を作製する際は、まず、コンデンサ52全体が覆われる厚さの絶縁膜66を基板12上に形成すると共に、コンデンサ52の電極膜50A及び電極膜50Cに対応する位置と外部電極端子64Aに対応する位置において絶縁膜66を貫通するビア68A,68B,68Cを形成する(図7参照)。
When manufacturing the
次に、絶縁膜66の全面にメッキ用電極膜をスパッタ成膜すると共に、所定のマスクパターンを用いてフォトリソ成形をおこなって得られた所定形状の電極膜を用いて、一端部62aがビア68Cに接続されたコイル62及び電極65A,65Bを、絶縁膜66上にメッキ形成する(図8参照)。そして、コイル62全体が覆われる厚さの絶縁膜70を絶縁膜66上に形成し、その上に、電極65A,65Bに接続された一対の外部電極端子64A,64Bと、コイル62の端部62bと接続された電極端子64Cと、その電極端子64Cと外部電極端子64Aとを繋ぐ連結電極72とをメッキ形成して、フィルタ60の作製が完了する。
Next, an electrode film for plating is formed by sputtering on the entire surface of the insulating
本発明は上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、コンデンサの積層数は、適宜増減してもよい。また、パターン板のスリット形状は、例えば、図9に示したようなものであってもよい。さらに、変位部によってパターン板を片側でのみ支持する態様を示したが、より確実に支持するために、適宜、同様の変位部をもう一つ用意してパターン板を両側から支持してもよい。また、上述した実施形態では、誘電積層体の一例としてコンデンサを示したが、誘電体層を含む積層体であればその他のデバイスでもよく、このようなデバイスは、上述した成膜方法及び成膜装置と同一又は同等の成膜方法及び成膜装置によって作製可能である。 The present invention is not limited to the above embodiment, and various modifications are possible. For example, the number of stacked capacitors may be appropriately increased or decreased. Further, the slit shape of the pattern plate may be, for example, as shown in FIG. Furthermore, although the mode which supports a pattern board only on one side by the displacement part was shown, in order to support more reliably, another similar displacement part may be prepared suitably and a pattern board may be supported from both sides. . In the above-described embodiment, a capacitor is shown as an example of a dielectric laminate. However, other devices may be used as long as the laminate includes a dielectric layer. It can be manufactured by a film forming method and a film forming apparatus that are the same as or equivalent to the apparatus.
10…コンデンサ製造装置、12…基板、16…基板ホルダ、22A,22B…ターゲット、29…制御部、36…パターン板、39…変位部、46…スリット、50A…電極膜、50B…誘電体膜、50C…電極膜、52…コンデンサ。
DESCRIPTION OF
Claims (3)
前記パターン板が前記基板に対する第1の基準位置に位置する状態で、前記スリットを介して前記基板上に第1の電極膜をスパッタ成膜する第1の電極膜成膜ステップと、
前記第1の電極膜成膜ステップ後に、前記パターン板が前記第1の基準位置から前記スリットの幅方向に距離d1だけずれた第2の基準位置に位置する状態で、前記スリットを介して前記基板上に誘電体膜をスパッタ成膜する誘電体膜成膜ステップと、
前記誘電体膜成膜ステップ後に、前記パターン板が前記第2の基準位置から前記スリットの前記幅方向に距離d2だけずれた第3の基準位置に位置する状態で、前記スリットを介して前記基板上に第2の電極膜を成膜する第2の電極膜成膜ステップと
を含み、
前記距離d1及び前記距離d2の総和が前記スリットの幅より小さい、成膜方法。 Above the substrate, a pattern plate in which slits are formed is arranged so as to face the substrate,
A first electrode film forming step of sputtering a first electrode film on the substrate through the slit in a state where the pattern plate is positioned at a first reference position with respect to the substrate;
After the first electrode film forming step, the pattern plate is positioned at a second reference position that is shifted from the first reference position by a distance d1 in the width direction of the slit, and the pattern plate is inserted through the slit. A dielectric film forming step of sputtering a dielectric film on the substrate;
Wherein after the dielectric film forming step, in a state in which the pattern plate is positioned at a third reference position shifted by a distance d2 in the width direction of the slit from the second reference position, wherein through the slit substrate And a second electrode film forming step of forming a second electrode film on the top,
The film forming method, wherein the sum of the distance d1 and the distance d2 is smaller than the width of the slit.
前記第1の電極膜成膜ステップ後に、前記誘電体膜成膜ステップ及び前記第2の電極膜成膜ステップを順に行う第2積層工程と、を交互に繰り返す、請求項1に記載の成膜方法。 A first laminating step for sequentially performing the dielectric film forming step and the first electrode film forming step after the second electrode film forming step;
2. The film formation according to claim 1, wherein after the first electrode film formation step, a second lamination step in which the dielectric film formation step and the second electrode film formation step are sequentially performed is repeated alternately. Method.
前記基板ホルダに載置される基板の上方に、前記基板に対面するよう配置され、スリットが形成されたパターン板と、
前記パターン板を、その面方向に変位する変位手段と、
前記変位手段の制御をおこなう制御部と、
前記基板ホルダに対峙し、前記パターン板の前記スリットを介して前記基板上に堆積するスパッタリング物質を放出するターゲットとを備え、
前記変位手段は、前記制御部の指示に基づいて、第1の電極膜を成膜する際には、前記パターン板が前記基板に対する第1の基準位置に配置し、誘電体膜を成膜する際には、前記パターン板が前記第1の基準位置から前記スリットの幅方向に距離d1だけずれた第2の基準位置に配置し、第2の電極膜を成膜する際には、前記パターン板が前記第2の基準位置から前記スリットの前記幅方向に距離d2だけずれた第3の基準位置に配置し、
前記距離d1及び前記距離d2の総和が前記スリットの幅より小さい、成膜装置。 A substrate holder;
Above the substrate placed on the substrate holder, arranged to face the substrate, a pattern plate formed with a slit,
Displacement means for displacing the pattern plate in the surface direction;
A control unit for controlling the displacement means;
A target that opposes the substrate holder and emits a sputtering material deposited on the substrate through the slits of the pattern plate;
When the first electrode film is formed based on an instruction from the control unit, the displacement means places the pattern plate at a first reference position with respect to the substrate, and forms a dielectric film. In this case, the pattern plate is disposed at the second reference position that is shifted from the first reference position by a distance d1 in the width direction of the slit, and when the second electrode film is formed, the pattern plate The plate is disposed at a third reference position shifted from the second reference position by a distance d2 in the width direction of the slit;
The film forming apparatus, wherein a sum of the distance d1 and the distance d2 is smaller than a width of the slit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004123276A JP4581466B2 (en) | 2004-04-19 | 2004-04-19 | Film forming method and film forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004123276A JP4581466B2 (en) | 2004-04-19 | 2004-04-19 | Film forming method and film forming apparatus |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010064767A Division JP2010150671A (en) | 2010-03-19 | 2010-03-19 | Dielectric laminate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005307245A JP2005307245A (en) | 2005-11-04 |
| JP4581466B2 true JP4581466B2 (en) | 2010-11-17 |
Family
ID=35436344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004123276A Expired - Lifetime JP4581466B2 (en) | 2004-04-19 | 2004-04-19 | Film forming method and film forming apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4581466B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4831485B2 (en) * | 2006-10-30 | 2011-12-07 | 独立行政法人物質・材料研究機構 | Method for producing a one-dimensional structure array or crossbar structure on a substrate |
| US20100252419A1 (en) * | 2009-02-02 | 2010-10-07 | Klaus Bollmann | Method of manufacturing a high density capacitor or other microscopic layered mechanical device |
| JP5415979B2 (en) * | 2009-02-16 | 2014-02-12 | キヤノンアネルバ株式会社 | Sputtering apparatus, double rotary shutter unit, and sputtering method |
| WO2015194453A1 (en) * | 2014-06-20 | 2015-12-23 | 株式会社アルバック | Multi-layer film, production method for same, and production apparatus for same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04323362A (en) * | 1991-04-19 | 1992-11-12 | Ulvac Japan Ltd | Formation of multilayer film and its forming device |
| JP4147075B2 (en) * | 2002-09-11 | 2008-09-10 | Tdk株式会社 | Thin film multilayer electronic component manufacturing method and thin film multilayer electronic component |
-
2004
- 2004-04-19 JP JP2004123276A patent/JP4581466B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005307245A (en) | 2005-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7380619B2 (en) | multilayer ceramic capacitor | |
| JPH06349669A (en) | Manufacture of ceramic capacitor | |
| JP2022126836A (en) | Thin film polymer multilayer capacitor | |
| TW200835802A (en) | Method and apparatus for forming multilayer film | |
| JP4581466B2 (en) | Film forming method and film forming apparatus | |
| JP2001217142A (en) | Laminated thin-film capacitor and method for mounting it | |
| JP2018063989A (en) | Thin film capacitor | |
| JP7283221B2 (en) | Electronic component manufacturing method | |
| JP2010150671A (en) | Dielectric laminate | |
| JP2004095680A (en) | Multilayer ceramic capacitors | |
| US8134447B2 (en) | Electrical multilayer component and method for producing an electrical multilayer component | |
| JP3319449B2 (en) | Multilayer inductor and manufacturing method thereof | |
| JP5666799B2 (en) | Ceramic capacitor and manufacturing method thereof | |
| JP5739611B2 (en) | Ceramic capacitor and manufacturing method thereof | |
| JP2005327999A (en) | Laminated ceramic capacitor | |
| JP2001044059A (en) | Multilayer ceramic capacitors | |
| JP2004266154A (en) | Stacked piezoelectric element | |
| WO2013047281A1 (en) | Layered ceramic electronic part and method for producing same | |
| JP4559893B2 (en) | Electronic circuit component, semiconductor package, and method of manufacturing electronic circuit component | |
| JP4539489B2 (en) | Manufacturing method of multilayer capacitor | |
| JP2008078547A (en) | Wiring board and manufacturing method thereof | |
| JP6784131B2 (en) | How to manufacture thin film capacitors | |
| WO2026038539A1 (en) | Capacitor and method for manufacturing capacitor | |
| JPH11204369A (en) | Multi-layer type multilayer ceramic capacitor | |
| JPH03216009A (en) | Chip electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4581466 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |