Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4581466B2 - 成膜方法及び成膜装置 - Google Patents
[go: Go Back, main page]

JP4581466B2 - 成膜方法及び成膜装置 - Google Patents

成膜方法及び成膜装置 Download PDF

Info

Publication number
JP4581466B2
JP4581466B2 JP2004123276A JP2004123276A JP4581466B2 JP 4581466 B2 JP4581466 B2 JP 4581466B2 JP 2004123276 A JP2004123276 A JP 2004123276A JP 2004123276 A JP2004123276 A JP 2004123276A JP 4581466 B2 JP4581466 B2 JP 4581466B2
Authority
JP
Japan
Prior art keywords
substrate
electrode film
film
pattern plate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004123276A
Other languages
English (en)
Other versions
JP2005307245A (ja
Inventor
寛史 山崎
健 海野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004123276A priority Critical patent/JP4581466B2/ja
Publication of JP2005307245A publication Critical patent/JP2005307245A/ja
Application granted granted Critical
Publication of JP4581466B2 publication Critical patent/JP4581466B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Laminated Bodies (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、誘電積層体、成膜方法及び成膜装置に関するものである。
従来より、コンデンサに代表されるような誘電体層を含む積層体(誘電積層体)は、セラミックグリーンシートの重ね合わせによって作製されている。つまり、誘電積層体の作製方法としては、電極ペーストが塗布されたセラミックグリーンシートを複数枚重ねて焼成し、誘電体層及び電極層が交互に積層する作製方法が広く知られている。このような誘電積層体は、例えば下記特許文献1及び特許文献2などにおいて開示されている。
特開平8−306580号公報 特開平5−275272号公報
しかしながら、このような従来の誘電積層体においては薄型化が困難であった。すなわち、誘電体層及び電極層は、いずれも約1μm程度の厚さのものが実用化されており、この厚さより薄くすることが困難であった。
本発明は、上述の課題を解決するためになされたもので、薄型化が図られた誘電積層体、成膜方法及び成膜装置を提供することを目的とする。
本発明に係る成膜方法は、基板上方に、スリットが形成されたパターン板が基板に対面するように配置されており、パターン板が基板に対する第1の基準位置に位置する状態で、スリットを介して基板上に第1の電極膜をスパッタ成膜する第1の電極膜成膜ステップと、パターン板が第1の基準位置からスリットの幅方向に距離d1だけずれた第2の基準位置に位置する状態で、スリットを介して基板上に誘電体膜をスパッタ成膜する誘電体膜成膜ステップと、パターン板が第2の基準位置からスリットの幅方向に距離d2だけずれた第3の基準位置に位置する状態で、スリットを介して基板上に第2の電極膜を成膜する第2の電極膜成膜ステップとを含み、距離d1及び距離d2の総和がスリットの幅より小さいことを特徴とする。
この成膜方法においては、パターン板に形成されたスリットと略同一形状の第1の電極膜、誘電体膜及び第2の電極膜が、基板上にスパッタ成膜される。それにより、基板上には、2つの電極膜(すなわち、第1の電極膜及び第2の電極膜)で誘電体膜を挟んだ誘電積層体が形成される。つまり、グリーンシートを用いた製法では困難であった誘電積層体の薄型化は、スパッタリングによって電極膜及び誘電体膜を成膜することで実現される。ここで、パターン板の基板に対する基準位置は、第1の電極膜、誘電体膜及び第2の電極膜を成膜する際のそれぞれで異なるため、第1の電極膜、誘電体膜及び第2の電極膜の順で成膜する場合、これらの膜はスリットの幅方向にずれた状態で順次積層される。従って、第1の電極膜、誘電体膜及び第2の電極膜で構成される誘電積層体は、第1の電極膜の表面の一部が十分に露出するため、第1の電極膜と外部電極との接続を容易におこなうことができる。
また、第2の電極膜成膜ステップ後に、誘電体膜成膜ステップ及び第1の電極膜成膜ステップを順に行う第1積層工程と、第1の電極膜成膜ステップ後に、誘電体膜成膜ステップ及び第2の電極膜成膜ステップを順に行う第2積層工程と、を交互に繰り返すことが好ましい。この場合、第1の電極膜の一部は、第1の電極膜上に成膜される誘電体膜から露出する。そのため、この第1の電極膜と同じ位置に、別の第1の電極膜が成膜された場合には、第1の電極膜の露出部分において、上下に重なり合う2つの第1の電極膜が電気的に接続される。第2の電極膜も、第1の電極膜と同様に、誘電体層から露出する部分において、上下に重なり合う2つの第2の電極膜が電気的に接続される。すなわち、全ての第1の電極部同士が電気的に接続されると共に、全ての第2の電極部同士が電気的に接続され、誘電積層体の多層化及び静電容量の増大が図られる。
本発明に係る成膜装置は、基板ホルダと、基板ホルダに載置される基板の上方に、基板に対面するよう配置され、スリットが形成されたパターン板と、パターン板を、その面方向に変位する変位手段と、変位手段の制御をおこなう制御部と、基板ホルダに対峙し、パターン板のスリットを介して基板上に堆積するスパッタリング物質を放出するターゲットとを備え、変位手段は、制御部の指示に基づいて、第1の電極膜を成膜する際には、パターン板が基板に対する第1の基準位置に配置し、誘電体膜を成膜する際には、パターン板が第1の基準位置からスリットの幅方向に距離d1だけずれた第2の基準位置に配置し、第2の電極膜を成膜する際には、パターン板が第2の基準位置からスリットの幅方向に距離d2だけずれた第3の基準位置に配置し、距離d1及び距離d2の総和がスリットの幅より小さい、ことを特徴とする。
この成膜装置においては、基板ホルダの基板上方に配置されたパターン板は変位手段によって変位され、変位手段は制御部によって制御されている。そして、制御部は、変位手段を制御することで、第1の電極膜を成膜する際、誘電体膜を成膜する際及び第2の電極膜を成膜する際に、パターン板を、それぞれ第1の基準位置、第2の基準位置及び第3の基準位置に配置する。それにより、パターン板に形成されたスリットと略同一形状の第1の電極膜、誘電体膜及び第2の電極膜が、基板上にスパッタ成膜される。それにより、基板上には、2つの電極膜(すなわち、第1の電極膜及び第2の電極膜)で誘電体膜を挟んだ誘電積層体が形成される。つまり、グリーンシートを用いた製法では困難であった誘電積層体の薄型化は、スパッタリングによって電極膜及び誘電体膜を成膜することで実現される。
なお、パターン板の基板に対する基準位置は、第1の電極膜、誘電体膜及び第2の電極膜を成膜する際のそれぞれで異なるため、第1の電極膜、誘電体膜及び第2の電極膜の順で成膜する場合、これらの膜はスリットの幅方向にずれた状態で順次積層される。従って、第1の電極膜、誘電体膜及び第2の電極膜で構成される誘電積層体は、第1の電極膜の表面の一部が十分に露出するため、第1の電極膜と外部電極との接続を容易におこなうことができる。また、この成膜装置を用いて、多層の誘電積層体を作製する場合には、誘電体層から露出する部分において、上下に重なり合う第1の電極膜が電気的に接続されると共に、誘電体層から露出する部分において、上下に重なり合う第2の電極膜が電気的に接続される。すなわち、作製された多層の誘電積層体においては、全ての第1の電極部同士が電気的に接続されると共に、全ての第2の電極部同士が電気的に接続され、静電容量の増大が図られる。
本発明に係る誘電積層体は、基板上に、平面形状が同じである第1の電極膜、第1の誘電体膜及び第2の電極膜が次積層されている誘電積層体であって、第1の電極膜が第1の基準位置に位置し、第1の誘電体膜が第1の基準位置から第1の電極膜の幅方向に距離d1だけずれた第2の基準位置に位置し、第2の電極膜が第2の基準位置から第1の電極膜の幅方向に距離d2だけずれた第3の基準位置に位置し、距離d1及び距離d2の総和が第1の電極膜の幅より小さいことを特徴とする。
この誘電積層体は、基板上に形成された第1の電極膜、第1の誘電体膜及び第2の電極膜で構成された誘電積層体である。つまり、グリーンシートを用いた製法では困難であった誘電積層体の薄型化は、例えば、スパッタリング等の成膜技術を利用することによって実現される。ここで、第1の電極膜、第1の誘電体膜及び第2の電極膜は、第1の電極膜の幅方向にずれた状態で順次積層されているため、この誘電積層体は、第1の電極膜の表面の一部が十分に露出しており、第1の電極膜と外部電極との接続を容易におこなうことができる。
また、第1の電極膜、第1の誘電体膜、及び第2の電極膜と、第2の電極膜上に形成されていると共に第2の基準位置に位置する第2の誘電体膜とを含む積層体を複数有し、複数の積層体において、それぞれの第1の電極膜は基板への投影が一致し、それぞれの第2の電極膜は基板への投影が一致し、それぞれの第1の誘電体膜は基板への投影が一致し、それぞれの第2の誘電体膜は基板への投影が一致することが好ましい。
また、上下に重なり合う第1の電極膜が直接接続されており、且つ、上下に重なりあう第2の電極膜が直接接続されていることが好ましい。この場合、全ての第1の電極部同士が電気的に接続されていると共に、全ての第2の電極部同士が電気的に接続されているため、静電容量の増大が図られている。
本発明によれば、薄型化が図られた誘電積層体、成膜方法及び成膜装置が提供される。
以下、添付図面を参照して本発明に係る誘電積層体、成膜方法及び成膜装置を実施するにあたり最良と思われる形態について詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。
図1は、本発明の実施形態に係るコンデンサ製造装置(成膜装置)を示した一部切欠斜視図である。このコンデンサ製造装置10は、スパッタリング法を用いて基板12上に薄膜を形成する装置である。
装置10は、チャンバ14と、チャンバ14内における下端部近傍に設けられた基板ホルダ16と、チャンバ14内における上端部近傍に設けられたターゲット支持板18と、基板ホルダ16とターゲット支持板18との間に設けられた2枚のシャッタ板20,21とを備えている。
ターゲット支持板18には、陰極を兼ねた2つのターゲットホルダ21A,21Bが固定されており、これらのターゲットホルダ21A,21Bにはそれぞれ金属ターゲット22A及び誘電体ターゲット22Bが取り付けられている。金属ターゲットの材料としては、Cu、Ni、Ta、Pt、Au、Ag、Pd等が選択され、誘電体ターゲットとしては、BaTiO、SrTiO、PZT、CaTiO、SiO、Al、SiN等が選択される。
円板状のシャッタ板20,21はそれぞれ、ターゲット支持板18と対面している。そして、各シャッタ板20,21の、ターゲット支持板18の金属ターゲット22A及び誘電体ターゲット22Bに対応する位置には、これらのターゲット22A,22Bと同サイズの開口部24A,24B,25A,25Bが形成されている。すなわち、ターゲット22A,22Bから飛散するスパッタリング物質のうち、シャッタ板21の開口部25A,25B及びシャッタ板20の開口部24A,24Bを通過した物質のみが基板ホルダ16上に堆積される。つまり、このシャッタ板20,21によって、スパッタリング物質の拡散が有意に抑制されると共に、スパッタリング物質が堆積する領域が基板ホルダ16の所定領域に限定される。
また、このシャッタ板20,21は、チャンバ14外に設けられたモータ26の駆動軸26aに連結されており、このモータ26によって回転される。すなわち、図示しないモータ制御部によってモータ26の回転制御をおこなって、適宜モータ26を回転することにより、所望のタイミングで基板12へのスパッタ成膜の中断/再開をおこなうことができる。なお、上記態様では、一つのモータ26でシャッタ板20及びシャッタ板21の両方を制御する態様を示したが、シャッタ板20及びシャッタ板21を別々の駆動軸に接続して、シャッタ板20とシャッタ板21とを個別に回転制御するようにしてもよい。また、装置10が備えるシャッタ板は、1枚であってもよいが、2枚である方がより効果的にスパッタリング物質の拡散が抑制される。さらに、ターゲット22A,22Bに近い方のシャッタ板21は、よりターゲット22A,22Bに近い方が好ましい。
陽極として機能する基板ホルダ16は円板状であり、その上面16aには4枚の基板12が載置されている。これらの基板12は、基板ホルダ16の中心を基準に90度ずつずれた位置に配置されている。各基板12はターゲット支持板18に対面しており、ターゲット支持板18に取り付けられたターゲット22A,22Bをスパッタリングすることによって、基板12上に後述する電極膜及び誘電体膜が成膜される。ただし、上述したようにスパッタリング物質の堆積領域は、基板ホルダ16の上面16a領域のうち、シャッタ板20の開口部24A,24Bに対応する領域に限定されている。
ここで、基板ホルダ16は、チャンバ14外に設けられたモータ28の駆動軸28aに連結されており、このモータ28によって回転される。また、モータ28は、制御部29によってその回転が制御されている。この制御部29によって適宜モータ26を回転することにより、スパッタリング物質の堆積領域に位置していない基板12にも、電極膜及び誘電体膜を成膜することができる。
チャンバ14には、配管30を介して真空ポンプ32が取り付けられており、配管30のバルブ30aを開閉することで、適宜、チャンバ14内を真空状態にすることができる。また、チャンバ14には、放電用ガスの吸気及び排気の際に用いられる配管34が取り付けられている。
次に、図2を参照しつつ、基板ホルダ16上において各基板12を覆うパターニングユニットについて説明する。なお、図1に示した装置10においては、図示の簡単化のため、パターニングユニットは省略している。
図2に示すように、パターニングユニット36は、基板12に近接する位置で基板ホルダ16に対面する四角形状のパターン板38と、このパターン板38の基板12に対する相対位置を変える変位部(変位手段)39とで構成されている。そして、変位部39は、基板ホルダ16に取り付けられ、パターン板38に対して直交する方向に延在する回転軸40と、パターン板38と回転軸40とを連結する連結軸42と、基板ホルダ16のパターン板38を挟む位置に固定された一対のガイド部材44A,44Bとで構成されている。なお、回転軸40の回転は、基板ホルダ16の回転を制御する制御部と同じ制御部29によって制御されている。なお、回転軸40を駆動するモータには、サーボモータやステッピングモータを利用することができる。
連結軸42は、パターン板38の端部に回転自在に取り付けられており、また回転軸40の偏心位置に回転自在に取り付けられている。従って、回転軸40が回転すると、パターン板38が揺動する。この一対のガイド部材44A,44Bによってパターン板38は一方向に案内される。すなわち、回転軸40を回転することにより、パターン板38は、ガイド部材44A,44Bが対峙する方向に対して直交する方向(図の矢印X方向)に進退する。
パターン板38には、ガイド部材44A,44Bが対峙する方向に延在する4本のスリット46が形成されており、これらのスリット46は等間隔に並んでいる。そのため、パターン板38の下に配置された基板12には、この4本のスリット46と略同じ形状でスパッタリング物質が堆積される。ここで、パターン板38は、上述したように、連結軸42、回転軸40及びガイド部材44A,44Bの協働により、スリット46と直交する方向(すなわち、スリット46の幅方向)であるX方向に移動可能であるため、スパッタリング物質が堆積する基板領域もその方向(X方向)にずらすことができる。すなわち、図2(a)〜図2(d)に示すように、回転軸40が回転すると、パターン板38が変位し、基板に対するパターン板の相対位置が変わる。そこで、この相対位置を特定するために、パターン板38が回転軸40に最も近接する相対位置(図2(a)参照)を位置A(第1の基準位置)、パターン板38が回転軸40から最も離れる相対位置(図2(c)参照)を位置C(第3の基準位置)、位置Aと位置との中間の相対位置(図2(b)及び図2(d)参照)を位置Bとする。すなわち、位置Aと位置Bとの距離と、位置Bと位置Cとの距離は等しく、説明の便宜上、その距離をdとする。
次に、装置10を用いてコンデンサを作製する際における制御部29の制御について、図2〜図4を参照しつつ説明する。
上述したように、制御部29は、基板ホルダ16の回転を制御することによって、基板12の位置を制御することができる。また、制御部29は、パターニングユニット36の回転軸40の回転を制御することによって、パターン板38の基板12に対する相対変位を制御することができる。そして、制御部29は、基板12の位置とパターン板38の相対位置との位置関係が、以下に示す4つの状態となるように制御して、コンデンサを作製する。
すなわち、第1の状態では、基板12が基板ホルダ16上の金属ターゲット22Aの堆積領域48Aに位置し(図3(a)参照)、この基板12に対応するパターン板38が位置Aに配置されるように(図2(a)参照)、制御部29によって位置制御される。このとき、基板12上には、金属ターゲット22Aのスパッタリングによって、パターン板38のスリット46に対応する領域に厚さ10nm程度の電極膜(第1の電極膜)50Aが成膜される。
第2の状態では、基板12が基板ホルダ16上の誘電体ターゲット22Bの堆積領域48Bに位置し(図3(b)参照)、この基板12に対応するパターン板38が位置Bに配置されるように(図2(b)参照)、制御部29によって位置制御される。このとき、基板12上には、誘電体ターゲット22Bのスパッタリングによって、パターン板38のスリット46に対応する領域に厚さ10nm程度の誘電体膜50Bが成膜される。なお、第1の状態と第2の状態とでは、基板12に対するスリット46の位置が変わるため、誘電体膜50Bは、電極膜50Aからスリット46の幅方向(X方向)に距離d(すなわち、位置Aと位置Bとの距離)だけずれて成膜される。
第3の状態では、基板12が基板ホルダ16上の金属ターゲット22Aの堆積領域48Aに位置し(図3(c)参照)、この基板12に対応するパターン板38が位置Cに配置されるように(図2(c)参照)、制御部29によって位置制御される。このとき、基板12上には、金属ターゲット22Aのスパッタリングによって、パターン板38のスリット46に対応する領域に厚さ10nm程度の電極膜(第2の電極膜)50Cが成膜される。なお、第2の状態と第3の状態とでは、基板12に対するスリット46の位置が変わるため、電極膜50Cは、誘電体膜50Bからスリット46の幅方向(X方向)に距離d(すなわち、位置Bと位置Cとの距離)だけずれて成膜される。
第4の状態は、第2の状態と同じ状態であり、基板12が基板ホルダ16上の誘電体ターゲット22Bの堆積領域48Bに位置し(図3(d)参照)、この基板12に対応するパターン板38が位置Bに配置されるように(図2(d)参照)、制御部29によって位置制御される。このとき、基板12上には、誘電体ターゲット22Bのスパッタリングによって、パターン板38のスリット46に対応する領域に厚さ10nm程度の誘電体膜50D(50B)が成膜される。なお、第3の状態と第4の状態とでは、基板12に対するスリット46の位置が変わるため、誘電体膜50Dは、誘電体膜50Cからスリット46の幅方向(X方向)に距離dだけずれて成膜される。
そして、制御部29は、基板12の位置とパターン板38の相対位置との位置関係が、第1の状態、第2の状態、第3の状態、第4の状態の順に遷移するように制御し、第4の状態の後は再び第1の状態に戻す。制御部29が、第1の状態、第2の状態、第3の状態、第4の状態の順の遷移を2巡させて、基板12上への成膜を完了し、所定形状にダイシングすることにより、図5に示したコンデンサ(誘電積層体)52が得られる。
このコンデンサ52は、図5(a)に示すように、基板12上に、電極膜50A、誘電体膜50B、電極膜50C、誘電体膜50B、電極膜50A、誘電体膜50B及び電極膜50Cが順次積層された構成となっている。そして、電極膜50A、誘電体膜50B及び電極膜50Cの各々は、上述したパターン板38のスリット46の幅方向にずれた状態で下の膜の上に積層されており、その形状は、パターン板38のスリット46と同じ形状である。すなわち、電極膜50A、誘電体膜50B、電極膜50Cはそれぞれ、基板12への投影が一致した状態で同種の膜と重なっている(図5(b)参照)。
また、2層の電極膜50Aは、上下方向で直接接しており、電気的に接続されている。さらに、2層の電極膜50Cも、上下方向で直接接しており、電気的に接続されている。すなわち、複数の電極膜50Aが電気的に導通され、複数の電極膜50Cが電気的に導通されることで、コンデンサ52は、並列接続された複数のコンデンサ構造を有することとなるため、静電容量の増大が実現されている。そして、コンデンサ52は、電極膜50A,50Cの表面の一部が誘電体膜50Bから十分に露出しているため、電極膜50A,50Cと外部電極との接続が容易におこなわれる。
以上で詳細に説明したように、コンデンサ製造装置10においては、制御部29が、変位部39を制御することで、電極膜50Aを成膜する際、誘電体膜50Bを成膜する際及び電極膜50Cを成膜する際に、パターン板38を、それぞれ位置A、位置B及び位置Cに配置する。それにより、基板12上には、電極膜50A,50Cで誘電体膜50Bを挟んだコンデンサ52が形成される。そして、これらの電極膜50A,50C及び誘電体膜50Bの厚さは、10nm程度の厚さで形成することができる。そのため、コンデンサ52は、厚さ約1μmの電極層及び誘電体層からなるグリーンシートを用いたコンデンサに比べて、薄くなっている。つまり、グリーンシートを用いた製法では困難であったコンデンサの薄型化は、スパッタリングによって電極膜50A,50C及び誘電体膜50Bを成膜することで実現される。
なお、このコンデンサ52は、適宜所定のコイルと接続することにより、ハイパスフィルタやローパスフィルタ等で代表される電気回路として利用することができる。図6に、このようなフィルタの一例を示す。図6に示すように、フィルタ60は、図5に示したコンデンサ52と、コンデンサの基板12上に形成されたコイル62とを備えている。このコイル62の一端部62aは、コンデンサ52の電極膜50Aと接続されており、他端部62bは、外部電極端子64Aに接続されている。また、コンデンサ52の電極膜50Cは、もう一方の外部電極端子64Bに接続されている。
このフィルタ60を作製する際は、まず、コンデンサ52全体が覆われる厚さの絶縁膜66を基板12上に形成すると共に、コンデンサ52の電極膜50A及び電極膜50Cに対応する位置と外部電極端子64Aに対応する位置において絶縁膜66を貫通するビア68A,68B,68Cを形成する(図7参照)。
次に、絶縁膜66の全面にメッキ用電極膜をスパッタ成膜すると共に、所定のマスクパターンを用いてフォトリソ成形をおこなって得られた所定形状の電極膜を用いて、一端部62aがビア68Cに接続されたコイル62及び電極65A,65Bを、絶縁膜66上にメッキ形成する(図8参照)。そして、コイル62全体が覆われる厚さの絶縁膜70を絶縁膜66上に形成し、その上に、電極65A,65Bに接続された一対の外部電極端子64A,64Bと、コイル62の端部62bと接続された電極端子64Cと、その電極端子64Cと外部電極端子64Aとを繋ぐ連結電極72とをメッキ形成して、フィルタ60の作製が完了する。
本発明は上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、コンデンサの積層数は、適宜増減してもよい。また、パターン板のスリット形状は、例えば、図9に示したようなものであってもよい。さらに、変位部によってパターン板を片側でのみ支持する態様を示したが、より確実に支持するために、適宜、同様の変位部をもう一つ用意してパターン板を両側から支持してもよい。また、上述した実施形態では、誘電積層体の一例としてコンデンサを示したが、誘電体層を含む積層体であればその他のデバイスでもよく、このようなデバイスは、上述した成膜方法及び成膜装置と同一又は同等の成膜方法及び成膜装置によって作製可能である。
本発明の実施形態に係るコンデンサ製造装置を示した図である。 パターニングユニット及びその動きを示した平面図である。 基板ホルダの回転の状態を示した図である。 基板上へのスパッタ成膜の状態を示した図である。 実施形態に係るコンデンサを示した(a)断面図と(b)平面図である。 (a)は図5に示したコンデンサを利用したフィルタを示した平面図であり、(b)は(a)のI−I線断面図である。 (a)は図6に示したフィルタの作製手順を示す平面図であり、(b)は(a)のI−I線断面図である。 (a)は図6に示したフィルタの作製手順を示す平面図であり、(b)は(a)のI−I線断面図である。 パターン板の他の形態を示した図である。
符号の説明
10…コンデンサ製造装置、12…基板、16…基板ホルダ、22A,22B…ターゲット、29…制御部、36…パターン板、39…変位部、46…スリット、50A…電極膜、50B…誘電体膜、50C…電極膜、52…コンデンサ。

Claims (3)

  1. 基板上方に、スリットが形成されたパターン板が前記基板に対面するように配置されており、
    前記パターン板が前記基板に対する第1の基準位置に位置する状態で、前記スリットを介して前記基板上に第1の電極膜をスパッタ成膜する第1の電極膜成膜ステップと、
    前記第1の電極膜成膜ステップ後に、前記パターン板が前記第1の基準位置から前記スリットの幅方向に距離d1だけずれた第2の基準位置に位置する状態で、前記スリットを介して前記基板上に誘電体膜をスパッタ成膜する誘電体膜成膜ステップと、
    前記誘電体膜成膜ステップ後に、前記パターン板が前記第2の基準位置から前記スリットの前記幅方向に距離d2だけずれた第3の基準位置に位置する状態で、前記スリットを介して前記基板上に第2の電極膜を成膜する第2の電極膜成膜ステップと
    を含み、
    前記距離d1及び前記距離d2の総和が前記スリットの幅より小さい、成膜方法。
  2. 前記第2の電極膜成膜ステップ後に、前記誘電体膜成膜ステップ及び前記第1の電極膜成膜ステップを順に行う第1積層工程と、
    前記第1の電極膜成膜ステップ後に、前記誘電体膜成膜ステップ及び前記第2の電極膜成膜ステップを順に行う第2積層工程と、を交互に繰り返す、請求項1に記載の成膜方法。
  3. 基板ホルダと、
    前記基板ホルダに載置される基板の上方に、前記基板に対面するよう配置され、スリットが形成されたパターン板と、
    前記パターン板を、その面方向に変位する変位手段と、
    前記変位手段の制御をおこなう制御部と、
    前記基板ホルダに対峙し、前記パターン板の前記スリットを介して前記基板上に堆積するスパッタリング物質を放出するターゲットとを備え、
    前記変位手段は、前記制御部の指示に基づいて、第1の電極膜を成膜する際には、前記パターン板が前記基板に対する第1の基準位置に配置し、誘電体膜を成膜する際には、前記パターン板が前記第1の基準位置から前記スリットの幅方向に距離d1だけずれた第2の基準位置に配置し、第2の電極膜を成膜する際には、前記パターン板が前記第2の基準位置から前記スリットの前記幅方向に距離d2だけずれた第3の基準位置に配置し、
    前記距離d1及び前記距離d2の総和が前記スリットの幅より小さい、成膜装置。
JP2004123276A 2004-04-19 2004-04-19 成膜方法及び成膜装置 Expired - Lifetime JP4581466B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004123276A JP4581466B2 (ja) 2004-04-19 2004-04-19 成膜方法及び成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004123276A JP4581466B2 (ja) 2004-04-19 2004-04-19 成膜方法及び成膜装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010064767A Division JP2010150671A (ja) 2010-03-19 2010-03-19 誘電積層体

Publications (2)

Publication Number Publication Date
JP2005307245A JP2005307245A (ja) 2005-11-04
JP4581466B2 true JP4581466B2 (ja) 2010-11-17

Family

ID=35436344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004123276A Expired - Lifetime JP4581466B2 (ja) 2004-04-19 2004-04-19 成膜方法及び成膜装置

Country Status (1)

Country Link
JP (1) JP4581466B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4831485B2 (ja) * 2006-10-30 2011-12-07 独立行政法人物質・材料研究機構 基板上に一次元構造配列又はクロスバー構造を作製する方法
US20100252419A1 (en) * 2009-02-02 2010-10-07 Klaus Bollmann Method of manufacturing a high density capacitor or other microscopic layered mechanical device
JP5415979B2 (ja) * 2009-02-16 2014-02-12 キヤノンアネルバ株式会社 スパッタリング装置及び二重回転シャッタユニット並びにスパッタリング方法
WO2015194453A1 (ja) * 2014-06-20 2015-12-23 株式会社アルバック 多層膜並びにその製造方法及びその製造装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04323362A (ja) * 1991-04-19 1992-11-12 Ulvac Japan Ltd 多層膜の形成方法およびその形成装置
JP4147075B2 (ja) * 2002-09-11 2008-09-10 Tdk株式会社 薄膜積層型電子部品の製造方法および薄膜積層型電子部品

Also Published As

Publication number Publication date
JP2005307245A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
JP7380619B2 (ja) 積層セラミックコンデンサ
JPH06349669A (ja) 積層コンデンサの製造方法
JP2022126836A (ja) 薄膜高分子積層コンデンサ
TW200835802A (en) Method and apparatus for forming multilayer film
JP4581466B2 (ja) 成膜方法及び成膜装置
JP2001217142A (ja) 薄膜積層コンデンサおよびその実装方法
JP2018063989A (ja) 薄膜キャパシタ
JP7283221B2 (ja) 電子部品の製造方法
JP2010150671A (ja) 誘電積層体
JP2004095680A (ja) 積層セラミックコンデンサ
US8134447B2 (en) Electrical multilayer component and method for producing an electrical multilayer component
JP3319449B2 (ja) 積層インダクタ及びその製造方法
JP5666799B2 (ja) セラミックコンデンサ及びその製造方法
JP5739611B2 (ja) セラミックコンデンサ及びその製造方法
JP2005327999A (ja) 積層セラミックコンデンサ
JP2001044059A (ja) 積層セラミックコンデンサ
JP2004266154A (ja) 積層型圧電素子
WO2013047281A1 (ja) 積層セラミック電子部品およびその製造方法
JP4559893B2 (ja) 電子回路部品、半導体パッケージ、および電子回路部品の作製方法
JP4539489B2 (ja) 積層コンデンサの製造方法
JP2008078547A (ja) 配線基板およびその製造方法
JP6784131B2 (ja) 薄膜キャパシタを製造する方法
WO2026038539A1 (ja) キャパシタおよびキャパシタの製造方法
JPH11204369A (ja) 多連型積層セラミックコンデンサ
JPH03216009A (ja) チップ状電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

R150 Certificate of patent or registration of utility model

Ref document number: 4581466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

EXPY Cancellation because of completion of term