Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4583533B2 - Method for forming metal wiring - Google Patents
[go: Go Back, main page]

JP4583533B2 - Method for forming metal wiring - Google Patents

Method for forming metal wiring Download PDF

Info

Publication number
JP4583533B2
JP4583533B2 JP36940199A JP36940199A JP4583533B2 JP 4583533 B2 JP4583533 B2 JP 4583533B2 JP 36940199 A JP36940199 A JP 36940199A JP 36940199 A JP36940199 A JP 36940199A JP 4583533 B2 JP4583533 B2 JP 4583533B2
Authority
JP
Japan
Prior art keywords
film
reaction chamber
substrate
metal
chlorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36940199A
Other languages
Japanese (ja)
Other versions
JP2001185541A5 (en
JP2001185541A (en
Inventor
義弘 楠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP36940199A priority Critical patent/JP4583533B2/en
Publication of JP2001185541A publication Critical patent/JP2001185541A/en
Publication of JP2001185541A5 publication Critical patent/JP2001185541A5/en
Application granted granted Critical
Publication of JP4583533B2 publication Critical patent/JP4583533B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、同一の処理室においてCl(塩素)を含有するガス存在下で金属膜を所定の形状にドライエッチングし、さらに形成された金属配線の腐食を防止する方法に関するものである。また、同一の処理室における金属膜のドライエッチングと金属配線の腐食を防止する方法を工程に含んで作製された半導体装置およびその作製方法に関するものである。なお、ここでいう半導体装置には、液晶表示装置やEL表示装置等の電気光学装置および電気光学装置を部品として含む電子装置も含まれるものとする。
【0002】
【従来の技術】
従来の半導体装置の金属配線の形成工程では、まず、金属配線の下地膜となる酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜および樹脂膜を形成し、その上に配線材料膜としてスパッタ法によりAl(アルミニウム)膜、Al−Si(シリコン)、Al−Cu(銅)、Al−Si−Cu、Al−Nd(ネオジウム)、Al−Ti(チタン)、Al−Mo(モリブデン)およびAl−Sc(スカンジウム)等のAl合金膜、または、Al合金膜とTi膜、TiN(窒化チタン)膜、W(タングステン)膜、WN(窒化タングステン)膜との積層膜を形成する。次に、フォトマスクを用いて所定の形状にフォトレジストを形成する。そして、フォトレジストをマスクとしてCl2、SiCl4、BCl3およびCCl4といった各種の塩素を含有するガスを用いてドライエッチングを行い金属配線を形成する。
【0003】
エッチング後、大気中に放置すると、レジストおよび配線の表面にはCl2(塩素)および塩素系化合物が残留しており、これらの物質と大気中のH2Oが反応して塩酸が生成し、配線の腐食を引き起こす。この配線の腐食は、半導体装置の歩留まりを低下させるだけでなく、配線の信頼性を低下させ、寿命を低下させる原因にもなっている。なお、塩素系化合物とは、エッチングにより生成するAlおよびClを含む化合物であり、代表的にはAlCl3およびAl2Cl6が挙げられる。また、生成する化合物はエッチング条件により変化する。
【0004】
この方法の解決手段として、エッチング後、大気に解放する前に窒素ガス雰囲気になっているリンス室に搬送し、純水または薬液による洗浄を行い、塩素および塩素系化合物を除去する方法や、SF6やCF4等のフッ素を含むガスのプラズマにさらすことで、レジストおよび配線の表面に付着している塩素をフッ素に置換する方法や、H2Oガスのプラズマによって表面に付着している塩素をフォトレジストとともに除去する方法がある。
【0005】
【発明が解決しようとする課題】
しかしながら、純水および薬液等で洗浄して塩素を除去する方法は、エッチング装置に洗浄装置を組み込む必要があり、装置の構成が複雑化しコストが高くなることから望ましくない。また、パターンが細密化するに伴い、純水および薬液等をパターン間に十分に浸透させることが困難となり、効果が得られなくなることがある。
【0006】
一方、フッ素を含むガスのプラズマによってCl(塩素)をF(フッ素)に置換する方法では、金属配線の下地膜となる酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜および樹脂膜をエッチングしてしまう。そして、H2Oガスのプラズマによって塩素を除去する方法も、下地膜が樹脂膜の場合、下地膜を大きくエッチングしてしまう。これらの方法では、同一の処理室で行うことが可能になるが、プラズマを用いるためチャージアップによる損傷も問題となる。
【0007】
【課題を解決するための手段】
上記課題を解決するための本発明の方法は、配線材料となる金属膜を形成する工程と、前記金属膜上にフォトレジストを形成する工程と、前記金属膜を塩素を含有するガスを用いて反応室内でエッチングする工程と、前記反応室内にH2Oガスを導入する工程と有することを特徴とするものである。
【0008】
また、前記反応室内にH2Oガスを導入する工程の後に、前記反応室内で不活性ガスによりプラズマ処理を行う工程を有することを特徴とするものである。
【0009】
前記金属膜は、Alを主に含む膜(Al合金膜という)、例えばAl−Si、Al−Cu、Al−Si−Cu、Al−Nd、Al−Ti、Al−MoおよびAl−Scに代表されるのAl合金膜によるの単層膜、またはAl合金膜とAl以外の金属を主に含む膜、例えば、Ta(タンタル)、Ti(チタン)、Mo(モリブデン)およびW(タングステン)からの中から選ばれた元素を主に含む膜、前記元素を組み合わせた合金膜、もしくは前記元素の窒化膜との積層膜であることを特徴とするものである。
【0010】
前記の各工程における前記反応室内の温度は70℃〜200℃、好ましくは70℃〜100℃の範囲内で保たれることを特徴とするものである。
【0011】
特に、H2Oガスを導入するときの前記反応室内の圧力は、前記反応室内で前記金属膜を塩素を含有するガスを用いてドライエッチングを行った後に前記フォトレジストおよび前記金属配線の表面に残る塩素系化合物の飽和蒸気圧よりも、低いことを特徴とする半導体装置の作製方法である。
【0012】
前記不活性ガスはAr(アルゴン)、Kr(クリプトン)もしくはXe(キセノン)から選ばれた一種または複数種であることを特徴とするものである。
【0013】
本発明の方法では、反応室内にH2Oガスを低圧かつ加熱しながら導入していることで塩素を除去している。このH2OガスによるCl(塩素)の除去の効果は、本発明者が、N2ガスおよびO2ガスについても温度および圧力をH2Oガスと同様な条件で導入し、金属配線の腐食防止の効果は得られないことを確認していることから明らかである。
【0014】
そこで、本発明の金属配線の腐食を防止するメカニズムを図1に基づいて説明する。図1(A)に示すように、基板101の上に下地膜102となる膜を形成し、その上に配線材料となる金属膜103を形成し、さらに、その上にフォトレジスト104を形成する。その後、金属膜を塩素を含有するガスを用いてドライエッチングを行うと、フォトレジストおよび形成された金属配線105の表面には、Cl2(塩素)106およびAlCl3等の塩素系化合物107が残留する(図1(B))。
【0015】
エッチング後、H2Oガス108が反応室内に導入されるとCl2およびAlCl3等の塩素系化合物と反応してHCl(塩化水素)ガス109となる。このとき、反応室内の圧力が低く、温度が高くなるほど反応室内に存在するH2O、Cl2およびAlCl3等の塩素系化合物の自由度は大きくなり、また、加熱することでH2Oと塩素系化合物との反応は促進される。
【0016】
生成したHClガスは、Cl2およびAlCl3等の塩素系化合物より同一の飽和蒸気圧を示す温度が低い。例えば、1333Pa(≒10Torr)の飽和蒸気圧を示すときのHClの温度は−136℃であるのに対して、Cl2は−102℃である。さらに塩素系化合物のうちの一つであるAlCl3は124℃であり、HClと比べると非常に高い温度である。つまり、Cl2およびAlCl3等の塩素系化合物をH2Oと反応させてHClにすることで、金属配線の腐食の原因となるCl(塩素)は気体の状態で存在し易くなるため、容易に除去することができる。
【0017】
一方、本発明の方法では、反応室内でドライエッチングを行い所定の形状の金属配線を形成した後に、さらに同一反応室内でH2Oガスを導入していることを特徴としている。そのため、複数の基板を同一反応室内で連続して処理するには反応室内の温度を一定の温度に保つことが望まれる。反応室内は70℃以下の低い温度になると、H2OとCl2およびAlCl3等の塩素系化合物との反応が悪くなり、Clの除去は難しくなる。また、反応室の温度が高くなるとClの除去は効率よくなるが、200℃以上の高い温度になるとフォトレジストの耐熱性が問題となる。このため、反応室内の温度は70℃〜200℃の範囲で行うこととする。ただし、エッチング装置の有機樹脂で構成される部分、例えばOリング等の耐久性を考慮すると100℃以下の温度が好ましい。
【0018】
また、細密なパターンに対しても信頼性高くレジストおよび配線の表面に残留する塩素を除去するためには、H2OガスとCl2(塩素)およびAlCl3等の塩素系化合物を効率良く反応させなければならず、図1(C)で示すように、H2Oガスを導入するときにはCl2(塩素)およびAlCl3等の塩素系化合物が気体の状態で存在していることが望ましい。このため、H2Oガスを導入するときの反応室の圧力は、Cl2およびAlCl3等の塩素系化合物とH2Oが気体の状態で存在できる圧力にすることが必要となる。例えば、反応室内に残留する分子がCl2と先に示した塩素系化合物のうちの一つであるAlCl3とH2Oの3種類であると考えた場合、100℃のときの飽和蒸気圧はAlCl3が133Pa(≒1Torr)と他の分子に比べてもっとも低いことから、分子が気体の状態で存在するためには133Pa以下の圧力にすればよい。従って、H2Oガスを導入するときに反応室内を100℃に保つ場合には、133Pa以下の低圧状態に保つことで、Cl2およびAlCl3等の塩素系化合物とH2Oはより効果的かつ効率よくHClガスになる(図1(D))。
【0019】
このようにしてレジストおよび配線の表面に残留するCl2(塩素)およびAlCl3等の塩素系化合物は、HClとなり表面から除去されるため、大気中に開放しても金属配線は腐食されなくなる(図1(E))。
【0020】
また、本発明の方法では、同一の反応室内でH2Oガスを導入した後、再び金属膜のドライエッチングをするために、反応室内を清浄な状態に戻さなくてはならない。このため、反応室内に残留するH2Oを除去する工程が必要となる。このようなH2Oは、Ar、KrまたはXeから選ばれた一種または複数種を用いたプラズマ処理で除去することができる。また、スループットを良くするためにはエッチングされた後もしくはエッチングされる前の基板が反応室にある状態でプラズマ処理を行うことが望ましいが、プラズマを用いるためチャージアップによる損傷が問題となる。しかしながら、セルフバイアスがあまりかからない条件でプラズマ処理を行うことで、基板をプラズマにより損傷することなくH2Oを除去することができる。
【0021】
以上の工程を繰り返すことによって、同一の処理室で金属配線を形成し、細密なパターンに対しても信頼性高く塩素を除去し、下地膜に損傷を与えることなく金属配線の腐食を防ぐことを達成できる。
【0022】
【発明の実施の形態】
本発明の実施形態について説明する。図2は本発明を実施するエッチング装置の構成を模式的に示したものである。
【0023】
図2のエッチング装置は、真空予備室201および反応室202を有する枚葉式のドライエッチング装置である。図2において、203は基板カセット、204および205はゲート弁、206は基板移載アーム、207と208は真空排気配管、209と210は真空排気ポンプ、211および212はガス供給配管である。
【0024】
以上のように構成されたエッチング装置を用いた本発明の実施形態の一連の動作について説明する。まず、配線材料となるAl膜、または、Al−Si、Al−Cu、Al−Si−Cu、Al−Nd、Al−Ti、Al−Mo、Al−Sc(等の単層のAl合金膜、もしくはAl合金膜と、Al以外の金属を主に含む膜、例えばTa膜、Ti膜、W−Mo膜、Ti−Ta膜、窒化チタン膜、または窒化タングステン膜との積層膜をスパッタ法、蒸着法、CVD法などを用いて形成した上にフォトレジストを形成した基板を基板カセット203にセットする。
【0025】
そして、基板は基板カセットより基板移載アーム206によって真空予備室201に移され、真空予備室は真空排気を行われる。
【0026】
真空排気の終了後、常時低圧(真空)状態であり温度が70℃〜200℃に保たれている反応室202に1枚目の基板が搬送される。反応室において、Cl2、SiCl4、BCl3、CCl4等の塩素を含有するガスをガス供給配管212から供給し、配線材料をドライエッチングし金属配線を形成する。エッチング終了後、反応室内にH2Oを含むガスを導入し、レジストおよび配線の表面に残留するCl2(塩素)およびAlCl3等の塩素系化合物を除去する。この間に真空予備室を大気圧にして、基板移送アームによって2枚目の基板を真空予備室に移す。
【0027】
その後、反応室に残存するH2Oを、不活性ガス、例えばAr、KrまたはXeから選ばれた一種または複数種によりプラズマ処理を行い除去する。このプラズマ処理によるH2Oを除去は、セルフバイアスがあまりかからない条件でプラズマ処理を行うため、基板にダメージを与えることはほとんどない。そのため、基板が反応室にない状態でH2Oの除去を行っても良いが、エッチング終了後の基板、もしくはエッチング前の基板が反応室内にある状態で行った方がスループットはより向上する。
【0028】
特に、基板が反応室内にある状態で不活性ガスによりプラズマ処理を行う場合は、反応室内のエッチングが終了した基板を真空予備室に搬送し、すでに真空予備室に移されている2枚目の基板を反応室に搬送した後に行うことが好ましい。
これは、エッチング後の基板は表面の金属膜がエッチングされ下地膜が現れているため、プラズマによるチャージがたまり易くなるのに比べて、エッチング前の基板は表面が金属膜で覆われているためチャージがたまりにくいからである。
【0029】
この後、H2Oが除去され、清浄になった反応室内で2枚目の基板のエッチングを行う。その間、真空予備室を大気圧にし、1枚目の基板を基板カセットに戻し、3枚目の基板を真空予備室に移す。
【0030】
以上が一連の動作であり、これを繰り返すことで同一の処理室で連続して金属配線が形成される。
【0031】
【実施例】
[実施例1]
本発明の実施例を図3〜図7を用いて説明する。ここでは、画素部のスイッチング素子である画素TFTと、画素部の周辺に設けられる駆動回路(ソース信号線駆動回路、ゲート信号線駆動回路等)のTFTを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、駆動回路部としてはその基本構成回路であるCMOS回路と、画素TFT部としてはnチャネル型TFTとを図示することにする。
【0032】
図3(A)において、基板6001にはコーニング社製の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスや石英などのガラス基板の他に、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)など光学的異方性を有しないプラスチック基板を用いることができる。ガラス基板を用いる場合はこの場合、ガラス歪み点よりも10〜20℃程度低い温度であらかじめ熱処理しておいても良い。本実施例ではコーニング社製の#1737ガラスを用いる。この基板6001のTFTを形成する表面には、基板6001からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜6002を形成する。例えば、プラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化シリコン膜を100nm、同様にSiH4、N2Oから作製される酸化窒化シリコン膜を200nmの厚さに積層形成する。
【0033】
次に、20〜150nm(好ましくは30〜80nm)の厚さで非晶質構造を有する半導体膜6003aを、プラズマCVD法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマCVD法で非晶質シリコン膜を54nmの厚さに形成する。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜6002と非晶質シリコン膜6003aとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。その場合、下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させることができる。
【0034】
そして、結晶化の工程を行い非晶質シリコン膜6003aから結晶質シリコン膜6003bを形成する。その方法として、レーザーアニール法や熱アニール法固相成長法)、またはラピットサーマルアニール法(RTA法)を適用することができる。前のような耐熱性の劣るラスチック基板を用いる場合には、特にレーザーアニール法を適用することが望ましい。RTA法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。本実施例では、特開平7−130652号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜6003bを形成する。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、400〜500℃で1時間程度の熱処理を行い、含有水素量を5atoms%以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ(本実施例では54nm)よりも1〜15%程度減少する(図3(B))。
【0035】
そして、結晶質シリコン膜6003bを島状にパターンニングして、島状半導体層6004〜6007を形成する。その後、プラズマCVD法またはスパッタ法により50〜150nmの厚さの酸化シリコン膜によるマスク層6008を形成する。(図3(C))。
【0036】
そしてレジストマスク6009を設け、nチャネル型TFTを形成することとなる島状半導体層6004〜6007の全面に1×1016〜5×1017atoms/cm3程度の濃度でp型を付与する不純物元素としてB(ボロン)を添加する。このB(ボロン)の添加は、しきい値電圧を制御する目的でなされる。B(ボロン)の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのB(ボロン)添加は必ずしも必要ではない(図3(D))。その後、レジストマスク6009を除去する。
【0037】
駆動回路のnチャネル型TFTのLDD領域を形成するために、n型を付与する不純物元素を島状半導体層6010〜6012に選択的に添加する。そのため、あらかじめレジストマスク6013〜6016を形成する。n型を付与する不純物元素としては、P(リン)や砒素(As)を用いれば良く、ここではP(リン)を添加すべく、フォスフィン(PH3)を用いたイオンドープ法を適用した。形成されている不純物領域6017、6018のP(リン)濃度は2×1016〜5×1019atoms/cm3の範囲とすれば良い。本明細書中では、ここで形成されている不純物領域6017〜6019に含まれるn型を付与する不純物元素の濃度を(n-)と表す。また、不純物領域6019は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でP(リン)を添加する(図4(A))。その後、レジストマスク6013〜6016を除去する。
【0038】
次に、マスク層6008をフッ酸などにより除去した後、図3(D)と図4(A)で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で500〜600℃で1〜4時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーや固体レーザーであるYAGレーザー、YVO4レーザー、YLFレーザー、YAlO3レーザーを用いる。これら固体レーザーはレーザーダイオード励起の方式を使用すると高出力で高い繰り返し周波数を実現することができる。YAGレーザー、YVO4レーザー、YLFレーザー、YAlO3レーザーはその第2高調波(532nm)、第3高調波(355nm)、第4高調波(266nm)を用いることができる。大別すると、波長400nm以上のレーザー光を照射した場合には光の侵入長との兼ね合いで半導体膜の内部から加熱して結晶化することができる。一方、波長400nm以下では半導体膜の表面から加熱して結晶化させることができる。いずれにしても、照射パルス数や照射エネルギー密度を適したものとして行う。
【0039】
これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数30Hzとし、レーザーエネルギー密度を100〜400mJ/cm2(代表的には200〜300mJ/cm2)とする。また、YAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数1〜10kHzとし、レーザーエネルギー密度を300〜600mJ/cm2(代表的には350〜500mJ/cm2)とすると良い。そして幅100〜1000μm、例えば400μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を80〜98%として行う。尚、レーザー光の照射条件には何ら限定される事項はなく適宣決定することができる。
【0040】
本実施例では、レーザー活性化の方法を用いる。レーザー光にはKrFエキシマレーザー光(波長248nm)を用い、レーザー光の形状を線状ビームに加工し、発振周波数5〜50Hz、エネルギー密度100〜500mJ/cm2として線状ビームのオーバーラップ割合を85%で走査することによって島状半導体層が形成された基板全面を処理する。
【0041】
そして、ゲート絶縁膜6020をプラズマCVD法またはスパッタ法を用いて10〜150nmの厚さでシリコンを含む絶縁膜で形成する。例えば、120nmの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い(図4(B))。
【0042】
次に、ゲート電極を形成するために第1の導電層を成膜する。この第1の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層(A)6021と金属膜から成る導電層(B)6022とを積層させる。導電層(B)6022はTa(タンタル)、Ti(チタン)、Mo(モリブデン)およびW(タングステン)から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜(代表的にはMo−W合金膜、Mo−Ta合金膜)で形成すれば良く、導電層(A)6021はTaN(窒化タンタル)、WN(窒化タングステン)、TiN(窒化チタン)膜、MoN(窒化モリブデン)で形成する。
また、導電層(A)6021は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層(B)は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては30ppm以下とすると良い。例えば、W(タングステン)は酸素濃度を30ppm以下とすることで20μΩcm以下の比抵抗値を実現することができる。
【0043】
導電層(A)6021は10〜50nm(好ましくは20〜30nm)とし、導電層(B)6022は200〜400nm(好ましくは250〜350nm)とすれば良い。本実施例では、導電層(A)6021に30nmの厚さの窒化タンタル膜を、導電層(B)6022には350nmのTa膜を用い、いずれもスパッタ法で形成する。このスパッタ法による成膜では、スパッタ用のガスのArに適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層(A)6021の下に2〜20nm程度の厚さでP(リン)をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層(A)または導電層(B)が微量に含有するアルカリ金属元素がゲート絶縁膜6020に拡散するのを防ぐことができる(図4(C))。
【0044】
次に、レジストマスク6023〜6027を形成し、導電層(A)6021と導電層(B)6022とを一括でエッチングしてゲート電極6028〜6031と容量配線6032を形成する。ゲート電極6028〜6031と容量配線6032は、導電層(A)から成る6028a〜6032aと、導電層(B)から成る6028b〜6032bとが一体として形成されている。この時、駆動回路を構成するTFTのゲート電極6029〜6030は不純物領域6017、6018の一部と、ゲート絶縁膜6020を介して重なるように形成する(図4(D))。
【0045】
次いで、駆動回路のpチャネル型TFTのソース領域およびドレイン領域を形成するために、p型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極6028をマスクとして、自己整合的に不純物領域を形成する。このとき、nチャネル型TFTが形成される領域はレジストマスク6033で被覆しておく。そして、B26(ジボラン)を用いたイオンドープ法で不純物領域6034を形成する。この領域のB(ボロン)濃度は3×1020〜3×1021atoms/cm3となるようにする。その後、レジストマスク6033を除去する。本明細書中では、ここで形成された不純物領域6034に含まれるp型を付与する不純物元素の濃度を(p++)と表す(図5(A))。
【0046】
次に、nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行う。レジストのマスク6035〜6037を形成し、n型を付与する不純物元素を添加して不純物領域6038〜6042を形成する。これは、PH3(フォスフィン)を用いたイオンドープ法で行い、この領域のP(リン)濃度を1×1020〜1×1021atoms/cm3とする。本明細書中では、ここで形成される不純物領域6038〜6042に含まれるn型を付与する不純物元素の濃度を(n+)と表す(図5(B))。
【0047】
不純物領域6038〜6042には、既に前工程で添加されているP(リン)またはB(ボロン)が含まれているが、それに比して十分に高い濃度でP(リン)が添加されるので、前工程で添加されているP(リン)またはB(ボロン)の影響は考えなくても良い。また、不純物領域6038に添加されたP濃度は図5(A)で添加されているB濃度の1/2〜1/3なのでp型の導電性が確保され、TFTの特性に何ら影響を与えることはない。
【0048】
レジストマスク6035〜6037を除去した後、画素部のnチャネル型TFTのLDD領域を形成するためのn型を付与する不純物添加の工程を行った。ここではゲート電極6031をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加する。添加するP(リン)の濃度は1×1016〜5×1018atoms/cm3であり、図4(A)および図5(A)と図5(B)で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域6043、6044のみが形成される。本明細書中では、この不純物領域6043、6044に含まれるn型を付与する不純物元素の濃度を(n--)と表す(図5(C))。
【0049】
その後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)で行うことができる。ここではファーネスアニール法で活性化工程を行う。熱処理は酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜800℃、代表的には500〜600℃で行うものであり、本実施例では500℃で4時間の熱処理を行う。また、基板6001に石英基板のような耐熱性を有するものを使用した場合には、800℃で1時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができる。なお、上述のゲート電極のTaのピーリングを防止するための層間膜を形成した場合には、この効果は得られない場合がある。
【0050】
レーザーアニール法で行う場合には、パルス発振型または連続発光型のエキシマレーザーや固体レーザーであるYAGレーザー、YVO4レーザー、YLFレーザー、YAlO3レーザーを適用することができる。これら固体レーザーはレーザーダイオード励起の方式を使用すると高出力で高い繰り返し周波数を実現することができる。YAGレーザー、YVO4レーザー、YLFレーザー、YAlO3レーザーはその第2高調波(532nm)、第3高調波(355nm)、第4高調波(266nm)を用いることができる。大別すると、波長400nm以上のレーザー光を照射した場合には光の侵入長との兼ね合いで半導体膜の内部から加熱してアニールすることができる。一方、波長400nm以下では半導体膜の表面から加熱してアニールすることができる。いずれにしても、照射パルス数や照射エネルギー密度を適したものにして行う。
【0051】
この熱処理において、ゲート電極6028〜6031と容量配線6032を形成する金属膜6028b〜6032bは、表面から5〜80nmの厚さで導電層(C)6028c〜6032cが形成される。例えば、導電層(B)6028b〜6032bがタングステン(W)の場合にはWN(窒化タングステン)が形成され、Ta(タンタル)の場合にはTaN(窒化タンタル)を形成することができる。また、導電層(C)6028c〜6032cは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極6028〜6031及び容量配線6032を晒しても同様に形成することができる。さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素、プラズマ化した水素を用いる)を行っても良い。
【0052】
島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製される場合、島状半導体層中には微量の触媒元素が残留する。勿論、そのような状態でもTFTを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましい。この触媒元素を除去する手段の一つにP(リン)によるゲッタリング作用を利用する手段がある。ゲッタリングに必要なP(リン)の濃度は図5(B)で形成されている不純物領域(n)と同程度であり、ここで実施される活性化工程の熱処理により、nチャネル型TFTおよびpチャネル型TFTのチャネル形成領域から触媒元素をゲッタリングすることができる(図5(D))。
【0053】
活性化および水素化の工程が終了したら、ゲート配線とする第2の導電膜を形成する。この第2の導電膜は低抵抗材料であるAl(アルミニウム)やCu(銅)を主成分とする導電層(D)と、Ti(チタン)やTa(タンタル)、W(タングステン)、Mo(モリブデン)から成る導電層(E)とで形成すると良い。
本実施例では、チタン(Ti)を0.1〜2重量%含むAl合金膜を導電層(D)6045とし、チタン(Ti)膜を導電層(E)6046として形成する。導電層(D)6045は200〜400nm(好ましくは250〜350nm)とすれば良く、導電層(E)6046は50〜200(好ましくは100〜150nm)で形成すれば良い。(図6(A))
【0054】
そして、ゲート電極に接続するゲート配線を形成するためにフォトマスクを用いて所定の形状にフォトレジストを形成する。導電層(E)6046と導電層(D)6045とをエッチング処理して、ゲート配線6047、6048と容量配線6049は形成される。エッチング処理は最初に導電層(E)の表面から導電層(D)の途中までを実施形態1で示す方法で除去する。まず、温度100℃の処理室内で、Cl2とBCl3との混合ガスを用いてドライエッチング行い、次いで処理室内の圧力を66.5Paに保ち、H2Oガスの流量を300sccmとし、120sec間処理を行い表面に付着するCl(塩素)除去する。また、反応室内のH2OはArよるプラズマ処理により除去する。その後、リン酸系のエッチング溶液によるウエットエッチングで導電層(D)を除去することにより、下地との選択加工性を保ってゲート配線を形成することができる。
【0055】
第1の層間絶縁膜6050は500〜1500nmの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成し、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。その後、ソース配線6051〜6054と、ドレイン配線6055〜6058となる金属膜を成膜し、その上にフォトマスクを用いて所定の形状にフォトレジストを形成する。
図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とし、実施形態1の方法でソース配線6051〜6054と、ドレイン配線6055〜6058を形成する。まず、温度75℃の処理室内で、Cl2とBCl3との混合ガスを用いてドライエッチング行い、次いで処理室内の圧力を66.5Paに保ち、H2Oガスの流量を300sccmとし、120sec間処理を行い表面に付着するCl(塩素)除去する。また、反応室内のH2OはArによるプラズマ処理により除去する。
【0056】
次に、パッシベーション膜6059として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を50〜500nm(代表的には100〜300nm)の厚さで形成する。この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られる。例えば、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得らる。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜6059に開口部を形成しておいても良い(図6(C))。
【0057】
その後、有機樹脂からなる第2の層間絶縁膜6060を1.0〜1.5μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成する。そして、第2の層間絶縁膜6060にドレイン配線6058に達するコンタクトホールを形成し、画素電極6061、6062を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。反射型の液晶表示装置で、単層のAl合金膜、もしくはAl合金膜とAl以外の金属膜との積層膜を形成するのであれば、実施形態1の方法で反射電極を形成することができる。本実施例では透過型の液晶表示装置とするために、ITO(酸化インジウム・スズ)膜を100nmの厚さにスパッタ法で形成する(図7)。
【0058】
こうして同一基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させることができる。駆動回路にはpチャネル型TFT6101、第1のnチャネル型TFT6102、第2のnチャネル型TFT6103、画素部には画素TFT6104、保持容量6105が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【0059】
駆動回路のpチャネル型TFT6101には、島状半導体層6004にチャネル形成領域6106、ソース領域6107a、6107b、ドレイン領域6108a,6108bを有している。第1のnチャネル型TFT6102には、島状半導体層6005にチャネル形成領域6109、ゲート電極6029と重なるLDD領域6110(以降、このようなLDD領域をLovと記す)、ソース領域6111、ドレイン領域6112を有している。このLov領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.0〜1.5μmとした。第2のnチャネル型TFT6103には、島状半導体層6006にチャネル形成領域6113、LDD領域6114,6115、ソース領域6116、ドレイン領域6117を有している。このLDD領域はLov領域とゲート電極6030と重ならないLDD領域(以降、このようなLDD領域をLoffと記す)とが形成され、このLoff領域のチャネル長方向の長さは0.3〜2.0μm、好ましくは0.5〜1.5μmである。画素TFT6104には、島状半導体層6007にチャネル形成領域6118、6119、Loff領域6120〜6123、ソースまたはドレイン領域6124〜6126を有している。Loff領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.5〜2.5μmである。さらに、容量配線6032、6049と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素TFT6104のドレイン領域6126に接続し、n型を付与する不純物元素が添加された半導体層6127とから保持容量6105が形成されている。図7では画素TFT6104をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【0060】
以上の様に本実施例では、画素TFTおよび駆動回路が要求する仕様に応じて各回路を構成するTFTの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能とすることができる。さらにゲート電極を耐熱性を有する導電性材料で形成することによりLDD領域やソース領域およびドレイン領域の活性化を容易とし、ゲート配線低抵抗材料で形成することにより、配線抵抗を十分低減できる。従って、画素部(画面サイズ)が4インチクラス以上の表示装置にも適用することができる。
【0061】
[実施例2]
本実施例では、実施例1の工程によって作製されたアクティブマトリクス基板をもとに、透過型液晶パネルを作製する工程を説明する。
【0062】
図7を参照する。図8の状態のアクティブマトリクス基板に配向膜6201を形成する。本実施例では、配向膜6201にはポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板6202、遮光膜6203、透明導電膜からなる対向電極6204、配向膜6205とで構成される。
【0063】
なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにする。
【0064】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ(共に図示せず)などを介して貼り合わせる。その後、両基板の間に液晶6206を注入し、封止剤(図示せず)によって完全に封止する。よって、図8に示すような透過型液晶パネルが完成する。
【0065】
[実施例3]
本実施例では、本願発明によって作製された液晶表示装置の例を図9に示す。
画素TFT(画素スイッチング素子)の作製方法やセル組工程は公知の手段を用いれば良いので詳細な説明は省略する。
【0066】
図9は、本実施例のアクティブマトリクス型液晶パネルの概略図である。図9に示すようにアクティブマトリクス基板と対向基板とが対向し、これらの基板間に液晶が挟まれている。アクティブマトリクス基板はガラス基板1000上に形成された画素部1001、走査線駆動回路1002、信号線駆動回路1003を有する。
【0067】
走査線駆動回路1002、信号線駆動回路1003はそれぞれ走査線1030、信号線1040によって画素部1001に接続されている。これら駆動回路1002、1003はCMOS回路で主に構成されている。
【0068】
画素部1001の行ごとに走査線1030が形成され、列ごとに信号線1040が形成されている。走査線1030、信号線1040の交差部近傍には、画素TFT1010が形成されている。画素TFT1010のゲート電極は走査線1030に接続され、ソースは信号線1040に接続されている。更に、ドレインには画素電極1060、保持容量1070が接続されている。
【0069】
対向基板1080はガラス基板全面にITO膜等の透明導電膜が形成されている。透明導電膜は画素部1001の画素電極1060に対する対向電極であり、画素電極、対向電極間に形成された電界によって液晶材料が駆動される。対向基板1080には必要であれば配向膜や、ブラックマトリクスや、カラーフィルタが形成されている。
【0070】
アクティブマトリクス基板側のガラス基板にはFPC1031を取り付ける面を利用してICチップ1032、1033が取り付けられている。これらのICチップ1032、1033はビデオ信号の処理回路、タイミングパルス発生回路、γ補正回路、メモリ回路、演算回路などの回路をシリコン基板上に形成して構成される。
【0071】
また、本発明を用いて作製できる液晶表示部は透過型か反射型かは問わない。
どちらを選択するのも実施者の自由である。この様に本発明はあらゆるアクティブマトリクス型の電気光学装置(半導体装置)に対して適用することが可能である。
【0072】
〔実施例4〕
本発明はアクティブマトリクス型EL表示装置に適用することも可能である。その例を図10に示す。
【0073】
図10はアクティブマトリクス型EL表示装置の回路図である。81は表示領域を表わしており、その周辺にはX方向周辺駆動回路82、Y方向周辺駆動回路83が設けられている。また、表示領域81の各画素は、スイッチ用TFT84、コンデンサ85、電流制御用TFT86、有機EL素子87を有し、スイッチ用TFT84にX方向信号線88a(または88b)、Y方向信号線80a(または80b、80c)が接続される。また、電流制御用TFT86には、電源線89a、89bが接続される。
【0074】
〔実施例5〕
本発明は従来のIC技術全般に適用することが可能である。即ち、現在市場に流通している全ての半導体回路に適用できる。例えば、ワンチップ上に集積化されたRISCプロセッサ、ASICプロセッサ等のマイクロプロセッサに適用しても良いし、液晶用ドライバー回路(D/Aコンバータ、γ補正回路、信号分割回路等)に代表される信号処理回路や携帯機器(携帯電話、PHS、モバイルコンピュータ)用の高周波回路に適用しても良い。
【0075】
また、マイクロプロセッサ等の半導体回路は様々な電子機器に搭載されて中枢回路として機能する。代表的な電子機器としてはパーソナルコンピュータ、携帯型情報端末機器、その他あらゆる家電製品が挙げられる。また、車両(自動車や電車等)の制御用コンピュータなども挙げられる。本発明はその様な半導体装置に対しても適用可能である。
【0076】
〔実施例6〕
本発明を実施して形成されたCMOS回路や画素部は様々な電気光学装置(アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマトリクス型ECディスプレイ)に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施できる。
【0077】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図11および図12に示す。
【0078】
図11(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004で構成される。本発明を画像入力部2002、表示部2003やその他の信号制御回路に適用することができる。
【0079】
図10(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106で構成される。本発明を表示部2102、音声入力部2103やその他の信号制御回路に適用することができる。
【0080】
図11(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205で構成される。本発明は表示部2205やその他の信号制御回路に適用できる。
【0081】
図11(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アーム部2303で構成される。本発明は表示部2302やその他の信号制御回路に適用することができる。
【0082】
図11(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405で構成される。なお、この装置は記録媒体としてDVD(Digital Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部2402やその他の信号制御回路に適用することができる。
【0083】
図11(F)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)で構成される。本発明を表示部2502やその他の信号制御回路に適用することができる。
【0084】
12(A)はフロント型プロジェクターであり、光源光学系および表示部2601、スクリーン2602で構成される。本発明は表示部やその他の信号制御回路に適用することができる。
【0085】
図12(B)はリア型プロジェクターであり、本体2701、光源光学系および表示部2702、ミラー2703、スクリーン2704で構成される。本発明は表示部やその他の信号制御回路に適用することができる。
【0086】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1〜実施例5のどのような組み合わせからなる構成を用いても実現することができる。
【0087】
【発明の効果】
本発明を用いることで、同一の処理室でドライエッチング法により金属配線を形成し、下地膜に損傷を与えることなく塩素を除去し、細密なパターンに対しても信頼性高く金属配線の腐食を防ぐことを達成できる。
【0088】
【図面の簡単な説明】
【図1】本発明の金属配線の腐食を防止するメカニズムを示す図
【図2】本発明を実施するエッチング装置の概略図
【図3】実施例1のTFT作製工程を示す図
【図4】実施例1のTFT作製工程を示す図
【図5】実施例1のTFT作製工程を示す図
【図6】実施例1のTFT作製工程を示す図
【図7】実施例1のTFT作製工程を示す図
【図8】実施例2の透過型液晶パネルを示す図
【図9】実施例3のアクティブマトリクス基板の例を示す図
【図10】実施例4のELパネル回路図を示す図
【図11】実施例6の電子機器の例を示す図
【図12】実施例6の電子機器の例を示す図
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of dry-etching a metal film into a predetermined shape in the presence of a gas containing Cl (chlorine) in the same processing chamber, and further preventing corrosion of the formed metal wiring. Further, the present invention relates to a semiconductor device manufactured by including a method for preventing dry etching of a metal film and corrosion of metal wiring in the same processing chamber, and a manufacturing method thereof. Note that the semiconductor device here includes an electro-optical device such as a liquid crystal display device and an EL display device, and an electronic device including the electro-optical device as a component.
[0002]
[Prior art]
In a conventional process for forming a metal wiring of a semiconductor device, first, a silicon oxide film, a silicon nitride film, a silicon nitride oxide film, and a resin film are formed as a base film for the metal wiring, and a wiring material film is formed thereon by sputtering. Al (aluminum) film, Al-Si (silicon), Al-Cu (copper), Al-Si-Cu, Al-Nd (neodymium), Al-Ti (titanium), Al-Mo (molybdenum) and Al-Sc An Al alloy film such as (scandium) or a laminated film of an Al alloy film and a Ti film, a TiN (titanium nitride) film, a W (tungsten) film, and a WN (tungsten nitride) film is formed. Next, a photoresist is formed into a predetermined shape using a photomask. Then, using the photoresist as a mask, Cl 2 , SiCl Four , BCl Three And CCl Four The metal wiring is formed by dry etching using various chlorine-containing gases.
[0003]
If left in the atmosphere after etching, the resist and wiring surfaces have Cl 2 (Chlorine) and chlorine-based compounds remain, and these substances and H in the atmosphere 2 O reacts to produce hydrochloric acid, which causes wiring corrosion. The corrosion of the wiring not only lowers the yield of the semiconductor device but also reduces the reliability of the wiring and shortens the life. Note that the chlorine-based compound is a compound containing Al and Cl generated by etching, and is typically AlCl. Three And Al 2 Cl 6 Is mentioned. Further, the compound to be generated varies depending on the etching conditions.
[0004]
As a solution of this method, after etching, before being released to the atmosphere, it is transported to a rinsing chamber in a nitrogen gas atmosphere and washed with pure water or a chemical solution to remove chlorine and chlorine-based compounds. 6 And CF Four A method of substituting chlorine adhering to the surface of the resist and wiring with fluorine by exposing to a plasma of a gas containing fluorine such as H; 2 There is a method of removing chlorine adhering to the surface together with a photoresist by plasma of O gas.
[0005]
[Problems to be solved by the invention]
However, the method of removing chlorine by cleaning with pure water, chemical solution, or the like is not desirable because the cleaning apparatus needs to be incorporated in the etching apparatus, and the configuration of the apparatus becomes complicated and the cost increases. In addition, as the patterns become finer, it may be difficult to sufficiently penetrate pure water, a chemical solution, or the like between the patterns, and the effect may not be obtained.
[0006]
On the other hand, in the method of replacing Cl (chlorine) with F (fluorine) by plasma of a gas containing fluorine, a silicon oxide film, a silicon nitride film, a silicon nitride oxide film, and a resin film, which are base films for metal wiring, are etched. End up. And H 2 In the method of removing chlorine by plasma of O gas, when the base film is a resin film, the base film is largely etched. Although these methods can be performed in the same processing chamber, since plasma is used, damage due to charge-up is also a problem.
[0007]
[Means for Solving the Problems]
The method of the present invention for solving the above-described problems is a process of forming a metal film as a wiring material, a process of forming a photoresist on the metal film, and a gas containing chlorine in the metal film. Etching in the reaction chamber and H in the reaction chamber. 2 And a step of introducing O gas.
[0008]
In addition, H in the reaction chamber 2 A step of performing plasma treatment with an inert gas in the reaction chamber is provided after the step of introducing the O gas.
[0009]
The metal film is typified by a film mainly containing Al (referred to as an Al alloy film), for example, Al-Si, Al-Cu, Al-Si-Cu, Al-Nd, Al-Ti, Al-Mo, and Al-Sc. A single layer film made of an Al alloy film, or a film mainly containing an Al alloy film and a metal other than Al, such as Ta (tantalum), Ti (titanium), Mo (molybdenum), and W (tungsten) It is a film mainly containing an element selected from the above, an alloy film in which the elements are combined, or a laminated film with a nitride film of the elements.
[0010]
The temperature in the reaction chamber in each of the above steps is maintained in the range of 70 ° C to 200 ° C, preferably 70 ° C to 100 ° C.
[0011]
In particular, H 2 The pressure in the reaction chamber when introducing the O gas is a chlorine-based compound remaining on the surface of the photoresist and the metal wiring after the metal film is dry-etched using a gas containing chlorine in the reaction chamber. This is a method for manufacturing a semiconductor device, characterized by being lower than the saturated vapor pressure.
[0012]
The inert gas is one or a plurality selected from Ar (argon), Kr (krypton), or Xe (xenon).
[0013]
In the method of the present invention, H in the reaction chamber 2 Chlorine is removed by introducing O gas with low pressure and heating. This H 2 The effect of removing Cl (chlorine) by O gas is 2 Gas and O 2 For gases, the temperature and pressure are set to H 2 It is clear from the fact that it was introduced under the same conditions as O gas and it was confirmed that the effect of preventing corrosion of metal wiring could not be obtained.
[0014]
A mechanism for preventing corrosion of the metal wiring according to the present invention will be described with reference to FIG. As shown in FIG. 1A, a film to be a base film 102 is formed on a substrate 101, a metal film 103 to be a wiring material is formed thereon, and a photoresist 104 is further formed thereon. . After that, when the metal film is dry-etched using a gas containing chlorine, the surface of the photoresist and the formed metal wiring 105 is formed with Cl. 2 (Chlorine) 106 and AlCl Three A chlorine-based compound 107 such as the residue remains (FIG. 1B).
[0015]
After etching, H 2 When O gas 108 is introduced into the reaction chamber, Cl 2 And AlCl Three It reacts with a chlorine-based compound such as HCl (hydrogen chloride) gas 109. At this time, the lower the pressure in the reaction chamber, the higher the temperature, the more H present in the reaction chamber. 2 O, Cl 2 And AlCl Three The degree of freedom of chlorine compounds such as 2 The reaction between O and the chlorine-based compound is promoted.
[0016]
The generated HCl gas is Cl 2 And AlCl Three The temperature which shows the same saturated vapor pressure is lower than chlorinated compounds such as. For example, the HCl temperature at a saturated vapor pressure of 1333 Pa (≈10 Torr) is −136 ° C., whereas Cl 2 Is −102 ° C. Furthermore, AlCl which is one of chlorinated compounds Three Is 124 ° C., a very high temperature compared to HCl. That is, Cl 2 And AlCl Three Chlorinated compounds such as H 2 By reacting with O to make HCl, Cl (chlorine), which causes corrosion of the metal wiring, tends to exist in a gaseous state and can be easily removed.
[0017]
On the other hand, in the method of the present invention, after dry etching is performed in a reaction chamber to form a metal wiring having a predetermined shape, H 2 It is characterized by introducing O gas. Therefore, in order to continuously process a plurality of substrates in the same reaction chamber, it is desired to keep the temperature in the reaction chamber constant. When the temperature in the reaction chamber is as low as 70 ° C. or lower, H 2 O and Cl 2 And AlCl Three The reaction with chlorine-based compounds such as the above becomes worse, and the removal of Cl becomes difficult. Further, although the removal of Cl becomes efficient when the temperature of the reaction chamber becomes high, the heat resistance of the photoresist becomes a problem when the temperature becomes higher than 200 ° C. For this reason, the temperature in the reaction chamber is set in the range of 70 ° C to 200 ° C. However, in consideration of the durability of an organic resin part of the etching apparatus, for example, an O-ring or the like, a temperature of 100 ° C. or lower is preferable.
[0018]
In order to remove chlorine remaining on the surface of the resist and wiring with high reliability even for fine patterns, H 2 O gas and Cl 2 (Chlorine) and AlCl Three As shown in FIG. 1 (C), chlorine-based compounds such as 2 When introducing O gas, Cl 2 (Chlorine) and AlCl Three It is desirable that a chlorine-based compound such as is present in a gaseous state. For this reason, H 2 The pressure of the reaction chamber when introducing O gas is Cl 2 And AlCl Three Chlorinated compounds such as H and 2 It is necessary that the pressure be such that O can exist in a gaseous state. For example, molecules remaining in the reaction chamber are Cl 2 AlCl which is one of the above-mentioned chlorinated compounds Three And H 2 Assuming that there are three types of O, the saturated vapor pressure at 100 ° C. is AlCl Three Is 133 Pa (≈1 Torr), which is the lowest compared to other molecules. Therefore, in order for the molecules to exist in a gaseous state, the pressure may be set to 133 Pa or less. Therefore, H 2 In the case where the reaction chamber is kept at 100 ° C. when introducing the O gas, by maintaining a low pressure state of 133 Pa or less, Cl 2 And AlCl Three Chlorinated compounds such as H and 2 O becomes HCl gas more effectively and efficiently (FIG. 1D).
[0019]
In this way, Cl remaining on the surface of the resist and wiring 2 (Chlorine) and AlCl Three Since the chlorine-based compounds such as HCl are removed from the surface as HCl, the metal wiring is not corroded even when opened to the atmosphere (FIG. 1E).
[0020]
Further, in the method of the present invention, H in the same reaction chamber. 2 After introducing the O gas, the reaction chamber must be returned to a clean state in order to dry-etch the metal film again. For this reason, H remaining in the reaction chamber 2 A step of removing O is required. Such H 2 O can be removed by plasma treatment using one or more selected from Ar, Kr or Xe. In order to improve the throughput, it is desirable to perform the plasma treatment with the substrate after being etched or before being etched in the reaction chamber. However, since plasma is used, damage due to charge-up becomes a problem. However, by performing plasma processing under conditions that do not require much self-bias, the substrate is not damaged by the plasma. 2 O can be removed.
[0021]
By repeating the above steps, metal wiring is formed in the same processing chamber, chlorine is reliably removed even for fine patterns, and corrosion of the metal wiring is prevented without damaging the underlying film. Can be achieved.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described. FIG. 2 schematically shows the structure of an etching apparatus for carrying out the present invention.
[0023]
The etching apparatus of FIG. 2 is a single wafer type dry etching apparatus having a vacuum preliminary chamber 201 and a reaction chamber 202. In FIG. 2, 203 is a substrate cassette, 204 and 205 are gate valves, 206 is a substrate transfer arm, 207 and 208 are vacuum exhaust pipes, 209 and 210 are vacuum exhaust pumps, 211 and 212 Is a gas supply pipe.
[0024]
A series of operations of the embodiment of the present invention using the etching apparatus configured as described above will be described. First, an Al film serving as a wiring material, or a single-layer Al alloy film such as Al-Si, Al-Cu, Al-Si-Cu, Al-Nd, Al-Ti, Al-Mo, Al-Sc ( Alternatively, a laminated film of an Al alloy film and a film mainly containing a metal other than Al, such as a Ta film, a Ti film, a W-Mo film, a Ti-Ta film, a titanium nitride film, or a tungsten nitride film, is formed by sputtering or vapor deposition. A substrate on which a photoresist is formed on the substrate cassette 203 is set on the substrate cassette 203.
[0025]
Then, the substrate is transferred from the substrate cassette to the vacuum preliminary chamber 201 by the substrate transfer arm 206, and the vacuum preliminary chamber is evacuated.
[0026]
After the evacuation is completed, the first substrate is transferred to the reaction chamber 202 which is always in a low pressure (vacuum) state and the temperature is maintained at 70 ° C. to 200 ° C. In the reaction chamber, Cl 2 , SiCl Four , BCl Three , CCl Four A gas containing chlorine such as is supplied from the gas supply pipe 212, and the wiring material is dry-etched to form a metal wiring. After etching, H in the reaction chamber 2 A gas containing O is introduced to leave Cl remaining on the resist and wiring surfaces. 2 (Chlorine) and AlCl Three Remove chlorinated compounds such as During this time, the vacuum preliminary chamber is set to atmospheric pressure, and the second substrate is transferred to the vacuum preliminary chamber by the substrate transfer arm.
[0027]
Thereafter, H remaining in the reaction chamber 2 O is removed by plasma treatment with one or more kinds of inert gases such as Ar, Kr or Xe. H by this plasma treatment 2 Since the O treatment is performed under the condition that the self-bias is not so much, the substrate is hardly damaged. Therefore, the substrate is not in the reaction chamber and H 2 O may be removed, but the throughput is further improved when the substrate after etching or the substrate before etching is in the reaction chamber.
[0028]
In particular, when the plasma treatment is performed with an inert gas in a state where the substrate is in the reaction chamber, the substrate that has been etched in the reaction chamber is transported to the vacuum preliminary chamber and the second sheet that has already been transferred to the vacuum preliminary chamber. It is preferable to carry out after carrying the substrate to the reaction chamber.
This is because the surface of the substrate after etching is etched with the metal film on the surface and the underlying film appears, so that the surface of the substrate before etching is covered with a metal film compared to the case where the plasma charge tends to accumulate. This is because the charge is hard to accumulate.
[0029]
After this, H 2 Etching of the second substrate is performed in the reaction chamber where O is removed and cleaned. Meanwhile, the vacuum preliminary chamber is set to atmospheric pressure, the first substrate is returned to the substrate cassette, and the third substrate is moved to the vacuum preliminary chamber.
[0030]
The above is a series of operations, and by repeating this, metal wiring is continuously formed in the same processing chamber.
[0031]
【Example】
[Example 1]
An embodiment of the present invention will be described with reference to FIGS. Here, a method for manufacturing a pixel TFT which is a switching element of a pixel portion and a TFT of a driver circuit (a source signal line driver circuit, a gate signal line driver circuit, or the like) provided in the periphery of the pixel portion on the same substrate according to the process. This will be described in detail. However, in order to simplify the description, a CMOS circuit, which is a basic configuration circuit, is illustrated as the drive circuit unit, and an n-channel TFT is illustrated as the pixel TFT unit.
[0032]
In FIG. 3A, a substrate 6001 includes polyethylene terephthalate (PET) in addition to a glass substrate such as barium borosilicate glass, aluminoborosilicate glass or quartz represented by # 7059 glass or # 1737 glass manufactured by Corning. ), Polyethylene naphthalate (PEN), polyethersulfone (PES), or the like, a plastic substrate having no optical anisotropy can be used. In the case of using a glass substrate, heat treatment may be performed in advance at a temperature lower by about 10 to 20 ° C. than the glass strain point. In this example, Corning # 1737 glass is used. A base film 6002 such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed on the surface of the substrate 6001 where a TFT is formed in order to prevent impurity diffusion from the substrate 6001. For example, SiH by plasma CVD method Four , NH Three , N 2 A silicon oxynitride film made from O is 100 nm, similarly SiH Four , N 2 A silicon oxynitride film formed from O is stacked to a thickness of 200 nm.
[0033]
Next, a semiconductor film 6003a having an amorphous structure with a thickness of 20 to 150 nm (preferably 30 to 80 nm) is formed by a known method such as a plasma CVD method or a sputtering method. In this embodiment, an amorphous silicon film is formed to a thickness of 54 nm by plasma CVD. As the semiconductor film having an amorphous structure, there are an amorphous semiconductor film and a microcrystalline semiconductor film, and a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be applied. Further, since the base film 6002 and the amorphous silicon film 6003a can be formed by the same film formation method, they may be formed continuously. In that case, after the base film is formed, it is possible to prevent contamination of the surface by not exposing it to the air atmosphere, and variations in characteristics of the TFT to be manufactured and variations in threshold voltage can be reduced.
[0034]
Then, a crystallization step is performed to form a crystalline silicon film 6003b from the amorphous silicon film 6003a. As the method, a laser annealing method, a thermal annealing method, a solid phase growth method), or a rapid thermal annealing method (RTA method) can be applied. in front Predicate As Resistance Poor heat The When using a plastic substrate, it is particularly desirable to apply a laser annealing method. In the RTA method, an infrared lamp, a halogen lamp, a metal halide lamp, a xenon lamp, or the like is used as a light source. In this embodiment, a crystalline silicon film 6003b is formed by a crystallization method using a catalytic element in accordance with the technique disclosed in Japanese Patent Laid-Open No. 7-130552. Prior to the crystallization step, depending on the amount of hydrogen contained in the amorphous silicon film, heat treatment is performed at 400 to 500 ° C. for about 1 hour to reduce the amount of hydrogen to 5 atoms% or less, and then crystallization is performed. desirable. When the amorphous silicon film is crystallized, the rearrangement of atoms occurs and the amorphous silicon film is densified. Therefore, the thickness of the crystalline silicon film to be produced is larger than the initial thickness of the amorphous silicon film (54 nm in this embodiment). Is also reduced by about 1 to 15% (FIG. 3B).
[0035]
Then, the crystalline silicon film 6003b is patterned into an island shape to form island-like semiconductor layers 6004 to 6007. Thereafter, a mask layer 6008 made of a silicon oxide film having a thickness of 50 to 150 nm is formed by plasma CVD or sputtering. (FIG. 3C).
[0036]
Then, a resist mask 6009 is provided, and 1 × 10 6 is formed on the entire surface of the island-like semiconductor layers 6004 to 6007 where n-channel TFTs are to be formed. 16 ~ 5x10 17 atoms / cm Three B (boron) is added as an impurity element imparting p-type at a concentration of about. The addition of B (boron) is performed for the purpose of controlling the threshold voltage. B (boron) may be added by an ion doping method, or may be added simultaneously with the formation of the amorphous silicon film. The addition of B (boron) here is not always necessary (FIG. 3D). Thereafter, the resist mask 6009 is removed.
[0037]
In order to form the LDD region of the n-channel TFT of the driver circuit, an impurity element imparting n-type conductivity is selectively added to the island-shaped semiconductor layers 6010 to 6012. Therefore, resist masks 6013 to 6016 are formed in advance. As the impurity element imparting n-type conductivity, P (phosphorus) or arsenic (As) may be used. Here, phosphine (PH) is added to add P (phosphorus). Three ) Was applied. The P (phosphorus) concentration of the impurity regions 6017 and 6018 formed is 2 × 10 16 ~ 5x10 19 atoms / cm Three It may be in the range. In this specification, the concentration of the impurity element imparting n-type contained in the impurity regions 6017 to 6019 formed here is expressed as (n−). The impurity region 6019 is a semiconductor layer for forming a storage capacitor of the pixel portion, and P (phosphorus) is added to this region at the same concentration (FIG. 4A). Thereafter, the resist masks 6013 to 6016 are removed.
[0038]
Next, after removing the mask layer 6008 with hydrofluoric acid or the like, a step of activating the impurity element added in FIGS. 3D and 4A is performed. The activation can be performed by a heat treatment at 500 to 600 ° C. for 1 to 4 hours or a laser activation method in a nitrogen atmosphere. Moreover, you may carry out using both together. In order to produce a crystalline semiconductor film by the laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, a solid-state laser such as a YAG laser, or YVO is used. Four Laser, YLF laser, YAlO Three Use a laser. These solid-state lasers can achieve a high output and a high repetition frequency by using a laser diode excitation method. YAG laser, YVO4 laser, YLF laser, YAlO Three The laser can use the second harmonic (532 nm), the third harmonic (355 nm), and the fourth harmonic (266 nm). Broadly speaking, when laser light having a wavelength of 400 nm or more is irradiated, it can be crystallized by heating from the inside of the semiconductor film in consideration of the penetration depth of light. On the other hand, when the wavelength is 400 nm or less, it can be crystallized by heating from the surface of the semiconductor film. In any case, the number of irradiation pulses and the irradiation energy density are set appropriately.
[0039]
When these lasers are used, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly collected by an optical system and irradiated onto a semiconductor film. Crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is 30 Hz, and the laser energy density is 100 to 400 mJ / cm. 2 (Typically 200-300mJ / cm 2 ). When a YAG laser is used, the second harmonic is used and the pulse oscillation frequency is 1 to 10 kHz, and the laser energy density is 300 to 600 mJ / cm. 2 (Typically 350-500mJ / cm 2 ) Then, a laser beam condensed linearly with a width of 100 to 1000 μm, for example 400 μm, is irradiated over the entire surface of the substrate, and the superposition rate (overlap rate) of the linear laser beam at this time is 80 to 98%. Note that the laser light irradiation conditions are not limited and can be appropriately determined.
[0040]
In this embodiment, a laser activation method is used. The laser light is KrF excimer laser light (wavelength 248 nm), the shape of the laser light is processed into a linear beam, the oscillation frequency is 5 to 50 Hz, and the energy density is 100 to 500 mJ / cm. 2 Then, the entire surface of the substrate on which the island-shaped semiconductor layer is formed is processed by scanning the linear beam with an overlap ratio of 85%.
[0041]
Then, the gate insulating film 6020 is formed with an insulating film containing silicon with a thickness of 10 to 150 nm by a plasma CVD method or a sputtering method. For example, a silicon oxynitride film is formed with a thickness of 120 nm. As the gate insulating film, another insulating film containing silicon may be used as a single layer or a stacked structure (FIG. 4B).
[0042]
Next, a first conductive layer is formed to form a gate electrode. The first conductive layer may be formed as a single layer, but may have a laminated structure such as two layers or three layers as necessary. In this embodiment, a conductive layer (A) 6021 made of a conductive nitride metal film and a conductive layer (B) 6022 made of a metal film are laminated. The conductive layer (B) 6022 is an element selected from Ta (tantalum), Ti (titanium), Mo (molybdenum), and W (tungsten), an alloy containing the element as a main component, or an alloy film in which the elements are combined. (Typically Mo—W alloy film, Mo—Ta alloy film), and the conductive layer (A) 6021 is TaN (tantalum nitride), WN (tungsten nitride), TiN (titanium nitride) film, MoN. (Molybdenum nitride) is formed.
Alternatively, tungsten silicide, titanium silicide, or molybdenum silicide may be applied to the conductive layer (A) 6021 as an alternative material. In the conductive layer (B), it is preferable to reduce the concentration of impurities contained in order to reduce resistance, and in particular, the oxygen concentration is preferably 30 ppm or less. For example, W (tungsten) can realize a specific resistance value of 20 μΩcm or less by setting the oxygen concentration to 30 ppm or less.
[0043]
The conductive layer (A) 6021 may be 10 to 50 nm (preferably 20 to 30 nm), and the conductive layer (B) 6022 may be 200 to 400 nm (preferably 250 to 350 nm). In this embodiment, a 30 nm thick tantalum nitride film is used for the conductive layer (A) 6021 and a 350 nm Ta film is used for the conductive layer (B) 6022, both of which are formed by sputtering. In film formation by this sputtering method, if an appropriate amount of Xe or Kr is added to the sputtering gas Ar, the internal stress of the film to be formed can be relaxed and the film can be prevented from peeling. Although not shown, it is effective to form a silicon film doped with P (phosphorus) with a thickness of about 2 to 20 nm under the conductive layer (A) 6021. This improves adhesion and prevents oxidation of the conductive film formed thereon, and at the same time, an alkali metal element contained in a trace amount in the conductive layer (A) or the conductive layer (B) diffuses into the gate insulating film 6020. Can be prevented (FIG. 4C).
[0044]
Next, resist masks 6023 to 6027 are formed, and the conductive layers (A) 6021 and (B) 6022 are etched together to form gate electrodes 6028 to 6031 and capacitor wirings 6032. The gate electrodes 6028 to 6031 and the capacitor wiring 6032 are integrally formed of 6028a to 6032a made of a conductive layer (A) and 6028b to 6032b made of a conductive layer (B). At this time, the gate electrode of the TFT constituting the drive circuit 6029 ˜6030 are formed so as to overlap with part of the impurity regions 6017 and 6018 with the gate insulating film 6020 interposed therebetween (FIG. 4D).
[0045]
Next, in order to form a source region and a drain region of the p-channel TFT of the driver circuit, a step of adding an impurity element imparting p-type is performed. Here, impurity regions are formed in a self-aligning manner using the gate electrode 6028 as a mask. At this time, a region where the n-channel TFT is formed is covered with a resist mask 6033. And B 2 H 6 An impurity region 6034 is formed by an ion doping method using (diborane). The B (boron) concentration in this region is 3 × 10 20 ~ 3x10 twenty one atoms / cm Three To be. Thereafter, the resist mask 6033 is removed. In this specification, the concentration of the impurity element imparting p-type contained in the impurity region 6034 formed here is expressed as (p ++) (FIG. 5A).
[0046]
Next, in the n-channel TFT, an impurity region functioning as a source region or a drain region is formed. Resist masks 6035 to 6037 are formed, and an impurity element imparting n-type conductivity is added to form impurity regions 6038 to 6042. This is PH Three (Phosphine) is used for ion doping, and the P (phosphorus) concentration in this region is 1 × 10 20 ~ 1x10 twenty one atoms / cm Three And In this specification, the concentration of the impurity element imparting n-type contained in the impurity regions 6038 to 6042 formed here is defined as (n + ) (FIG. 5B).
[0047]
The impurity regions 6038 to 6042 contain P (phosphorus) or B (boron) that has already been added in the previous step, but P (phosphorus) is added at a sufficiently higher concentration than that. The influence of P (phosphorus) or B (boron) added in the previous process may not be considered. Further, since the P concentration added to the impurity region 6038 is 1/2 to 1/3 of the B concentration added in FIG. 5A, p-type conductivity is ensured, and the TFT characteristics are affected. There is nothing.
[0048]
After removing the resist masks 6035 to 6037, an impurity addition step for imparting n-type for forming an LDD region of the n-channel TFT in the pixel portion was performed. Here, an impurity element imparting n-type is added by ion doping in a self-aligning manner using the gate electrode 6031 as a mask. The concentration of P (phosphorus) to be added is 1 × 10 16 ~ 5x10 18 atoms / cm Three By adding the impurity element at a concentration lower than that of the impurity element added in FIGS. 4A, 5A, and 5B, substantially only impurity regions 6043 and 6044 are formed. The In this specification, the concentration of an impurity element imparting n-type contained in the impurity regions 6043 and 6044 is defined as (n - ) (FIG. 5C).
[0049]
Thereafter, a heat treatment process is performed to activate the impurity element imparting n-type or p-type added at each concentration. This step can be performed by a furnace annealing method, a laser annealing method, or a rapid thermal annealing method (RTA method). Here, the activation process is performed by furnace annealing. The heat treatment is performed at 400 to 800 ° C., typically 500 to 600 ° C. in a nitrogen atmosphere having an oxygen concentration of 1 ppm or less, preferably 0.1 ppm or less. In this embodiment, the heat treatment is performed at 500 ° C. for 4 hours. Do. Further, in the case where a substrate 6001 having heat resistance such as a quartz substrate is used, heat treatment may be performed at 800 ° C. for 1 hour, and activation of the impurity element, impurity region to which the impurity element is added, and A junction with the channel formation region can be formed satisfactorily. Note that this effect may not be obtained when an interlayer film for preventing Ta peeling of the gate electrode is formed.
[0050]
When laser annealing is used, a pulse oscillation type or continuous emission type excimer laser, a solid-state laser such as a YAG laser, or YVO Four Laser, YLF laser, YAlO Three Laser can be applied. These solid-state lasers can achieve a high output and a high repetition frequency by using a laser diode excitation method. YAG laser, YVO Four Laser, YLF laser, YAlO Three The laser can use the second harmonic (532 nm), the third harmonic (355 nm), and the fourth harmonic (266 nm). Broadly speaking, when laser light having a wavelength of 400 nm or more is irradiated, annealing can be performed by heating from the inside of the semiconductor film in consideration of the penetration depth of light. On the other hand, when the wavelength is 400 nm or less, annealing can be performed by heating from the surface of the semiconductor film. In any case, the number of irradiation pulses and the irradiation energy density are made suitable.
[0051]
In this heat treatment, conductive films (C) 6028c to 6032c are formed with a thickness of 5 to 80 nm from the surface of the metal films 6028b to 6032b forming the gate electrodes 6028 to 6031 and the capacitor wiring 6032. For example, WN (tungsten nitride) can be formed when the conductive layers (B) 6028b to 6032b are tungsten (W), and TaN (tantalum nitride) can be formed when the conductive layers (B) 6028b to 6032b are Ta (tantalum). The conductive layers (C) 6028c to 6032c can be formed in the same manner even when the gate electrodes 6028 to 6031 and the capacitor wiring 6032 are exposed to a plasma atmosphere containing nitrogen using nitrogen or ammonia. Further, a heat treatment is performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen to perform a step of hydrogenating the island-shaped semiconductor layer. This step is a step of terminating dangling bonds in the semiconductor layer with thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma or hydrogenated plasma) may be performed.
[0052]
An island-shaped semiconductor layer is formed from an amorphous silicon film by a crystallization method using a catalytic element Is In this case, a trace amount of catalytic element remains in the island-like semiconductor layer. Of course, the TFT can be completed even in such a state, but it is more preferable to remove at least the remaining catalyst element from the channel formation region. One means for removing this catalytic element is a means that utilizes the gettering action by P (phosphorus). The concentration of P (phosphorus) necessary for gettering is the impurity region (n) formed in FIG. + The catalytic element can be gettered from the channel formation region of the n-channel TFT and the p-channel TFT by the heat treatment in the activation process performed here (FIG. 5D).
[0053]
When the activation and hydrogenation steps are completed, a second conductive film is formed as a gate wiring. The second conductive film includes a conductive layer (D) mainly composed of low resistance materials such as Al (aluminum) and Cu (copper), Ti (titanium), Ta (tantalum), W (tungsten), Mo ( And a conductive layer (E) made of molybdenum).
In this embodiment, an Al alloy film containing 0.1 to 2% by weight of titanium (Ti) is formed as the conductive layer (D) 6045, and a titanium (Ti) film is formed as the conductive layer (E) 6046. The conductive layer (D) 6045 may be 200 to 400 nm (preferably 250 to 350 nm), and the conductive layer (E) 6046 may be 50 to 200 (preferably 100 to 150 nm). (Fig. 6 (A))
[0054]
Then, a photoresist is formed into a predetermined shape using a photomask in order to form a gate wiring connected to the gate electrode. By etching the conductive layer (E) 6046 and the conductive layer (D) 6045, gate wirings 6047 and 6048 and a capacitor wiring 6049 are formed. The etching process first removes the surface of the conductive layer (E) to the middle of the conductive layer (D) by the method shown in the first embodiment. First, in a processing chamber at a temperature of 100 ° C., Cl 2 And BCl Three Etching is performed using a mixed gas with the gas, and then the pressure in the processing chamber is kept at 66.5 Pa. 2 The flow rate of O gas is 300 sccm, and the treatment is performed for 120 seconds to remove Cl (chlorine) adhering to the surface. In addition, H in the reaction chamber 2 O is removed by plasma treatment with Ar. Thereafter, the conductive layer (D) is removed by wet etching with a phosphoric acid-based etching solution, whereby the gate wiring can be formed while maintaining selective processability with the base.
[0055]
The first interlayer insulating film 6050 is formed of a silicon oxide film or a silicon oxynitride film with a thickness of 500 to 1500 nm, and forms a contact hole reaching the source region or the drain region formed in each island-shaped semiconductor layer. Thereafter, a metal film to be the source wirings 6051 to 6054 and the drain wirings 6055 to 6058 is formed, and a photoresist is formed in a predetermined shape using a photomask thereon.
Although not shown, in this embodiment, this electrode is a laminated film having a three-layer structure in which a Ti film is 100 nm, an aluminum film containing Ti is 300 nm, and a Ti film is 150 nm continuously formed by sputtering. Source wirings 6051 to 6054 and drain wirings 6055 to 6058 are formed by the method. First, in a processing chamber at a temperature of 75 ° C., Cl 2 And BCl Three Etching is performed using a mixed gas with the gas, and then the pressure in the processing chamber is kept at 66.5 Pa. 2 The flow rate of O gas is 300 sccm, and the treatment is performed for 120 seconds to remove Cl (chlorine) adhering to the surface. In addition, H in the reaction chamber 2 O is removed by plasma treatment with Ar.
[0056]
Next, a silicon nitride film, a silicon oxide film, or a silicon nitride oxide film is formed as the passivation film 6059 with a thickness of 50 to 500 nm (typically 100 to 300 nm). When the hydrogenation treatment is performed in this state, a favorable result can be obtained for improving the characteristics of the TFT. For example, heat treatment may be performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen, or the same effect can be obtained by using a plasma hydrogenation method. Note that an opening may be formed in the passivation film 6059 at a position where a contact hole for connecting the pixel electrode and the drain wiring is formed later (FIG. 6C).
[0057]
Thereafter, a second interlayer insulating film 6060 made of an organic resin is formed to a thickness of 1.0 to 1.5 μm. As the organic resin, polyimide, acrylic, polyamide, polyimide amide, BCB (benzocyclobutene), or the like can be used. Here, after applying to the substrate, a thermal polymerization type polyimide is used and baked at 300 ° C. Then, a contact hole reaching the drain wiring 6058 is formed in the second interlayer insulating film 6060, and pixel electrodes 6061 and 6062 are formed. The pixel electrode may be a transparent conductive film in the case of a transmissive liquid crystal display device, and may be a metal film in the case of a reflective liquid crystal display device. When a reflective liquid crystal display device is used to form a single-layer Al alloy film or a laminated film of an Al alloy film and a metal film other than Al, the reflective electrode can be formed by the method of Embodiment 1. . In this embodiment, an ITO (Indium Tin Oxide) film is formed to a thickness of 100 nm by sputtering to obtain a transmissive liquid crystal display device (FIG. 7).
[0058]
In this manner, a substrate having the TFT of the driving circuit and the pixel TFT of the pixel portion can be completed on the same substrate. A p-channel TFT 6101, a first n-channel TFT 6102, and a second n-channel TFT 6103 are formed in the driver circuit, and a pixel TFT 6104 and a storage capacitor 6105 are formed in the pixel portion. In this specification, such a substrate is referred to as an active matrix substrate for convenience.
[0059]
The p-channel TFT 6101 of the driver circuit includes a channel formation region 6106, source regions 6107a and 6107b, and drain regions 6108a and 6108b in an island-shaped semiconductor layer 6004. The first n-channel TFT 6102 includes an LDD region 6110 that overlaps the island-shaped semiconductor layer 6005 with the channel formation region 6109 and the gate electrode 6029 (hereinafter, such an LDD region is referred to as an LD region). ov A source region 6111 and a drain region 6112. This L ov The length of the region in the channel length direction was 0.5 to 3.0 μm, preferably 1.0 to 1.5 μm. The second n-channel TFT 6103 has a channel formation region 6113, LDD regions 6114 and 6115, a source region 6116, and a drain region 6117 in the island-shaped semiconductor layer 6006. This LDD region is L ov LDD region that does not overlap with the gate electrode 6030 (hereinafter, such an LDD region is referred to as L off And this L is formed. off The length of the region in the channel length direction is 0.3 to 2.0 μm, preferably 0.5 to 1.5 μm. In the pixel TFT 6104, channel formation regions 6118, 6119, L off It has regions 6120 to 6123 and source or drain regions 6124 to 6126. L off The length of the region in the channel length direction is 0.5 to 3.0 μm, preferably 1.5 to 2.5 μm. Further, the storage capacitor 6105 includes capacitor wirings 6032 and 6049, an insulating film made of the same material as the gate insulating film, and a semiconductor layer 6127 which is connected to the drain region 6126 of the pixel TFT 6104 and to which an impurity element imparting n-type conductivity is added. Is formed. Although the pixel TFT 6104 has a double gate structure in FIG. 7, it may have a single gate structure or a multi-gate structure provided with a plurality of gate electrodes.
[0060]
As described above, in this embodiment, it is possible to optimize the structure of the TFT constituting each circuit according to the specifications required by the pixel TFT and the drive circuit, and to improve the operation performance and reliability of the semiconductor device. Can do. Furthermore, the LDD region, the source region, and the drain region can be easily activated by forming the gate electrode from a heat-resistant conductive material, and the wiring resistance can be sufficiently reduced by forming the gate electrode from a low-resistance material. Therefore, the present invention can be applied to a display device having a pixel portion (screen size) of 4 inches class or more.
[0061]
[Example 2]
In this embodiment, a process of manufacturing a transmissive liquid crystal panel based on the active matrix substrate manufactured by the process of Embodiment 1 will be described.
[0062]
Please refer to FIG. An alignment film 6201 is formed on the active matrix substrate in the state of FIG. In this embodiment, polyimide is used for the alignment film 6201. Next, a counter substrate is prepared. The counter substrate is a counter electrode made of a glass substrate 6202, a light shielding film 6203, and a transparent conductive film. 6204 , And an alignment film 6205.
[0063]
In this embodiment, a polyimide film in which liquid crystal molecules are aligned in parallel to the substrate is used for the alignment film. Note that after the alignment film is formed, a rubbing process is performed so that the liquid crystal molecules are aligned in parallel with a certain pretilt angle.
[0064]
Next, the active matrix substrate and the counter substrate that have undergone the above-described steps are bonded to each other through a sealing material, a spacer (both not shown), and the like by a known cell assembling step. Thereafter, liquid crystal 6206 is injected between both the substrates and completely sealed with a sealant (not shown). Therefore, a transmissive liquid crystal panel as shown in FIG. 8 is completed.
[0065]
[Example 3]
In this embodiment, an example of a liquid crystal display device manufactured according to the present invention is shown in FIG.
Since a known method may be used for a manufacturing method of a pixel TFT (pixel switching element) and a cell assembly process, detailed description thereof is omitted.
[0066]
FIG. 9 is a schematic diagram of the active matrix type liquid crystal panel of this embodiment. As shown in FIG. 9, the active matrix substrate and the counter substrate face each other, and liquid crystal is sandwiched between these substrates. The active matrix substrate includes a pixel portion 1001 formed on a glass substrate 1000, a scanning line driver circuit 1002, and a signal line driver circuit 1003.
[0067]
The scan line driver circuit 1002 and the signal line driver circuit 1003 are connected to the pixel portion 1001 by a scan line 1030 and a signal line 1040, respectively. These drive circuits 1002 and 1003 are mainly composed of CMOS circuits.
[0068]
A scanning line 1030 is formed for each row of the pixel portion 1001, and a signal line 1040 is formed for each column. In the vicinity of the intersection of the scanning line 1030 and the signal line 1040, a pixel TFT 1010 Is formed. The gate electrode of the pixel TFT 1010 is connected to the scanning line 1030, and the source is connected to the signal line 1040. Further, a pixel electrode 1060 and a storage capacitor 1070 are connected to the drain.
[0069]
The counter substrate 1080 has a transparent conductive film such as an ITO film formed on the entire surface of the glass substrate. The transparent conductive film is a counter electrode with respect to the pixel electrode 1060 of the pixel portion 1001, and the liquid crystal material is driven by an electric field formed between the pixel electrode and the counter electrode. An alignment film, a black matrix, and a color filter are formed on the counter substrate 1080 if necessary.
[0070]
IC chips 1032 and 1033 are attached to the glass substrate on the active matrix substrate side using the surface to which the FPC 1031 is attached. These IC chips 1032 and 1033 are formed by forming circuits such as a video signal processing circuit, a timing pulse generation circuit, a γ correction circuit, a memory circuit, and an arithmetic circuit on a silicon substrate.
[0071]
Further, the liquid crystal display portion that can be manufactured using the present invention does not matter whether it is a transmissive type or a reflective type.
It is up to the practitioner to choose either. Thus, the present invention can be applied to any active matrix type electro-optical device (semiconductor device).
[0072]
Example 4
The present invention can also be applied to an active matrix EL display device. An example is shown in FIG.
[0073]
FIG. 10 is a circuit diagram of an active matrix EL display device. Reference numeral 81 denotes a display area, and an X-direction peripheral drive circuit 82 and a Y-direction peripheral drive circuit 83 are provided around the display area. Each pixel in the display area 81 includes a switching TFT 84, a capacitor 85, a current control TFT 86, and an organic EL element 87. The switching TFT 84 has an X direction signal line 88a (or 88b) and a Y direction signal line 80a ( Or 80b, 80c). Further, power supply lines 89 a and 89 b are connected to the current control TFT 86.
[0074]
Example 5
The present invention can be applied to all conventional IC technologies. That is, it can be applied to all semiconductor circuits currently on the market. For example, the present invention may be applied to a microprocessor such as a RISC processor or an ASIC processor integrated on one chip, and is represented by a liquid crystal driver circuit (D / A converter, γ correction circuit, signal dividing circuit, etc.). The present invention may be applied to a signal processing circuit and a high-frequency circuit for a portable device (mobile phone, PHS, mobile computer).
[0075]
A semiconductor circuit such as a microprocessor is mounted on various electronic devices and functions as a central circuit. Typical electronic devices include personal computers, portable information terminal devices, and all other home appliances. In addition, a computer for controlling a vehicle (such as an automobile or a train) may be used. The present invention can also be applied to such a semiconductor device.
[0076]
Example 6
The CMOS circuit and the pixel portion formed by implementing the present invention can be used for various electro-optical devices (active matrix liquid crystal display, active matrix EL display, active matrix EC display). That is, the present invention can be implemented in all electronic devices in which these electro-optical devices are incorporated as display units.
[0077]
Such electronic devices include video cameras, digital cameras, projectors (rear type or front type), head mounted displays (goggles type displays), car navigation systems, personal computers, personal digital assistants (mobile computers, mobile phones or electronic books). Etc.). Examples of these are shown in FIGS.
[0078]
FIG. 11A illustrates a personal computer, which includes a main body 2001, an image input portion 2002, a display portion 2003, and a keyboard 2004. The present invention can be applied to the image input unit 2002, the display unit 2003, and other signal control circuits.
[0079]
FIG. 10B illustrates a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 2106. The present invention can be applied to the display portion 2102, the voice input portion 2103, and other signal control circuits.
[0080]
FIG. 11C illustrates a mobile computer, which includes a main body 2201, a camera unit 2202, an image receiving unit 2203, operation switches 2204, and a display unit 2205. The present invention can be applied to the display portion 2205 and other signal control circuits.
[0081]
FIG. 11D illustrates a goggle type display which includes a main body 2301, a display portion 2302, and an arm portion 2303. The present invention can be applied to the display portion 2302 and other signal control circuits.
[0082]
FIG. 11E shows a player using a recording medium (hereinafter referred to as a recording medium) on which a program is recorded. The player includes a main body 2401, a display portion 2402, a speaker portion 2403, a recording medium 2404, and operation switches 2405. This apparatus uses a DVD (Digital Versatile Disc), CD, or the like as a recording medium, and can perform music appreciation, movie appreciation, games, and the Internet. The present invention can be applied to the display portion 2402 and other signal control circuits.
[0083]
FIG. 11F illustrates a digital camera which includes a main body 2501, a display portion 2502, an eyepiece portion 2503, an operation switch 2504, and an image receiving portion (not shown). The present invention can be applied to the display portion 2502 and other signal control circuits.
[0084]
Figure 12 (A) is a front type projector, which is composed of a light source optical system, a display unit 2601, and a screen 2602. The present invention can be applied to a display unit and other signal control circuits.
[0085]
FIG. 12B shows a rear projector, which includes a main body 2701, a light source optical system and display unit 2702, a mirror 2703, and a screen 2704. The present invention can be applied to a display unit and other signal control circuits.
[0086]
As described above, the applicable range of the present invention is so wide that the present invention can be applied to electronic devices in various fields. Further, the electronic apparatus of the present embodiment can be realized by using a configuration including any combination of the first to fifth embodiments.
[0087]
【The invention's effect】
By using the present invention, metal wiring is formed by dry etching in the same processing chamber, chlorine is removed without damaging the underlying film, and metal wiring is reliably corroded even for fine patterns. You can achieve preventing.
[0088]
[Brief description of the drawings]
FIG. 1 is a view showing a mechanism for preventing corrosion of a metal wiring according to the present invention.
FIG. 2 is a schematic view of an etching apparatus for carrying out the present invention.
3 is a diagram showing a TFT manufacturing process of Example 1. FIG.
4 is a diagram showing a TFT manufacturing process of Example 1. FIG.
5 is a diagram showing a TFT manufacturing process of Example 1. FIG.
6 shows a TFT manufacturing process of Example 1. FIG.
7 is a diagram showing a TFT manufacturing process of Example 1. FIG.
8 is a diagram showing a transmissive liquid crystal panel of Example 2. FIG.
FIG. 9 is a diagram showing an example of an active matrix substrate of Example 3.
10 shows an EL panel circuit diagram of Example 4. FIG.
FIG. 11 is a diagram illustrating an example of an electronic apparatus according to a sixth embodiment.
FIG. 12 is a diagram illustrating an example of an electronic apparatus according to a sixth embodiment.

Claims (5)

金属膜及び前記金属膜上にフォトレジストを有する基板を反応室に搬送し、
前記反応室内で、前記フォトレジストをマスクとして、前記金属膜を塩素を含有するガスを用いてエッチングすることにより、金属配線を形成し、かつ、前記金属配線の表面に塩素系化合物が生成され、
前記反応室内にHOガスを導入することにより、前記塩素系化合物を除去し、
前記基板を前記反応室から搬送し、
前記反応室内で不活性ガスによりプラズマ処理を行うことにより、前記反応室に残存するH Oを除去することを特徴とする金属配線の形成方法。
A metal film and a substrate having a photoresist on the metal film are transferred to a reaction chamber;
In the reaction chamber, the photoresist as a mask, the metal film, using a gas containing chlorine, by etching, to form a metal wiring, and chlorine compounds is generated on the surface of the metal wiring And
By introducing H 2 O gas into the reaction chamber, the chlorine compound is removed,
Transporting the substrate from the reaction chamber;
Wherein the reaction chamber in line Ukoto plasma processing with an inert gas, a method of forming the metal wiring, and removing of H 2 O remaining in the reaction chamber.
請求項1において、前記金属膜は、アルミニウム膜、アルミニウムを主に含む単層膜、または、アルミニウムを主に含む膜とアルミニウム以外の金属を主に含む膜との積層膜であることを特徴とする金属配線の形成方法。Oite to claim 1, wherein the metal film is an aluminum film, a single layer film mainly containing aluminum, or the film and the metal other than aluminum mainly containing aluminum is a laminated film of mainly comprising film A method for forming a metal wiring. 第1の金属膜及び前記第1の金属膜上に第1のフォトレジストを有する第1の基板を反応室に搬送し、Transporting a first substrate having a first metal film and a first photoresist on the first metal film to a reaction chamber;
前記反応室内で、前記第1のフォトレジストをマスクとして、前記第1の金属膜を、塩素を含有するガスを用いて、エッチングすることにより、第1の金属配線を形成し、かつ、前記第1の金属配線の表面に塩素系化合物が生成され、A first metal wiring is formed in the reaction chamber by etching the first metal film using a gas containing chlorine using the first photoresist as a mask, and the first photoresist Chlorine compound is generated on the surface of the metal wiring of 1,
前記反応室内にHH in the reaction chamber 2 Oガスを導入することにより、前記塩素系化合物を除去し、By introducing O gas, the chlorine compound is removed,
前記第1の基板を前記反応室から搬送し、Transporting the first substrate from the reaction chamber;
第2の金属膜及び前記第2の金属膜上に第2のフォトレジストを有する第2の基板を前記反応室に搬送し、Transporting a second substrate having a second metal film and a second photoresist on the second metal film to the reaction chamber;
前記反応室内で不活性ガスによりプラズマ処理を行うことにより、前記反応室に残存するHBy performing plasma treatment with an inert gas in the reaction chamber, H remaining in the reaction chamber 2 Oを除去することを特徴とする金属配線の形成方法。A method for forming a metal wiring, wherein O is removed.
請求項3において、前記第1の金属膜及び前記第2の金属膜は、アルミニウム膜、アルミニウムを主に含む単層膜、または、アルミニウムを主に含む膜とアルミニウム以外の金属を主に含む膜との積層膜であることを特徴とする金属配線の形成方法。4. The film according to claim 3, wherein the first metal film and the second metal film are an aluminum film, a single-layer film mainly containing aluminum, or a film mainly containing aluminum and a metal mainly containing aluminum. A method of forming a metal wiring, wherein 請求項1乃至請求項4のいずれか一項において、前記不活性ガスは、Ar(アルゴン)、Kr(クリプトン)もしくはXe(キセノン)から選ばれたー種または複数種であることを特徴とする金属配線の形成方法。  5. The inert gas according to claim 1, wherein the inert gas is selected from Ar (argon), Kr (krypton), or Xe (xenon). Method for forming metal wiring.
JP36940199A 1999-12-27 1999-12-27 Method for forming metal wiring Expired - Fee Related JP4583533B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36940199A JP4583533B2 (en) 1999-12-27 1999-12-27 Method for forming metal wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36940199A JP4583533B2 (en) 1999-12-27 1999-12-27 Method for forming metal wiring

Publications (3)

Publication Number Publication Date
JP2001185541A JP2001185541A (en) 2001-07-06
JP2001185541A5 JP2001185541A5 (en) 2007-02-01
JP4583533B2 true JP4583533B2 (en) 2010-11-17

Family

ID=18494328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36940199A Expired - Fee Related JP4583533B2 (en) 1999-12-27 1999-12-27 Method for forming metal wiring

Country Status (1)

Country Link
JP (1) JP4583533B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6457896B2 (en) * 2015-07-09 2019-01-23 株式会社ジャパンディスプレイ Semiconductor device and manufacturing method of semiconductor device
JP6789721B2 (en) * 2016-08-12 2020-11-25 東京エレクトロン株式会社 Substrate processing method and substrate processing equipment
CN110571129B (en) * 2018-06-05 2022-08-02 上海新微技术研发中心有限公司 Processing method of conductive metal oxide
JP7199174B2 (en) * 2018-07-26 2023-01-05 東京エレクトロン株式会社 Etching method
JP2023134917A (en) * 2022-03-15 2023-09-28 東京エレクトロン株式会社 Substrate processing method and substrate processing apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0341728A (en) * 1989-07-07 1991-02-22 Fujitsu Ltd Manufacture of semiconductor device
JPH0468525A (en) * 1990-07-10 1992-03-04 Matsushita Electric Ind Co Ltd Method and device for aluminum dry etching
JPH0786253A (en) * 1993-09-20 1995-03-31 Fujitsu Ltd Method for ashing resist film and method for supplying water vapor
JPH07235543A (en) * 1994-02-24 1995-09-05 Hitachi Ltd Plasma processing method
JPH0969525A (en) * 1995-08-31 1997-03-11 Mitsubishi Electric Corp Metal wiring treatment method

Also Published As

Publication number Publication date
JP2001185541A (en) 2001-07-06

Similar Documents

Publication Publication Date Title
US6713323B2 (en) Semiconductor device and method of manufacturing the same
JP5393726B2 (en) Method for manufacturing semiconductor device
US8227806B2 (en) Active matrix display in which LDD regions in the driver circuit and the storage capacitor in the pixel section have the same dopant concentration
KR100793044B1 (en) Semiconductor device manufacturing method
CN100524817C (en) Semiconductor film, semiconductor device and mfg. method
JP4718700B2 (en) Method for manufacturing semiconductor device
US7037779B2 (en) Semiconductor device and manufacturing method thereof
US6808968B2 (en) Method of manufacturing a semiconductor device
US7038303B2 (en) Semiconductor device and method for manufacturing the same
JP2003229578A (en) Semiconductor device, display device, and manufacturing method thereof
JP2003086510A (en) Semiconductor device and manufacturing method thereof
US7232742B1 (en) Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
JP4583533B2 (en) Method for forming metal wiring
JP4558140B2 (en) Method for manufacturing semiconductor device
JP4986332B2 (en) Method for manufacturing semiconductor device
JP4836333B2 (en) Semiconductor device
JP4761616B2 (en) Method for manufacturing semiconductor device
JP5063461B2 (en) EL display device
JP4216003B2 (en) Method for manufacturing semiconductor device
JP2002359191A (en) Method for manufacturing semiconductor device
JP4212844B2 (en) Method for manufacturing semiconductor device
JP4326734B2 (en) Method for manufacturing semiconductor device
JP2003173967A (en) Method for manufacturing semiconductor device
JP4127467B2 (en) Method for manufacturing semiconductor device
JP4573953B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100901

R150 Certificate of patent or registration of utility model

Ref document number: 4583533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees