JP4591122B2 - Interposer substrate manufacturing method, substrate alignment method, and optoelectronic circuit substrate manufacturing method - Google Patents
Interposer substrate manufacturing method, substrate alignment method, and optoelectronic circuit substrate manufacturing method Download PDFInfo
- Publication number
- JP4591122B2 JP4591122B2 JP2005063346A JP2005063346A JP4591122B2 JP 4591122 B2 JP4591122 B2 JP 4591122B2 JP 2005063346 A JP2005063346 A JP 2005063346A JP 2005063346 A JP2005063346 A JP 2005063346A JP 4591122 B2 JP4591122 B2 JP 4591122B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- alignment
- circuit board
- interposer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Couplings Of Light Guides (AREA)
Description
本発明は、光デバイスをモジュール実装する際、チップと配線基板との整合などを行う中継基板であるインターポーザ基板に関し、特に、光デバイスを搭載するに適したインターポーザ基板とその位置合わせ方法に関するものである。 The present invention relates to an interposer substrate that is a relay substrate that performs alignment between a chip and a wiring substrate when an optical device is mounted in a module, and particularly relates to an interposer substrate suitable for mounting an optical device and an alignment method thereof. is there.
例えば、CSP(Chip Size Package)やBGA(Ball Grid Array package)などのパッケージでは、チップ端子とプリント配線板接続用端子とを整合、または、グリッド変換を行うために半導体チップを載せる中継基板として、一般に、インターポーザと呼ばれる基板が用いられる。また、例えば、LEDやLD等の光デバイスも、上記と同様に、回路基板上に搭載する場合には、このインターポーザに搭載し、この光デバイスを、回路基板上に形成される導波路に対し、精度良く位置合わせして搭載する。 For example, in a package such as CSP (Chip Size Package) or BGA (Ball Grid Array package), as a relay substrate on which a semiconductor chip is mounted in order to align a chip terminal and a printed wiring board connection terminal or perform grid conversion, In general, a substrate called an interposer is used. In addition, for example, when an optical device such as an LED or LD is mounted on a circuit board as described above, the optical device is mounted on the interposer, and the optical device is connected to a waveguide formed on the circuit board. Align and mount accurately.
従来、かかる光デバイス、もしくは、MCM(マルチチップモジュール)の位置合わせは、通常、2つの画像認識系を用いることにより行われている。即ち、一方の画像認識系により光デバイスを下部より確認し、同時に、他方の画像認識系によって基板パターンを確認し、これらを合わせることにより位置合わせする。 Conventionally, alignment of such an optical device or MCM (multichip module) is usually performed by using two image recognition systems. That is, the optical device is confirmed from the lower side by one image recognition system, and at the same time, the substrate pattern is confirmed by the other image recognition system, and these are aligned to align.
更に、従来技術の他の方法としては、予め光デバイスの位置とインターポーザ(基板)の位置関係を明確しておき、それが実装される回路基板上のパターンとインターポーザ上のパターンを実際に合わせ、さらに、事前に規定されているインターポーザと光デバイスのずれ量を補正して光デバイスを合わせることが行われている。 Furthermore, as another method of the prior art, the positional relationship between the position of the optical device and the interposer (substrate) is clarified in advance, the pattern on the circuit board on which it is mounted and the pattern on the interposer are actually matched, In addition, the optical device is matched by correcting the amount of deviation between the interposer and the optical device defined in advance.
また、以下の特許文献1では、透過光を用いたアライメントが提案されている。即ち、この従来技術では、基板及び光素子を透過する光を、前記基板の表面側又は裏面側から照射し、マーカーとの画像信号を検出し、この検出された画像信号に基づいて位置合わせを行う。これにより、光素子における出射部、又は、出射部を、基板上に形成された光導波路に対して正確に位置合わせを行い、もって、光素子を基板上に接合搭載して光モジュールを製造する、光モジュールの製造方法を提案するものである。
しかしながら、上述した従来技術、特に、2つの画像認識系を用いることにより光素子の位置合わせを行う場合には、このような装置は複雑となってしまい、また、装置の高価なものとなってしまう。 However, when the optical elements are aligned by using the above-described conventional technology, particularly by using two image recognition systems, such an apparatus becomes complicated and the apparatus becomes expensive. End up.
また、上述した特許文献1に記載された技術では、アライメントに用いられる透過光は、その透過条件が狭く、また、それにより得られる画像も鮮明なものではない。このことから、光素子の実装において必要とされる位置合わせの精度が得難いという問題点があった。 Further, in the technique described in Patent Document 1 described above, the transmitted light used for alignment has a narrow transmission condition, and an image obtained thereby is not clear. For this reason, there has been a problem that it is difficult to obtain the alignment accuracy required for mounting the optical element.
そこで、本発明は、上述した従来技術における問題点を解消し、即ち、インターポーザに搭載される光デバイスを、基板上に形成される導波路に対して精度良く、かつ、簡便に位置合わせを行うことが可能なインターポーザ基板の製造方法、かかる基板を利用した基板の位置合わせ方法、および、光電子回路基板の製造方法を提供することを目的とする。 Therefore, the present invention solves the above-described problems in the prior art, that is, the optical device mounted on the interposer is accurately and easily aligned with the waveguide formed on the substrate. It is an object of the present invention to provide an interposer substrate manufacturing method , a substrate alignment method using such a substrate, and an optoelectronic circuit substrate manufacturing method .
上記目的は、回路基板上への光デバイスのモジュール実装に用いるインターポーザ基板の製造方法であって、前記回路基板上に設けられる位置合わせマークまたは位置合わせパターンに位置合わせされまた前記光デバイスが搭載される貫通孔を形成するための開口を有する金属パターンが形成されたインターポーザ基板を用意する工程と、前記開口に対応する部分に前記貫通孔を形成する工程とを備えたインターポーザ基板の製造方法により、達成される。ここで、前記貫通孔を形成する工程は、前記開口を有する金属パターンの上からレーザー光線を照射して前記開口に対応する部分に前記貫通孔を形成する工程であることができる。 The above object is a method of manufacturing an interposer substrate used for module mounting of an optical device on a circuit board, wherein the optical device is mounted on an alignment mark or alignment pattern provided on the circuit board. A method of manufacturing an interposer substrate comprising: a step of preparing an interposer substrate on which a metal pattern having an opening for forming a through hole is formed; and a step of forming the through hole in a portion corresponding to the opening . Achieved. Here, the step of forming the through-holes may be by applying a laser beam from above the metal pattern having the opening is a step of forming the through hole in the portion corresponding to the opening.
本発明に係る基板の位置合わせ方法は、前記インターポーザ基板の製造方法により製造されたインターポーザ基板を、前記回路基板上に位置合わせして光デバイスを搭載する基板の位置合わせ方法であって、前記貫通孔を通して、前記回路基板上に設けられた位置合わせマークまたは位置合わせパターンを検出し、前記貫通孔を前記位置合わせマークまたは位置合わせパターンに位置合わせして前記インターポーザ基板を前記回路基板に積層し、その後、前記インターポーザ基板の貫通孔上に前記光デバイスを搭載するものである。 The substrate alignment method according to the present invention is an alignment method for a substrate on which an optical device is mounted by aligning an interposer substrate manufactured by the method for manufacturing an interposer substrate on the circuit substrate. Detecting an alignment mark or alignment pattern provided on the circuit board through a hole, aligning the through hole with the alignment mark or alignment pattern, and laminating the interposer substrate on the circuit board, Thereafter, the optical device is mounted on the through hole of the interposer substrate .
ここで、前記回路基板上に設けられた前記位置合わせマークまたは位置合わせパターンは、前記回路基板に設けられた光導波路の接続開口部とすることができる。さらに、前記インターポーザ基板の貫通孔と前記回路基板上に設けられた前記位置合わせマークまたは位置合わせパターンとによって両基板のずれ補正を行うことができる。 Here, the alignment marks or alignment pattern provided on the circuit board may be a connecting opening of the optical waveguide provided in the circuit board. Et al is, it is possible to perform the shift correction for both substrates by the said alignment mark or the alignment pattern provided on the interposer substrate of the through hole and the circuit board.
本発明に係る光電子回路基板の製造方法は、前記インターポーザ基板の製造方法により製造されたインターポーザ基板を用意する工程と、位置合わせマークまたは位置合わせパターンを上に設けた回路基板を用意する工程と、前記インターポーザ基板の貫通孔を前記回路基板上に設けられた位置合わせマークまたは位置合わせパターンに位置合わせして前記インターポーザ基板を前記回路基板に積層する工程と、前記インターポーザ基板の貫通孔上に光デバイスを搭載する工程とを備えたものである。ここで、前記位置合わせマークまたは位置合わせパターンは前記回路基板に実装される光デバイスとすることができる。また、前記位置合わせマークまたは位置合わせパターンは前記回路基板に形成された光導波路の接続開口部とすることができる。 The optoelectronic circuit board manufacturing method according to the present invention includes a step of preparing an interposer substrate manufactured by the method of manufacturing an interposer substrate, a step of preparing a circuit board on which an alignment mark or an alignment pattern is provided, laminating the interposer board to the circuit board through holes of the interposer substrate in register position alignment mark or the alignment pattern provided on the circuit board, the light on the through hole of the interposer substrate And a device mounting process . Here, the alignment mark or alignment pattern may be an optical device mounted on the circuit board. The alignment mark or alignment pattern may be a connection opening of an optical waveguide formed on the circuit board.
以上に述べたように、本発明によれば、インターポーザに搭載される光デバイスを、基板上に形成される導波路に対して精度良く、かつ、簡便に位置合わせを行うことが可能なインターポーザ基板の製造方法、かかる基板を利用した基板の位置合わせ方法、および、光電子回路基板の製造方法を提供することができるという、実用的にも優れた効果を有する。
As described above, according to the present invention, an optical device mounted on an interposer can be accurately and simply aligned with a waveguide formed on the substrate. This manufacturing method , a substrate alignment method using such a substrate, and an optoelectronic circuit substrate manufacturing method can be provided.
以下、本発明の実施の形態について、添付の図面を参照して詳細に説明する。
まず、図1には、本発明の一実施形態になるインターポーザ基板100と、当該インターポーザ基板をその上に搭載する回路基板200とが示されている。なお、上記のインターポーザ基板100は、その開口部110および貫通孔112を、上記回路基板200上に形成した認識マーク210に位置合わせして積層する。その後、この開口部110および貫通孔112上に、例えば、LEDのような光半導体デバイスを搭載する。また、この開口部110は、例えば、後述する回路基板200上に形成された光導波路の接続開口部に対応するように位置合わせすることができる。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
First, FIG. 1 shows an
ここで、上記インターポーザ基板100の製造方法について、図2を参照して説明する。まず、図2(a)に示す断面図のように、このインターポーザ基板100は、1つ又は複数の絶縁層からなり、その層又は層間には、貫通孔112を形成するための開口を有する金属パターン111や図示しない配線パターンを形成する。なお、これらの金属パターン111や配線パターンは、例えば、リソグラフィにより、金属パターンで、精度良く形成されている。即ち、リソグラフィなど、配線パターンを形成するため手段を用いて、金属パターン111についても金属の開口パターンとして形成することにより、非常に高い精度で、上記の金属パターン111をインターポーザ基板100の内部に形成することが出来る。
Here, a method of manufacturing the
その後、図2(b)に示す断面図のように、形成した所定の金属パターン111の上からレーザー光線を照射して、レーザー加工により、上記インターポーザ基板100の一部に、貫通孔112(開口部110)を形成する。なお、この時、レーザー光線の照射では、金属パターン111の内側の絶縁層を取り除くことは出来るが、金属パターン自体はレーザー光を反射することから、これを取り除くことは出来ない。そのため、図示のように、金属パターン111上のレーザー照射部分には、上記の金属パターンが残る。これにより、図2(c)に示す平面図のように、上記インターポーザ基板100の一部に、非常に高い精度で、貫通孔112(開口部110)を形成することが可能となる。
After that, as shown in the cross-sectional view of FIG. 2B, a laser beam is irradiated from above the formed
次に、上記のようにして貫通孔112(開口部110)を形成したインターポーザ基板100を、上記回路基板200の上に搭載する位置合わせ(アラインメント)方法について、図3を用いて説明する。まず、図3(a)に示すように、上記の方法により貫通孔112(開口部110)を形成したインターポーザ基板100を用意する。その後、図3(b)に示すように、このインターポーザ基板100を回路基板200の上方に配置し、開口部110(即ち、上記貫通孔112)を通して、その下の、回路基板200上に形成した認識マーク210を、目視または光学装置により、同時に確認しながら、位置決めし、積層することが出来る。そのため、高精度の位置合わせが可能となる。インターポーザ基板100の貫通孔112(開口部110)上には、LEDやLD等の発光素子あるいはPD等の受光素子を搭載することができる。
Next, an alignment method for mounting the
さらに、図示の例では、マウント対象物についても、これら2個を同時に位置認識できるため、基板間のずれ補正を行うことができる。従って、アライメント工数を削減することが出来、これにより、装置構造の簡略化を可能にすることもできる。なお、図3(c)に示すように、このマウント後も、この開口部110を通して、下の認識マーク210が見えることから、位置精度の検査/確認が簡単に実施することが出来ることとなる。ここで、本発明では、認識マーク210を光デバイスとし、これを点灯させ光学的な位置合わせを行うこともできる。これによれば、高精度な位置合わせ精度を持って、光電子装置のアッセンブリーを可能ならしめることができる。また、その際、位置合わせ専用の光デバイスではなく、実装される実際の光デバイスを用いる場合、専用のマークを作製する必要がないので、ロスがない。この場合、実装される実際の光デバイスをLEDやLD等の発光素子とすることができ、インターポーザ基板100の貫通孔112(開口部110)上にはPD等の受光素子215を搭載することができる。また、図3(d)に示すように、認識マーク210を回路基板100に設けられた光導波路221の接続開口部222とすることができる。この場合、インターポーザ基板100の貫通孔112(開口部110)上にはLEDやLD等の発光素子223やPD等の受光素子を搭載することができる。なお、図中の符号211は、上記回路基板200の表面に取り付けられ、その上にインターポーザ基板100を接合するためのバンプである。
Furthermore, in the example shown in the drawing, since the positions of these two objects can be recognized at the same time, the displacement between the substrates can be corrected. Therefore, it is possible to reduce the number of alignment steps, and it is possible to simplify the apparatus structure. As shown in FIG. 3C, since the
また、図4は、上記インターポーザ基板100の開口部110と回路基板200の上の認識マーク210とを合わせ、これらを組み合わせた状態を示す図である。互いに組み合わせた2箇所の開口部110および認識マーク210を用いて、両基板間のずれ補正を行い、更に、細かな位置合わせを行うことが可能となる。
FIG. 4 is a diagram showing a state in which the
上記で説明したインターポーザ基板とその開口部(上記貫通孔)の形成方法において、更に積層数の大きな基板に適用する場合について、図5(a)、(b)を参照して説明する。即ち、図5(a)には、積層数の大きなインターポーザ基板100’に開口部(上記貫通孔)を形成する場合、形成する金属パターン111を上層(基板から遠い層)に形成する場合(図5の左側の金属パターン111)と、他方、下層(基板に近い層)に形成する場合(図5の右側の金属パターン111)とが考えられる。図5(b)からも明らかなように、レーザー光線の照射により形成される開口部(上記貫通孔)110’は、上記の金属パターン111を上層側(図5の左側)よりも下層側(図5の右側)に形成した方が、それにより形成される開口をより正確な形状に形成することができる。即ち、形成する開口部(上記貫通孔)110’は、下層(基板に近い層)でパターン確定した方が、アライメント時のギャップが小さく、合わせ精度を上げられることから、好ましいということができる。
In the method for forming the interposer substrate and the opening (the through hole) described above, a case where the interposer substrate is applied to a substrate having a larger number of layers will be described with reference to FIGS. That is, FIG. 5A shows a case where an opening (through hole) is formed in an
本発明は、光デバイスをモジュール実装する際、チップと配線基板との整合などを行う中継基板であるインターポーザ基板に関し、特に、光デバイスを搭載するに適したインターポーザ基板とその位置合わせ方法に関するものであり、産業上の利用可能性がある。 The present invention relates to an interposer substrate that is a relay substrate that performs alignment between a chip and a wiring substrate when an optical device is mounted in a module, and particularly relates to an interposer substrate suitable for mounting an optical device and an alignment method thereof. There is industrial applicability.
100、100’ インターポーザ基板
110、110’ 開口部
111 金属パターン
112 貫通孔
200 回路基板
210 認識マーク
100, 100 ′
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005063346A JP4591122B2 (en) | 2005-03-08 | 2005-03-08 | Interposer substrate manufacturing method, substrate alignment method, and optoelectronic circuit substrate manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005063346A JP4591122B2 (en) | 2005-03-08 | 2005-03-08 | Interposer substrate manufacturing method, substrate alignment method, and optoelectronic circuit substrate manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006250978A JP2006250978A (en) | 2006-09-21 |
| JP4591122B2 true JP4591122B2 (en) | 2010-12-01 |
Family
ID=37091615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005063346A Expired - Fee Related JP4591122B2 (en) | 2005-03-08 | 2005-03-08 | Interposer substrate manufacturing method, substrate alignment method, and optoelectronic circuit substrate manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4591122B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0813784D0 (en) * | 2008-07-28 | 2008-09-03 | Ct Integrated Photonics Ltd | Optical intergration system |
| JP5837015B2 (en) * | 2013-09-30 | 2015-12-24 | 沖電気工業株式会社 | Semiconductor laser module and manufacturing method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002250846A (en) * | 2001-02-26 | 2002-09-06 | Seiko Epson Corp | Optical module, manufacturing method thereof, and optical transmission device |
| JP2003098401A (en) * | 2001-09-25 | 2003-04-03 | Konica Corp | Optical mounting substrate |
-
2005
- 2005-03-08 JP JP2005063346A patent/JP4591122B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006250978A (en) | 2006-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7684660B2 (en) | Methods and apparatus to mount a waveguide to a substrate | |
| JP5175719B2 (en) | Circuit board manufacturing method and circuit board structure | |
| US10667387B2 (en) | Accurate positioning and alignment of a component during processes such as reflow soldering | |
| US8609539B2 (en) | Embedded semiconductor device substrate and production method thereof | |
| CN102736193B (en) | Opto-electric hybrid board and manufacturing method therefor | |
| JP5842714B2 (en) | Optical waveguide device and method for manufacturing optical waveguide device | |
| JP2014137410A (en) | Optical module and method for manufacturing optical module | |
| JP5413303B2 (en) | Optical integrated device and manufacturing method thereof | |
| JP4591122B2 (en) | Interposer substrate manufacturing method, substrate alignment method, and optoelectronic circuit substrate manufacturing method | |
| US20070170603A1 (en) | Hybrid mounted device and method of manufacturing the same | |
| JPWO2008153140A1 (en) | Optical module and manufacturing method thereof | |
| JP6978335B2 (en) | Boards with built-in electronic components, their manufacturing methods, and electronic component devices | |
| US6954272B2 (en) | Apparatus and method for die placement using transparent plate with fiducials | |
| KR100906495B1 (en) | Probe board assembly | |
| JP2001007460A (en) | Recognition mark structure for flexible substrate | |
| CN102707393B (en) | Opto-electric hybrid board and manufacturing method therefor | |
| CN106802453B (en) | Carrier for mounting optical elements and associated manufacturing process | |
| JP2012209284A (en) | Method of manufacturing wiring substrate | |
| JP2007019267A (en) | WIRING BOARD AND ELECTRONIC DEVICE HAVING THE WIRING BOARD | |
| US7110115B2 (en) | Method and arrangement for aligning an optical component on a printed wiring board | |
| JP2006202957A (en) | Manufacturing method of printed circuit board with reinforcing plate | |
| KR101110362B1 (en) | Optical Printed Circuit Board and Manufacturing Method Thereof | |
| KR100872066B1 (en) | Probe board assembly | |
| KR102302345B1 (en) | Method for positioning a carrier with electronic components and electronic component produced with such method | |
| CN102593066B (en) | Laser hammering technique for aligning members of a constructed array of optoelectronic devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |