JP4591122B2 - インターポーザ基板の製造方法、基板の位置合わせ方法、および光電子回路基板の製造方法 - Google Patents
インターポーザ基板の製造方法、基板の位置合わせ方法、および光電子回路基板の製造方法 Download PDFInfo
- Publication number
- JP4591122B2 JP4591122B2 JP2005063346A JP2005063346A JP4591122B2 JP 4591122 B2 JP4591122 B2 JP 4591122B2 JP 2005063346 A JP2005063346 A JP 2005063346A JP 2005063346 A JP2005063346 A JP 2005063346A JP 4591122 B2 JP4591122 B2 JP 4591122B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- alignment
- circuit board
- interposer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Couplings Of Light Guides (AREA)
Description
まず、図1には、本発明の一実施形態になるインターポーザ基板100と、当該インターポーザ基板をその上に搭載する回路基板200とが示されている。なお、上記のインターポーザ基板100は、その開口部110および貫通孔112を、上記回路基板200上に形成した認識マーク210に位置合わせして積層する。その後、この開口部110および貫通孔112上に、例えば、LEDのような光半導体デバイスを搭載する。また、この開口部110は、例えば、後述する回路基板200上に形成された光導波路の接続開口部に対応するように位置合わせすることができる。
110、110’ 開口部
111 金属パターン
112 貫通孔
200 回路基板
210 認識マーク
Claims (8)
- 回路基板上への光デバイスのモジュール実装に用いるインターポーザ基板の製造方法であって、前記回路基板上に設けられる位置合わせマークまたは位置合わせパターンに位置合わせされまた前記光デバイスが搭載される貫通孔を形成するための開口を有する金属パターンが形成されたインターポーザ基板を用意する工程と、前記開口に対応する部分に前記貫通孔を形成する工程とを備えたことを特徴とするインターポーザ基板の製造方法。
- 請求項1に記載したインターポーザ基板の製造方法において、前記貫通孔を形成する工程が、前記開口を有する金属パターンの上からレーザー光線を照射して前記開口に対応する部分に前記貫通孔を形成する工程であることを特徴とするインターポーザ基板の製造方法。
- 請求項1に記載したインターポーザ基板の製造方法により製造されたインターポーザ基板を、前記回路基板上に位置合わせして光デバイスを搭載する基板の位置合わせ方法であって、前記貫通孔を通して、前記回路基板上に設けられた位置合わせマークまたは位置合わせパターンを検出し、前記貫通孔を前記位置合わせマークまたは位置合わせパターンに位置合わせして前記インターポーザ基板を前記回路基板に積層し、その後、前記インターポーザ基板の貫通孔上に前記光デバイスを搭載することを特徴とする基板の位置合わせ方法。
- 請求項3に記載した基板の位置合わせ方法において、前記回路基板上に設けられた前記位置合わせマークまたは位置合わせパターンが、前記回路基板に設けられた光導波路の接続開口部であることを特徴とする基板の位置合わせ方法。
- 請求項3に記載した基板の位置合わせ方法において、前記インターポーザ基板の貫通孔と前記回路基板上に設けられた前記位置合わせマークまたは位置合わせパターンとによって両基板のずれ補正を行うことを特徴とする基板の位置合わせ方法。
- 請求項1に記載したインターポーザ基板の製造方法により製造されたインターポーザ基板を用意する工程と、位置合わせマークまたは位置合わせパターンを上に設けた回路基板を用意する工程と、前記インターポーザ基板の貫通孔を前記回路基板上に設けられた位置合わせマークまたは位置合わせパターンに位置合わせして前記インターポーザ基板を前記回路基板に積層する工程と、前記インターポーザ基板の貫通孔上に光デバイスを搭載する工程とを備えたことを特徴とする光電子回路基板の製造方法。
- 請求項6に記載した光電子回路基板の製造方法において、前記位置合わせマークまたは位置合わせパターンが前記回路基板に実装される光デバイスであることを特徴とする光電子回路基板の製造方法。
- 請求項6に記載した光電子回路基板の製造方法において、前記位置合わせマークまたは位置合わせパターンが前記回路基板に形成された光導波路の接続開口部であることを特徴とする光電子回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005063346A JP4591122B2 (ja) | 2005-03-08 | 2005-03-08 | インターポーザ基板の製造方法、基板の位置合わせ方法、および光電子回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005063346A JP4591122B2 (ja) | 2005-03-08 | 2005-03-08 | インターポーザ基板の製造方法、基板の位置合わせ方法、および光電子回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006250978A JP2006250978A (ja) | 2006-09-21 |
| JP4591122B2 true JP4591122B2 (ja) | 2010-12-01 |
Family
ID=37091615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005063346A Expired - Fee Related JP4591122B2 (ja) | 2005-03-08 | 2005-03-08 | インターポーザ基板の製造方法、基板の位置合わせ方法、および光電子回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4591122B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0813784D0 (en) * | 2008-07-28 | 2008-09-03 | Ct Integrated Photonics Ltd | Optical intergration system |
| JP5837015B2 (ja) * | 2013-09-30 | 2015-12-24 | 沖電気工業株式会社 | 半導体レーザモジュール及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002250846A (ja) * | 2001-02-26 | 2002-09-06 | Seiko Epson Corp | 光モジュール及びその製造方法並びに光伝達装置 |
| JP2003098401A (ja) * | 2001-09-25 | 2003-04-03 | Konica Corp | 光実装基板 |
-
2005
- 2005-03-08 JP JP2005063346A patent/JP4591122B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006250978A (ja) | 2006-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7684660B2 (en) | Methods and apparatus to mount a waveguide to a substrate | |
| JP5175719B2 (ja) | 回路基板構造の製造方法及び回路基板構造 | |
| US10667387B2 (en) | Accurate positioning and alignment of a component during processes such as reflow soldering | |
| US8609539B2 (en) | Embedded semiconductor device substrate and production method thereof | |
| CN102736193B (zh) | 光电混载基板及其制造方法 | |
| JP5842714B2 (ja) | 光導波路デバイス、および、光導波路デバイスの製造方法 | |
| JP2014137410A (ja) | 光モジュール、光モジュールの製造方法 | |
| JP5413303B2 (ja) | 光集積素子及びその製造方法 | |
| JP4591122B2 (ja) | インターポーザ基板の製造方法、基板の位置合わせ方法、および光電子回路基板の製造方法 | |
| US20070170603A1 (en) | Hybrid mounted device and method of manufacturing the same | |
| JPWO2008153140A1 (ja) | 光モジュール及びその製造方法 | |
| JP6978335B2 (ja) | 電子部品内蔵基板及びその製造方法と電子部品装置 | |
| US6954272B2 (en) | Apparatus and method for die placement using transparent plate with fiducials | |
| KR100906495B1 (ko) | 프로브 기판 조립체 | |
| JP2001007460A (ja) | フレキシブル基板の認識マーク構造 | |
| CN102707393B (zh) | 光电混载基板及其制造方法 | |
| CN106802453B (zh) | 用于安装光学元件的载体以及相关的制造工艺 | |
| JP2012209284A (ja) | 配線基板の製造方法 | |
| JP2007019267A (ja) | 配線基板、およびこの配線基板を備えた電子機器 | |
| US7110115B2 (en) | Method and arrangement for aligning an optical component on a printed wiring board | |
| JP2006202957A (ja) | 補強板付きプリント配線板の製造方法 | |
| KR101110362B1 (ko) | 광인쇄회로기판 및 그 제조방법 | |
| KR100872066B1 (ko) | 프로브 기판 조립체 | |
| KR102302345B1 (ko) | 전자 부품에 대한 캐리어의 위치 결정 방법 및 그러한 방법으로 제조된 전자 부품 | |
| CN102593066B (zh) | 用于对光电器件的构造阵列构件进行对准的激光锻造技术 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |