以下、本発明に係る遊技機の好適な一実施形態をスロットマシンを例に図面を参照して説明する。なお、図1は、スロットマシン1の外観構造を表した斜視図、図2は、前扉3を開放した状態におけるスロットマシン1の内部構造を表した図である。
図1において、スロットマシン1は、略矩形状の箱体である筐体2と、当該筐体2と蝶番機構により開閉可能に取り付けられた前扉3とを備えている。
前扉3の前面側は、上部パネル部4と下部パネル部5に略区分けされ、これらは視覚効果を高めてデザインされたいわゆる化粧板として、硬質プラスチックにより一体的に形成されている。更に、下部パネル部5の下方には、入賞時に払い出されるメダル(遊技媒体)を貯留する受皿部6aが一体的に形成された受皿ユニット6が設けられている。
また、上部パネル部4と下部パネル部5との間には、遊技者側に突出し、ゲーム操作を行うためのスイッチ類が配置されている操作卓7が一体的に形成されている。なお、上部パネル部4、操作卓7、下部パネル部5、及び受皿ユニット6は、遊技者側に面し、これらによって「前面パネル部」が構成される。
上部パネル部4の中央には、硬質プラスチック板等で形成されたパネル面41が設けられている。パネル面41のほぼ中央には略長方形の透明な表示窓42が形成され、表示窓42を通して筐体2内に設けられているリールユニット100の3個のリール101a、101b、101cが目視される。
ここで、筐体2内に設置されているリールユニット100は、円筒形状のリール101a、101b、101cがそれぞれ回転軸方向に並べられ、各リール101a、101b、101cの外周面にはその周方向に沿って複数種類の図柄が描かれている。遊技者は、表示窓42を通して3列のリールに描かれたそれぞれ上下方向3個の図柄を目視できるようになっている。
また、パネル面41には、裏面側に設けられている図示しないランプを点灯させることで例えば入賞役への内部当選など遊技状態に関する情報を演出表示する遊技状態表示部43と、複数の発光ダイオードを点灯させてドット画像を演出表示するドットマトリクス表示部44、スロットマシン1にクレジット(貯留)されているメダル数や、入賞によって獲得したメダル数、又は入賞役への当選回数等の情報を数値表示する数値情報表示部45が、それぞれ表示窓42の周辺に設けられている。
上部パネル部4の上部には、高輝度発光ダイオード等のランプ類を内蔵する演出用照明部46と、ゲームに係る効果音を発生させるスピーカを内蔵する演出用放音部47a、47bがそれぞれ配置されている。
また、演出用放音部47a、47bの間には、透明な硬質プラスチック板等が嵌め込まれて形成された表示窓に面して液晶表示ユニット48が配置されている。なお、液晶表示ユニット48は、ゲームの演出に係る映像やゲーム(遊技)に関する情報を主に表示する。
上部パネル部4の側部には、蛍光灯や高輝度発光ダイオードで形成された演出用照明部49a、49bが設けられている。ゲームの進行に応じて上述した複数の演出用照明部46、49a、49b等が点灯又は点滅することで、ゲームにおける視覚的な演出効果を高めるように形成されている。
操作卓7の上面右側には、メダルを投入するための投入口を有するメダル投入部71が設けられている。また、当該上面の左側には、押しボタンスイッチである3個のベットボタン72、73、74が設けられている。
ベットボタン72、73、74はスロットマシンの1ゲームに賭けるメダルの枚数を提示するためのボタンスイッチである。ゲームを開始する際に、ベットボタン72が押圧操作されることで、貯留されているメダルから1枚のメダルがゲームに対して賭けられる。同様に、ベットボタン73が押圧操作されることで2枚のメダルが賭けられ、ベットボタン74が押圧操作されることで3枚の当該ゲームにメダルが賭けられる。なお、ベットボタン74は、最大枚数のメダルを賭けることから、特に「マックスベットボタン」と呼ばれている。
操作卓7の前面左側には、リール101a、101b、101cの回転開始を指示するためのスタートレバー75が設けられている。スタートレバー75は、先端に球形の操作ノブを有する揺動可能な操作旱を備え、操作旱が傾倒操作されるとオン、操作旱から手が離されるとスプリングの付勢力によって自動的に元の位置に戻ってオフ状態となるスイッチユニットで形成されている。
また、操作卓7の中央には、各リール101a、101b、101cの回転停止をそれぞれ指示するためのストップボタン76a、76b、76cが各リールの配列に対応して並設されている。
操作卓7の前面右側には、前扉3を開錠するための鍵が挿入される鍵穴77が設けられている。スロットマシン1の管理者等が鍵穴77に所定の鍵を挿入して開錠操作すると、蝶番機構によって筐体2に取り付けられている前扉3を前方へ開くことができ、また前扉3を筐体2側に閉じると、自動的にこれらを施錠するようになっている。
下部パネル部5には、スロットマシン1のモデルタイプを遊技者へ認識させる等のため、登場キャラクターの絵などを表示するパネル51が設けられている。下部パネル部5の下側に配置された受皿ユニット6には、入賞時にメダルを排出するメダル払出口61と、払い出されたメダルを貯留する受皿部6aと、演出効果音を発生させるスピーカを内蔵する演出用放音部62がそれぞれ配置されている。
次に、図2を参照して、筐体2の内部構造と前扉3の裏面構造とを説明する。同図において、筐体2内の上部には、スロットマシン1の全体動作を集中制御するCPU(マイコン)を備え硬質プラスチックのケースに収納された主制御基板20が取り付けられている。
筐体2内の中央には、リール101a、101b、101cを備えるリールユニット100が設けられている。リールユニット100は、前扉3が筐体2側に閉じられると前扉3の表示窓42にリール101a、101b、101cが対向するように、所定フレームに位置決めされて取り付けられている。なお、各リール101a、101b、101cは、それぞれに内蔵されたステッピングモータによって回転駆動される。
また、リールユニット100の上部には、各リールを回転駆動する上記ステッピングモータへ4相の駆動パルス信号を送出する回胴装置基板が取り付けられており、主制御基板20が回胴装置基板に回胴駆動(励磁)パルスデータを送出することで、各リールの回転と制動及び停止の制御を行っている。
リールユニット100の下方には、ホッパ装置21と、ホッパ装置21から溢れたメダルを収容するための補助貯留部22と、主電源装置23が設けられている。主電源装置23の側面には、いわゆる配電盤に相当する電源装置基板24が設けられている。更に、筐体2の上部右側の内壁に、遊技場に設置されている「ホールコンピュータ」と呼ばれる管理用コンピュータと接続可能な外部集中端子基板25が取り付けられている。
次に、前扉3の裏面側上部には、演出用照明部46の光源である高輝度の発光ダイオード31が複数配列されると共に、上述の演出用放音部47a、47bに対向してスピーカ32a、32bが取り付けられている。また、図2には示していないが、スピーカ32a、32bの間には、液晶表示ユニット48が取り付けられている。更に、液晶表示ユニット48の裏面側には、電気回路基板で形成されたサブ制御基板30が取り付けられている。
なお、スロットマシン1全体の動作は、筐体2側に設けられている主制御基板20によって統括制御されており、サブ制御基板30は、液晶表示ユニット48による演出映像の表示制御、演出用照明部46、49a、49bを使った照明制御、及び演出用放音部47a、47b、62を使った演出効果音制御など、ゲームの演出に係る制御を主に行っている。
サブ制御基板30の下方には、リール101a、101b、101cを目視させるための透明な表示窓42が形成されたパネル板が配置され、表示窓42の下方には、前面側のスタートレバー75及びストップボタン76a、76b、76c等の操作スイッチ類の出力信号を主制御基板20へ転送する中継基板として機能する中央表示基板33が設けられている。
中央表示基板33の下方には、メダル選別装置34が取り付けられている。メダル選別装置34は、メダル投入部71に投入されたメダルの適否を判別し振り分ける装置である。また、メダル選別装置34はメダルセンサを内蔵しており、ゲームの待機状態等において正規のメダルが投入され、メダルセンサがこのメダルを検出することによって、メダル投入の受け付けを示す信号を主制御基板20へ送出する。また、メダル選別装置34はメダル通路を移動する対象物の投入口方向への移動を検出する逆移動検出センサを内蔵している。
メダル選別装置34の装置本体の下方には、メダル選別装置34によって振り分けられた正規のメダルを筐体2内に設けられているホッパ装置21へ案内するガイド部材35と、メダル選別装置34により排除されたメダル(又は異物)をメダル排出口61へ案内するガイド部材36が設けられている。また、前扉3の裏面側下部には、ホッパ装置21から排出されたメダルをメダル排出口61へ案内するガイド部材37が設けられている。更に、メダル排出口61に隣接して、上述した演出用放音部62に対向するスピーカ38が取り付けられている。
次に、図3のブロック図を参照して、スロットマシン1に設けられている制御システムについて説明する。
主制御基板20は、CPU201と、乱数発生装置202と、記憶部203と、タイマ212と、タイマ割込生成部213と、メダルクレジット手段214を備えている。
記憶部203は、ROM、RAM等の半導体メモリによって構成され、スロットマシンゲーム用のシステムプログラム204が予め記憶されている。主制御基板20は、記憶部203に記憶されたシステムプログラム204に従ってCPU201が演算処理を実行することで、スロットマシン1全体の動作を統括制御している。
主制御基板20には、ベットボタン72、73、74、スタートレバー75、ストップボタン76a、76b、76c等の操作スイッチ類、メダル選別装置34のメダルセンサ34a等の検出スイッチ類が配線ケーブルで接続されている。主制御基板20は、前記スイッチ類からの出力信号によりゲームに係る操作を検出する。
主制御基板20のメダルクレジット手段214は、メダル選別装置34に投入されメダルセンサ34aにより検出されたメダルの枚数を、内部貯留しているメダルのクレジット数に加算する。
また、主制御基板20は、各リール101a、101b、101cに設けられる基準位置センサ120a、120b、120cの検出信号を入力し、各リールの基準となる回転位置を把握しながら、回胴装置基板130に所定の回胴駆動パルスデータを送出する。回胴装置基板130は、主制御基板20からの回胴駆動パルスデータに従って各ステッピングモータ110a、110b、110cを回転駆動することで、各リール101a、101b、101cの回転及び停止の動作制御を行っている。
また、主制御基板20には、ホッパ装置21等のメダル払出装置、及びサブ制御基板30がそれぞれ配線ケーブルによって接続されている。主制御基板20は、入賞が確定した場合等において、ホッパ装置21を制御することで、所定数のメダルを受皿部6aに払い出す。
サブ制御基板30は、主制御基板20からの制御信号に基づいて液晶表示ユニット48、演出用照明部46、49a、49b、演出用放音部47a、47b、62を制御駆動することで、遊技者の視覚や聴覚に訴える演出をゲームの進行に応じて行っている。
また、主制御基板20の記憶部203には、入賞抽選テーブル205及び内部抽選フラグ206が記憶されている。例えばCPU201は、スタートレバー75が操作された時点で乱数発生装置202を起動して乱数値を取得し、入賞抽選テーブル205を参照することで、得られた乱数値に割り当てられた入賞役またはハズレを抽選する。そして、CPU201は、乱数値に対応する入賞役が存在すると、それを当該ゲームの入賞役として抽選結果を当選にし、当該入賞役を記憶部203の内部抽選フラグ206に記憶する。ここでは、かかる入賞役の抽選方法を「内部抽選」と呼んでいる。
また、記憶部203には、図柄配列データ207、リール停止位置検索テーブル208、リール停止位置選択テーブル209等の書き換え不可の参照データテーブルが記憶され、更にリール停止コマフラグ210、リール制御フラグ211等の書き換え可能なデータフラグ用のメモリ領域が確保されている。これら参照データテーブル及びデータフラグは、リール101a、101b、101cの回転及び停止制御の際に用いられる。
尚、タイマ212は、例えばリール101a、101b、101cの自動停止制御を起動するまでの時間を計測する。タイマ割込生成部213は、各リール101a、101b、101cのステッピングモータ110a、110b、110cを制御するパルス信号(回胴駆動パルスデータ)の同期を取るためのものである。
次に、スロットマシン1におけるゲーム動作の概要を説明する。
スロットマシン1は、先のゲームにおいて入賞しメダルの配当が完了した時、又は先のゲームにおいてハズレが確定すると待機状態となる。この待機状態においては、当該状態を遊技者に示唆するとともにゲーム操作を促す待機モードの演出が行われる。次に、遊技者がメダル投入部71にメダルを投入し何れかのベットボタン72、73、74を押圧操作することで、スロットマシン1は、内部に貯留したメダル(クレジット)から当該ゲームに所定枚数のメダルが賭けられゲームを準備する。
ゲーム準備の状態でスタートレバー75が傾倒操作されゲームが開始されると、主制御基板20は、3個のリール101a、101b、101cを一斉に回転させ始めるとともに、上述した内部抽選を実行する。内部抽選の結果は、内部抽選フラグ206に記憶される。
次に、遊技者により何れかのストップボタン76a、76b、76cが押圧操作されることで、主制御基板20がリール停止の操作を検出すると、主制御基板20は、押圧操作されたストップボタンに対応するリールを停止させる制御を行う。そして、主制御基板20は、全てのリール101a、101b、101cが停止したことを検知すると、各リールが表示する図柄と上述の内部抽選フラグ206に対応する入賞役に係る図柄の組み合せとが一致しているかどうか判定する。
役への入賞が確定すると、スロットマシン1は、主制御基板20の制御に基づいて、内部貯留しているメダルのクレジット数が所定の数になるまで、当該役の種類に応じて予め決められた配当数のメダルをクレジット数に加算する。さらに、スロットマシン1は、前記配当数と前記クレジット数の加算結果が前記所定の数を超過すると、この超過した数のメダルを受皿部6aへ払い出す。
図4は、上記入賞抽選テーブル205を用いた内部抽選の方法を説明するためのモデル図である。なお同図は、スロットマシン1が一般遊技状態にある場合の例を示すものであり、入賞役として、小役〈1〉、〈2〉と、リプレイと呼ばれる再遊技役と、レギュラーボーナス(RB)と呼ばれる特別役と、ビッグボーナス(BB)と呼ばれる大当たり役とが備えられている。
ここで、小役は、所定枚数のメダルを遊技者へ払い出す入賞役であり、再遊技役(リプレイ)は、先のゲームで投入したメダルの枚数を維持しつつ再ゲームの権利を遊技者に与える入賞役である。また、特別役(RB)は、一般遊技状態に比較して高配当のメダルを払い出す遊技状態(特別遊技状態)を所定回数又は所定入賞回数に達するまで遊技者に与える入賞役である。大当たり役(BB)は、上記特別役の遊技状態を更に所定の回数連続して遊技者に与える入賞役である。
入賞抽選テーブル205において、各入賞役に対応する乱数値の範囲がそれぞれの入賞役に規定される入賞確率に応じて割り当てられている。すなわち、入賞抽選テーブル205においては、例えば、ハズレに該当する乱数値の範囲が最も大きく、次に小役〈1〉、小役〈2〉、リプレイ(再遊技役)、特別役(RB)、大当たり役(BB)の順で、各入賞役に該当する乱数値の範囲が次第に小さくなるように設定されている。
主制御基板20の内部抽選手段は、スタートレバー75がオン操作されると乱数発生装置202から乱数値を取得し、取得した乱数値を入賞抽選テーブル205と照合して当該ゲームの入賞役を抽選する。
例えば、取得した乱数値Riが図4に示されるR1≦Ri<R2の関係を満足すると小役〈1〉を抽選し、R2≦Ri<R3の関係を満足すると小役〈2〉を抽選し、R3≦Ri<R4の関係を満足するとリプレイ(再遊技役)を抽選し、R4≦Ri<R5の関係を満足すると特別役(RB)を抽選し、R5≦Ri≦Rmaxの関係を満足すると大当たり役(BB)を抽選する。また、取得した乱数値が0≦Ri<R1のときにはハズレとなる。主制御基板20は、上記入賞役に何れかに当選すると、その役に対応するフラグを記憶する。
なお、スロットマシン1においては、一般遊技状態、及び特別遊技状態、更には出玉率の設定段階に応じて使用する複数種類の入賞抽選テーブル205がそれぞれ用意されている。
次に、遊技者がストップボタン76a、76b、76cを任意の順番でオン操作すると、主制御基板20は、それに従い順次各リールを停止させる制御を行う。そして、全てのリール101a、101b、101cが停止したことを検知すると、各リールが表示する図柄と上述のフラグに対応する入賞役に係る図柄の組み合せとが一致しているかどうか判定する。
例えば、ベットボタン74が押圧操作されることで当該ゲームに3枚のメダルが賭けられた場合、表示窓42を通して目視される9個の図柄のうち、上中下段の横3列の線上に並んだ3組の図柄と、右斜めと左斜め方向の2本の対角線上に並んだ2組の図柄を調べ、何れか1つの組の図柄が上述のフラグに対応する入賞役の図柄組み合せ条件を満足して揃うと当該役へ入賞したと判定する。役への入賞が確定すると、当該役の種類に応じて予め決められた配当数のメダルを受皿部6aへ払い出すか、又は配当数分のメダルを内部貯留しているクレジット数に加算する。
次に、上述した内部抽選手段に備えられる乱数発生装置202について図5と図6を参照し説明する。なお、図5は、内部抽選手段のシステム構成を表すブロック図である。図6は、内部抽選手段における主要な信号波形を表すタイムチャートである。
図5において、CPU201は、スタートレバー75がオン操作されるに応じてトリガ信号Tであるところの第1の乱数取得信号を生成する。尚、CPU201は、第1の乱数取得信号を一度出力してからスロットマシン1が前述した待機状態となるまで、スタートレバー75がオン操作されて第1の乱数取得信号を出力しない。このような構成により、CPU201は、遊技者による所定の遊技操作を契機に第1の乱数取得信号を生成する乱数取得信号生成手段となっている。
乱数発生装置202は、水晶発振子から形成されるクロック発生回路311と、クロック発生回路311が生成するクロック信号CKをカウントするカウント回路312と、CPU201が生成する前記第1の乱数取得信号から高域成分を除去することで当該第1の乱数取得信号を第2の乱数取得信号に成形するローパスフィルタ(以下、LPFと呼ぶ)320と、カウント回路312の計数の周期に対して非同期となる交流信号を生成する交流信号発生回路321と、交流信号発生回路321が生成する交流信号に対して全波整流を行う全波整流回路322と、全波整流回路322からの直流波形の信号とLPF320が生成する第2の乱数取得信号を加算することで第3の乱数取得信号を生成する加算器323と、加算器323が生成する第3の乱数取得信号をステップ状のラッチ信号に波形成形して第4の乱数取得信号として出力する波形成形回路314と、波形成形回路314から第4の乱数取得信号を入力するとカウント回路312が示すカウント値を一時的に保持する記憶回路313とを備え構成されている。
クロック発生回路311は、例えば約14MHzのクロック信号CKをCPU201の動作とは無関係に常時出力している。このような構成により、クロック発生回路311は、所定周期のクロック信号を生成するクロック信号生成手段となっている。
カウント回路312は、前記クロック信号CKに同期して計数値を計数する計数演算手段となっている。
LPF320は抵抗R1とコンデンサC1とから構成されている。抵抗R1の一端は、LPF320の入力端子に接続されている。抵抗R1の他端は、LPF320の出力端子に接続されるとともに、コンデンサC1を介して基準電位点に接続されている。
交流信号発生回路321と全波整流回路322は、カウント回路312の計数の周期に対して非同期となる直流波形の周期性の信号を生成する信号生成手段となっている。
LPF320の時定数は、当該LPF320から得られる第2の乱数取得信号のローレベルからハイレベルへ立ち上がる時間が、全波整流回路322から得られる直流波形の信号の周期の2倍以上になるように設定されている。
加算器323は、前記第2の乱数取得信号に前記直流波形の信号を付加することで第3の乱数取得信号を生成する信号付加手段となっている。
波形成形回路314は、シュミットトリガICで構成され、加算器323が生成する第3の乱数取得信号が立ち上がり側の閾値(以下、L→H閾値と呼ぶ)になった場合に、前記第3の乱数取得信号をステップ状のラッチ信号に波形成形して第4の乱数取得信号として出力する。
カウント回路312は、例えば16bitのインクリメントカウンタから形成され、クロック信号CKと同期して、0〜65535までのカウント値をインクリメントしながら繰り返し出力する。記憶回路313は、波形成形回路314からの第4の乱数取得信号を受信した時にカウント回路312が示すカウント値を取得して記憶する。この時、CPU201は記憶回路313が取得したカウント値を読み取り、内部抽選用の乱数値として使用する。このような構成により、波形成形回路314と記憶回路313は、前記第3の乱数取得信号が所定の値になった場合に前記カウント回路312が示す前記計数値を乱数値として取得する乱数取得手段となっている。
次に、図6のタイムチャートを参照して乱数発生装置202の動作を具体的に説明する。
図6(a)に示すように、CPU201が生成する第1の乱数取得信号は、スタートレバー75がオン操作されたタイミングT1でローレベル(L)からハイレベル(H)に瞬間的に立ち上がるステップ状の信号になっている。第1の乱数取得信号がLPF320を通過して得られる第2の乱数取得信号は、図6(b)に示すように、タイミングT1より遅延して、例えば10秒でローレベルからハイレベルへ緩やかに立ち上がる信号となる。図6(c)に示すように、全波整流回路322からの直流波形の信号は、交流信号を全波整流した信号となっており、かつカウント回路312の計数の周期に対して非同期となっている。加算器323からの第3の乱数取得信号は、図6(d)に示すように、図6(b)に示す第2の乱数取得信号に図6(c)に示す直流波形の信号を加算した信号となる。図6(c)に示す直流波形の信号としては、例えば周期が2秒強で振幅0.2VP−Pの信号を用いている。波形成形回路314は、図6(d)に示す第3の乱数取得信号が立ち下がり側の閾値(以下、H→L閾値と呼ぶ)A2を超過しL→H閾値A1になった場合に、前記第3の乱数取得信号を上記ステップ状のラッチ信号に波形成形して第4の乱数取得信号として出力する。
ここで、図6(d)では、第3の乱数取得信号がL→H閾値A1となるのは、タイミングT2となり、第4の乱数取得信号は、タイミングT2でローレベル(L)からハイレベル(H)に瞬間的に立ち上がる。
記憶回路313は、波形成形回路314からの第4の乱数取得信号を受信したタイミングT2でカウント回路312が示すカウント値を取得して記憶する。即ち、乱数発生装置202は、スタートレバー75がオン操作されたタイミングT1から遅れたタイミングT2においてカウント回路312が示すカウント値を乱数値として取得する。ここで、本実施形態では、遊技者による所定の遊技操作のタイミングT1に対して全波整流回路322から出力される直流波形の信号の位相が変化することにより、タイミングT2が変化し、即ちタイミングT1から記憶回路313がカウント回路312から乱数値を取得するまでの時間を任意に変化させることができる。これにより、遊技者による所定の遊技操作のタイミングT1におけるカウント回路312の計数値が同じでも、乱数発生装置202が発生する乱数値は、任意に変化することになる。
ここで、比較のため、図6(b)に示す第2の乱数取得信号をそのまま波形成形回路314に入力する場合を考える。この場合には、波形成形回路314は、図6(b)に示す第2の乱数取得信号が立ち下がり側の閾値(以下、H→L閾値と呼ぶ)A2を超過しL→H閾値A1になったタイミングTaで、出力をローレベル(L)からハイレベル(H)に瞬間的に立ち上げることになるが、タイミングT1からタイミングTaまでの時間は常に一定になる。このため、乱数発生装置202が発生する乱数値を任意に変化させるには、図6(b)に示す第2の乱数取得信号に図6(c)に示す直流波形の信号を加算して波形成形回路314に入力する必要がある。
また、波形成形回路314は、図6(d)に示す第3の乱数取得信号がH→L閾値A2を下回った場合に、出力をハイレベル(H)からローレベル(L)に瞬間的に立ち下げる。ここで、波形成形回路314のH→L閾値A2とL→H閾値A1の差は、図6(c)に示す直流波形の信号の振幅より大きく設定しているので、図6(e)に示す波形成形回路314の出力がタイミングT2でハイレベル(H)に立ち上った後、図6(a)に示す第1の乱数取得信号が立ち下がらなければ、図6(d)に示す第3の乱数取得信号が前記直流波形の信号の振れにより上下した場合にも、図6(e)に示す波形成形回路314の出力はハイレベル(H)の状態を維持する。
かかる構成の乱数発生装置202によれば、遊技者による所定の遊技操作のタイミングT1から記憶回路313がカウント回路312から乱数値を取得するまでの時間を任意に変化させることができるので、簡単な回路構成で、不正遊技者が不正器具からの振動を基準にして遊技操作した場合においても、乱数発生装置202が特定の乱数値を高確立で発生するのを防止できる。したがって、不正遊技者が意図的に不正を行い入賞の確率を高める等の問題は解消される。
以下、本発明に係る好適な他の実施形態としての乱数発生装置を例に図面を参照して説明する。なお、図7は、内部抽選手段のシステム構成を表すブロック図である。図8は、内部抽選手段における主要な信号波形を表すタイムチャートである。ここで、図7、図8を用いた他の実施形態の説明において、図5、図6に示した実施形態と同様の構成要素には同じ符号を付して説明を省略している。
図7において、乱数発生装置402は、クロック発生回路311と、カウント回路312と、CPU201が生成する前記第1の乱数取得信号から高域成分を除去することで当該第1の乱数取得信号を第2の乱数取得信号に成形するLPF420と、カウント回路312の計数の周期に対して非同期となる交流信号を生成する交流信号発生回路421と、LPF420が生成する第2の乱数取得信号に交流信号発生回路421が生成する交流信号を重畳することで第3の乱数取得信号を生成する重畳回路422と、重畳回路422が生成する第3の乱数取得信号をステップ状のラッチ信号に波形成形して第4の乱数取得信号として出力する波形成形回路414と、記憶回路313とを備え構成されている。
LPF420はコイルL2とコンデンサC2とから構成されている。コイルL2の一端は、LPF420の入力端子に接続されている。コイルL2の他端は、LPF420の出力端子に接続されるとともに、コンデンサC2を介して基準電位点に接続されている。
交流信号発生回路421は、カウント回路312の計数の周期に対して非同期となる交流信号を生成する交流信号生成手段となっている。
LPF420の時定数は、当該LPF420から得られる第2の乱数取得信号のローレベルからハイレベルへ立ち上がる時間が、交流信号発生回路421から得られる交流信号の周期の2倍以上になるように設定されている。
重畳回路422は、前記第2の乱数取得信号に交流信号発生回路421からの交流信号を付加することで第3の乱数取得信号を生成する信号付加手段となっている。
波形成形回路414は、シュミットトリガICで構成され、重畳回路422が生成する第3の乱数取得信号がL→H閾値になった場合に、前記第3の乱数取得信号をステップ状のラッチ信号に波形成形して第4の乱数取得信号として出力する。
次に、図8のタイムチャートを参照して乱数発生装置402の動作を具体的に説明する。
図8(a)に示すように、CPU201が生成する第1の乱数取得信号は、スタートレバー75がオン操作されたタイミングT1でローレベル(L)からハイレベル(H)に瞬間的に立ち上がっている。第1の乱数取得信号がLPF420を通過して得られる第2の乱数取得信号は、図8(b)に示すように、ローレベルからハイレベルへ緩やかに立ち上がる信号となる。図8(c)に示す交流信号発生回路421からの交流信号は、カウント回路312の計数の周期に対して非同期となっている。図8(d)に示す重畳回路422からの第3の乱数取得信号は、図8(b)に示す第2の乱数取得信号に図8(c)に示す交流信号を重畳した信号となる。
波形成形回路414は、図8(d)に示す第3の乱数取得信号がH→L閾値B2を超過しL→H閾値B1になった場合に、前記第3の乱数取得信号を上記ステップ状のラッチ信号に波形成形して第4の乱数取得信号として出力する。
ここで、図8(d)では、第3の乱数取得信号がL→H閾値B1となるのは、タイミングT12となり、第4の乱数取得信号は、タイミングT12でローレベル(L)からハイレベル(H)に瞬間的に立ち上がる。
記憶回路313は、波形成形回路414からの第4の乱数取得信号を受信したタイミングT12でカウント回路312が示すカウント値を取得して記憶する。
即ち、乱数発生装置402は、スタートレバー75がオン操作されたタイミングT1に対して交流信号発生回路421が出力する交流信号の位相が変化することにより、タイミングT12が変化する。即ち、乱数発生装置402は、タイミングT1から記憶回路313がカウント回路312から乱数値を取得するまでの時間を任意に変化させることができる。これにより、タイミングT1におけるカウント回路312の計数値が同じでも、乱数発生装置402が発生する乱数値は、任意に変化することになる。
ここで、比較のため、図8(b)に示す第2の乱数取得信号をそのまま波形成形回路414に入力する場合を考える。この場合には、波形成形回路414は、図8(b)に示す第2の乱数取得信号がH→L閾値B2を超過しL→H閾値B1になったタイミングTbで、出力をローレベル(L)からハイレベル(H)に瞬間的に立ち上げることになるが、タイミングT1からタイミングTbまでの時間は常に一定になる。このため、乱数発生装置402が発生する乱数値を任意に変化させるには、図8(b)に示す第2の乱数取得信号に図8(c)に示す交流信号を加算して波形成形回路414に入力する必要がある。また、波形成形回路414のH→L閾値B2とL→H閾値B1の差は、図6に示した波形成形回路314と同様の理由で、図8(c)に示す交流信号の振幅より大きく設定している。
かかる構成の乱数発生装置402によれば、遊技者による所定の遊技操作のタイミングT1から記憶回路313がカウント回路312から乱数値を取得するまでの時間を任意に変化させることができるので、図5に示した乱数発生装置202と同様の効果が得られる。
尚、図5に示した乱数発生装置202ではLPF320を抵抗R1とコンデンサC1で構成し、図7に示した乱数発生装置402ではLPF420をコイルL2とコンデンサC2で構成したが、乱数発生装置のLPFとしては、前記以外のタイプを適用してもよい。