JP4610440B2

JP4610440B2 - Display device, driving circuit and driving method thereof

Info

Publication number: JP4610440B2
Application number: JP2005232775A
Authority: JP
Inventors: 聖司楊
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2005-08-11
Filing date: 2005-08-11
Publication date: 2011-01-12
Anticipated expiration: 2025-08-11
Also published as: JP2007047525A

Description

本発明は、液晶表示装置等の表示装置に関し、特に大型の表示部を有する表示装置の駆動回路および駆動方法に関する。 The present invention relates to a display device such as a liquid crystal display device, and more particularly to a drive circuit and a drive method for a display device having a large display portion.

従来より、液晶表示装置には、表示部内のソースバスライン（映像信号線）を駆動するためにソースドライバ（映像信号線駆動回路）と呼ばれるＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ：半導体集積回路）が設けられている。図１０は、従来の液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示制御回路２００とソースドライバ７００とゲートドライバ（走査信号線駆動回路）５００と表示部６００とを備えている。表示部６００には、互いに交差（直交）する複数（ｎ本）のソースバスライン（映像信号線）ＳＬ１〜ＳＬｎと複数（ｍ本）のゲートバスライン（走査信号線）ＧＬ１〜ＧＬｍとが設けられている。また、ソースドライバ７００には、データバッファ部７１とＤ／Ａ変換部７２と駆動用映像信号出力部７３とが含まれている。なお、ソースドライバ７００は、表示部６００の一側のみに設けられている。 Conventionally, in a liquid crystal display device, an IC (Integrated Circuit) called a source driver (video signal line drive circuit) is provided to drive a source bus line (video signal line) in a display unit. . FIG. 10 is a block diagram showing the overall configuration of a conventional liquid crystal display device. This liquid crystal display device includes a display control circuit 200, a source driver 700, a gate driver (scanning signal line driving circuit) 500, and a display unit 600. The display unit 600 includes a plurality (n) of source bus lines (video signal lines) SL1 to SLn and a plurality (m) of gate bus lines (scanning signal lines) GL1 to GLm that intersect (orthogonally) each other. It has been. The source driver 700 includes a data buffer unit 71, a D / A conversion unit 72, and a driving video signal output unit 73. Note that the source driver 700 is provided only on one side of the display unit 600.

表示制御回路２００は、外部から送られる画像信号ＤＡＴを受け取り、デジタル映像信号ＤＡと、表示部６００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫを出力する。ソースドライバ７００は、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、およびデジタル映像信号ＤＡを受け取り、駆動用映像信号をソースバスラインＳＬ１〜ＳＬｎに印加する。ゲートドライバ５００は、各ゲートバスラインＧＬ１〜ＧＬｍを１水平走査期間ずつ順次に選択するために、表示制御回路２００から出力されるゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、アクティブな走査信号の各ゲートバスラインＧＬ１〜ＧＬｍへの印加を１垂直走査期間を周期として繰り返す。以上のようにして、各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号が印加され、各ゲートバスラインＧＬ１〜ＧＬｍに走査信号が印加されることにより、表示部６００に画像が表示される。 The display control circuit 200 receives an image signal DAT sent from the outside, and controls a digital video signal DA, a source start pulse signal SSP, a source clock signal SCK, and a latch strobe signal for controlling the timing of displaying an image on the display unit 600. LS, gate start pulse signal GSP, and gate clock signal GCK are output. The source driver 700 receives the source start pulse signal SSP, the source clock signal SCK, the latch strobe signal LS, and the digital video signal DA, and applies the driving video signal to the source bus lines SL1 to SLn. The gate driver 500 is active based on the gate start pulse signal GSP and the gate clock signal GCK output from the display control circuit 200 in order to sequentially select the gate bus lines GL1 to GLm by one horizontal scanning period. The application of the scanning signal to each of the gate bus lines GL1 to GLm is repeated with one vertical scanning period as a cycle. As described above, the driving video signal is applied to each of the source bus lines SL1 to SLn, and the scanning signal is applied to each of the gate bus lines GL1 to GLm, whereby an image is displayed on the display unit 600.

ところで、近年、大画面のテレビジョンが普及する等、表示装置に対する大型化の要求が高まっている。ところが、従来のソースドライバ７００によると、駆動用映像信号の駆動能力が不足するため、各ソースバスラインＳＬ１〜ＳＬｎの配線容量および画素容量を充分に充電することができず、充電不足に起因する表示不良が生じることがある。 By the way, in recent years, there has been an increasing demand for larger display devices, such as the spread of large-screen televisions. However, according to the conventional source driver 700, since the drive capability of the driving video signal is insufficient, the wiring capacity and the pixel capacity of each source bus line SL1 to SLn cannot be sufficiently charged, resulting in insufficient charging. Display failure may occur.

そこで、図１１に示すように、表示部６００の一側（上側）と他側（下側）とにソースドライバ８００、９００を備える液晶表示装置が提案されている。この液晶表示装置によると、各ソースバスラインＳＬ１〜ＳＬｎには、表示部６００の上側に設けられたソースドライバ（第１のソースドライバ）８００と表示部６００の下側に設けられたソースドライバ（第２のソースドライバ）９００とから駆動用映像信号が印加される。このため、表示部６００の下方においても駆動用映像信号の遅延は小さくなる。その結果、大画面の表示部６００を有する表示装置において生じている充電不足に起因する表示不良の発生が抑制される。
特開平５−８０７２２号公報特開平１１−１３３４５９号公報 Therefore, as shown in FIG. 11, a liquid crystal display device including source drivers 800 and 900 on one side (upper side) and the other side (lower side) of the display unit 600 has been proposed. According to this liquid crystal display device, a source driver (first source driver) 800 provided on the upper side of the display unit 600 and a source driver provided on the lower side of the display unit 600 (on the source bus lines SL1 to SLn). A driving video signal is applied from the second source driver 900. For this reason, the delay of the driving video signal is reduced even below the display unit 600. As a result, the occurrence of display defects due to insufficient charging occurring in the display device having the large-screen display unit 600 is suppressed.
Japanese Patent Laid-Open No. 5-80722 Japanese Patent Laid-Open No. 11-133459

ところが、表示部６００の上下両側にソースドライバ８００、９００を備える構成にした場合、表示制御回路２００と第１のソースドライバ８００とを接続するための信号配線のみならず、表示制御回路２００と第２のソースドライバ９００とを接続するための信号配線が必要になる。一般に、デジタル映像信号ＤＡのように周波数の高い信号が伝送されると不要輻射が生じる。上述した構成によると、デジタル映像信号を伝送するための信号配線の配線長が大きくなるので、画像表示への不要輻射による影響が大きくなる。このため、液晶表示装置内の不要輻射に起因する画質の低下が生じている。 However, in the case where the source drivers 800 and 900 are provided on both upper and lower sides of the display unit 600, not only the signal wiring for connecting the display control circuit 200 and the first source driver 800 but also the display control circuit 200 and the first driver. Signal wiring for connecting the second source driver 900 is required. Generally, when a signal having a high frequency is transmitted like the digital video signal DA, unnecessary radiation is generated. According to the configuration described above, the wiring length of the signal wiring for transmitting the digital video signal is increased, so that the influence of unnecessary radiation on the image display is increased. For this reason, the image quality is deteriorated due to unnecessary radiation in the liquid crystal display device.

そこで、本発明は、不要輻射に起因する画質の低下が生じることなく、充電不足に起因する表示不良の発生を抑制することができる大画面の表示装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a large-screen display device that can suppress the occurrence of display defects due to insufficient charging without causing a reduction in image quality due to unnecessary radiation.

第１の発明は、表示すべき画像を表わすデジタル映像信号に基づいて生成される駆動用映像信号を伝達する複数の映像信号線を含む表示部を有し、前記複数の映像信号線への前記駆動用映像信号の印加の準備が行われる第１の期間と前記複数の映像信号線への前記駆動用映像信号の印加が行われる第２の期間とを含む水平走査期間が繰り返される表示装置の駆動回路であって、
前記表示部の一側に設けられ、前記第１の期間には、前記複数の映像信号線に前記第２の期間に印加すべき前記駆動用映像信号を生成するための前記デジタル映像信号を転送データ信号として前記複数の映像信号線に印加し、前記第２の期間には、前記駆動用映像信号を前記複数の映像信号線に印加する第１の映像信号線駆動回路と、
前記表示部の他側に設けられ、前記第１の期間には、前記転送データ信号を受け取り、前記第２の期間には、当該受け取った転送データ信号を前記駆動用映像信号として前記複数の映像信号線に印加する第２の映像信号線駆動回路と
を備えることを特徴とする。 1st invention has a display part containing the several video signal line which transmits the drive video signal produced | generated based on the digital video signal showing the image which should be displayed, The said video signal line to the said video signal line A display device in which a horizontal scanning period including a first period in which preparation for applying a driving video signal is performed and a second period in which application of the driving video signal to the plurality of video signal lines is repeated is repeated A drive circuit,
The digital video signal that is provided on one side of the display unit and that generates the drive video signal to be applied in the second period is transferred to the plurality of video signal lines in the first period. A first video signal line driving circuit that applies the data signal to the plurality of video signal lines and applies the driving video signal to the plurality of video signal lines in the second period;
The plurality of videos provided on the other side of the display unit, receiving the transfer data signal in the first period, and using the received transfer data signal as the driving video signal in the second period. And a second video signal line driving circuit applied to the signal line.

第２の発明は、第１の発明において、
前記第１の映像信号線駆動回路は、
前記第１の期間には、前記デジタル映像信号を保持するとともに当該デジタル映像信号を前記転送データ信号として出力する第１の映像信号保持部と、
前記第１の期間には、前記第１の映像信号保持部から出力された転送データ信号を受け取り、当該受け取った転送データ信号を前記複数の映像信号線に印加し、前記第２の期間には、前記第１の映像信号保持部に保持されたデジタル映像信号に基づいて生成される駆動用映像信号を前記複数の映像信号線に印加する第１の切替部と
を備え、
前記第２の映像信号線駆動回路は、
前記第１の切替部によって前記複数の映像信号線に印加された転送データ信号を保持するための第２の映像信号保持部と、
前記第１の期間には、前記第１の切替部によって前記複数の映像信号線に印加された転送データ信号を受け取り、当該転送データ信号を前記第２の映像信号保持部に与え、前記第２の期間には、前記第２の映像信号保持部に保持された転送データ信号に基づいて生成される駆動用映像信号を前記複数の映像信号線に印加する第２の切替部と
を備えることを特徴とする。 According to a second invention, in the first invention,
The first video signal line driving circuit includes:
In the first period, a first video signal holding unit that holds the digital video signal and outputs the digital video signal as the transfer data signal;
In the first period, the transfer data signal output from the first video signal holding unit is received, the received transfer data signal is applied to the plurality of video signal lines, and in the second period A first switching unit that applies a driving video signal generated based on the digital video signal held in the first video signal holding unit to the plurality of video signal lines;
The second video signal line driving circuit includes:
A second video signal holding unit for holding transfer data signals applied to the plurality of video signal lines by the first switching unit;
In the first period, a transfer data signal applied to the plurality of video signal lines by the first switching unit is received, the transfer data signal is given to the second video signal holding unit, and the second And a second switching unit that applies a driving video signal generated based on the transfer data signal held in the second video signal holding unit to the plurality of video signal lines. Features.

第３の発明は、第２の発明において、
前記第１の映像信号線駆動回路は、前記第１の映像信号保持部に保持されたデジタル映像信号に基づいて生成される駆動用映像信号の駆動能力を高めるための第１の駆動用映像信号出力部を更に備え、
前記第２の映像信号線駆動回路は、前記第２の映像信号保持部に保持された転送データ信号に基づいて生成される駆動用映像信号の駆動能力を高めるための第２の駆動用映像信号出力部を更に備えることを特徴とする。 According to a third invention, in the second invention,
The first video signal line driving circuit includes a first driving video signal for enhancing a driving capability of a driving video signal generated based on the digital video signal held in the first video signal holding unit. An output unit;
The second video signal line driving circuit is configured to increase a driving capability of a driving video signal generated based on a transfer data signal held in the second video signal holding unit. It further has an output part.

第４の発明は、第１から第３までのいずれかの発明に係る駆動回路を備えることを特徴とする。 According to a fourth aspect of the invention, there is provided a drive circuit according to any one of the first to third aspects.

第５の発明は、表示すべき画像を表わすデジタル映像信号に基づいて生成される駆動用映像信号を伝達する複数の映像信号線を含む表示部を有し、前記表示部の一側に設けられ前記複数の映像信号線に前記駆動用映像信号を印加するための第１の映像信号線駆動回路と前記表示部の他側に設けられ前記複数の映像信号線に前記駆動用映像信号を印加するための第２の映像信号線駆動回路とを備える表示装置の駆動方法であって、
前記デジタル映像信号を前記複数の映像信号線によって前記第１の映像信号線駆動回路から前記第２の映像信号線駆動回路に転送する第１のステップと、
前記駆動用映像信号を前記第１の映像信号線駆動回路および前記第２の映像信号線駆動回路から前記複数の映像信号線に印加する第２のステップと
を備えることを特徴とする。 A fifth invention has a display unit including a plurality of video signal lines for transmitting a drive video signal generated based on a digital video signal representing an image to be displayed, and is provided on one side of the display unit. A first video signal line driving circuit for applying the driving video signal to the plurality of video signal lines and the driving video signal applied to the plurality of video signal lines provided on the other side of the display unit. And a second video signal line driving circuit for driving the display device,
A first step of transferring the digital video signal from the first video signal line driving circuit to the second video signal line driving circuit by the plurality of video signal lines;
And a second step of applying the driving video signal from the first video signal line driving circuit and the second video signal line driving circuit to the plurality of video signal lines.

上記第１の発明によれば、表示部の一側には第１の映像信号線駆動回路が設けられ、他側には第２の映像信号線駆動回路が設けられている。第１の映像信号線駆動回路は、第１の期間には、第２の期間に映像信号線に印加すべき駆動用映像信号を生成するためのデジタル映像信号を転送データ信号として第２の映像信号線駆動回路に送信する。一方、第２の映像信号線駆動回路は、第１の期間には、第１の映像信号線駆動回路から送信される転送データ信号を受け取り、第２の期間には、当該受け取った転送データ信号を駆動用映像信号として各映像信号線に印加する。このため、駆動用映像信号を生成するためのデジタル映像信号を例えば表示制御回路から第２の映像信号線駆動回路に送信しなくても、第２の映像信号線駆動回路では駆動用映像信号が生成され、その駆動用映像信号が各映像信号線に印加される。これにより、周波数の高い映像信号が信号配線によって伝送されることによって生じる不要輻射の発生が抑制され、不要輻射に起因する画質の低下が抑制される。また、各映像信号線には第１の映像信号線駆動回路と第２の映像信号線駆動回路とから駆動用映像信号が印加されるので、各映像信号線の画素容量の充電不足に起因する表示不良の発生が抑制される。 According to the first aspect, the first video signal line driving circuit is provided on one side of the display unit, and the second video signal line driving circuit is provided on the other side. In the first period, the first video signal line driving circuit uses the digital video signal for generating the driving video signal to be applied to the video signal line in the second period as the transfer data signal to generate the second video. Transmit to the signal line driver circuit. On the other hand, the second video signal line drive circuit receives the transfer data signal transmitted from the first video signal line drive circuit in the first period, and receives the transfer data signal received in the second period. Is applied to each video signal line as a driving video signal. For this reason, even if the digital video signal for generating the driving video signal is not transmitted from the display control circuit to the second video signal line driving circuit, for example, the driving video signal is generated in the second video signal line driving circuit. The drive video signal is generated and applied to each video signal line. As a result, generation of unnecessary radiation caused by transmission of a high-frequency video signal through the signal wiring is suppressed, and deterioration in image quality due to unnecessary radiation is suppressed. Further, since the video signal for driving is applied to each video signal line from the first video signal line driving circuit and the second video signal line driving circuit, it is caused by insufficient charging of the pixel capacity of each video signal line. Occurrence of display defects is suppressed.

上記第２の発明によれば、上記第１の発明と同様、不要輻射に起因する画質の低下を抑制しつつ、各映像信号線の画素容量の充電不足に起因する表示不良の発生を抑制することができる。 According to the second aspect, similarly to the first aspect, the occurrence of a display defect due to insufficient charging of the pixel capacity of each video signal line is suppressed while suppressing a decrease in image quality due to unnecessary radiation. be able to.

上記第３の発明によれば、第１の映像信号線駆動回路および第２の映像信号線駆動回路には、駆動用映像信号の駆動能力を高めるための駆動用映像信号出力部が設けられている。このため、大画面の表示装置であっても、より効果的に画素容量の充電不足に起因する表示不良の発生を抑制することができる。 According to the third aspect, the first video signal line driving circuit and the second video signal line driving circuit are provided with the driving video signal output unit for increasing the driving capability of the driving video signal. Yes. For this reason, even if it is a display apparatus of a big screen, generation | occurrence | production of the display defect resulting from insufficient charge of pixel capacity can be suppressed more effectively.

上記第４の発明によれば、不要輻射に起因する画質の低下を抑制しつつ各映像信号線の画素容量の充電不足に起因する表示不良の発生を抑制することができる表示装置が提供される。 According to the fourth aspect of the invention, there is provided a display device capable of suppressing the occurrence of a display defect due to insufficient charging of the pixel capacity of each video signal line while suppressing a decrease in image quality due to unnecessary radiation. .

以下、添付図面を参照しつつ本発明の一実施形態について説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.

＜１．液晶表示装置の全体構成および動作＞
図１は、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示制御回路２００と第１のソースドライバ（第１の映像信号線駆動回路）３００と第２のソースドライバ（第２の映像信号線駆動回路）４００とゲートドライバ（走査信号線駆動回路）５００と表示部６００とを備えている。表示部６００には、互いに交差（直交）する複数（ｎ本）のソースバスライン（映像信号線）ＳＬ１〜ＳＬｎと複数（ｍ本）のゲートバスライン（走査信号線）ＧＬ１〜ＧＬｍとが設けられている。ソースバスラインＳＬ１〜ＳＬｎは第１のソースドライバ３００および第２のソースドライバ４００と接続され、ゲートバスラインＧＬ１〜ＧＬｍはゲートドライバ５００と接続されている。ソースバスラインＳＬ１〜ＳＬｎとゲートバスラインＧＬ１〜ＧＬｍとの交差点には、それぞれ画素形成部が設けられている。各画素形成部は、対応する交差点を通過するゲートバスラインにゲート端子が接続されるとともに当該交差点を通過するソースバスラインにソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極と、上記複数個の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとにより形成される容量により画素容量Ｃｐが構成される。 <1. Overall Configuration and Operation of Liquid Crystal Display Device>
FIG. 1 is a block diagram showing the overall configuration of an active matrix liquid crystal display device according to an embodiment of the present invention. This liquid crystal display device includes a display control circuit 200, a first source driver (first video signal line driving circuit) 300, a second source driver (second video signal line driving circuit) 400, and a gate driver (scanning signal). A line drive circuit) 500 and a display unit 600. The display unit 600 includes a plurality (n) of source bus lines (video signal lines) SL1 to SLn and a plurality (m) of gate bus lines (scanning signal lines) GL1 to GLm that intersect (orthogonally) each other. It has been. The source bus lines SL1 to SLn are connected to the first source driver 300 and the second source driver 400, and the gate bus lines GL1 to GLm are connected to the gate driver 500. Pixel formation portions are provided at the intersections of the source bus lines SL1 to SLn and the gate bus lines GL1 to GLm, respectively. Each pixel forming portion includes a TFT 10 which is a switching element having a gate terminal connected to a gate bus line passing through a corresponding intersection and a source terminal connected to a source bus line passing through the intersection, and a drain terminal of the TFT 10 And a liquid crystal layer provided in common to the plurality of pixel formation portions and sandwiched between the pixel electrode and the common electrode Ec. A pixel capacitor Cp is constituted by a capacitor formed by the pixel electrode and the common electrode Ec.

表示制御回路２００は、外部から送られる画像信号ＤＡＴを受け取り、デジタル映像信号ＤＡと、表示部６００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫと、第１のソースドライバ３００から第２のソースドライバ４００にデジタル映像信号ＤＡを転送するタイミングを制御するための転送制御信号Ｓ１〜Ｓ６、切替指示信号ＳＷとを出力する。 The display control circuit 200 receives an image signal DAT sent from the outside, and controls a digital video signal DA, a source start pulse signal SSP, a source clock signal SCK, and a latch strobe signal for controlling the timing of displaying an image on the display unit 600. LS, gate start pulse signal GSP, gate clock signal GCK, and transfer control signals S1 to S6 for controlling the timing of transferring the digital video signal DA from the first source driver 300 to the second source driver 400, switching The instruction signal SW is output.

第１のソースドライバ３００は、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、デジタル映像信号ＤＡ、転送制御信号Ｓ１〜Ｓ６、および切替指示信号ＳＷを受け取り、表示部６００内の各画素形成部の画素容量Ｃｐを充電するための駆動用映像信号の各ソースバスラインＳＬ１〜ＳＬｎへの印加と、デジタル映像信号ＤＡを第２のソースドライバ４００へ転送するための当該デジタル映像信号の転送データ信号ＴＤとしての各ソースバスラインＳＬ１〜ＳＬｎへの印加とを行う。 The first source driver 300 receives a source start pulse signal SSP, a source clock signal SCK, a latch strobe signal LS, a digital video signal DA, transfer control signals S1 to S6, and a switching instruction signal SW. Application of the driving video signal for charging the pixel capacitor Cp of the pixel forming unit to each source bus line SL1 to SLn, and the digital video signal for transferring the digital video signal DA to the second source driver 400 Application to the source bus lines SL1 to SLn as the transfer data signal TD is performed.

一方、第２のソースドライバ４００は、表示制御回路２００から送られるラッチストローブ信号ＬＳ、転送制御信号Ｓ１〜Ｓ６、および切替指示信号ＳＷと、各ソースバスラインＳＬ１〜ＳＬｎから送られる転送データ信号ＴＤとを受け取り、表示部６００内の各画素形成部の画素容量Ｃｐを充電するための駆動用映像信号の各ソースバスラインＳＬ１〜ＳＬｎへの印加を行う。 On the other hand, the second source driver 400 includes a latch strobe signal LS, transfer control signals S1 to S6 and a switching instruction signal SW sent from the display control circuit 200, and a transfer data signal TD sent from each source bus line SL1 to SLn. And the drive video signal for charging the pixel capacitance Cp of each pixel formation portion in the display portion 600 is applied to each source bus line SL1 to SLn.

ゲートドライバ５００は、各ゲートバスラインＧＬ１〜ＧＬｍを１水平走査期間毎に順次に後述する駆動期間のみ選択するために、表示制御回路２００から出力されるゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、アクティブな走査信号の各ゲートバスラインＧＬ１〜ＧＬｍへの印加を１垂直走査期間を周期として繰り返す。 The gate driver 500 selects each of the gate bus lines GL1 to GLm only in a driving period, which will be described later, sequentially for each horizontal scanning period, so that a gate start pulse signal GSP and a gate clock signal GCK output from the display control circuit 200 Based on the above, the application of the active scanning signal to each of the gate bus lines GL1 to GLm is repeated with one vertical scanning period as a cycle.

図２は、本実施形態における水平走査期間について説明するための信号波形図である。本実施形態において、１水平走査期間内には、第１のソースドライバ３００がデジタル映像信号ＤＡを受け取り当該デジタル映像信号ＤＡが転送データ信号ＴＤとして第１のソースドライバ３００から第２のソースドライバ４００へと転送される第１の期間（以下、「転送期間」という。）と、各ソースバスラインＳＬ１〜ＳＬｎへの駆動用映像信号の印加が行われる第２の期間（以下、「駆動期間」という。）とが含まれている。詳しくは、各水平走査期間の転送期間には、第２のソースドライバ４００から各ソースバスラインＳＬ１〜ＳＬｎに当該水平走査期間の駆動期間に印加すべき駆動用映像信号を生成するための転送データ信号ＴＤが、第１のソースドライバ３００から各ソースバスラインＳＬ１〜ＳＬｎに印加される。第１のソースドライバ３００から各ソースバスラインＳＬ１〜ＳＬｎに印加された転送データ信号ＴＤは、転送期間中に、第２のソースドライバ４００によって受け取られる。このように、転送期間は、各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号を印加するための準備が行われる期間であると言える。一方、各水平走査期間の駆動期間には、第１のソースドライバ３００および第２のソースドライバ４００から駆動用映像信号が各ソースバスラインＳＬ１〜ＳＬｎに印加される。 FIG. 2 is a signal waveform diagram for explaining the horizontal scanning period in the present embodiment. In the present embodiment, within one horizontal scanning period, the first source driver 300 receives the digital video signal DA, and the digital video signal DA is transferred from the first source driver 300 to the second source driver 400 as the transfer data signal TD. And a second period (hereinafter referred to as “driving period”) in which the drive video signal is applied to each of the source bus lines SL1 to SLn. Is included). Specifically, in the transfer period of each horizontal scanning period, transfer data for generating a driving video signal to be applied to the source bus lines SL1 to SLn from the second source driver 400 during the driving period of the horizontal scanning period. A signal TD is applied from the first source driver 300 to each source bus line SL1 to SLn. The transfer data signal TD applied from the first source driver 300 to the source bus lines SL1 to SLn is received by the second source driver 400 during the transfer period. Thus, it can be said that the transfer period is a period during which preparation for applying the driving video signal to each of the source bus lines SL1 to SLn is performed. On the other hand, during the driving period of each horizontal scanning period, a driving video signal is applied from the first source driver 300 and the second source driver 400 to the source bus lines SL1 to SLn.

以上のように、第１のソースドライバ３００は、表示制御回路２００から出力されたデジタル映像信号ＤＡを受け取る。一方、第２のソースドライバ４００は、第１のソースドライバ３００から転送データ信号ＴＤとして各ソースバスラインＳＬ１〜ＳＬｎに印加されたデジタル映像信号ＤＡを受け取る。これらのデジタル映像信号ＤＡに基づいて、第１のソースドライバ３００および第２のソースドライバ４００から各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号が印加され、表示部６００に画像が表示される。 As described above, the first source driver 300 receives the digital video signal DA output from the display control circuit 200. On the other hand, the second source driver 400 receives the digital video signal DA applied to the source bus lines SL1 to SLn as the transfer data signal TD from the first source driver 300. Based on these digital video signals DA, driving video signals are applied to the source bus lines SL1 to SLn from the first source driver 300 and the second source driver 400, and an image is displayed on the display unit 600.

＜２．ソースドライバの構成＞
図３は、本実施形態におけるソースドライバの構成を示すブロック図である。上述のとおり、本実施形態においては、ソースドライバは表示部６００の一側と他側とに設けられている。具体的には、表示部６００の上側に第１のソースドライバ３００が設けられ、表示部６００の下側に第２のソースドライバ４００が設けられている。 <2. Source Driver Configuration>
FIG. 3 is a block diagram showing the configuration of the source driver in this embodiment. As described above, in the present embodiment, the source driver is provided on one side and the other side of the display unit 600. Specifically, the first source driver 300 is provided on the upper side of the display unit 600, and the second source driver 400 is provided on the lower side of the display unit 600.

第１のソースドライバ３００には、第１の映像信号保持部としての第１のデータバッファ部３１と、第１のＤ／Ａ変換部３２と、第１の駆動用映像信号出力部３３と、第１の切替部としての第１の転送データ／駆動用映像信号切替部３４とが含まれている。第２のソースドライバ４００には、第２の映像信号保持部としての第２のデータバッファ部４１と、第２のＤ／Ａ変換部４２と、第２の駆動用映像信号出力部４３と、第２の切替部としての第２の転送データ／駆動用映像信号切替部４４とが含まれている。 The first source driver 300 includes a first data buffer unit 31 as a first video signal holding unit, a first D / A conversion unit 32, a first driving video signal output unit 33, A first transfer data / driving video signal switching unit 34 as a first switching unit is included. The second source driver 400 includes a second data buffer unit 41 as a second video signal holding unit, a second D / A conversion unit 42, a second driving video signal output unit 43, A second transfer data / driving video signal switching unit 44 as a second switching unit is included.

図４は、第１のデータバッファ部３１の要部の構成を示す回路図である。なお、図４には、ソースバスラインＳＬ１およびＳＬ２に対応する部分のみを示している。図４に示すように、第１のデータバッファ部３１には、第１のオン／オフスイッチ群３１１と第１の切替スイッチ群３１２と第１のラッチ回路群３１３とが含まれている。第１のオン／オフスイッチ群３１１の各スイッチの一方の端子はデジタル映像信号ＤＡを伝送するための信号配線と接続され、他方の端子は第１の切替スイッチ群３１２のうちの対応するスイッチと接続されている。また、第１のオン／オフスイッチ群３１１の各スイッチについては、デジタル映像信号ＤＡをサンプリングするためにシフトレジスタ（不図示）から出力されるサンプリングパルスＳＡＭ１〜ＳＡＭｎによってオン／オフの切り替えが行われる。詳しくは、各スイッチは、サンプリングパルスＳＡＭ１〜ＳＡＭｎのパルスが出力されている期間中にはオン状態になり、それ以外の期間中にはオフ状態になる。また、第１のオン／オフスイッチ群３１１の各スイッチと第１の切替スイッチ群３１２の各スイッチとの間には容量（不図示）が設けられており、デジタル映像信号ＤＡが保持される。なお、本実施形態においては、図４に示すように、デジタル映像信号ＤＡは６ビットのデータであるものとして説明する。 FIG. 4 is a circuit diagram illustrating a configuration of a main part of the first data buffer unit 31. FIG. 4 shows only the portion corresponding to the source bus lines SL1 and SL2. As shown in FIG. 4, the first data buffer unit 31 includes a first on / off switch group 311, a first changeover switch group 312, and a first latch circuit group 313. One terminal of each switch of the first on / off switch group 311 is connected to a signal wiring for transmitting the digital video signal DA, and the other terminal is connected to a corresponding switch in the first selector switch group 312. It is connected. In addition, each switch of the first on / off switch group 311 is switched on / off by sampling pulses SAM1 to SAMn output from a shift register (not shown) in order to sample the digital video signal DA. . Specifically, each switch is turned on during a period in which the sampling pulses SAM1 to SAMn are output, and turned off during other periods. Capacitors (not shown) are provided between the switches of the first on / off switch group 311 and the switches of the first changeover switch group 312 to hold the digital video signal DA. In the present embodiment, the digital video signal DA is assumed to be 6-bit data as shown in FIG.

第１の切替スイッチ群３１２の各スイッチの切替先端子の一方は第１の転送データ／駆動用映像信号切替部３４と接続され、他方は第１のラッチ回路群３１３のうちの対応するラッチ回路と接続されている。また、第１の切替スイッチ群３１２の各スイッチについては、表示制御回路２００から出力される転送制御信号Ｓ１〜Ｓ６によって接続先の切り替えが行われる。詳しくは、各スイッチは、転送制御信号Ｓ１〜Ｓ６の論理レベルがローレベルからハイレベルに変化すると、第１のオン／オフスイッチ群３１１のうちの対応するスイッチと第１の転送データ／駆動用映像信号切替部３４とが接続されるように切り替えられ、転送制御信号Ｓ１〜Ｓ６の論理レベルがハイレベルからローレベルに変化すると、第１のオン／オフスイッチ群３１１のうちの対応するスイッチと第１のラッチ回路群３１３のうちの対応するラッチ回路とが接続されるように切り替えられる。 One of the switching destination terminals of each switch of the first changeover switch group 312 is connected to the first transfer data / drive video signal switching unit 34, and the other is the corresponding latch circuit in the first latch circuit group 313. Connected with. In addition, for each switch in the first changeover switch group 312, connection destinations are switched by transfer control signals S <b> 1 to S <b> 6 output from the display control circuit 200. Specifically, each of the switches, when the logical level of the transfer control signals S1 to S6 changes from the low level to the high level, corresponds to the corresponding switch in the first on / off switch group 311 and the first transfer data / drive. When the video signal switching unit 34 is switched to be connected and the logical level of the transfer control signals S1 to S6 changes from the high level to the low level, the corresponding switch in the first on / off switch group 311 The first latch circuit group 313 is switched so as to be connected to the corresponding latch circuit.

第１のラッチ回路群３１３の各ラッチ回路の入力端子は第１の切替スイッチ群３１２のうちの対応するスイッチと接続され、出力端子は第１のＤ／Ａ変換部３２と接続されている。また、第１のラッチ回路群３１３の各ラッチ回路については、表示制御回路２００から出力されるラッチストローブ信号ＬＳによってラッチのタイミングが制御される。詳しくは、各ラッチ回路では、ラッチストローブ信号ＬＳの論理レベルがハイレベルになっている期間中にデータの取り込みが行われる。 An input terminal of each latch circuit of the first latch circuit group 313 is connected to a corresponding switch in the first changeover switch group 312, and an output terminal is connected to the first D / A converter 32. Further, the latch timing of each latch circuit in the first latch circuit group 313 is controlled by the latch strobe signal LS output from the display control circuit 200. Specifically, in each latch circuit, data is captured during the period when the logic level of the latch strobe signal LS is high.

図５は、第１の転送データ／駆動用映像信号切替部３４の構成を示す回路図である。なお、図５には、ソースバスラインＳＬ１およびＳＬ２に対応する部分のみを示している。図５に示すように、第１の転送データ／駆動用映像信号切替部３４には、第２の切替スイッチ群３４１が含まれている。第２の切替スイッチ群３４１の各スイッチの切替先端子の一方は第１のデータバッファ部３１と接続され、他方は第１の駆動用映像信号出力部３３と接続されている。また、第２の切替スイッチ群３４１の各スイッチについては、表示制御回路２００から出力される切替指示信号ＳＷによって接続先の切り替えが行われる。詳しくは、各スイッチは、切替指示信号ＳＷの論理レベルがローレベルからハイレベルに変化すると、第１の駆動用映像信号出力部３３とソースバスラインＳＬ１〜ＳＬｎとが接続されるように切り替えられ、切替指示信号ＳＷの論理レベルがハイレベルからローレベルに変化すると、第１のデータバッファ部３１とソースバスラインＳＬ１〜ＳＬｎとが接続されるように切り替えられる。 FIG. 5 is a circuit diagram showing a configuration of the first transfer data / driving video signal switching unit 34. FIG. 5 shows only a portion corresponding to the source bus lines SL1 and SL2. As shown in FIG. 5, the first transfer data / drive video signal switching unit 34 includes a second switch group 341. One of the switching destination terminals of each switch of the second switch group 341 is connected to the first data buffer unit 31, and the other is connected to the first drive video signal output unit 33. In addition, for each switch of the second changeover switch group 341, the connection destination is changed by the change instruction signal SW output from the display control circuit 200. Specifically, each switch is switched so that the first driving video signal output unit 33 and the source bus lines SL1 to SLn are connected when the logic level of the switching instruction signal SW changes from the low level to the high level. When the logic level of the switching instruction signal SW changes from the high level to the low level, the switching is performed so that the first data buffer unit 31 and the source bus lines SL1 to SLn are connected.

図６は、第２の転送データ／駆動用映像信号切替部４４の構成を示す回路図である。なお、図６には、ソースバスラインＳＬ１およびＳＬ２に対応する部分のみを示している。図６に示すように、第２の転送データ／駆動用映像信号切替部４４には、第３の切替スイッチ群４４１が含まれている。第３の切替スイッチ群４４１の各スイッチの切替先端子の一方は第２のデータバッファ部４１と接続され、他方は第２の駆動用映像信号出力部４３と接続されている。また、第３の切替スイッチ群４４１の各スイッチについては、表示制御回路２００から出力される切替指示信号ＳＷによって接続先の切り替えが行われる。詳しくは、各スイッチは、切替指示信号ＳＷの論理レベルがローレベルからハイレベルに変化すると、第２の駆動用映像信号出力部４３とソースバスラインＳＬ１〜ＳＬｎとが接続されるように切り替えられ、切替指示信号ＳＷの論理レベルがハイレベルからローレベルに変化すると、第２のデータバッファ部４１とソースバスラインＳＬ１〜ＳＬｎとが接続されるように切り替えられる。 FIG. 6 is a circuit diagram showing a configuration of the second transfer data / driving video signal switching unit 44. FIG. 6 shows only the portion corresponding to the source bus lines SL1 and SL2. As shown in FIG. 6, the second transfer data / drive video signal switching unit 44 includes a third switch group 441. One of the switching destination terminals of each switch of the third selector switch group 441 is connected to the second data buffer unit 41, and the other is connected to the second drive video signal output unit 43. In addition, for each switch of the third changeover switch group 441, the connection destination is changed by the change instruction signal SW output from the display control circuit 200. Specifically, each switch is switched so that the second driving video signal output unit 43 and the source bus lines SL1 to SLn are connected when the logic level of the switching instruction signal SW changes from the low level to the high level. When the logical level of the switching instruction signal SW changes from the high level to the low level, the switching is performed so that the second data buffer unit 41 and the source bus lines SL1 to SLn are connected.

図７は、第２のデータバッファ部４１の構成を示す回路図である。なお、図７には、ソースバスラインＳＬ１およびＳＬ２に対応する部分のみを示している。図７に示すように、第２のデータバッファ部４１には、第２のオン／オフスイッチ群４１１と第２のラッチ回路群４１２とが含まれている。第２のオン／オフスイッチ群４１１の各スイッチの一方の端子は第２の転送データ／駆動用映像信号切替部４４と接続され、他方の端子は第２のラッチ回路群４１２のうちの対応するラッチ回路と接続されている。また、第２のオン／オフスイッチ群４１１の各スイッチについては、表示制御回路２００から出力される転送制御信号Ｓ１〜Ｓ６によってオン／オフの切り替えが行われる。詳しくは、各スイッチは、転送制御信号Ｓ１〜Ｓ６の論理レベルがハイレベルになっている期間中にはオン状態になり、転送制御信号Ｓ１〜Ｓ６の論理レベルがローレベルになっている期間中にはオフ状態になる。また、第２のオン／オフスイッチ群４１１の各スイッチと第２のラッチ回路群４１２の各ラッチ回路との間には容量（不図示）が設けられており、転送データ信号ＴＤが保持される。 FIG. 7 is a circuit diagram showing a configuration of the second data buffer unit 41. FIG. 7 shows only the portion corresponding to the source bus lines SL1 and SL2. As shown in FIG. 7, the second data buffer unit 41 includes a second on / off switch group 411 and a second latch circuit group 412. One terminal of each switch of the second on / off switch group 411 is connected to the second transfer data / driving video signal switching unit 44, and the other terminal corresponds to the second latch circuit group 412. It is connected to the latch circuit. The switches of the second on / off switch group 411 are switched on / off by transfer control signals S1 to S6 output from the display control circuit 200. Specifically, each switch is turned on during a period when the logical levels of the transfer control signals S1 to S6 are high, and during a period when the logical level of the transfer control signals S1 to S6 is low. Is turned off. In addition, a capacitor (not shown) is provided between each switch of the second on / off switch group 411 and each latch circuit of the second latch circuit group 412 to hold the transfer data signal TD. .

第２のラッチ回路群４１２の各ラッチ回路の入力端子は第２のオン／オフスイッチ群４１１のうちの対応するスイッチと接続され、出力端子は第２のＤ／Ａ変換部４２と接続されている。また、第２のラッチ回路群４１２の各ラッチ回路については、表示制御回路２００から出力されるラッチストローブ信号ＬＳによってラッチのタイミングが制御される。詳しくは、各ラッチ回路では、ラッチストローブ信号ＬＳの論理レベルがハイレベルになっている期間中にデータの取り込みが行われる。 An input terminal of each latch circuit of the second latch circuit group 412 is connected to a corresponding switch in the second on / off switch group 411, and an output terminal is connected to the second D / A converter 42. Yes. The latch timing of each latch circuit in the second latch circuit group 412 is controlled by the latch strobe signal LS output from the display control circuit 200. Specifically, in each latch circuit, data is captured during the period when the logic level of the latch strobe signal LS is high.

＜３．ソースドライバの動作＞
次に、図８および図９を参照しつつ、本実施形態におけるソースドライバの動作について説明する。図８および図９は、本実施形態における信号波形図である。図８に示すように、ソーススタートパルス信号ＳＳＰのパルスの発生後に最初にソースクロック信号ＳＣＫの論理レベルがローレベルからハイレベルに変化すると転送期間が開始する。転送期間中には、ソースクロック信号ＳＣＫの論理レベルが変化する毎にサンプリングパルスＳＡＭ１〜ＳＡＭｎが順次に出力される。サンプリングパルスＳＡＭｎの出力後、転送期間が終了する。 <3. Source Driver Operation>
Next, the operation of the source driver in this embodiment will be described with reference to FIGS. 8 and 9 are signal waveform diagrams in the present embodiment. As shown in FIG. 8, the transfer period starts when the logic level of the source clock signal SCK first changes from the low level to the high level after the generation of the source start pulse signal SSP. During the transfer period, sampling pulses SAM1 to SAMn are sequentially output every time the logic level of the source clock signal SCK changes. After the output of the sampling pulse SAMn, the transfer period ends.

切替指示信号ＳＷの論理レベルがローレベルからハイレベルに変化すると、駆動期間が開始する。その後、切替指示信号ＳＷの論理レベルがハイレベルからローレベルに変化するまで駆動期間が継続する。このように、各水平走査期間には転送期間と駆動期間とが含まれているが、本実施形態においては、第１のソースドライバ３００および第２のソースドライバ４００は、転送期間と駆動期間とでは異なる動作をする。以下、転送期間中の各ソースドライバの動作と駆動期間中の各ソースドライバの動作とについて説明する。 When the logic level of the switching instruction signal SW changes from the low level to the high level, the driving period starts. Thereafter, the drive period continues until the logical level of the switching instruction signal SW changes from the high level to the low level. As described above, each horizontal scanning period includes a transfer period and a drive period. In the present embodiment, the first source driver 300 and the second source driver 400 include a transfer period and a drive period. Then it works differently. The operation of each source driver during the transfer period and the operation of each source driver during the drive period will be described below.

＜３．１転送期間中のソースドライバの動作＞
転送期間中の各ソースドライバの動作について説明する。まず、第１のソースドライバ３００の動作について説明する。図４に示す第１のデータバッファ部３１において、サンプリングパルスＳＡＭ１〜ＳＡＭｎが出力されると、それに対応する第１のオン／オフスイッチ群３１１のスイッチがオン状態になる。これにより、各ソースバスラインＳＬ１〜ＳＬｎに印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡが第１のデータバッファ部３１の容量に取り込まれる。 <3.1 Operation of source driver during transfer period>
The operation of each source driver during the transfer period will be described. First, the operation of the first source driver 300 will be described. In the first data buffer unit 31 shown in FIG. 4, when the sampling pulses SAM1 to SAMn are output, the corresponding switches of the first on / off switch group 311 are turned on. As a result, the digital video signal DA for generating the driving video signal to be applied to each of the source bus lines SL1 to SLn is taken into the capacity of the first data buffer unit 31.

図９に示すように、１つのサンプリングパルスが出力されている期間中には、転送制御信号Ｓ１〜Ｓ６が所定の期間ずつ順次にハイレベルになる。これにより、図４に示す第１の切替スイッチ群３１２の各スイッチの接続先が所定の期間ずつ順次に第１の転送データ／駆動用映像信号切替部３４となる。その結果、第１のデータバッファ部３１から第１の転送データ／駆動用映像信号切替部３４へと、デジタル映像信号ＤＡが転送データ信号ＴＤとして１ビットずつ転送される。 As shown in FIG. 9, during a period in which one sampling pulse is output, the transfer control signals S1 to S6 are sequentially set to the high level for each predetermined period. Thereby, the connection destination of each switch of the first changeover switch group 312 shown in FIG. 4 becomes the first transfer data / drive video signal switching unit 34 sequentially for a predetermined period. As a result, the digital video signal DA is transferred bit by bit from the first data buffer unit 31 to the first transfer data / driving video signal switching unit 34 as the transfer data signal TD.

図８に示すように、転送期間中には、切替指示信号ＳＷの論理レベルはローレベルになっている。このため、図５に示す第２の切替スイッチ群３４１の各スイッチによって、第１のデータバッファ部３１とソースバスラインＳＬ１〜ＳＬｎとが接続されている。これにより、第１のデータバッファ部３１から出力された転送データ信号ＴＤとしてのデジタル映像信号ＤＡはソースバスラインＳＬ１〜ＳＬｎに印加され、当該デジタル映像信号ＤＡは第２のソースドライバ４００に与えられる。 As shown in FIG. 8, during the transfer period, the logical level of the switching instruction signal SW is low. Therefore, the first data buffer unit 31 and the source bus lines SL1 to SLn are connected by the switches of the second changeover switch group 341 shown in FIG. Thus, the digital video signal DA as the transfer data signal TD output from the first data buffer unit 31 is applied to the source bus lines SL1 to SLn, and the digital video signal DA is given to the second source driver 400. .

以上のように、まず、ソースバスラインＳＬ１に印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡが、転送データ信号ＴＤとして１ビットずつソースバスラインＳＬ１によって第１のソースドライバ３００から第２のソースドライバ４００に転送される。次に、ソースバスラインＳＬ２に印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡが、転送データ信号ＴＤとして１ビットずつソースバスラインＳＬ２によって第１のソースドライバ３００から第２のソースドライバ４００に転送される。ソースバスラインＳＬ３〜ＳＬｎについても同様に、ソースバスラインＳＬ３〜ＳＬｎに印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡが、転送データ信号ＴＤとして１ビットずつソースバスラインＳＬ３〜ＳＬｎによって第１のソースドライバ３００から第２のソースドライバ４００に転送される。 As described above, first, the digital video signal DA for generating the drive video signal to be applied to the source bus line SL1 is transferred from the first source driver 300 by the source bus line SL1 bit by bit as the transfer data signal TD. Transferred to the second source driver 400. Next, a digital video signal DA for generating a driving video signal to be applied to the source bus line SL2 is transferred from the first source driver 300 to the second source by the source bus line SL2 as the transfer data signal TD bit by bit. It is transferred to the driver 400. Similarly, for the source bus lines SL3 to SLn, a digital video signal DA for generating a driving video signal to be applied to the source bus lines SL3 to SLn is supplied as a transfer data signal TD bit by bit to the source bus lines SL3 to SLn. Is transferred from the first source driver 300 to the second source driver 400.

次に、第２のソースドライバ４００の動作について説明する。第２の転送データ／駆動用映像信号切替部４４は、第１のソースドライバ３００の第１の転送データ／駆動用映像信号切替部３４から出力された転送データ信号ＴＤを１ビットずつ受け取る。また、図８に示すように、転送期間中には、表示制御回路２００から第２の転送データ／駆動用映像信号切替部４４に送られる切替指示信号ＳＷの論理レベルはローレベルになっている。このため、転送期間中には、図６に示す第３の切替スイッチ群４４１の各スイッチによって、ソースバスラインＳＬ１〜ＳＬｎと第２のデータバッファ部４１とが接続される。これにより、転送データ信号ＴＤは、第２の転送データ／駆動用映像信号切替部４４から第２のデータバッファ部４１へと出力される。 Next, the operation of the second source driver 400 will be described. The second transfer data / driving video signal switching unit 44 receives the transfer data signal TD output from the first transfer data / driving video signal switching unit 34 of the first source driver 300 bit by bit. Further, as shown in FIG. 8, during the transfer period, the logical level of the switching instruction signal SW sent from the display control circuit 200 to the second transfer data / driving video signal switching unit 44 is at a low level. . Therefore, during the transfer period, the source bus lines SL1 to SLn and the second data buffer unit 41 are connected by the switches of the third changeover switch group 441 shown in FIG. As a result, the transfer data signal TD is output from the second transfer data / driving video signal switching unit 44 to the second data buffer unit 41.

第２のデータバッファ部４１は、第２の転送データ／駆動用映像信号切替部４４から出力された転送データ信号ＴＤを１ビットずつ受け取る。その転送データ信号ＴＤを１ビットずつ受け取るタイミングと同期して、表示制御回路２００から第２のデータバッファ部４１に送られる転送制御信号Ｓ１〜Ｓ６の論理レベルが図９に示すように順次にハイレベルになる。これにより、図７に示す第２のオン／オフスイッチ群４１１の各スイッチが順次にオン状態になり、第２のデータバッファ部４１にシリアル信号として与えられた転送データ信号ＴＤがパラレル信号に変換され、容量に保持される。 The second data buffer unit 41 receives the transfer data signal TD output from the second transfer data / driving video signal switching unit 44 bit by bit. In synchronization with the timing of receiving the transfer data signal TD bit by bit, the logic levels of the transfer control signals S1 to S6 sent from the display control circuit 200 to the second data buffer unit 41 are sequentially increased as shown in FIG. Become a level. As a result, the respective switches of the second on / off switch group 411 shown in FIG. 7 are sequentially turned on, and the transfer data signal TD given as the serial signal to the second data buffer unit 41 is converted into a parallel signal. And held in capacity.

以上のように、まず、ソースバスラインＳＬ１に印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡが、シリアルな転送データ信号ＴＤとして１ビットずつ第２のデータバッファ部４１に与えられ、その転送データ信号ＴＤが第２のデータバッファ部４１でパラレル信号に変換される。次に、ソースバスラインＳＬ２に印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡが、シリアルな転送データ信号ＴＤとして１ビットずつ第２のデータバッファ部４１に与えられ、その転送データ信号ＴＤが第２のデータバッファ部４１でパラレル信号に変換される。ソースバスラインＳＬ３〜ＳＬｎについても同様に、ソースバスラインＳＬ３〜ＳＬｎに印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡが、シリアルな転送データ信号ＴＤとして１ビットずつ第２のデータバッファ部４１に与えられ、その転送データ信号ＴＤが第２のデータバッファ部４１でパラレル信号に変換される。 As described above, first, the digital video signal DA for generating the driving video signal to be applied to the source bus line SL1 is given to the second data buffer unit 41 bit by bit as the serial transfer data signal TD. The transfer data signal TD is converted into a parallel signal by the second data buffer unit 41. Next, a digital video signal DA for generating a driving video signal to be applied to the source bus line SL2 is provided to the second data buffer unit 41 bit by bit as a serial transfer data signal TD, and the transfer data The signal TD is converted into a parallel signal by the second data buffer unit 41. Similarly, for the source bus lines SL3 to SLn, the digital video signal DA for generating the driving video signal to be applied to the source bus lines SL3 to SLn is converted into the second data bit by bit as the serial transfer data signal TD. The transfer data signal TD is supplied to the buffer unit 41 and converted into a parallel signal by the second data buffer unit 41.

各水平走査期間の転送期間中には、以上のように、当該水平走査期間の駆動期間中に各ソースバスラインＳＬ１〜ＳＬｎに印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡが転送データ信号ＴＤとして第１のソースドライバ３００内の第１の転送データ／駆動用映像信号切替部３４から出力され、その転送データ信号ＴＤが第２のソースドライバ４００内の第２のデータバッファ部４１の容量に取り込まれる。すなわち、デジタル映像信号ＤＡが表示制御回路２００から第２のソースドライバ４００に送信されることなく、駆動用映像信号を生成するための転送データ信号ＴＤとしてのデジタル映像信号ＤＡが第２のソースドライバ４００に取り込まれる。 During the transfer period of each horizontal scanning period, as described above, the digital video signal DA for generating a driving video signal to be applied to each source bus line SL1 to SLn during the driving period of the horizontal scanning period is generated. The transfer data signal TD is output from the first transfer data / driving video signal switching unit 34 in the first source driver 300, and the transfer data signal TD is the second data buffer unit in the second source driver 400. 41 capacity. That is, the digital video signal DA as the transfer data signal TD for generating the driving video signal is transmitted without the digital video signal DA being transmitted from the display control circuit 200 to the second source driver 400. 400.

＜３．２駆動期間中のソースドライバの動作＞
駆動期間中の各ソースドライバの動作について説明する。まず、第１のソースドライバ３００の動作について説明する。図８に示すように、駆動期間になると、表示制御回路２００から第１のデータバッファ部３１に送られるラッチストローブ信号ＬＳの論理レベルがローレベルからハイレベルに変化する。このため、図４に示す第１のラッチ回路群３１３の全てのラッチ回路でデータの取り込みが行われる。これにより、転送期間中に第１のデータバッファ部３１の容量に保持されたデジタル映像信号ＤＡが、第１のデータバッファ部３１から第１のＤ／Ａ変換部３２に送信される。第１のＤ／Ａ変換部３２は、第１のデータバッファ部３１から出力されたデジタル映像信号ＤＡを受け取り、それをアナログ信号に変換する。その変換後のアナログ信号は、アナログ映像信号として第１のＤ／Ａ変換部３２から出力される。第１の駆動用映像信号出力部３３は、第１のＤ／Ａ変換部３２から出力されたアナログ映像信号を受け取り、そのアナログ映像信号の駆動能力を高める。その駆動能力が高められたアナログ映像信号は、駆動用映像信号として第１の駆動用映像信号出力部３３から出力される。第１の転送データ／駆動用映像信号切替部３４は、第１の駆動用映像信号出力部３３から出力された駆動用映像信号を受け取る。ここで、図８に示すように、駆動期間中には、表示制御回路２００から第１の転送データ／駆動用映像信号切替部３４に送られる切替指示信号ＳＷの論理レベルはハイレベルになっている。このため、駆動期間中には、図５に示す第２の切替スイッチ群３４１の各スイッチによって、第１の駆動用映像信号出力部３３とソースバスラインＳＬ１〜ＳＬｎとが接続されている。これにより、第１のソースドライバ３００から各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号が印加される。 <3.2 Operation of source driver during driving period>
The operation of each source driver during the driving period will be described. First, the operation of the first source driver 300 will be described. As shown in FIG. 8, in the driving period, the logical level of the latch strobe signal LS sent from the display control circuit 200 to the first data buffer unit 31 changes from the low level to the high level. For this reason, data is captured by all the latch circuits in the first latch circuit group 313 shown in FIG. Thereby, the digital video signal DA held in the capacity of the first data buffer unit 31 during the transfer period is transmitted from the first data buffer unit 31 to the first D / A conversion unit 32. The first D / A converter 32 receives the digital video signal DA output from the first data buffer 31 and converts it into an analog signal. The converted analog signal is output from the first D / A converter 32 as an analog video signal. The first driving video signal output unit 33 receives the analog video signal output from the first D / A conversion unit 32 and enhances the driving capability of the analog video signal. The analog video signal whose driving capability is enhanced is output from the first driving video signal output unit 33 as a driving video signal. The first transfer data / drive video signal switching unit 34 receives the drive video signal output from the first drive video signal output unit 33. Here, as shown in FIG. 8, during the driving period, the logical level of the switching instruction signal SW sent from the display control circuit 200 to the first transfer data / driving video signal switching unit 34 becomes a high level. Yes. Therefore, during the drive period, the first drive video signal output unit 33 and the source bus lines SL1 to SLn are connected by the switches of the second changeover switch group 341 shown in FIG. As a result, the driving video signal is applied from the first source driver 300 to the source bus lines SL1 to SLn.

次に、第２のソースドライバ４００の動作について説明する。図８に示すように、駆動期間になると、表示制御回路２００から第２のデータバッファ部４１に送られるラッチストローブ信号ＬＳの論理レベルがローレベルからハイレベルに変化する。このため、図７に示す第２のラッチ回路群４１２の全てのラッチ回路でデータの取り込みが行われる。これにより、転送期間中に第２のデータバッファ部４１に取り込まれパラレル信号に変換されているデジタル映像信号ＤＡが、第２のデータバッファ部４１から第２のＤ／Ａ変換部４２に送信される。第２のＤ／Ａ変換部４２は、第２のデータバッファ部４１から出力されたデジタル映像信号ＤＡを受け取り、それをアナログ信号に変換する。その変換後のアナログ信号は、アナログ映像信号として第２のＤ／Ａ変換部４２から出力される。第２の駆動用映像信号出力部４３は、第２のＤ／Ａ変換部４２から出力されたアナログ映像信号を受け取り、そのアナログ映像信号の駆動能力を高める。その駆動能力が高められたアナログ映像信号は、駆動用映像信号として第２の駆動用映像信号出力部４３から出力される。第２の転送データ／駆動用映像信号切替部４４は、第２の駆動用映像信号出力部４３から出力された駆動用映像信号を受け取る。ここで、図８に示すように、駆動期間中には、表示制御回路２００から第２の転送データ／駆動用映像信号切替部４４に送られる切替指示信号ＳＷの論理レベルはハイレベルになっている。このため、駆動期間中には、図６に示す第３の切替スイッチ群４４１の各スイッチによって、第２の駆動用映像信号出力部４３とソースバスラインＳＬ１〜ＳＬｎとが接続されている。これにより、第２のソースドライバ４００から各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号が印加される。 Next, the operation of the second source driver 400 will be described. As shown in FIG. 8, in the driving period, the logical level of the latch strobe signal LS sent from the display control circuit 200 to the second data buffer unit 41 changes from the low level to the high level. Therefore, data is captured by all the latch circuits in the second latch circuit group 412 shown in FIG. As a result, the digital video signal DA taken into the second data buffer unit 41 and converted into a parallel signal during the transfer period is transmitted from the second data buffer unit 41 to the second D / A conversion unit 42. The The second D / A converter 42 receives the digital video signal DA output from the second data buffer 41 and converts it into an analog signal. The converted analog signal is output from the second D / A converter 42 as an analog video signal. The second driving video signal output unit 43 receives the analog video signal output from the second D / A conversion unit 42 and enhances the driving capability of the analog video signal. The analog video signal whose driving capability is enhanced is output from the second driving video signal output unit 43 as a driving video signal. The second transfer data / drive video signal switching unit 44 receives the drive video signal output from the second drive video signal output unit 43. Here, as shown in FIG. 8, during the driving period, the logical level of the switching instruction signal SW sent from the display control circuit 200 to the second transfer data / driving video signal switching unit 44 becomes a high level. Yes. Therefore, during the drive period, the second drive video signal output unit 43 and the source bus lines SL1 to SLn are connected by the switches of the third changeover switch group 441 shown in FIG. As a result, the driving video signal is applied from the second source driver 400 to the source bus lines SL1 to SLn.

以上のように、各水平走査期間の駆動期間中には、当該水平走査期間の転送期間中に第１のデータバッファ部３１に取り込まれたデジタル映像信号ＤＡが、第１のソースドライバ３００内の第１の転送データ／駆動用映像信号切替部３４から駆動用映像信号として出力され、当該水平走査期間の転送期間中に第２のデータバッファ部４１に取り込まれた転送データ信号ＴＤが、第２のソースドライバ４００内の第２の転送データ／駆動用映像信号切替部４４から駆動用映像信号として出力される。すなわち、各ソースバスラインＳＬ１〜ＳＬｎには、表示部６００の上下両側から駆動用映像信号が印加される。 As described above, during the driving period of each horizontal scanning period, the digital video signal DA captured in the first data buffer unit 31 during the transfer period of the horizontal scanning period is stored in the first source driver 300. The transfer data signal TD output from the first transfer data / drive video signal switching unit 34 as a drive video signal and taken into the second data buffer unit 41 during the transfer period of the horizontal scanning period is the second transfer data signal TD. Output from the second transfer data / drive video signal switching unit 44 in the source driver 400 as a drive video signal. That is, driving video signals are applied to the source bus lines SL1 to SLn from the upper and lower sides of the display unit 600.

＜４．効果＞
本実施形態によると、表示部６００の一側には第１のソースドライバ３００が設けられ、他側には第２のソースドライバ４００が設けられている。従来、このような構成の表示装置においては、表示制御回路２００から第１のソースドライバ３００にデジタル映像信号ＤＡを送信するための信号配線と表示制御回路２００から第２のソースドライバ４００にデジタル映像信号ＤＡを送信するための信号配線とが設けられていた。ところが、本実施形態では、表示制御回路２００から第２のソースドライバ４００にデジタル映像信号ＤＡを送信するための信号配線は設けられていない。 <4. Effect>
According to the present embodiment, the first source driver 300 is provided on one side of the display unit 600, and the second source driver 400 is provided on the other side. Conventionally, in a display device having such a configuration, a signal line for transmitting a digital video signal DA from the display control circuit 200 to the first source driver 300 and a digital video from the display control circuit 200 to the second source driver 400 are displayed. Signal wiring for transmitting the signal DA was provided. However, in the present embodiment, no signal wiring for transmitting the digital video signal DA from the display control circuit 200 to the second source driver 400 is provided.

第１のソースドライバ３００は、各水平走査期間の転送期間中には、各ソースバスラインＳＬ１〜ＳＬｎに当該水平走査期間の駆動期間中に印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡを転送データ信号ＴＤとして第２のソースドライバ４００に送信する。また、第１のソースドライバ３００は、各水平走査期間の駆動期間中には、各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号を印加する。一方、第２のソースドライバ４００は、各水平走査期間の転送期間中には、第１のソースドライバ３００から送られる転送データ信号ＴＤを受け取り、その転送データ信号ＴＤを保持する。このため、表示制御回路２００から第２のソースドライバ４００に映像信号を送信するための信号配線が設けられていなくても、第２のソースドライバ４００では転送データ信号ＴＤに基づいて駆動用映像信号が生成される。また、第２のソースドライバ４００は、各水平走査期間の駆動期間中には、当該水平走査期間の転送期間中に取り込まれた転送データ信号ＴＤを駆動用映像信号として各ソースバスラインＳＬ１〜ＳＬｎに印加する。これにより、各ソースバスラインＳＬ１〜ＳＬｎには表示部６００の上下両側から駆動用映像信号が印加されるので、各ソースバスラインＳＬ１〜ＳＬｎの画素容量の充電不足に起因する表示不良の発生が抑制される。また、上述のように、表示制御回路２００から第２のソースドライバ４００にデジタル映像信号ＤＡを送信するための信号配線は設けられていない。このため、信号配線が簡略化される。例えば、３色のカラー表示装置で１画素のデータが６ビットで構成されている場合、従来よりも１８本の信号配線が削減されることになる。これにより、不要輻射の発生が抑制され、不要輻射に起因する画質の低下を抑制しつつ充電不足に起因する表示不良の発生を抑制することができる。 The first source driver 300 generates a digital video for generating a driving video signal to be applied to the source bus lines SL1 to SLn during the driving period of the horizontal scanning period during the transfer period of each horizontal scanning period. The signal DA is transmitted to the second source driver 400 as the transfer data signal TD. The first source driver 300 applies a driving video signal to the source bus lines SL1 to SLn during the driving period of each horizontal scanning period. On the other hand, the second source driver 400 receives the transfer data signal TD sent from the first source driver 300 during the transfer period of each horizontal scanning period, and holds the transfer data signal TD. For this reason, even if the signal wiring for transmitting the video signal from the display control circuit 200 to the second source driver 400 is not provided, the second source driver 400 uses the driving video signal based on the transfer data signal TD. Is generated. Further, the second source driver 400 uses the transfer data signal TD taken during the transfer period of the horizontal scanning period as a drive video signal during the drive period of each horizontal scan period, and the source bus lines SL1 to SLn. Apply to. As a result, the driving video signals are applied to the source bus lines SL1 to SLn from both the upper and lower sides of the display unit 600, so that a display defect occurs due to insufficient charging of the pixel capacities of the source bus lines SL1 to SLn. It is suppressed. Further, as described above, the signal wiring for transmitting the digital video signal DA from the display control circuit 200 to the second source driver 400 is not provided. For this reason, signal wiring is simplified. For example, when the data of one pixel is composed of 6 bits in a three-color display device, 18 signal lines are reduced as compared with the conventional case. Thereby, generation | occurrence | production of unnecessary radiation is suppressed and generation | occurrence | production of the display defect resulting from insufficient charge can be suppressed, suppressing the fall of the image quality resulting from unnecessary radiation.

＜５．その他＞
上記実施形態においては、液晶表示装置を例に挙げて説明したが、本発明はこれに限定されず、有機ＥＬ表示装置など液晶表示装置以外の表示装置にも適用することができる。また、上記実施形態においては、各水平走査期間の転送期間中に第１のデータバッファ部３１に取り込まれたデジタル映像信号ＤＡに基づく駆動用映像信号は、当該水平走査期間の駆動期間中に各ソースバスラインＳＬ１〜ＳＬｎに印加されるものとして説明しているが、本発明はこれに限定されない。第１のデータバッファ部３１へのデジタル映像信号ＤＡの取り込みが行われた水平走査期間よりも後の水平走査期間に当該デジタル映像信号ＤＡに基づく駆動用映像信号が各ソースバスラインＳＬ１〜ＳＬｎに印加される構成としても良い。さらに、上記実施形態においては、サンプリングパルスＳＡＭ１〜ＳＡＭｎに応じてソースバスライン１本ずつについてのデジタル映像信号ＤＡの転送が転送期間中に行われるが、本発明はこれに限定されない。例えば、全ソースバスラインＳＬ１〜ＳＬｎについてのデジタル映像信号ＤＡが一斉に転送される構成にしても良い。さらにまた、第１のデータバッファ部３１および第２のデータバッファ部４１には容量が設けられているものとして説明しているが、容量に代えてラッチ回路を備える構成にしても良い。 <5. Other>
In the above embodiment, the liquid crystal display device has been described as an example. However, the present invention is not limited to this, and can be applied to a display device other than the liquid crystal display device such as an organic EL display device. Further, in the above embodiment, the driving video signal based on the digital video signal DA taken into the first data buffer unit 31 during the transfer period of each horizontal scanning period is received during the driving period of the horizontal scanning period. Although described as being applied to the source bus lines SL1 to SLn, the present invention is not limited to this. A driving video signal based on the digital video signal DA is supplied to each source bus line SL1 to SLn in a horizontal scanning period after the horizontal scanning period in which the digital video signal DA is taken into the first data buffer unit 31. It may be configured to be applied. Furthermore, in the above embodiment, the transfer of the digital video signal DA for each source bus line is performed during the transfer period in response to the sampling pulses SAM1 to SAMn, but the present invention is not limited to this. For example, the digital video signal DA for all the source bus lines SL1 to SLn may be transferred all at once. Furthermore, although the first data buffer unit 31 and the second data buffer unit 41 are described as being provided with capacitors, a configuration including a latch circuit may be used instead of the capacitors.

本発明の一実施形態に係る液晶表示装置の全体構成を示すブロック図である。1 is a block diagram illustrating an overall configuration of a liquid crystal display device according to an embodiment of the present invention. 上記実施形態における水平走査期間について説明するための信号波形図である。It is a signal waveform diagram for demonstrating the horizontal scanning period in the said embodiment. 上記実施形態におけるソースドライバの構成を示すブロック図である。It is a block diagram which shows the structure of the source driver in the said embodiment. 上記実施形態における第１のデータバッファ部の要部の構成を示す回路図である。It is a circuit diagram which shows the structure of the principal part of the 1st data buffer part in the said embodiment. 上記実施形態における第１の転送データ／駆動用映像信号切替部の構成を示す回路図である。It is a circuit diagram which shows the structure of the 1st transfer data / drive video signal switching part in the said embodiment. 上記実施形態における第２の転送データ／駆動用映像信号切替部の構成を示す回路図である。It is a circuit diagram which shows the structure of the 2nd transfer data / driving video signal switching part in the said embodiment. 上記実施形態における第２のデータバッファ部の構成を示す回路図である。It is a circuit diagram which shows the structure of the 2nd data buffer part in the said embodiment. 上記実施形態における信号波形図である。It is a signal waveform diagram in the embodiment. 上記実施形態における信号波形図である。It is a signal waveform diagram in the embodiment. 従来例における液晶表示装置の全体構成を示すブロック図である。It is a block diagram which shows the whole structure of the liquid crystal display device in a prior art example. 従来例の別の例における液晶表示装置の全体構成を示すブロック図である。It is a block diagram which shows the whole structure of the liquid crystal display device in another example of a prior art example.

Explanation of symbols

３１…第１のデータバッファ部
３２…第１のＤ／Ａ変換部
３３…第１の駆動用映像信号出力部
３４…第１の転送データ／駆動用映像信号切替部
４１…第２のデータバッファ部
４２…第２のＤ／Ａ変換部
４３…第２の駆動用映像信号出力部
４４…第２の転送データ／駆動用映像信号切替部
２００…表示制御回路
３００…第１のソースドライバ
４００…第２のソースドライバ
５００…ゲートドライバ
６００…表示部
Ｓ１〜Ｓ６…転送制御信号
ＳＬ１〜ＳＬｎ…ソースバスライン
ＳＷ…切替指示信号
ＴＤ…転送データ信号
DESCRIPTION OF SYMBOLS 31 ... 1st data buffer part 32 ... 1st D / A conversion part 33 ... 1st video signal output part for drive 34 ... 1st transfer data / video signal switch part for drive 41 ... 2nd data buffer Unit 42 ... second D / A conversion unit 43 ... second drive video signal output unit 44 ... second transfer data / drive video signal switching unit 200 ... display control circuit 300 ... first source driver 400 ... Second source driver 500... Gate driver 600... Display S1 to S6... Transfer control signal SL1 to SLn... Source bus line SW ... Switching instruction signal TD.

Claims

A display unit including a plurality of video signal lines for transmitting a driving video signal generated based on a digital video signal representing an image to be displayed; and applying the driving video signal to the plurality of video signal lines A display device driving circuit in which a horizontal scanning period including a first period during which preparation is performed and a second period during which application of the driving video signal to the plurality of video signal lines is repeated,
The digital video signal that is provided on one side of the display unit and that generates the drive video signal to be applied in the second period is transferred to the plurality of video signal lines in the first period. A first video signal line driving circuit that applies the data signal to the plurality of video signal lines and applies the driving video signal to the plurality of video signal lines in the second period;
The plurality of videos provided on the other side of the display unit, receiving the transfer data signal in the first period, and using the received transfer data signal as the driving video signal in the second period. A drive circuit comprising: a second video signal line drive circuit applied to the signal line.

The first video signal line driving circuit includes:
In the first period, a first video signal holding unit that holds the digital video signal and outputs the digital video signal as the transfer data signal;
In the first period, the transfer data signal output from the first video signal holding unit is received, the received transfer data signal is applied to the plurality of video signal lines, and in the second period A first switching unit that applies a driving video signal generated based on the digital video signal held in the first video signal holding unit to the plurality of video signal lines;
The second video signal line driving circuit includes:
A second video signal holding unit for holding transfer data signals applied to the plurality of video signal lines by the first switching unit;
In the first period, a transfer data signal applied to the plurality of video signal lines by the first switching unit is received, the transfer data signal is given to the second video signal holding unit, and the second And a second switching unit that applies a driving video signal generated based on the transfer data signal held in the second video signal holding unit to the plurality of video signal lines. The drive circuit according to claim 1, wherein the drive circuit is characterized.

The first video signal line driving circuit includes a first driving video signal for enhancing a driving capability of a driving video signal generated based on the digital video signal held in the first video signal holding unit. An output unit;
The second video signal line driving circuit is configured to increase a driving capability of a driving video signal generated based on a transfer data signal held in the second video signal holding unit. The drive circuit according to claim 2, further comprising an output unit.

A display device comprising the drive circuit according to claim 1.

A display unit including a plurality of video signal lines for transmitting a driving video signal generated based on a digital video signal representing an image to be displayed; and the plurality of video signal lines provided on one side of the display unit A first video signal line driving circuit for applying the driving video signal to a second video for applying the driving video signal to the plurality of video signal lines provided on the other side of the display unit. A driving method of a display device comprising a signal line driving circuit,
A first step of transferring the digital video signal from the first video signal line driving circuit to the second video signal line driving circuit by the plurality of video signal lines;
And a second step of applying the driving video signal from the first video signal line driving circuit and the second video signal line driving circuit to the plurality of video signal lines. .