JP4610440B2 - 表示装置ならびにその駆動回路および駆動方法 - Google Patents

Description

本発明は、液晶表示装置等の表示装置に関し、特に大型の表示部を有する表示装置の駆動回路および駆動方法に関する。

従来より、液晶表示装置には、表示部内のソースバスライン（映像信号線）を駆動するためにソースドライバ（映像信号線駆動回路）と呼ばれるＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：半導体集積回路）が設けられている。図１０は、従来の液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示制御回路２００とソースドライバ７００とゲートドライバ（走査信号線駆動回路）５００と表示部６００とを備えている。表示部６００には、互いに交差（直交）する複数（ｎ本）のソースバスライン（映像信号線）ＳＬ１〜ＳＬｎと複数（ｍ本）のゲートバスライン（走査信号線）ＧＬ１〜ＧＬｍとが設けられている。また、ソースドライバ７００には、データバッファ部７１とＤ／Ａ変換部７２と駆動用映像信号出力部７３とが含まれている。なお、ソースドライバ７００は、表示部６００の一側のみに設けられている。

表示制御回路２００は、外部から送られる画像信号ＤＡＴを受け取り、デジタル映像信号ＤＡと、表示部６００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫを出力する。ソースドライバ７００は、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、およびデジタル映像信号ＤＡを受け取り、駆動用映像信号をソースバスラインＳＬ１〜ＳＬｎに印加する。ゲートドライバ５００は、各ゲートバスラインＧＬ１〜ＧＬｍを１水平走査期間ずつ順次に選択するために、表示制御回路２００から出力されるゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、アクティブな走査信号の各ゲートバスラインＧＬ１〜ＧＬｍへの印加を１垂直走査期間を周期として繰り返す。以上のようにして、各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号が印加され、各ゲートバスラインＧＬ１〜ＧＬｍに走査信号が印加されることにより、表示部６００に画像が表示される。

ところで、近年、大画面のテレビジョンが普及する等、表示装置に対する大型化の要求が高まっている。ところが、従来のソースドライバ７００によると、駆動用映像信号の駆動能力が不足するため、各ソースバスラインＳＬ１〜ＳＬｎの配線容量および画素容量を充分に充電することができず、充電不足に起因する表示不良が生じることがある。

そこで、図１１に示すように、表示部６００の一側（上側）と他側（下側）とにソースドライバ８００、９００を備える液晶表示装置が提案されている。この液晶表示装置によると、各ソースバスラインＳＬ１〜ＳＬｎには、表示部６００の上側に設けられたソースドライバ（第１のソースドライバ）８００と表示部６００の下側に設けられたソースドライバ（第２のソースドライバ）９００とから駆動用映像信号が印加される。このため、表示部６００の下方においても駆動用映像信号の遅延は小さくなる。その結果、大画面の表示部６００を有する表示装置において生じている充電不足に起因する表示不良の発生が抑制される。
特開平５−８０７２２号公報 特開平１１−１３３４５９号公報

ところが、表示部６００の上下両側にソースドライバ８００、９００を備える構成にした場合、表示制御回路２００と第１のソースドライバ８００とを接続するための信号配線のみならず、表示制御回路２００と第２のソースドライバ９００とを接続するための信号配線が必要になる。一般に、デジタル映像信号ＤＡのように周波数の高い信号が伝送されると不要輻射が生じる。上述した構成によると、デジタル映像信号を伝送するための信号配線の配線長が大きくなるので、画像表示への不要輻射による影響が大きくなる。このため、液晶表示装置内の不要輻射に起因する画質の低下が生じている。

そこで、本発明は、不要輻射に起因する画質の低下が生じることなく、充電不足に起因する表示不良の発生を抑制することができる大画面の表示装置を提供することを目的とする。

第１の発明は、表示すべき画像を表わすデジタル映像信号に基づいて生成される駆動用映像信号を伝達する複数の映像信号線を含む表示部を有し、前記複数の映像信号線への前記駆動用映像信号の印加の準備が行われる第１の期間と前記複数の映像信号線への前記駆動用映像信号の印加が行われる第２の期間とを含む水平走査期間が繰り返される表示装置の駆動回路であって、
前記表示部の一側に設けられ、前記第１の期間には、前記複数の映像信号線に前記第２の期間に印加すべき前記駆動用映像信号を生成するための前記デジタル映像信号を転送データ信号として前記複数の映像信号線に印加し、前記第２の期間には、前記駆動用映像信号を前記複数の映像信号線に印加する第１の映像信号線駆動回路と、
前記表示部の他側に設けられ、前記第１の期間には、前記転送データ信号を受け取り、前記第２の期間には、当該受け取った転送データ信号を前記駆動用映像信号として前記複数の映像信号線に印加する第２の映像信号線駆動回路と
を備えることを特徴とする。

第２の発明は、第１の発明において、
前記第１の映像信号線駆動回路は、
前記第１の期間には、前記デジタル映像信号を保持するとともに当該デジタル映像信号を前記転送データ信号として出力する第１の映像信号保持部と、
前記第１の期間には、前記第１の映像信号保持部から出力された転送データ信号を受け取り、当該受け取った転送データ信号を前記複数の映像信号線に印加し、前記第２の期間には、前記第１の映像信号保持部に保持されたデジタル映像信号に基づいて生成される駆動用映像信号を前記複数の映像信号線に印加する第１の切替部と
を備え、
前記第２の映像信号線駆動回路は、
前記第１の切替部によって前記複数の映像信号線に印加された転送データ信号を保持するための第２の映像信号保持部と、
前記第１の期間には、前記第１の切替部によって前記複数の映像信号線に印加された転送データ信号を受け取り、当該転送データ信号を前記第２の映像信号保持部に与え、前記第２の期間には、前記第２の映像信号保持部に保持された転送データ信号に基づいて生成される駆動用映像信号を前記複数の映像信号線に印加する第２の切替部と
を備えることを特徴とする。

第３の発明は、第２の発明において、
前記第１の映像信号線駆動回路は、前記第１の映像信号保持部に保持されたデジタル映像信号に基づいて生成される駆動用映像信号の駆動能力を高めるための第１の駆動用映像信号出力部を更に備え、
前記第２の映像信号線駆動回路は、前記第２の映像信号保持部に保持された転送データ信号に基づいて生成される駆動用映像信号の駆動能力を高めるための第２の駆動用映像信号出力部を更に備えることを特徴とする。

第４の発明は、第１から第３までのいずれかの発明に係る駆動回路を備えることを特徴とする。

第５の発明は、表示すべき画像を表わすデジタル映像信号に基づいて生成される駆動用映像信号を伝達する複数の映像信号線を含む表示部を有し、前記表示部の一側に設けられ前記複数の映像信号線に前記駆動用映像信号を印加するための第１の映像信号線駆動回路と前記表示部の他側に設けられ前記複数の映像信号線に前記駆動用映像信号を印加するための第２の映像信号線駆動回路とを備える表示装置の駆動方法であって、
前記デジタル映像信号を前記複数の映像信号線によって前記第１の映像信号線駆動回路から前記第２の映像信号線駆動回路に転送する第１のステップと、
前記駆動用映像信号を前記第１の映像信号線駆動回路および前記第２の映像信号線駆動回路から前記複数の映像信号線に印加する第２のステップと
を備えることを特徴とする。

上記第１の発明によれば、表示部の一側には第１の映像信号線駆動回路が設けられ、他側には第２の映像信号線駆動回路が設けられている。第１の映像信号線駆動回路は、第１の期間には、第２の期間に映像信号線に印加すべき駆動用映像信号を生成するためのデジタル映像信号を転送データ信号として第２の映像信号線駆動回路に送信する。一方、第２の映像信号線駆動回路は、第１の期間には、第１の映像信号線駆動回路から送信される転送データ信号を受け取り、第２の期間には、当該受け取った転送データ信号を駆動用映像信号として各映像信号線に印加する。このため、駆動用映像信号を生成するためのデジタル映像信号を例えば表示制御回路から第２の映像信号線駆動回路に送信しなくても、第２の映像信号線駆動回路では駆動用映像信号が生成され、その駆動用映像信号が各映像信号線に印加される。これにより、周波数の高い映像信号が信号配線によって伝送されることによって生じる不要輻射の発生が抑制され、不要輻射に起因する画質の低下が抑制される。また、各映像信号線には第１の映像信号線駆動回路と第２の映像信号線駆動回路とから駆動用映像信号が印加されるので、各映像信号線の画素容量の充電不足に起因する表示不良の発生が抑制される。

上記第２の発明によれば、上記第１の発明と同様、不要輻射に起因する画質の低下を抑制しつつ、各映像信号線の画素容量の充電不足に起因する表示不良の発生を抑制することができる。

上記第３の発明によれば、第１の映像信号線駆動回路および第２の映像信号線駆動回路には、駆動用映像信号の駆動能力を高めるための駆動用映像信号出力部が設けられている。このため、大画面の表示装置であっても、より効果的に画素容量の充電不足に起因する表示不良の発生を抑制することができる。

上記第４の発明によれば、不要輻射に起因する画質の低下を抑制しつつ各映像信号線の画素容量の充電不足に起因する表示不良の発生を抑制することができる表示装置が提供される。

以下、添付図面を参照しつつ本発明の一実施形態について説明する。

＜１．液晶表示装置の全体構成および動作＞
図１は、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示制御回路２００と第１のソースドライバ（第１の映像信号線駆動回路）３００と第２のソースドライバ（第２の映像信号線駆動回路）４００とゲートドライバ（走査信号線駆動回路）５００と表示部６００とを備えている。表示部６００には、互いに交差（直交）する複数（ｎ本）のソースバスライン（映像信号線）ＳＬ１〜ＳＬｎと複数（ｍ本）のゲートバスライン（走査信号線）ＧＬ１〜ＧＬｍとが設けられている。ソースバスラインＳＬ１〜ＳＬｎは第１のソースドライバ３００および第２のソースドライバ４００と接続され、ゲートバスラインＧＬ１〜ＧＬｍはゲートドライバ５００と接続されている。ソースバスラインＳＬ１〜ＳＬｎとゲートバスラインＧＬ１〜ＧＬｍとの交差点には、それぞれ画素形成部が設けられている。各画素形成部は、対応する交差点を通過するゲートバスラインにゲート端子が接続されるとともに当該交差点を通過するソースバスラインにソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極と、上記複数個の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとにより形成される容量により画素容量Ｃｐが構成される。

表示制御回路２００は、外部から送られる画像信号ＤＡＴを受け取り、デジタル映像信号ＤＡと、表示部６００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫと、第１のソースドライバ３００から第２のソースドライバ４００にデジタル映像信号ＤＡを転送するタイミングを制御するための転送制御信号Ｓ１〜Ｓ６、切替指示信号ＳＷとを出力する。

第１のソースドライバ３００は、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、デジタル映像信号ＤＡ、転送制御信号Ｓ１〜Ｓ６、および切替指示信号ＳＷを受け取り、表示部６００内の各画素形成部の画素容量Ｃｐを充電するための駆動用映像信号の各ソースバスラインＳＬ１〜ＳＬｎへの印加と、デジタル映像信号ＤＡを第２のソースドライバ４００へ転送するための当該デジタル映像信号の転送データ信号ＴＤとしての各ソースバスラインＳＬ１〜ＳＬｎへの印加とを行う。

一方、第２のソースドライバ４００は、表示制御回路２００から送られるラッチストローブ信号ＬＳ、転送制御信号Ｓ１〜Ｓ６、および切替指示信号ＳＷと、各ソースバスラインＳＬ１〜ＳＬｎから送られる転送データ信号ＴＤとを受け取り、表示部６００内の各画素形成部の画素容量Ｃｐを充電するための駆動用映像信号の各ソースバスラインＳＬ１〜ＳＬｎへの印加を行う。

ゲートドライバ５００は、各ゲートバスラインＧＬ１〜ＧＬｍを１水平走査期間毎に順次に後述する駆動期間のみ選択するために、表示制御回路２００から出力されるゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、アクティブな走査信号の各ゲートバスラインＧＬ１〜ＧＬｍへの印加を１垂直走査期間を周期として繰り返す。

図２は、本実施形態における水平走査期間について説明するための信号波形図である。本実施形態において、１水平走査期間内には、第１のソースドライバ３００がデジタル映像信号ＤＡを受け取り当該デジタル映像信号ＤＡが転送データ信号ＴＤとして第１のソースドライバ３００から第２のソースドライバ４００へと転送される第１の期間（以下、「転送期間」という。）と、各ソースバスラインＳＬ１〜ＳＬｎへの駆動用映像信号の印加が行われる第２の期間（以下、「駆動期間」という。）とが含まれている。詳しくは、各水平走査期間の転送期間には、第２のソースドライバ４００から各ソースバスラインＳＬ１〜ＳＬｎに当該水平走査期間の駆動期間に印加すべき駆動用映像信号を生成するための転送データ信号ＴＤが、第１のソースドライバ３００から各ソースバスラインＳＬ１〜ＳＬｎに印加される。第１のソースドライバ３００から各ソースバスラインＳＬ１〜ＳＬｎに印加された転送データ信号ＴＤは、転送期間中に、第２のソースドライバ４００によって受け取られる。このように、転送期間は、各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号を印加するための準備が行われる期間であると言える。一方、各水平走査期間の駆動期間には、第１のソースドライバ３００および第２のソースドライバ４００から駆動用映像信号が各ソースバスラインＳＬ１〜ＳＬｎに印加される。

以上のように、第１のソースドライバ３００は、表示制御回路２００から出力されたデジタル映像信号ＤＡを受け取る。一方、第２のソースドライバ４００は、第１のソースドライバ３００から転送データ信号ＴＤとして各ソースバスラインＳＬ１〜ＳＬｎに印加されたデジタル映像信号ＤＡを受け取る。これらのデジタル映像信号ＤＡに基づいて、第１のソースドライバ３００および第２のソースドライバ４００から各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号が印加され、表示部６００に画像が表示される。

＜２．ソースドライバの構成＞
図３は、本実施形態におけるソースドライバの構成を示すブロック図である。上述のとおり、本実施形態においては、ソースドライバは表示部６００の一側と他側とに設けられている。具体的には、表示部６００の上側に第１のソースドライバ３００が設けられ、表示部６００の下側に第２のソースドライバ４００が設けられている。

第１のソースドライバ３００には、第１の映像信号保持部としての第１のデータバッファ部３１と、第１のＤ／Ａ変換部３２と、第１の駆動用映像信号出力部３３と、第１の切替部としての第１の転送データ／駆動用映像信号切替部３４とが含まれている。第２のソースドライバ４００には、第２の映像信号保持部としての第２のデータバッファ部４１と、第２のＤ／Ａ変換部４２と、第２の駆動用映像信号出力部４３と、第２の切替部としての第２の転送データ／駆動用映像信号切替部４４とが含まれている。

図４は、第１のデータバッファ部３１の要部の構成を示す回路図である。なお、図４には、ソースバスラインＳＬ１およびＳＬ２に対応する部分のみを示している。図４に示すように、第１のデータバッファ部３１には、第１のオン／オフスイッチ群３１１と第１の切替スイッチ群３１２と第１のラッチ回路群３１３とが含まれている。第１のオン／オフスイッチ群３１１の各スイッチの一方の端子はデジタル映像信号ＤＡを伝送するための信号配線と接続され、他方の端子は第１の切替スイッチ群３１２のうちの対応するスイッチと接続されている。また、第１のオン／オフスイッチ群３１１の各スイッチについては、デジタル映像信号ＤＡをサンプリングするためにシフトレジスタ（不図示）から出力されるサンプリングパルスＳＡＭ１〜ＳＡＭｎによってオン／オフの切り替えが行われる。詳しくは、各スイッチは、サンプリングパルスＳＡＭ１〜ＳＡＭｎのパルスが出力されている期間中にはオン状態になり、それ以外の期間中にはオフ状態になる。また、第１のオン／オフスイッチ群３１１の各スイッチと第１の切替スイッチ群３１２の各スイッチとの間には容量（不図示）が設けられており、デジタル映像信号ＤＡが保持される。なお、本実施形態においては、図４に示すように、デジタル映像信号ＤＡは６ビットのデータであるものとして説明する。

第１の切替スイッチ群３１２の各スイッチの切替先端子の一方は第１の転送データ／駆動用映像信号切替部３４と接続され、他方は第１のラッチ回路群３１３のうちの対応するラッチ回路と接続されている。また、第１の切替スイッチ群３１２の各スイッチについては、表示制御回路２００から出力される転送制御信号Ｓ１〜Ｓ６によって接続先の切り替えが行われる。詳しくは、各スイッチは、転送制御信号Ｓ１〜Ｓ６の論理レベルがローレベルからハイレベルに変化すると、第１のオン／オフスイッチ群３１１のうちの対応するスイッチと第１の転送データ／駆動用映像信号切替部３４とが接続されるように切り替えられ、転送制御信号Ｓ１〜Ｓ６の論理レベルがハイレベルからローレベルに変化すると、第１のオン／オフスイッチ群３１１のうちの対応するスイッチと第１のラッチ回路群３１３のうちの対応するラッチ回路とが接続されるように切り替えられる。

第１のラッチ回路群３１３の各ラッチ回路の入力端子は第１の切替スイッチ群３１２のうちの対応するスイッチと接続され、出力端子は第１のＤ／Ａ変換部３２と接続されている。また、第１のラッチ回路群３１３の各ラッチ回路については、表示制御回路２００から出力されるラッチストローブ信号ＬＳによってラッチのタイミングが制御される。詳しくは、各ラッチ回路では、ラッチストローブ信号ＬＳの論理レベルがハイレベルになっている期間中にデータの取り込みが行われる。

図５は、第１の転送データ／駆動用映像信号切替部３４の構成を示す回路図である。なお、図５には、ソースバスラインＳＬ１およびＳＬ２に対応する部分のみを示している。図５に示すように、第１の転送データ／駆動用映像信号切替部３４には、第２の切替スイッチ群３４１が含まれている。第２の切替スイッチ群３４１の各スイッチの切替先端子の一方は第１のデータバッファ部３１と接続され、他方は第１の駆動用映像信号出力部３３と接続されている。また、第２の切替スイッチ群３４１の各スイッチについては、表示制御回路２００から出力される切替指示信号ＳＷによって接続先の切り替えが行われる。詳しくは、各スイッチは、切替指示信号ＳＷの論理レベルがローレベルからハイレベルに変化すると、第１の駆動用映像信号出力部３３とソースバスラインＳＬ１〜ＳＬｎとが接続されるように切り替えられ、切替指示信号ＳＷの論理レベルがハイレベルからローレベルに変化すると、第１のデータバッファ部３１とソースバスラインＳＬ１〜ＳＬｎとが接続されるように切り替えられる。

図６は、第２の転送データ／駆動用映像信号切替部４４の構成を示す回路図である。なお、図６には、ソースバスラインＳＬ１およびＳＬ２に対応する部分のみを示している。図６に示すように、第２の転送データ／駆動用映像信号切替部４４には、第３の切替スイッチ群４４１が含まれている。第３の切替スイッチ群４４１の各スイッチの切替先端子の一方は第２のデータバッファ部４１と接続され、他方は第２の駆動用映像信号出力部４３と接続されている。また、第３の切替スイッチ群４４１の各スイッチについては、表示制御回路２００から出力される切替指示信号ＳＷによって接続先の切り替えが行われる。詳しくは、各スイッチは、切替指示信号ＳＷの論理レベルがローレベルからハイレベルに変化すると、第２の駆動用映像信号出力部４３とソースバスラインＳＬ１〜ＳＬｎとが接続されるように切り替えられ、切替指示信号ＳＷの論理レベルがハイレベルからローレベルに変化すると、第２のデータバッファ部４１とソースバスラインＳＬ１〜ＳＬｎとが接続されるように切り替えられる。

図７は、第２のデータバッファ部４１の構成を示す回路図である。なお、図７には、ソースバスラインＳＬ１およびＳＬ２に対応する部分のみを示している。図７に示すように、第２のデータバッファ部４１には、第２のオン／オフスイッチ群４１１と第２のラッチ回路群４１２とが含まれている。第２のオン／オフスイッチ群４１１の各スイッチの一方の端子は第２の転送データ／駆動用映像信号切替部４４と接続され、他方の端子は第２のラッチ回路群４１２のうちの対応するラッチ回路と接続されている。また、第２のオン／オフスイッチ群４１１の各スイッチについては、表示制御回路２００から出力される転送制御信号Ｓ１〜Ｓ６によってオン／オフの切り替えが行われる。詳しくは、各スイッチは、転送制御信号Ｓ１〜Ｓ６の論理レベルがハイレベルになっている期間中にはオン状態になり、転送制御信号Ｓ１〜Ｓ６の論理レベルがローレベルになっている期間中にはオフ状態になる。また、第２のオン／オフスイッチ群４１１の各スイッチと第２のラッチ回路群４１２の各ラッチ回路との間には容量（不図示）が設けられており、転送データ信号ＴＤが保持される。

第２のラッチ回路群４１２の各ラッチ回路の入力端子は第２のオン／オフスイッチ群４１１のうちの対応するスイッチと接続され、出力端子は第２のＤ／Ａ変換部４２と接続されている。また、第２のラッチ回路群４１２の各ラッチ回路については、表示制御回路２００から出力されるラッチストローブ信号ＬＳによってラッチのタイミングが制御される。詳しくは、各ラッチ回路では、ラッチストローブ信号ＬＳの論理レベルがハイレベルになっている期間中にデータの取り込みが行われる。

＜３．ソースドライバの動作＞
次に、図８および図９を参照しつつ、本実施形態におけるソースドライバの動作について説明する。図８および図９は、本実施形態における信号波形図である。図８に示すように、ソーススタートパルス信号ＳＳＰのパルスの発生後に最初にソースクロック信号ＳＣＫの論理レベルがローレベルからハイレベルに変化すると転送期間が開始する。転送期間中には、ソースクロック信号ＳＣＫの論理レベルが変化する毎にサンプリングパルスＳＡＭ１〜ＳＡＭｎが順次に出力される。サンプリングパルスＳＡＭｎの出力後、転送期間が終了する。

切替指示信号ＳＷの論理レベルがローレベルからハイレベルに変化すると、駆動期間が開始する。その後、切替指示信号ＳＷの論理レベルがハイレベルからローレベルに変化するまで駆動期間が継続する。このように、各水平走査期間には転送期間と駆動期間とが含まれているが、本実施形態においては、第１のソースドライバ３００および第２のソースドライバ４００は、転送期間と駆動期間とでは異なる動作をする。以下、転送期間中の各ソースドライバの動作と駆動期間中の各ソースドライバの動作とについて説明する。

＜３．１ 転送期間中のソースドライバの動作＞
転送期間中の各ソースドライバの動作について説明する。まず、第１のソースドライバ３００の動作について説明する。図４に示す第１のデータバッファ部３１において、サンプリングパルスＳＡＭ１〜ＳＡＭｎが出力されると、それに対応する第１のオン／オフスイッチ群３１１のスイッチがオン状態になる。これにより、各ソースバスラインＳＬ１〜ＳＬｎに印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡが第１のデータバッファ部３１の容量に取り込まれる。

図９に示すように、１つのサンプリングパルスが出力されている期間中には、転送制御信号Ｓ１〜Ｓ６が所定の期間ずつ順次にハイレベルになる。これにより、図４に示す第１の切替スイッチ群３１２の各スイッチの接続先が所定の期間ずつ順次に第１の転送データ／駆動用映像信号切替部３４となる。その結果、第１のデータバッファ部３１から第１の転送データ／駆動用映像信号切替部３４へと、デジタル映像信号ＤＡが転送データ信号ＴＤとして１ビットずつ転送される。

図８に示すように、転送期間中には、切替指示信号ＳＷの論理レベルはローレベルになっている。このため、図５に示す第２の切替スイッチ群３４１の各スイッチによって、第１のデータバッファ部３１とソースバスラインＳＬ１〜ＳＬｎとが接続されている。これにより、第１のデータバッファ部３１から出力された転送データ信号ＴＤとしてのデジタル映像信号ＤＡはソースバスラインＳＬ１〜ＳＬｎに印加され、当該デジタル映像信号ＤＡは第２のソースドライバ４００に与えられる。

以上のように、まず、ソースバスラインＳＬ１に印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡが、転送データ信号ＴＤとして１ビットずつソースバスラインＳＬ１によって第１のソースドライバ３００から第２のソースドライバ４００に転送される。次に、ソースバスラインＳＬ２に印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡが、転送データ信号ＴＤとして１ビットずつソースバスラインＳＬ２によって第１のソースドライバ３００から第２のソースドライバ４００に転送される。ソースバスラインＳＬ３〜ＳＬｎについても同様に、ソースバスラインＳＬ３〜ＳＬｎに印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡが、転送データ信号ＴＤとして１ビットずつソースバスラインＳＬ３〜ＳＬｎによって第１のソースドライバ３００から第２のソースドライバ４００に転送される。

次に、第２のソースドライバ４００の動作について説明する。第２の転送データ／駆動用映像信号切替部４４は、第１のソースドライバ３００の第１の転送データ／駆動用映像信号切替部３４から出力された転送データ信号ＴＤを１ビットずつ受け取る。また、図８に示すように、転送期間中には、表示制御回路２００から第２の転送データ／駆動用映像信号切替部４４に送られる切替指示信号ＳＷの論理レベルはローレベルになっている。このため、転送期間中には、図６に示す第３の切替スイッチ群４４１の各スイッチによって、ソースバスラインＳＬ１〜ＳＬｎと第２のデータバッファ部４１とが接続される。これにより、転送データ信号ＴＤは、第２の転送データ／駆動用映像信号切替部４４から第２のデータバッファ部４１へと出力される。

第２のデータバッファ部４１は、第２の転送データ／駆動用映像信号切替部４４から出力された転送データ信号ＴＤを１ビットずつ受け取る。その転送データ信号ＴＤを１ビットずつ受け取るタイミングと同期して、表示制御回路２００から第２のデータバッファ部４１に送られる転送制御信号Ｓ１〜Ｓ６の論理レベルが図９に示すように順次にハイレベルになる。これにより、図７に示す第２のオン／オフスイッチ群４１１の各スイッチが順次にオン状態になり、第２のデータバッファ部４１にシリアル信号として与えられた転送データ信号ＴＤがパラレル信号に変換され、容量に保持される。

以上のように、まず、ソースバスラインＳＬ１に印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡが、シリアルな転送データ信号ＴＤとして１ビットずつ第２のデータバッファ部４１に与えられ、その転送データ信号ＴＤが第２のデータバッファ部４１でパラレル信号に変換される。次に、ソースバスラインＳＬ２に印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡが、シリアルな転送データ信号ＴＤとして１ビットずつ第２のデータバッファ部４１に与えられ、その転送データ信号ＴＤが第２のデータバッファ部４１でパラレル信号に変換される。ソースバスラインＳＬ３〜ＳＬｎについても同様に、ソースバスラインＳＬ３〜ＳＬｎに印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡが、シリアルな転送データ信号ＴＤとして１ビットずつ第２のデータバッファ部４１に与えられ、その転送データ信号ＴＤが第２のデータバッファ部４１でパラレル信号に変換される。

各水平走査期間の転送期間中には、以上のように、当該水平走査期間の駆動期間中に各ソースバスラインＳＬ１〜ＳＬｎに印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡが転送データ信号ＴＤとして第１のソースドライバ３００内の第１の転送データ／駆動用映像信号切替部３４から出力され、その転送データ信号ＴＤが第２のソースドライバ４００内の第２のデータバッファ部４１の容量に取り込まれる。すなわち、デジタル映像信号ＤＡが表示制御回路２００から第２のソースドライバ４００に送信されることなく、駆動用映像信号を生成するための転送データ信号ＴＤとしてのデジタル映像信号ＤＡが第２のソースドライバ４００に取り込まれる。

＜３．２ 駆動期間中のソースドライバの動作＞
駆動期間中の各ソースドライバの動作について説明する。まず、第１のソースドライバ３００の動作について説明する。図８に示すように、駆動期間になると、表示制御回路２００から第１のデータバッファ部３１に送られるラッチストローブ信号ＬＳの論理レベルがローレベルからハイレベルに変化する。このため、図４に示す第１のラッチ回路群３１３の全てのラッチ回路でデータの取り込みが行われる。これにより、転送期間中に第１のデータバッファ部３１の容量に保持されたデジタル映像信号ＤＡが、第１のデータバッファ部３１から第１のＤ／Ａ変換部３２に送信される。第１のＤ／Ａ変換部３２は、第１のデータバッファ部３１から出力されたデジタル映像信号ＤＡを受け取り、それをアナログ信号に変換する。その変換後のアナログ信号は、アナログ映像信号として第１のＤ／Ａ変換部３２から出力される。第１の駆動用映像信号出力部３３は、第１のＤ／Ａ変換部３２から出力されたアナログ映像信号を受け取り、そのアナログ映像信号の駆動能力を高める。その駆動能力が高められたアナログ映像信号は、駆動用映像信号として第１の駆動用映像信号出力部３３から出力される。第１の転送データ／駆動用映像信号切替部３４は、第１の駆動用映像信号出力部３３から出力された駆動用映像信号を受け取る。ここで、図８に示すように、駆動期間中には、表示制御回路２００から第１の転送データ／駆動用映像信号切替部３４に送られる切替指示信号ＳＷの論理レベルはハイレベルになっている。このため、駆動期間中には、図５に示す第２の切替スイッチ群３４１の各スイッチによって、第１の駆動用映像信号出力部３３とソースバスラインＳＬ１〜ＳＬｎとが接続されている。これにより、第１のソースドライバ３００から各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号が印加される。

次に、第２のソースドライバ４００の動作について説明する。図８に示すように、駆動期間になると、表示制御回路２００から第２のデータバッファ部４１に送られるラッチストローブ信号ＬＳの論理レベルがローレベルからハイレベルに変化する。このため、図７に示す第２のラッチ回路群４１２の全てのラッチ回路でデータの取り込みが行われる。これにより、転送期間中に第２のデータバッファ部４１に取り込まれパラレル信号に変換されているデジタル映像信号ＤＡが、第２のデータバッファ部４１から第２のＤ／Ａ変換部４２に送信される。第２のＤ／Ａ変換部４２は、第２のデータバッファ部４１から出力されたデジタル映像信号ＤＡを受け取り、それをアナログ信号に変換する。その変換後のアナログ信号は、アナログ映像信号として第２のＤ／Ａ変換部４２から出力される。第２の駆動用映像信号出力部４３は、第２のＤ／Ａ変換部４２から出力されたアナログ映像信号を受け取り、そのアナログ映像信号の駆動能力を高める。その駆動能力が高められたアナログ映像信号は、駆動用映像信号として第２の駆動用映像信号出力部４３から出力される。第２の転送データ／駆動用映像信号切替部４４は、第２の駆動用映像信号出力部４３から出力された駆動用映像信号を受け取る。ここで、図８に示すように、駆動期間中には、表示制御回路２００から第２の転送データ／駆動用映像信号切替部４４に送られる切替指示信号ＳＷの論理レベルはハイレベルになっている。このため、駆動期間中には、図６に示す第３の切替スイッチ群４４１の各スイッチによって、第２の駆動用映像信号出力部４３とソースバスラインＳＬ１〜ＳＬｎとが接続されている。これにより、第２のソースドライバ４００から各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号が印加される。

以上のように、各水平走査期間の駆動期間中には、当該水平走査期間の転送期間中に第１のデータバッファ部３１に取り込まれたデジタル映像信号ＤＡが、第１のソースドライバ３００内の第１の転送データ／駆動用映像信号切替部３４から駆動用映像信号として出力され、当該水平走査期間の転送期間中に第２のデータバッファ部４１に取り込まれた転送データ信号ＴＤが、第２のソースドライバ４００内の第２の転送データ／駆動用映像信号切替部４４から駆動用映像信号として出力される。すなわち、各ソースバスラインＳＬ１〜ＳＬｎには、表示部６００の上下両側から駆動用映像信号が印加される。

＜４．効果＞
本実施形態によると、表示部６００の一側には第１のソースドライバ３００が設けられ、他側には第２のソースドライバ４００が設けられている。従来、このような構成の表示装置においては、表示制御回路２００から第１のソースドライバ３００にデジタル映像信号ＤＡを送信するための信号配線と表示制御回路２００から第２のソースドライバ４００にデジタル映像信号ＤＡを送信するための信号配線とが設けられていた。ところが、本実施形態では、表示制御回路２００から第２のソースドライバ４００にデジタル映像信号ＤＡを送信するための信号配線は設けられていない。

第１のソースドライバ３００は、各水平走査期間の転送期間中には、各ソースバスラインＳＬ１〜ＳＬｎに当該水平走査期間の駆動期間中に印加すべき駆動用映像信号を生成するためのデジタル映像信号ＤＡを転送データ信号ＴＤとして第２のソースドライバ４００に送信する。また、第１のソースドライバ３００は、各水平走査期間の駆動期間中には、各ソースバスラインＳＬ１〜ＳＬｎに駆動用映像信号を印加する。一方、第２のソースドライバ４００は、各水平走査期間の転送期間中には、第１のソースドライバ３００から送られる転送データ信号ＴＤを受け取り、その転送データ信号ＴＤを保持する。このため、表示制御回路２００から第２のソースドライバ４００に映像信号を送信するための信号配線が設けられていなくても、第２のソースドライバ４００では転送データ信号ＴＤに基づいて駆動用映像信号が生成される。また、第２のソースドライバ４００は、各水平走査期間の駆動期間中には、当該水平走査期間の転送期間中に取り込まれた転送データ信号ＴＤを駆動用映像信号として各ソースバスラインＳＬ１〜ＳＬｎに印加する。これにより、各ソースバスラインＳＬ１〜ＳＬｎには表示部６００の上下両側から駆動用映像信号が印加されるので、各ソースバスラインＳＬ１〜ＳＬｎの画素容量の充電不足に起因する表示不良の発生が抑制される。また、上述のように、表示制御回路２００から第２のソースドライバ４００にデジタル映像信号ＤＡを送信するための信号配線は設けられていない。このため、信号配線が簡略化される。例えば、３色のカラー表示装置で１画素のデータが６ビットで構成されている場合、従来よりも１８本の信号配線が削減されることになる。これにより、不要輻射の発生が抑制され、不要輻射に起因する画質の低下を抑制しつつ充電不足に起因する表示不良の発生を抑制することができる。

＜５．その他＞
上記実施形態においては、液晶表示装置を例に挙げて説明したが、本発明はこれに限定されず、有機ＥＬ表示装置など液晶表示装置以外の表示装置にも適用することができる。また、上記実施形態においては、各水平走査期間の転送期間中に第１のデータバッファ部３１に取り込まれたデジタル映像信号ＤＡに基づく駆動用映像信号は、当該水平走査期間の駆動期間中に各ソースバスラインＳＬ１〜ＳＬｎに印加されるものとして説明しているが、本発明はこれに限定されない。第１のデータバッファ部３１へのデジタル映像信号ＤＡの取り込みが行われた水平走査期間よりも後の水平走査期間に当該デジタル映像信号ＤＡに基づく駆動用映像信号が各ソースバスラインＳＬ１〜ＳＬｎに印加される構成としても良い。さらに、上記実施形態においては、サンプリングパルスＳＡＭ１〜ＳＡＭｎに応じてソースバスライン１本ずつについてのデジタル映像信号ＤＡの転送が転送期間中に行われるが、本発明はこれに限定されない。例えば、全ソースバスラインＳＬ１〜ＳＬｎについてのデジタル映像信号ＤＡが一斉に転送される構成にしても良い。さらにまた、第１のデータバッファ部３１および第２のデータバッファ部４１には容量が設けられているものとして説明しているが、容量に代えてラッチ回路を備える構成にしても良い。

本発明の一実施形態に係る液晶表示装置の全体構成を示すブロック図である。 上記実施形態における水平走査期間について説明するための信号波形図である。 上記実施形態におけるソースドライバの構成を示すブロック図である。 上記実施形態における第１のデータバッファ部の要部の構成を示す回路図である。 上記実施形態における第１の転送データ／駆動用映像信号切替部の構成を示す回路図である。 上記実施形態における第２の転送データ／駆動用映像信号切替部の構成を示す回路図である。 上記実施形態における第２のデータバッファ部の構成を示す回路図である。 上記実施形態における信号波形図である。 上記実施形態における信号波形図である。 従来例における液晶表示装置の全体構成を示すブロック図である。 従来例の別の例における液晶表示装置の全体構成を示すブロック図である。

符号の説明

３１…第１のデータバッファ部
３２…第１のＤ／Ａ変換部
３３…第１の駆動用映像信号出力部
３４…第１の転送データ／駆動用映像信号切替部
４１…第２のデータバッファ部
４２…第２のＤ／Ａ変換部
４３…第２の駆動用映像信号出力部
４４…第２の転送データ／駆動用映像信号切替部
２００…表示制御回路
３００…第１のソースドライバ
４００…第２のソースドライバ
５００…ゲートドライバ
６００…表示部
Ｓ１〜Ｓ６…転送制御信号
ＳＬ１〜ＳＬｎ…ソースバスライン
ＳＷ…切替指示信号
ＴＤ…転送データ信号

Claims (5)

1. 表示すべき画像を表わすデジタル映像信号に基づいて生成される駆動用映像信号を伝達する複数の映像信号線を含む表示部を有し、前記複数の映像信号線への前記駆動用映像信号の印加の準備が行われる第１の期間と前記複数の映像信号線への前記駆動用映像信号の印加が行われる第２の期間とを含む水平走査期間が繰り返される表示装置の駆動回路であって、
   前記表示部の一側に設けられ、前記第１の期間には、前記複数の映像信号線に前記第２の期間に印加すべき前記駆動用映像信号を生成するための前記デジタル映像信号を転送データ信号として前記複数の映像信号線に印加し、前記第２の期間には、前記駆動用映像信号を前記複数の映像信号線に印加する第１の映像信号線駆動回路と、
   前記表示部の他側に設けられ、前記第１の期間には、前記転送データ信号を受け取り、前記第２の期間には、当該受け取った転送データ信号を前記駆動用映像信号として前記複数の映像信号線に印加する第２の映像信号線駆動回路と
   を備えることを特徴とする、駆動回路。
2. 前記第１の映像信号線駆動回路は、
   前記第１の期間には、前記デジタル映像信号を保持するとともに当該デジタル映像信号を前記転送データ信号として出力する第１の映像信号保持部と、
   前記第１の期間には、前記第１の映像信号保持部から出力された転送データ信号を受け取り、当該受け取った転送データ信号を前記複数の映像信号線に印加し、前記第２の期間には、前記第１の映像信号保持部に保持されたデジタル映像信号に基づいて生成される駆動用映像信号を前記複数の映像信号線に印加する第１の切替部と
   を備え、
   前記第２の映像信号線駆動回路は、
   前記第１の切替部によって前記複数の映像信号線に印加された転送データ信号を保持するための第２の映像信号保持部と、
   前記第１の期間には、前記第１の切替部によって前記複数の映像信号線に印加された転送データ信号を受け取り、当該転送データ信号を前記第２の映像信号保持部に与え、前記第２の期間には、前記第２の映像信号保持部に保持された転送データ信号に基づいて生成される駆動用映像信号を前記複数の映像信号線に印加する第２の切替部と
   を備えることを特徴とする、請求項１に記載の駆動回路。
3. 前記第１の映像信号線駆動回路は、前記第１の映像信号保持部に保持されたデジタル映像信号に基づいて生成される駆動用映像信号の駆動能力を高めるための第１の駆動用映像信号出力部を更に備え、
   前記第２の映像信号線駆動回路は、前記第２の映像信号保持部に保持された転送データ信号に基づいて生成される駆動用映像信号の駆動能力を高めるための第２の駆動用映像信号出力部を更に備えることを特徴とする、請求項２に記載の駆動回路。
4. 請求項１から３までのいずれか１項に記載の駆動回路を備えることを特徴とする表示装置。
5. 表示すべき画像を表わすデジタル映像信号に基づいて生成される駆動用映像信号を伝達する複数の映像信号線を含む表示部を有し、前記表示部の一側に設けられ前記複数の映像信号線に前記駆動用映像信号を印加するための第１の映像信号線駆動回路と前記表示部の他側に設けられ前記複数の映像信号線に前記駆動用映像信号を印加するための第２の映像信号線駆動回路とを備える表示装置の駆動方法であって、
   前記デジタル映像信号を前記複数の映像信号線によって前記第１の映像信号線駆動回路から前記第２の映像信号線駆動回路に転送する第１のステップと、
   前記駆動用映像信号を前記第１の映像信号線駆動回路および前記第２の映像信号線駆動回路から前記複数の映像信号線に印加する第２のステップと
   を備えることを特徴とする、駆動方法。
   

Images