JP4618112B2 - マルチプロセッサシステム - Google Patents

Description

本発明は、複数のプロセッサを備えるマルチプロセッサシステムに関する。

高速なデータ処理を行うために、複数のプロセッサを備え、各プロセッサが分担して種々の処理を実行するマルチプロセッサシステムが考えられている（例えば、特許文献１〜３参照）。

特開２００４−１９９１４９号公報 特開２００２−１７５２８８号公報 特開２００１−１２５８７５号公報

しかし、従来のマルチプロセッサシステムでは、通常、あるプロセッサで動作している第１の処理機能が他のプロセッサで動作する第２の処理機能に対して、その処理の実行を要求した場合において、第２の処理機能は、要求された処理の実行を完了してその応答を返すまで、他の要求を実行することができない。このため、第１の処理機能は、第２の処理機能に対して次の要求を行うことができず、第２の処理機能が実行している処理が完了するまで、待たなければならないことになる。なお、第２の処理機能が複数の要求をあらかじめ受け付けることができるようにすることも可能である。しかしながら、この場合であっても、第２の処理機能は受け付けた複数の要求に対する処理を、順番に実行することになるため、後で発生した要求が先に発生した要求よりも先に処理されることはなく、実質的には、第１の処理機能が第２の処理機能に対して次の要求を行うことができない場合と、同様である。

従って、第２の処理機能への要求をキャンセルしたい場合であっても、そのキャンセル要求は、第１の処理機能から第２の処理機能への処理の要求として、第２の処理機能に伝えられることになるため、即座にキャンセルすることはできず、第２の処理機能に対して要求した処理の完了を待たなければならないことになる。この場合、以下で説明するような場合に不便である。

例えば、マルチプロセッサシステムを用いて印刷制御を実行する場合において、選択した画像を印刷媒体上にレイアウトして、そのレイアウト結果を確認した上で印刷を実行する場合を考える。

前提として、マルチプロセッサシステムのうちの、メインのプロセッサは、選択した画像を画面上に表示される印刷媒体上の対応する位置に表示するために種々の画像処理を制御する画像処理機能として動作するものとする。また、マルチプロセッサシステムのうちの、あるサブのプロセッサは、選択した画像を表す画像データを、例えばＪＰＥＧ形式の画像データのように圧縮されて保存されている画像ファイルから読み出して展開する処理を、画像処理機能からの指示を受けて分担して実行するデコード処理機能として動作するものとする。

この場合において、ユーザが、ある画像を選択して印刷媒体上にレイアウトし、そのレイアウト結果の表示を指示すると、メインのプロセッサの画像処理機能は、サブのプロセッサのデコード処理機能に対してデコード処理を要求する。サブのプロセッサのデコード処理機能は、要求されたデコード処理の実行を開始する。

ここで、デコード処理の実行中に、ユーザが画像を変更したい場合がある。例えば、選択した画像が間違っていたため、正しい画像に変更したい場合がある。また、通常、表示する画像のサイズが大きい場合には、バンドと呼ばれるブロック単位で処理を実行し、実行されたブロックごとに画像を順に表示するため、一部の画像が表示された段階で表示を中止したい場合もある。このような場合には、サブのプロセッサのデコード処理機能に対して指示された要求に対する処理が即座に中止可能であることが好ましい。

しかしながら、上述したように、従来のマルチプロセッサシステムの場合には、既にデコード処理機能に対して要求された処理が完了するまで、画像処理機能からデコード処理機能に対してキャンセルの要求を行うことができないことになるため、仮に、メインのプロセッサの画像処理機能により、次の画像の選択が可能であったとしても、サブのプロセッサのデコード処理機能によって、次に選択した画像を表す画像データのデコード処理を開始することができないことになる。この結果、キャンセル処理の待ち時間が長くなり、次に選択した画像を表示するまでの時間が長くなってしまうため、ユーザはストレスを感じる場合もある。

そこで、本発明は、上述の課題を解決するためになされたものであり、高速なキャンセル処理を可能とするマルチプロセッサシステムを提供することを目的とする。

上述の課題の少なくとも一部を解決するために、本発明の態様は、
複数のプロセッサを備えるマルチプロセッサシステムであって、
前記複数のプロセッサのうちの第１のプロセッサと少なくとも１つの第２のプロセッサとの間に、
前記第１のプロセッサから前記第２のプロセッサへ第１の処理要求信号を伝送するとともに、前記第２のプロセッサから前記第１のプロセッサへ前記第１の処理要求に対する第１の処理応答信号を伝送する、ために設けられた第１の通信経路と、
前記第１の処理要求に従って前記第２のプロセッサで実行される処理の中止を示す第１の割り込み信号を伝送するために設けられた専用の第１の割り込み信号経路と、を備えており、
前記第１のプロセッサは、前記第２のプロセッサで実行される処理のキャンセルを示すキャンセル信号が入力された場合に、前記第２のプロセッサに対して、前記第１の割り込み信号を、前記第１の割り込み信号経路を介して送信し、
前記第２のプロセッサは、前記第１の割り込み信号を受信した場合において、前記第１の処理要求に従って実行されている実行中の処理を中止して、前記実行中の処理の終了を示す前記第１の処理応答信号を、前記第１の通信経路を介して送信する、
ことを特徴とする。

上記構成のマルチプロセッサシステムによれば、第１のプロセッサは、第２のプロセッサで実行される処理のキャンセルを示すキャンセル信号が入力された場合に、第２のプロセッサに対して専用の第１の割り込み信号経路を介して、第１の割り込み信号を伝送することができる。そして、第２のプロセッサは、第１の割り込み信号を受信すると、第１の処理要求に従って実行されている実行中の処理を中止して、実行中の処理の終了を示す第１の処理応答信号を、第１の通信経路を介して送信することができる。これにより、高速なキャンセル処理を実現することが可能である。

なお、前記第２のプロセッサは、前記第１のプロセッサから前記第２のプロセッサに対して、複数の前記第１の処理要求が発生している状態で、前記第１の割り込み信号を受信した場合には、第１番目の前記第１の処理要求に従って実行されている実行中の処理を中止して、前記実行中の処理の終了を示す第１番目の前記第１の処理応答信号を、前記第１の通信経路を介して送信するとともに、第２番目以降の前記第１の処理要求に従って実行すべき未実行の処理を破棄して、前記実行すべき処理を未処理で終了したことを示す第２番目以降の前記第１の処理応答信号を、前記第１の通信経路を介して送信する、ことが好ましい。

上記のようにすれば、複数の第１の処理要求が発生している状態で、第１の割り込み信号を受信すると、それぞれの第１の処理要求に対する第１の処理応答を第１の通信経路を介して送信することができ、複数の第１の処理要求が発生している場合においても高速なキャンセル処理を実現することが可能である。

また、上記マルチプロセッサシステムは、さらに、
前記複数のプロセッサのうちの前記第２のプロセッサと少なくとも１つの第３のプロセッサとの間に、
前記第２のプロセッサから前記第３のプロセッサへ第２の処理要求信号を伝送するとともに、前記第３のプロセッサから前記第２のプロセッサへ前記第２の処理要求に対する第２の処理応答信号を伝送する、ために設けられた第２の通信経路と、
前記第２の処理要求に従って前記第３のプロセッサで実行される処理の中止を示す第２の割り込み信号を伝送するために設けられた専用の第２の割り込み信号経路と、を備えており、
前記第１のプロセッサは、前記第２のプロセッサおよび第３のプロセッサで実行される処理のキャンセルを示すキャンセル信号が入力された場合に、前記第２のプロセッサに対して、前記第１の割り込み信号を、前記第１の割り込み信号経路を介して送信するとともに、前記第３のプロセッサに対して、前記第２の割り込み信号を、前記第２の割り込み信号経路を介して送信し、
前記第３のプロセッサは、前記第２の割り込み信号を受信した場合において、前記第２の処理要求に従って実行されている実行中の処理を中止して、前記実行中の処理の終了を示す前記第２の処理応答信号を、前記第２の通信経路を介して送信し、
前記第２のプロセッサは、前記第１の割り込み信号を受信した場合において、前記第３のプロセッサから前記第２の処理応答信号を受信すると、前記第１の処理要求に従って実行されている実行中の処理を中止して、前記実行中の処理の終了を示す前記第１の処理応答信号を、前記第１の通信経路を介して送信する、
ことが好ましい。

上記構成のマルチプロセッサシステムによれば、第１のプロセッサは、第２のプロセッサおよび第３のプロセッサで実行される処理のキャンセルを示すキャンセル信号が入力された場合に、第２のプロセッサに対して専用の第１の割り込み信号経路を介して第１の割り込み信号を伝送し、第３のプロセッサに対して専用の第２の割り込み信号経路を介して第２の割り込み信号を伝送することができる。そして、第３のプロセッサは、第２の割り込み信号を受信すると、第２の処理要求に従って実行されている実行中の処理を中止して、実行中の処理の終了を示す第２の処理応答信号を、第２の通信経路を介して送信し、第２のプロセッサは、第１の割り込み信号を受信し、第３のプロセッサから第２の処理応答信号を受信すると、第１の処理要求に従って実行されている実行中の処理を中止して、実行中の処理の終了を示す第１の処理応答信号を、第１の通信経路を介して送信することができる。これにより、第１のプロセッサからの第１の処理要求を受けて第２のプロセッサが対応する処理を実行し、さらに、第２のプロセッサからの第２の処理要求を受けて第３のプロセッサが対応する処理を実行する場合においても、高速なキャンセル処理を実現することが可能である。

なお、前記第３のプロセッサは、前記第２のプロセッサから前記第１のプロセッサに対して、複数の前記第２の処理要求が発生している状態で、前記第２の割り込み信号を受信した場合には、第１番目の前記第２の処理要求に従って実行されている実行中の処理を中止して、前記実行中の処理の終了を示す第１番目の前記第２の処理応答信号を、前記第２の通信経路を介して送信するとともに、第２番目以降の前記第２の処理要求に従って実行すべき未実行の処理を破棄して、前記実行すべき処理を未処理で終了したことを示す第２番目以降の前記第２の応答処理信号を、前記第２の通信経路を介して送信することが好ましい。

上記のようにすれば、複数の第２の処理要求が発生している状態で、第２の割り込み信号を受信すると、それぞれの第２の処理要求に対する第２の処理応答を第２の通信経路を介して送信することができ、複数の第２の処理要求が発生している場合においても高速なキャンセル処理を実現することが可能である。

なお、上記態様のマルチプロセッサシステムは、１つの半導体基板上に集積化されているようにすれば、より効果的である。

以下、本発明の実施の形態について、実施例に基づき以下の順序で説明する。
Ａ．実施例：
Ａ１．マルチプロセッサシステムの構成：
Ａ２．印刷イメージ処理動作時におけるマルチプロセッサシステムの機能：
Ａ２．１．印刷イメージ処理制御機能：
Ａ２．２．画像処理代理制御機能：
Ａ２．３．デコード機能：
Ａ２．４．画像補正機能：
Ａ２．５．印刷イメージ画像データ生成機能：
Ａ３．印刷イメージ処理：
Ａ３．１．通常動作：
Ａ３．２．キャンセル終了動作：
Ａ４．効果：
Ｂ．変形例：

Ａ．実施例：
Ａ１．マルチプロセッサシステムの構成：
図１は、本発明のマルチプロセッサシステム１０の一部を示す説明図である。このマルチプロセッサシステム１０は、複数のプロセッサを１つの半導体基板上に集積化したマイクロプロセッサである。各プロセッサは、それぞれ、ＣＰＵや、メモリ、バスコントローラ等の周辺回路を含むユニットを意味している。なお、図１は、マルチプロセッサシステムを構成する複数のプロセッサのうちの、１つのメインプロセッサ１００および３つのサブプロセッサ２００Ａ〜２００Ｃと、メモリコントローラ３００のみを示し、他の構成については省略している。

メインプロセッサ１００は、操作パネル等の入力装置３０や、液晶パネル等の表示装置４０、および、リーダを介して読み取り可能な可搬型記憶装置等の記憶装置５０に接続されている。

また、メインプロセッサ１００は、各サブプロセッサ２００Ａ〜２００Ｃに対して、それぞれ個別に設けられた第１の通信経路ＮＥＳ１〜ＮＥＳ３を介して接続されており、メインプロセッサ１００と各サブプロセッサ２００Ａ〜２００Ｃとの間では、第１の通信経路ＮＥＳ１〜ＮＥＳ３を介して、それぞれ個別に、処理の要求やこの要求に対する応答をメッセージ通信することができる。なお、各通信経路ＮＥＳ１〜ＮＥＳ３は、メインプロセッサからサブプロセッサへの経路と、サブプロセッサからメインプロセッサへの経路の１組の経路で構成されている。また、以下では、これら第１の通信経路ＮＥＳＳ１〜ＮＥＳ３を総称して第１の通信経路ＮＥＳと呼ぶ場合もある。

各サブプロセッサ２００Ａ〜２００Ｃは、それぞれを順に接続することにより、ループ状に設けられた第２の通信経路ＮＩＯを介して互いに接続されており、各サブプロセッサ２００Ａ〜２００Ｃの間では、第２の通信経路ＮＩＯを介して、処理の要求やこの要求に対する応答を互いにメッセージ通信することができる。

メモリコントローラ３００は、メインプロセッサ１００および各サブプロセッサ２００Ａ〜２００Ｃに対して、それぞれ個別に設けられた第３の通信経路ＮＥＭ０〜ＮＥＭ３を介して接続されており、メインプロセッサ１００および各サブプロセッサ２００Ａ〜２００Ｃは、メモリコントローラ３００を介して、外部に接続されるＲＡＭ２０へのアクセスを行うことができる。なお、第３の通信経路ＮＥＭ０〜ＮＥＭ３も、第１の通信経路ＮＥＳ１〜ＮＥＳ３と同様に、プロセッサからメモリコントローラへの経路と、メモリコントローラからプロセッサへの経路の１組の経路で構成されている。また、以下では、これら第３の通信経路ＮＥＭ０〜ＮＥＭ３を総称して第３の通信経路ＮＥＭと呼ぶ場合もある。

ここで、本実施例のマルチプロセッサシステム１０の特徴として、メインプロセッサ１００は、各サブプロセッサ２００Ａ〜２００Ｃに対して、それぞれ個別に設けられた割り込み信号経路ＩＮＴ１〜ＩＮＴ３を介して接続されており、後述するように、メインプロセッサ１００から各サブプロセッサ２００Ａ〜２００Ｃに対して、それぞれ個別に、割り込み信号経路ＩＮＴ１〜ＩＮＴ３を介して、割り込み信号を送信することができる。

なお、第１のサブプロセッサ２００Ａに接続される割り込み信号経路ＩＮＴ１が本発明の第１の割り込み信号経路に相当し、第２および第３のサブプロセッサ２００Ｂ，２００Ｃに接続される割り込み信号経路ＩＮＴ２，ＩＮＴ３が本発明の第２の割り込み信号経路に相当する。以下では、これら割り込み信号経路ＩＮＴ１〜ＩＮＴ３を総称して割り込み信号経路ＩＮＴと呼ぶ場合もある。

上述したように、本実施例の特徴は、以下で説明するように、メインプロセッサ１００から各サブプロセッサ２００Ａ〜２００Ｃに対して、それぞれ個別に、割り込み信号経路ＩＮＴ１〜ＩＮＴ３を介して、割り込み信号を送信することができる点にある。

以下では、記憶装置５０に格納されている画像ファイルの中から印刷したい画像の画像ファイルを選択して、印刷媒体上の所望の位置に所望のサイズで印刷する印刷制御を、上記実施例のマルチプロセッサシステム１０を用いて実行する過程において、選択した画像を印刷媒体上の所望の位置に所望のサイズで配置した状態を示す印刷イメージ画像を、表示装置４０上に表示する際に、印刷イメージ画像データを生成する印刷イメージ処理動作が、マルチプロセッサシステム１０によって実行される場合を例として、上記特徴について説明することとする。

Ａ２．印刷イメージ処理動作時におけるマルチプロセッサシステムの機能：
まず、マルチプロセッサシステム１０で印刷イメージ処理動作を実行させる場合に、メインプロセッサ１００および各サブプロセッサ２００Ａ〜２００Ｃで実現される各機能について説明する。

マルチプロセッサシステム１０で印刷イメージ処理動作を実行させる場合において、メインプロセッサ１００は、プロセッサの構成要素である図示しないメモリに格納されている所定のプログラムが読み出されて実行されることにより、図１に示すように、この印刷イメージ処理動作を全体として制御する印刷イメージ処理制御機能を実現する。具体的には、主に、印刷イメージ処理動作を全体的に制御する印刷イメージ処理制御部として動作するユーザインタフェース（「ＵＩ」とも呼ぶ）１０、印刷イメージ処理を構成する画像処理およびレイアウト処理のうち、画像処理を分担する画像処理部（「ＤＦＴ」とも呼ぶ）１２０、レイアウト処理を分担するレイアウト処理部（「ＯＭＴ」とも呼ぶ）１３０、表示装置４０の動作を制御する表示制御部（「ＤＰＣ」とも呼ぶ）１４０、割り込み信号経路ＩＮＴを介して送信する割り込み信号を発生する割り込み発生部（「ＩＮＴ発生部」とも呼ぶ）１５０、第１の通信経路ＮＥＳを介して実行する通信を制御するＮＥＳ通信部１６０、および、第３の通信経路ＮＥＭを介して実行する通信を制御するＮＥＭ通信部１７０の各機能ブロックとして動作する。

第１のサブプロセッサ２００Ａは、プロセッサの構成要素である図示しないメモリに格納されている所定のプログラムが読み出されて実行されることにより、図１に示すように、メインプロセッサ１００の画像処理部１２０に代わって、第２および第３のサブプロセッサ２００Ｂ，２００Ｃで実行される画像処理実行機能の動作を制御する画像処理代理制御機能を実現するとともに、印刷イメージ画像データを生成する印刷イメージ画像データ生成機能を実現する。具体的には、割り込み信号経路ＩＮＴ１を介して割り込み信号を受信する割り込み処理部（「ＩＮＴ処理部」とも呼ぶ）２１０Ａと、ＮＥＳ通信部２２０Ａと、第２の通信経路ＮＩＯを介して実行する通信を制御するＮＩＯ通信部２３０Ａと、ＮＥＭ通信部２４０Ａと、画像処理代理制御機能に対応する画像処理制御部（「ＩＭＧＣ」とも呼ぶ）２５０Ａ、デコード制御部（「ＩＤＥＣＣ」とも呼ぶ）２６０Ａ、および、画像補正制御部（「ＡＰＦＣ」とも呼ぶ）２７０Ａと、印刷イメージ生成機能に対応するレイアウト実行部２８０Ａの各機能ブロックとして動作して、画像処理代理制御機能および印刷イメージ画像データ生成機能を実現する。

第２のサブプロセッサ２００Ｂは、プロセッサの構成要素である図示しないメモリに格納されている所定のプログラムが読み出されて実行されることにより、図１に示すように、選択した画像の画像ファイルに含まれている画像データが、例えば、ＪＰＥＧ形式の画像データである場合に、その画像データを展開処理してＲＧＢ色空間に基づく画像データ（「ＲＧＢ画像データ」とも呼ぶ）に変換するデコード機能を実現する。具体的には、割り込み処理部２１０Ｂと、ＮＥＳ通信部２２０Ｂと、ＮＩＯ通信部２３０Ｂと、ＮＥＭ通信部２４０Ｂと、実際にデコード処理を実行するデコード実行部（「ＩＤＥＣ」とも呼ぶ）２８０Ｂの各機能ブロックとして動作する。

第３のサブプロセッサ２００Ｃは、プロセッサの構成要素である図示しないメモリに格納されている所定のプログラムが読み出されて実行されることにより、図１に示すように、デコード処理された画像データの表す画像の色補正処理や、シャープネス処理、ノイズ除去処理などの、画質を自動的に補正する画像補正機能を実現する。具体的には、割り込み処理部２１０Ｃと、ＮＥＳ通信部２２０Ｃと、ＮＩＯ通信部２３０Ｃと、ＮＥＭ通信部２４０Ｃと、実際に画像補正処理を実行する画像補正実行部（「ＡＰＦ」とも呼ぶ）２８０Ｃの各機能ブロックとして動作する。

以下では、各機能ブロックの動作について、さらに、詳細に説明する。

Ａ２．１．印刷イメージ処理制御機能：
（１）ユーザインタフェース（ＵＩ）
図２は、ユーザインタフェース１１０で実行される印刷イメージ処理制御について示す説明図である。印刷イメージ処理制御が開始されると、まず、何らかのイベントの発生を監視する（ステップＳ１０２）。なお、イベントとしては、例えば、印刷イメージ処理は、画像処理部１２０による画像処理、レイアウト処理部１３０によるレイアウト処理の順に実行されるので、いずれかの処理の実行指示（要求）や、それに対する画像処理部１２０およびレイアウト処理部１３０からの応答、あるいは、ユーザが入力装置３０により入力したキャンセルの指示等、がある。

そして、何らかのイベントの発生があった場合には（ステップＳ１０２：ＹＥＳ）、そのイベントがキャンセルの指示であるか否か判断する（ステップＳ１０４）。

発生したイベントがキャンセルの指示でない場合には（ステップＳ１０４：ＮＯ）、発生したイベントに対応する処理を実行する（ステップＳ１０６）。例えば、画像処理部１２０が実行する画像処理の実行を指示するイベントである場合には、画像処理部１２０に対して、画像処理の実行を指示し、レイアウト処理部１３０が実行するレイアウト処理の実行を指示するイベントである場合には、レイアウト処理部１３０に対して、レイアウト処理の実行を指示する。

そして、実行している印刷イメージ処理制御の終了が指示されるまで、ステップＳ１０２からステップＳ１０６までの処理を繰り返し実行する（ステップＳ１０８：ＮＯ）。

ステップＳ１０４において、発生したイベントがキャンセルの指示であると判断された場合には（ステップＳ１０４：ＹＥＳ）、実行を指示している処理のキャンセルを要求する（ステップＳ１５０）。例えば、画像処理部１２０に対して画像処理の実行を指示しているならば、画像処理部１２０に対して実行を指示している処理のキャンセルを要求する。このとき、画像処理部１２０は、後述するようにして、割り込み発生部１５０から、各割り込み信号経路ＩＮＴ１〜ＩＮＴ３を介して、各サブプロセッサ２００Ａ〜２００Ｃに対して、割り込み信号を送信する。

そして、第１のサブプロセッサ２００Ａから、第１の通信経路ＮＥＳ１を介して、実行を指示していた処理に対する応答（レスポンス）を監視する（ステップＳ１１２）。

実行を指示していた処理に対する応答があった場合には（ステップＳ１１２：ＹＥＳ）、実行を指示していた処理のクローズ（終了）を要求する（ステップＳ１１４）。例えば、画像処理部１２０による画像処理の実行が指示されていたならば、画像処理部１２０に対して、その処理のクローズを指示する。

そして、実行を指示していた処理のクローズ要求に対して、クローズ処理の終了の応答（レスポンス）を監視する（ステップＳ１１６）。

クローズ処理の終了の応答があった場合には（ステップＳ１１６：ＹＥＳ）、実行していたイメージ処理制御の動作を終了する。

（２）画像処理部（ＤＦＴ）
図３は、画像処理部１２０で実行される画像処理について示す説明図である。ユーザインタフェース１１０からの指示を受けて、画像処理が開始されると、まず、何らかのイベントの発生を監視する（ステップＳ１２２）。なお、イベントとしては、例えば、実際の画像処理は、第１のサブプロセッサ２００Ａの画像処理制御部２５０Ａがメインプロセッサ１００の画像処理部１２０に代わって、第２のサブプロセッサ２００Ｂのデコード機能および第３のサブプロセッサ２００Ｃの画像補正機能を制御することにより、実行されるので、ユーザインタフェース１１０からの画像処理の実行指示（要求）やクローズ処理の実行指示、この実行指示を第１の通信経路ＮＥＳ１を介して画像処理制御部２５０Ａに対して伝えた後、第１の通信経路ＮＥＳ１を介して画像処理制御部２５０Ａから伝えられる応答、あるいは、ユーザインタフェース１１０からのキャンセルの指示、等がある。

そして、何らかのイベントの発生があった場合には（ステップＳ１２２：ＹＥＳ）、そのイベントがキャンセルの指示であるか否か判断する（ステップＳ１２４）。

発生したイベントがキャンセルの指示でない場合には（ステップＳ１２４：ＮＯ）、発生したイベントに対応する処理を実行する（ステップＳ１２６）。例えば、ユーザインタフェース１１０からの画像処理の実行を指示するイベントである場合には、第１の通信経路ＮＥＳ１を介して第１のサブプロセッサ２００Ａの画像処理制御部２５０Ａに対して、画像処理の実行を指示する。

発生したイベントがキャンセルの指示である場合には（ステップＳ１２４：ＹＥＳ）、割り込み発生部１５０に対して、各割り込み信号経路ＩＮＴ１〜ＩＮＴ３を介して、各サブプロセッサ２００Ａ〜２００Ｃに対して割り込み信号を送信するように指示する（ステップＳ１２８）。このとき、割り込み発生部１５０は、各割り込み信号経路ＩＮＴ１〜ＩＮＴ３を介して、各サブプロセッサ２００Ａ〜２００Ｃに対して割り込み信号を送信する。

そして、画像処理部１２０は、ユーザインタフェース１１０から指示を受けて開始された処理が終了するまで、ステップＳ１２２からステップＳ１２８までの処理を繰り返す（ステップＳ１３０：ＮＯ）。

（３）レイアウト処理部（ＯＭＴ）
図４は、レイアウト処理部１３０で実行されるレイアウト処理について示す説明図である。ユーザインタフェース１１０からの指示を受けて、レイアウト処理が開始されると、まず、何らかのイベントの発生を監視する（ステップＳ１４２）。なお、イベントとしては、例えば、実際のレイアウト処理は、第１のサブプロセッサ２００Ａのレイアウト実行部２８０Ａがメインプロセッサ１００のレイアウト処理部１３０に代わって実行するので、ユーザインタフェース１１０からのレイアウト処理の実行指示やクローズ処理の実行指示、この実行指示を第１の通信経路ＮＥＳ１を介してレイアウト実行部２８０Ａに対して伝えた後に、第１の通信経路ＮＥＳ１を介してレイアウト実行部２８０Ａから伝えられる応答、あるいは、ユーザインタフェース１１０からのキャンセルの指示等、がある。

そして、何らかのイベントの発生があった場合には（ステップＳ１４２：ＹＥＳ）、そのイベントがキャンセルの指示であるか否か判断する（ステップＳ１４４）。

発生したイベントがキャンセルの指示でない場合には（ステップＳ１４４：ＮＯ）、発生したイベントに対応する処理を実行する（ステップＳ１４６）。例えば、ユーザインタフェース１１０からのレイアウト処理の実行を指示するイベントである場合には、第１の通信経路ＮＥＳ１を介して第１のサブプロセッサ２００Ａのレイアウト実行部２８０Ａに対して、レイアウト処理の実行を指示する。

発生したイベントがキャンセルの指示である場合には（ステップＳ１４４：ＹＥＳ）、割り込み発生部１５０に対して、各割り込み信号経路ＩＮＴ１〜ＩＮＴ３を介して、各サブプロセッサ２００Ａ〜２００Ｃに対して割り込み信号を送信するように指示する（ステップＳ１４８）。このとき、割り込み発生部１５０は、各割り込み信号経路ＩＮＴ１〜ＩＮＴ３を介して、各サブプロセッサ２００Ａ〜２００Ｃに対して割り込み信号を送信する。

そして、レイアウト処理部１３０は、ユーザインタフェース１１０から指示を受けて開始された処理が終了するまで、ステップＳ１４２からステップＳ１４８までの処理を繰り返す（ステップＳ１５０：ＮＯ）。

Ａ２．２．画像処理代理制御機能：
（１）割り込み処理部
図５は、割り込み処理部２１０Ａで実行される割り込み処理について示す説明図である。割り込み処理部２１０Ａは、メインプロセッサ１００の割り込み発生部１５０から割り込み信号経路ＩＮＴ１を介して送信される割り込み信号の受信を監視する（ステップＳ２０２）。割り込み信号を受信すると（ステップＳ２０２：ＹＥＳ）、キャンセルフラグをオンにセットする（ステップＳ２０４）。そして、ステップＳ２０２に戻り、割り込み信号の受信の監視を繰り返す。

（２）画像処理制御部（ＩＭＧＣ）
図６は、画像処理制御部２５０Ａで実行される画像処理制御について示す説明図である。メインプロセッサ１００の画像処理部１２０からの指示を受けて、画像処理制御が開始されると、まず、何らかのイベントの発生を監視する（ステップＳ２１２）。なお、イベントとしては、例えば、画像処理制御は、デコード制御部２６０Ａによるデコード制御、画像補正制御部２７０Ａによる画像補正制御の順に実行されるので、順に指示されるこれらの制御の実行指示やクローズ処理の実行指示、これに対してデコード制御部２６０Ａおよび画像補正制御部２７０Ａから伝えられる応答、画像処理部１２０から、第１の通信経路ＮＥＳ１を介して伝えられる指示、等がある。

そして、何らかのイベントの発生があった場合には（ステップＳ２１２：ＹＥＳ）、キャンセルフラグがオンとなっているか否か判断する（ステップＳ２１４）。

まず、キャンセルフラグがオフである場合には（ステップＳ２１４：ＮＯ）、発生したイベントに対応する処理を実行する。例えば、画像処理部１２０からの指示や、デコード制御部２６０Ａあるいは画像補正制御部２７０Ａへの指示である場合には、対応する処理の実行を指示し、デコード制御部２６０Ａあるいは画像補正制御部２７０Ａからの応答である場合には、画像処理部１２０へ応答する。

そして、画像処理制御部２５０Ａは、画像処理部１２０から指示を受けて開始された処理を終了するか否か判断し（ステップＳ２１８）、終了しない場合には（ステップＳ２１８：ＮＯ）、ステップＳ２１２に戻って、再び、イベントの発生を監視する。

一方、ステップＳ２１４において、キャンセルフラグがオンである場合には（ステップＳ２１４：ＹＥＳ）、発生したイベントが画像処理部（ＤＦＴ）１２０から指示された画像処理のクローズの指示であるか否か判断する（ステップＳ２２４）。

発生したイベントが画像処理を終了するためのクローズ処理の実行指示である場合には（ステップＳ２２４：ＹＥＳ）、実行を指示しているデコード制御部（ＩＤＥＣＣ）２６０Ａあるいは画像補正制御部（ＡＰＦＣ）２７０Ａに対して、クローズ処理の実行を指示し（ステップＳ２２６）、ステップＳ２１２に戻って、再び、イベントの発生を監視する。

一方、発生したイベントがクローズ処理の実行指示でない場合には（ステップＳ２２４：ＮＯ）、発生したイベントが処理の実行を指示しているデコード制御部２６０Ａあるいは画像補正制御部２７０Ａからのクローズ処理の実行に対する応答であるか否か判断する（ステップＳ２３２）。

発生したイベントがクローズ処理の実行に対する応答である場合には（ステップＳ２３２：ＹＥＳ）、実行を指示している全ての機能ブロックから応答があったか否か判断する（ステップＳ２３４）。

全ての機能ブロックから応答があった場合には（ステップＳ２３４：ＹＥＳ）、キャンセルフラグをオフに戻し（ステップＳ２３６）、画像処理部１２０に対して、第１の通信経路ＮＥＳ１を介して、指示されている画像処理の終了を示す応答を回答する（ステップＳ２３８）。そして、ステップＳ２１２に戻って、イベントの発生を監視する。一方、いずれかの応答がない場合には（ステップＳ２３４：ＮＯ）、そのままステップＳ２１２に戻って、イベントの発生を監視する。

ステップＳ２３２において、発生したイベントがクローズ処理の実行に対する応答でなかった場合には（ステップＳ２３２：ＮＯ）、画像処理部（ＤＦＴ）１２０からの実行指示であるか否か判断する（ステップＳ２４０）。

そして、発生したイベントが画像処理部１２０からの実行指示であった場合には（ステップＳ２４０：ＹＥＳ）、その指示を破棄して未処理とする（ステップＳ２４２）とともに、画像処理部１２０に対して、未処理で終了したことを示す応答を、第１の通信経路ＮＥＳ１を介して回答する（ステップＳ２４４）。そして、ステップＳ２１２に戻って、再び、イベントの発生を監視する。

一方、発生したイベントが画像処理部１２０からの実行指示でなかった場合には（ステップＳ２４０：ＮＯ）、さらに、発生したイベントがデコード制御部（ＩＤＥＣＣ）２６０Ａあるいは画像補正制御部（ＡＰＦＣ）２７０Ａからの応答であるか否か判断する（ステップＳ２４６）。

発生したイベントがデコード制御部２６０Ａあるいは画像補正制御部２７０Ａからの応答である場合には（ステップＳ２４６：ＹＥＳ）、画像処理部１２０に対して、第１の通信経路ＮＥＳ１を介して、その応答が有ったことを示す応答を回答する（ステップＳ２４８）、ステップＳ２１２に戻って、再び、イベントの発生を監視する。

一方、発生したイベントがデコード制御部２６０Ａあるいは画像補正制御部２７０Ａからの応答でなかった場合には（ステップＳ２４６：ＮＯ）、そのまま、ステップＳ２１２に戻って、再び、イベントの発生を監視する。

（３）デコード制御部（ＩＤＥＣＣ）
デコード制御部２６０Ａは、画像処理制御部２５０Ａからの指示を、第２の通信経路ＮＩＯを介して、第２のサブプロセッサ２００Ｂのデコード実行部２８０Ｂに伝え、デコード実行部２８０Ｂから伝えられた応答を、画像処理制御部２５０Ａに受け渡す。

（４）画像補正制御部（ＡＰＦＣ）
画像補正制御部２７０Ａも、デコード制御部２６０Ａと同様に、画像処理制御部２５０Ａからの指示を、第２の通信経路ＮＩＯを介して、第３のサブプロセッサ２００Ｃの画像補正実行部２８０Ｃに伝え、画像補正実行部２８０Ｃから伝えられた応答を、画像処理制御部２５０Ａに受け渡す。

Ａ２．３．デコード機能：
（１）割り込み処理部
割り込み処理部２１０Ｂは、割り込み処理部２１０Ａと同様に、メインプロセッサ１００の割り込み発生部１５０から割り込み信号経路ＩＮＴ２を介して送信される割り込み信号の受信を監視し、割り込み信号を受信するとキャンセルフラグをオンにセットする。

（２）デコード実行部（ＩＤＥＣ）：
図７は、デコード実行部２８０Ｂで実行されるデコード処理について示す説明図である。デコード処理が開始されると、まず、何らかのイベントの発生の発生を監視する（ステップＳ２５２）。なお、イベントとしては、デコード制御部２６０Ａから、第２の通信経路ＮＩＯを介して伝えられる実行指示やクローズ処理の実行指示、等がある。

そして、何らかのイベントの発生があった場合には（ステップＳ２５２：ＹＥＳ）、キャンセルフラグがオンとなっているか否か判断する（ステップＳ２５４）。

まず、キャンセルフラグがオフである場合には（ステップＳ２５４：ＮＯ）、実際にデコード処理を実行する（ステップＳ２５６）。

図８は、デコード実行処理について示す説明図である。デコード実行処理が開始されると、１単位処理ごとにデコード処理を実行する（ステップＳ２５６ａ）。そして、キャンセルフラグがオンとなっているか否か判断する（ステップＳ２５６ｂ）。

キャンセルフラグがオンとなっていないならば（ステップＳ２５６ｂ：ＮＯ）ならば、全てのデコード処理を終了するまで、ステップＳ２５６ａのデコード処理を繰り返す（ステップＳ２５６ｃ：ＮＯ）。そして、全てのデコード処理を終了した場合には（ステップＳ２５６ｃ：ＹＥＳ）、デコード実行処理を終了して、図７のステップＳ２５８に進む。

一方、ステップＳ２５６ｂにおいて、キャンセルフラグがオンとなっていたならば（ステップＳ２５６ｂ：ＹＥＳ）、このデコード実行処理を中止して、図７のステップＳ２５８に進む。

そして、ステップＳ２５８では、デコード制御部２６０Ａに対して、第２の通信経路ＮＩＯを介して、指示された画像デコード処理の終了を示す応答を回答する。

ステップＳ２５４において、キャンセルフラグがオンであると判断された場合には（ステップＳ２５４：ＹＥＳ）、さらに、発生したイベントが、デコード制御部２６０Ａからのクローズ処理の実行指示であるか否か判断する（ステップＳ２６２）。

発生したイベントがクローズ処理の実行指示でない場合には（ステップＳ２６０：ＮＯ）、まだ実行していない未処理の実行指示であると判断して、その実行指示を未処理で終了し（ステップＳ２６４）、その実行指示に対する応答として、未処理の終了を示す応答を、デコード制御部２６０Ａに対して、第２の通信経路ＮＩＯを介して回答する（ステップＳ２６６）。

発生したイベントがクローズ処理の実行指示であった場合には（ステップＳ２６２：ＹＥＳ）、クローズ処理を実行し（ステップＳ２７２）、キャンセルフラグをオフに戻す（ステップＳ２７４）。そして、デコード制御部２６０Ａに対して、第２の通信経路ＮＩＯを介して、クローズ処理の終了を示す応答を回答する（ステップＳ２６８）。

次に、デコード実行部２８０Ｂは、デコード制御部２６０Ａから指示を受けて開始された処理を終了するか否か判断し（ステップＳ２８０）、終了しない場合には（ステップＳ２８０：ＮＯ）、ステップＳ２１２に戻って、再び、イベントの発生を監視する。

Ａ２．４．画像補正機能：
（１）割り込み処理部
割り込み処理部２１０Ｃも、割り込み処理部２１０Ａと同様に、メインプロセッサ１００の割り込み発生部１５０から割り込み信号経路ＩＮＴ３を介して送信される割り込み信号の受信を監視し、割り込み信号を受信するとキャンセルフラグをオンにセットする。

（２）画像補正実行部
画像補正実行部２８０Ｃで実行される画像補正処理は、デコード実行部２８０Ｂにおけるデコード処理のうち、実際のデコード処理（図７のステップＳ２５６）が、画像補正実行部２８０Ｃで実行される実際の画像補正実行処理に置き換えられる点、および、画像補正制御部２７０Ａから、第２の通信経路ＮＩＯを介して実行指示が伝えられ、画像補正制御部２７０Ａに対して、第２の通信経路ＮＩＯを介して応答が伝えられる点、を除いてデコード実行部２８０Ｂの処理手順と同じである。

Ａ２．５．印刷イメージ画像データ生成機能：
印刷イメージ画像データ生成機能は、第１のサブプロセッサ２００Ａのレイアウト実行部２８０Ａにより実現されるが、レイアウト実行部２８０Ａで実行されるレイアウト処理は、デコード実行部２８０Ｂにおけるデコード処理のうち、実際のデコード処理（図７のステップＳ２５６）が、実行される実際のレイアウト処理に置き換えられる点、および、および、レイアウト処理部１３０から、第１の通信経路ＮＥＳ１を介して実行指示が伝えられ、レイアウト処理部１３０に対して、第１の通信経路ＮＥＳ１を介して応答が伝えられる点、を除いてデコード実行部２８０Ｂの処理手順と同じである。

Ａ３．印刷イメージ処理：
次に、マルチプロセッサシステム１０のメインプロセッサ１００および各サブプロセッサ２００Ａ〜２００Ｃで実現される各機能により実行される印刷イメージ処理動作について、通常動作、キャンセル動作の順に説明する。

なお、以下の動作説明は、説明を容易にするために、図９に示すように、印刷媒体ＰＢ上に画像Ａおよび画像Ｂが配置された印刷イメージ画像を、表示装置４０上に表示する場合を前提とする。

また、画像Ａおよび画像Ｂの画像処理は、それぞれの画像を２つに区分したバンド単位で処理されることとする。具体的には、図９に示すように、画像Ａは２つのバンド画像Ａ−１，Ａ−２に区分され、画像Ｂは２つのバンド画像Ｂ−１，Ｂ−２に区分される。

Ａ３．１．通常動作：
図１０および図１１は、通常の印刷イメージ処理動作について示す説明図である。

まず、メインプロセッサ１００のユーザインタフェース（ＵＩ）１１０は、画像処理部（ＤＦＴ）１２０に対して、画像Ａの画像処理実行を指示し、続いて、画像Ｂの画像処理の実行を指示する。

ユーザインタフェース１１０からの指示を受けた画像処理部１２０は、まず、第１のサブプロセッサ２００Ａの画像処理制御部（ＩＭＧＣ）２５０Ａに対して、画像Ａの１番目のバンド画像Ａ−１の画像処理の実行を指示し、続いて、画像Ｂの１番目のバンド画像Ｂ−１の画像処理の実行を指示する。

画像処理部１２０からの指示を受けた画像処理制御部２５０Ａは、デコード制御部（ＩＤＥＣＣ）２６０Ａに対して、画像Ａの１番目のバンド画像Ａ−１のデコード処理の実行を指示し、続けて、画像Ｂの１番目のバンド画像Ｂ−１のデコード処理の実行を指示する。

画像処理制御部２５０Ａからの指示を受けたデコード制御部２６０Ａは、第２のサブプロセッサ２００Ｂのデコード実行部（ＩＤＥＣ）２８０Ｂに対して、バンド画像Ａ−１のデコード処理の実行を指示し、続けて、バンド画像Ｂ−１のデコード処理の実行を指示する。

デコード制御部２６０Ａからの指示を受けたデコード実行部２８０Ｂは、指示を受けた順番に、デコード処理を実行する。ここでは、バンド画像Ａ−１、バンド画像Ｂ−１の順にデコード処理の指示を受けているので、まず、バンド画像Ａ−１のデコード処理を開始し、この処理を終了後、バンド画像Ｂ−１のデコード処理を開始する。

デコード実行部２８０Ｂは、最初に実行したバンド画像Ａ−１のデコード処理を終了すると、デコード制御部２６０Ａに対して、その処理の終了を応答し、待ち状態であったバンド画像Ｂ−１のデコード処理を開始する。

このとき、バンド画像Ａ−１のデコード終了応答を受けたデコード制御部２６０Ａは、同様に、画像処理制御部２５０Ａに対して、バンド画像Ａ−１のデコード処理の終了を応答する。

バンド画像Ａ−１のデコード処理終了応答を受けた画像処理制御部２５０Ａは、画像補正制御部（ＡＰＦＣ）２７０Ａに対して、バンド画像Ａ−１の画像補正処理の実行を指示する。

画像処理制御部２５０Ａからの指示を受けた画像補正制御部２７０Ａは、第３のサブプロセッサ２００Ｃの画像補正実行部（ＡＰＦ）２８０Ｃに対して、バンド画像Ａ−１の画像補正処理の実行を指示する。

画像補正制御部２７０Ａからの指示を受けた画像補正実行部２８０Ｃは、指示を受けたバンド画像Ａ−１の画像補正処理を開始する。

また、バンド画像Ｂ−１のデコード処理を実行していたデコード実行部２８０Ｂは、その処理を終了すると、デコード制御部２６０Ａに対して、バンド画像Ｂ−１のデコード処理の終了を応答する。

このとき、バンド画像Ｂ−１のデコード終了応答を受けたデコード制御部２６０Ａは、同様に、画像処理制御部２５０Ａに対して、バンド画像Ｂ−１のデコード処理の終了を応答する。

バンド画像Ｂ−１のデコード終了応答を受けた画像処理制御部２５０Ａは、画像補正制御部２７０Ａに対して、バンド画像Ｂ−１の画像補正処理の実行を指示する。

画像処理制御部２５０Ａからの指示を受けた画像補正制御部２７０Ａは、画像補正実行部２８０Ｃに対して、バンド画像Ｂ−１の画像補正処理の実行を指示する。

なお、このとき、画像補正制御部２７０Ａからの指示を受けた画像補正実行部２８０Ｃは、まだ、バンド画像Ａ−１の画像補正処理を実行しているので、バンド画像Ｂ−１の画像補正処理は開始されず、待ち状態となる。

そして、画像補正実行部２８０Ｃは、最初に実行したバンド画像Ａ−１の画像補正処理を終了すると、画像補正制御部２７０Ａに対して、その処理の終了を応答し、待ち状態であったバンド画像Ｂ−１の画像補正処理を開始する。

バンド画像Ａ−１の画像補正処理終了応答を受けた画像補正制御部２７０Ａは、画像処理制御部２５０Ａに対して、バンド画像Ａ−１の画像補正処理の終了を応答する。

バンド画像Ａ−１の画像補正処理の終了応答を受けた画像処理制御部２５０Ａは、画像処理部１２０に対して、実行指示を受けたバンド画像Ａ−１の画像処理の終了を応答する。

バンド画像Ａ−１の処理終了応答を受けた画像処理部１２０は、ユーザインタフェース１１０に対して、画像処理の実行指示を受けた画像Ａのうちの、１番目のバンド画像Ａ−１の画像処理の終了を応答する。

バンド画像Ａ−１の処理終了応答を受けたユーザインタフェース１１０は、レイアウト処理部（ＯＭＴ）１３０に対して、画像処理を終了したバンド画像Ａ−１のレイアウトの実行を指示する。

レイアウト実行指示を受けたレイアウト処理部１３０は、第１のサブプロセッサ２００Ａのレイアウト実行部２８０Ａに対して、バンド画像Ａ−１のレイアウトの実行を指示する。

このとき、指示を受けたレイアウト実行部２８０Ａは、バンド画像Ａ−１のレイアウト処理を開始する。

一方、この間に、バンド画像Ｂ−１の画像補正処理を実行していた画像補正実行部２８０Ｃがその処理を終了すると、画像補正制御部２７０Ａに対して、その処理の終了を応答する。

バンド画像Ｂ−１の画像補正処理終了応答を受けた画像補正制御部２７０Ａは、画像処理制御部２５０Ａに対して、バンド画像Ｂ−１の画像補正処理の終了を応答する。

バンド画像Ｂ−１の画像補正処理の終了応答を受けた画像処理制御部２５０Ａは、画像処理部１２０に対して、実行指示を受けたバンド画像Ｂ−１の画像処理の終了を応答する。

バンド画像Ｂ−１の処理終了応答を受けた画像処理部１２０は、ユーザインタフェース１１０に対して、画像処理の実行指示を受けた画像Ｂのうちの、１番目のバンド画像Ｂ−１の画像処理の終了を応答する。

ユーザインタフェース１１０は、１番目のバンド画像Ａ−１およびバンド画像Ｂ−１の画像処理の終了の応答を受けると、さらに、画像処理部１２０に対して、画像Ａの画像処理の続きの実行を指示し、画像Ｂの画像処理の続きの実行を指示する。

ユーザインタフェース１１０からの指示を受けた画像処理部１２０は、画像処理制御部２５０Ａに対して、画像Ａの２番目のバンド画像Ａ−２の画像処理の実行を指示し、画像Ｂの２番目のバンド画像Ｂ−２の画像処理の実行を指示する。

画像処理部１２０からの指示を受けた画像処理制御部２５０Ａは、デコード制御部２６０Ａに対して、画像Ａの２番目のバンド画像Ａ−２の画像処理の実行を指示し、画像Ｂの２番目のバンド画像Ｂ−２の画像処理の実行を指示する。

画像処理制御部２５０Ａからの指示を受けたデコード制御部２６０Ａは、デコード実行部２８０Ｂに対して、バンド画像Ａ−２のデコード処理の実行を指示し、バンド画像Ｂ−２のデコード処理の実行を指示する。

デコード制御部２６０Ａからの指示を受けたデコード実行部２８０Ｂは、まず、バンド画像Ａ−２のデコード処理を開始し、この処理を終了後、バンド画像Ｂ−２のデコード処理を開始する。

デコード実行部２８０Ｂがデコード処理を実行している間に、レイアウト実行部２８０Ａが実行していたバンド画像Ａ−１のレイアウト処理を終えると、レイアウト実行部２８０Ａは、レイアウト処理部１３０に対して、バンド画像Ａ−１のレイアウト終了を応答する。

バンド画像Ａ−１のレイアウト終了応答を受けたレイアウト処理部１３０は、ユーザインタフェース１１０に対して、レイアウト処理の実行指示を受けたバンド画像Ａ−１のレイアウト処理の終了を応答する。

バンド画像Ａ−１のレイアウト処理終了応答を受けたユーザインタフェース１１０は、レイアウト処理部１３０に対して、画像処理を終了したバンド画像Ｂ−１のレイアウトの実行を指示する。

レイアウトの実行指示を受けたレイアウト処理部１３０は、レイアウト実行部２８０Ａに対して、バンド画像Ｂ−１のレイアウトの実行を指示する。

このとき、指示を受けたレイアウト実行部２８０Ａは、バンド画像Ｂ−１のレイアウト処理を開始する。

そして、レイアウト実行部２８０Ａは、実行していたバンド画像Ｂ−１のレイアウト処理を終えると、レイアウト処理部１３０に対して、バンド画像Ｂ−１のレイアウト終了を応答する。

バンド画像Ｂ−１のレイアウト終了応答を受けたレイアウト処理部１３０は、ユーザインタフェース１１０に対して、レイアウト処理の実行指示を受けたバンド画像Ｂ−１の処理の終了を応答する。

レイアウト実行部２８０Ａがレイアウト処理を実行している間に、デコード実行部２８０Ｂが実行していた画像Ａの２番目のバンド画像Ａ−２のデコード処理を終了すると、デコード実行部２８０Ｂは、デコード制御部２６０Ａに対して、その処理の終了を応答し、待ち状態であった画像Ｂの２番目のバンド画像Ｂ−２のデコード処理を開始する。

このとき、バンド画像Ａ−２のデコード終了応答を受けたデコード制御部２６０Ａは、画像処理制御部２５０Ａに対して、バンド画像Ａ−２のデコード処理の終了を応答する。

バンド画像Ａ−２のデコード終了応答を受けた画像処理制御部２５０Ａは、画像補正制御部２７０Ａに対して、バンド画像Ａ−２の画像補正処理の実行を指示する。

画像処理制御部２５０Ａからの指示を受けた画像補正制御部２７０Ａは、画像補正実行部２８０Ｃに対して、バンド画像Ａ−２の画像補正処理の実行を指示する。

画像補正制御部２７０Ａからの指示を受けた画像補正実行部２８０Ｃは、指示を受けたバンド画像Ａ−２の画像補正処理を開始する。

画像補正実行部２８０Ｃは、実行したバンド画像Ａ−２の画像補正処理を終了すると、画像補正制御部２７０Ａに対して、その処理の終了を応答し、待ち状態であったバンド画像Ｂ−２の画像補正処理を開始する。

バンド画像Ａ−２の画像補正処理終了応答を受けた画像補正制御部２７０Ａは、画像処理制御部２５０Ａに対して、バンド画像Ａ−２の画像補正処理の終了を応答する。

バンド画像Ａ−２の画像補正処理の終了応答を受けた画像処理制御部２５０Ａは、画像処理部１２０に対して、実行指示を受けたバンド画像Ａ−２の画像処理の終了を応答する。

バンド画像Ａ−２の処理終了応答を受けた画像処理部１２０は、ユーザインタフェース１１０に対して、画像処理の実行指示を受けた画像Ａのうちの、２番目のバンド画像Ａ−２の画像処理の終了を応答する。

バンド画像Ａ−２の処理終了応答を受けたユーザインタフェース１１０は、レイアウト処理部１３０に対して、画像処理を終了したバンド画像Ａ−２のレイアウトの実行を指示する。

レイアウト実行指示を受けたレイアウト処理部１３０は、レイアウト実行部２８０Ａに対して、バンド画像Ａ−２のレイアウトの実行を指示する。

このとき、指示を受けたレイアウト実行部２８０Ａは、バンド画像Ａ−２のレイアウト処理を開始する。

レイアウト実行部２８０Ａは、実行していたバンド画像Ａ−２のレイアウト処理を終えると、レイアウト処理部１３０に対して、バンド画像Ａ−２のレイアウト終了を応答する。

バンド画像Ａ−２のレイアウト終了応答を受けたレイアウト処理部１３０は、ユーザインタフェース１１０に対して、レイアウト処理の実行指示を受けたバンド画像Ａ−２の処理の終了を応答する。

一方、この間に、バンド画像Ｂ−２のデコード処理を実行していたデコード実行部２８０Ｂがその処理を終了すると、デコード制御部２６０Ａに対して、その処理の終了を応答する

このとき、バンド画像Ｂ−２のデコード終了応答を受けたデコード制御部２６０Ａは、その応答を画像処理制御部２５０Ａに応答する。

バンド画像Ｂ−２のデコード終了応答を受けた画像処理制御部２５０Ａは、画像補正制御部２７０Ａに対して、バンド画像Ｂ−２の画像補正処理の実行を指示する。

画像処理制御部２５０Ａからの指示を受けた画像補正制御部２７０Ａは、画像補正実行部２８０Ｃに対して、バンド画像Ｂ−２の画像補正処理の実行を指示する。

実行指示を受けた画像補正実行部２８０Ｃは、バンド画像Ｂ−２の画像補正処理を開始する。そして、画像補正実行部２８０Ｃは、実行していたバンド画像Ｂ−２の画像補正処理を終了すると、画像補正制御部２７０Ａに対して、その処理の終了を応答する。

バンド画像Ｂ−２の画像補正処理終了応答を受けた画像補正制御部２７０Ａは、画像処理制御部２５０Ａに対して、バンド画像Ｂ−２の画像補正処理の終了を応答する。

バンド画像Ｂ−２の画像補正処理の終了応答を受けた画像処理制御部２５０Ａは、画像処理部１２０に対して、実行指示を受けたバンド画像Ｂ−２の画像処理の終了を応答する。

バンド画像Ｂ−２の画像処理終了応答を受けた画像処理部１２０は、ユーザインタフェース１１０に対して、画像処理の実行指示を受けた画像Ｂのうちの、２番目のバンド画像Ｂ−２の画像処理の終了を応答する。

バンド画像Ｂ−２の画像処理終了応答を受けたユーザインタフェース１１０は、レイアウト処理部１３０に対して、画像処理を終了したバンド画像Ｂ−２のレイアウトの実行を指示する。

レイアウト実行指示を受けたレイアウト処理部１３０は、レイアウト実行部２８０Ａに対して、バンド画像Ｂ−２のレイアウトの実行を指示する。

このとき、指示を受けたレイアウト実行部２８０Ａは、バンド画像Ｂ−２のレイアウト処理を開始する。

レイアウト実行部２８０Ａは、実行していたバンド画像Ｂ−２のレイアウト処理を終えると、レイアウト処理部１３０に対して、バンド画像Ｂ−２のレイアウト終了を応答する。

バンド画像Ｂ−２のレイアウト終了応答を受けたレイアウト処理部１３０は、ユーザインタフェース１１０に対して、レイアウト処理の実行指示を受けたバンド画像Ｂ−２の処理の終了を応答する。

以上のようにして、画像Ａおよび画像Ｂを印刷媒体ＰＢ上に配置した状態を示す印刷イメージ画像データを生成するための印刷イメージ処理が実行される。なお、上記説明中に、異なった機能ブロックにおいて実行される処理への指示や応答の順番は、説明の便宜上示された一例であって、これに限定されるものではなく、処理の規模やプロセッサの処理能力に応じて、適宜変化するものである。

Ａ３．２．キャンセル終了動作：
図１２およぶ図１３は、キャンセル終了動作について示す説明図である。図は、キャンセル終了動作の一例として、図１１に示した通常動作において、ユーザインタフェース１１０が、画像処理部１２０に対して、画像Ａおよび画像Ｂの続きの画像処理実行を指示した後に、ユーザが入力装置３０から処理のキャンセルを指示した場合について示している。

ユーザからキャンセルが指示されると、ユーザインタフェース（ＵＩ）１１０は、画像処理部（ＤＦＴ）１２０およびレイアウト処理部（ＯＭＴ）１３０に対しては、それぞれで実行される処理のキャンセルを指示する。

キャンセル指示を受けた画像処理部１２０およびレイアウト処理部１３０は、それぞれ対応する処理の実行を指示している場合には、それぞれ対応する機能ブロックに対して、キャンセルを指示する。なお、このキャンセルの指示は、具体的には、上述したように、それぞれ対応する機能ブロックを含むサブプロセッサに対して、キャンセルを示す割り込み信号を送信することにより、伝えられる。ここでは、図１１に示すように、画像Ａの１番目のバンド画像Ａ−１のレイアウト処理および２番目のバンド画像Ａ−２のデコード処理が実行されており、画像Ｂの２番目のバンド画像Ｂ−２のデコード処理が待ち状態となっている。この場合には、割り込み信号経路ＩＮＴ１〜ＩＮＴ３を介して、第１のサブプロセッサ２００Ａの割り込み処理部２１０Ａ、第２のサブプロセッサ２００Ｂの割り込み処理部２１０Ｂ、および、第３のサブプロセッサ２００Ｃの割り込み処理部２１０Ｃに対して、割り込み信号が送信されることにより、それぞれのキャンセルフラグがオンとなり、第１のサブプロセッサ２００Ａの画像処理制御部（ＩＭＧＣ）２５０Ａ、デコード制御部（ＩＤＥＣＣ）２６０Ａ、画像補正制御部（ＡＰＦＣ）２７０Ａ、および、レイアウト実行部（ＬＡＹＯＵＴ）２８０Ａと、第２のサブプロセッサ２００Ｂのデコード実行部（ＩＤＥＣ）２８０Ｂと、第３のサブプロセッサ２００Ｃの画像補正実行部（ＡＰＦ）２８０Ｃに、それぞれ、キャンセルの指示が伝えられる。

そして、ユーザインタフェース１１０は、画像処理部１２０に対して、実行を指示していた画像処理のクローズ処理の実行を指示する。指示を受けた画像処理部１２０は、画像処理制御部２５０Ａに対して、画像処理のクローズ処理の実行を指示する。

ここで、デコード実行部２８０Ｂは、キャンセルフラグがオンとなると、実行していた画像Ａの２番目のバンド画像Ａ−２のデコード処理を中止し、デコード制御部２６０Ａに対して、バンド画像Ａ−２のデコード処理の終了を応答する。また、デコード実行部２８０Ｂは、待ち状態であった画像Ｂの２番目のバンド画像Ｂ−２のデコード処理を破棄して未処理のまま終了し、デコード制御部２６０Ａに対して、バンド画像Ｂ−２のデコード処理を未処理で終了したことを応答する。

そして、バンド画像Ａ−２およびバンド画像Ｂ−２のデコード処理終了応答を受けたデコード制御部２６０Ａは、それらの応答をそのまま画像処理制御部２５０Ａに応答する。

バンド画像Ａ−２およびバンド画像Ｂ−２のデコード処理終了応答を受けた画像処理制御部２５０Ａは、画像処理部１２０に対して、バンド画像Ａ−２およびバンド画像Ｂ−２の画像処理終了を応答するとともに、デコード制御部２６０Ａに対して、実行している処理を終了するためのクローズ処理の実行を指示する。

バンド画像Ａ−２およびバンド画像Ｂ−２の画像処理終了応答を受けた画像処理部１２０は、ユーザインタフェースに対して、実行を指示した画像Ａおよび画像Ｂの画像処理の終了を応答する。

画像処理制御部２５０Ａからクローズ処理の実行指示を受けたデコード制御部２６０Ａは、デコード実行部２８０Ｂに対して、同様に、実行している処理を終了するためのクローズ処理の実行を指示する。クローズ処理の実行指示を受けたデコード実行部２８０Ｂは、キャンセルフラグをオフにして、デコード制御部２６０Ａに対して、クローズ処理の終了を応答する。クローズ処理の終了応答を受けたデコード制御部２６０Ａは、クローズ処理の終了を画像処理制御部２５０Ａに対して応答する。

デコード制御部２６０Ａからクローズ処理の終了応答を受けた画像処理制御部２５０Ａは、キャンセルフラグをオフにして、画像処理部１２０に対して、画像処理のクローズ処理の終了を応答する。画像処理のクローズ処理の終了応答を受けた画像処理部１２０は、ユーザインタフェース１１０に対して、画像処理のクローズ処理の終了を応答する。

また、ユーザインタフェース１１０は、レイアウト処理部１３０に対して、実行を指示していたレイアウト処理を終了するためのクローズ処理の実行を指示する。指示を受けたレイアウト処理部１３０は、レイアウト実行部２８０Ａに対して、レイアウト処理のクローズ処理の実行を指示する。

ここで、レイアウト実行部２８０Ａは、キャンセルフラグがオンであるので、実行していた画像Ａの１番目のバンド画像Ａ−１のレイアウト処理を中止して、レイアウト処理部１３０に対して、バンド画像Ａ−１のレイアウト処理の終了を応答し、キャンセルフラグをオフにして、レイアウト処理部１３０に対して、クローズ処理の終了を応答する。

バンド画像Ａ−１のレイアウト処理の終了応答を受けたレイアウト処理部１３０は、ユーザインタフェース１１０に対して、実行を指示したバンド画像Ａ−１のレイアウト処理の終了を応答する。そして、レイアウト処理のクローズ処理の終了応答を受けたレイアウト処理部１３０は、ユーザインタフェース１１０に対して、レイアウト処理のクローズ処理の終了を応答する。

以上のようにして、印刷イメージ処理実行中にキャンセル動作が実行される。なお、上記説明中に、異なった機能ブロックにおいて実行される処理への指示や応答の順番は、説明の便宜上示された一例であって、これに限定されるものではなく、処理の規模やプロセッサの処理能力に応じて、適宜変化するものである。

Ａ４．効果：
以上説明したように、上記実施例のマルチプロセッサでは、メインプロセッサとサブプロセッサとの間に、割り込み信号経路が設けられており、実行されている処理のキャンセルの指示がなされた場合に、その割り込み信号経路を介して割り込み信号を送信することができる。そして、割り込み信号を受信したサブプロセッサは、指示を受けて実行中の処理を中止し、その指示に対する応答を返すことができる。また、待ち状態の指示を破棄して、その処理を見処理で終了し、その指示に対する応答を返すことができる。

従って、上記実施例のマルチプロセッサでは、高速なキャンセル処理を実現することが可能である。

Ｂ．変形例：
以上、本発明の実施の形態について説明したが、本発明はこのような実施の形態になんら限定されるものではなく、その要旨を逸脱しない範囲において種々の態様にて実施することが可能である。例えば、以下のような変形が可能である。

Ｂ１．変形例１：
上記実施例では、マルチプロセッサを構成する複数のプロセッサとして、１つのメインプロセッサ１００と３つのサブプロセッサ２００Ａ〜２００Ｃのみを示したが、これに限定されるものではなく、複数のプロセッサを備えるマルチプロセッサに適用可能である。

Ｂ２．変形例２：
上記実施例では、３つのサブプロセッサ２００Ａ〜２００Ｃの間をループ状に形成されている第２の通信経路ＮＩＯを介して接続している場合を例に示しているが、第１のサブプロセッサ２００Ａと第２のサブプロセッサ２００Ｂとの間、および、第１のサブプロセッサ２００Ａと第３のサブプロセッサ２００Ｃとの間を、それぞれ個別に設けられた専用の通信経路で接続するようにしてもよい。さらに、第２のサブプロセッサ２００Ｂと第３のサブプロセッサ２００Ｃとの間を専用に設けられた通信経路で接続するようにしてよい。

また、３つのサブプロセッサ２００Ａ〜２００Ｃの間を共通バス形式の通信経路で接続されるようにしてもよい。

また、メインプロセッサ１００と３つのサブプロセッサ２００Ａ〜２００Ｃとの間を、それぞれ個別に設けられた専用の第１の通信経路ＮＥＳ１〜ＮＥＳ３で接続している場合を例に示しているが、これらを共通バス形式の通信経路で接続されるようにしてもよい。

また、メモリコントローラ３００とメインプロセッサ１００および３つのサブプロセッサ２００Ａ〜２００Ｃとの間を、それぞれ個別に設けられた専用の第３の通信経路ＮＥＭ０〜ＮＭＥ３で接続している場合を例に示しているが、これらを共通バス形式の通信経路で接続されるようにしてもよい。

すなわち、各プロセッサおよびメモリコントローラのそれぞれの間を接続する通信経路の構成は、それぞれの間を接続して、それぞれの要求や応答を通信可能なものであれば、どのような形態であってもよい。

本発明のマルチプロセッサシステム１０の一部を示す説明図である。 ユーザインタフェース１１０で実行される印刷イメージ処理制御について示す説明図である。 画像処理部１２０で実行される画像処理について示す説明図である。 レイアウト処理部１３０で実行されるレイアウト処理について示す説明図である。 割り込み処理部２１０Ａで実行される割り込み処理について示す説明図である。 画像処理制御部２５０Ａで実行される画像処理制御について示す説明図である。 デコード実行部２８０Ｂで実行されるデコード処理について示す説明図である。 デコード実行処理について示す説明図である。 印刷イメージ処理動作によって生成される印刷イメージ画像データの一例について示す説明図である。 通常の印刷イメージ処理動作について示す説明図である。 通常の印刷イメージ処理動作について示す説明図である。 キャンセル終了動作について示す説明図である。 キャンセル終了動作について示す説明図である。

符号の説明

１０...マルチプロセッサシステム
２０...ＲＡＭ
３０...入力装置
４０...表示装置
５０...記憶装置
１００...メインプロセッサ
１１０...ユーザインタフェース
１２０...画像処理部
１３０...レイアウト処理部
１５０...割り込み発生部
１６０...ＮＥＳ通信部
１７０...ＮＥＭ通信部
２００Ａ...第１のサブプロセッサ
２００Ｂ...第２のサブプロセッサ
２００Ｃ...第３のサブプロセッサ
２１０Ａ...割り込み処理部
２１０Ｂ...割り込み処理部
２１０Ｃ...割り込み処理部
２２０Ａ...ＮＥＳ通信部
２２０Ｂ...ＮＥＳ通信部
２２０Ｃ...ＮＥＳ通信部
２３０Ａ...ＮＩＯ通信部
２３０Ｂ...ＮＩＯ通信部
２３０Ｃ...ＮＩＯ通信部
２４０Ａ...ＮＥＭ通信部
２４０Ｂ...ＮＥＭ通信部
２４０Ｃ...ＮＥＭ通信部
２５０Ａ...画像処理制御部
２６０Ａ...デコード制御部
２７０Ａ...画像補正制御部
２８０Ａ...レイアウト実行部
２８０Ｂ...デコード実行部
２８０Ｃ...画像補正実行部
３００...メモリコントローラ
ＩＮＴ...割り込み信号経路
ＩＮＴ１〜ＩＮＴ３...割り込み信号経路
ＮＥＳ...第１の通信経路
ＮＥＳ１〜ＮＥＳ３...第１の通信経路
ＮＩＯ...第２の通信経路
ＮＥＭ...第３の通信経路
ＮＥＭ０〜ＮＥＭ３...第３の通信経路

Claims (5)

1. 複数のプロセッサを備えるマルチプロセッサシステムであって、
   前記複数のプロセッサのうちの第１のプロセッサと少なくとも１つの第２のプロセッサとの間に、
   前記第１のプロセッサから前記第２のプロセッサへ第１の処理要求信号を伝送するとともに、前記第２のプロセッサから前記第１のプロセッサへ前記第１の処理要求に対する第１の処理応答信号を伝送する、ために設けられた第１の通信経路と、
   前記第１の処理要求に従って前記第２のプロセッサで実行される処理の中止を示す第１の割り込み信号を伝送するために設けられた専用の第１の割り込み信号経路と、を備えており、
   前記第１のプロセッサは、前記第２のプロセッサで実行される処理のキャンセルを示すキャンセル信号が入力された場合に、前記第２のプロセッサに対して、前記第１の処理要求に従って実行されている実行中の処理のキャンセルを示す前記第１の割り込み信号を、前記第１の割り込み信号経路を介して送信し、
   前記第２のプロセッサは、前記第１の割り込み信号を受信した場合において、前記第１の処理要求に従って実行されている実行中の処理を中止して、前記実行中の処理の終了を示す前記第１の処理応答信号を、前記第１の通信経路を介して送信する、
   ことを特徴とするマルチプロセッサシステム。
2. 請求項１記載のマルチプロセッサシステムであって、
   前記第２のプロセッサは、前記第１のプロセッサから前記第２のプロセッサに対して、複数の前記第１の処理要求が発生している状態で、前記第１の割り込み信号を受信した場合には、第１番目の前記第１の処理要求に従って実行されている実行中の処理を中止して、前記実行中の処理の終了を示す第１番目の前記第１の処理応答信号を、前記第１の通信経路を介して送信するとともに、第２番目以降の前記第１の処理要求に従って実行すべき未実行の処理を破棄して、前記実行すべき処理を未処理で終了したことを示す第２番目以降の前記第１の処理応答信号を、前記第１の通信経路を介して送信する、
   ことを特徴とするマルチプロセッサシステム。
3. 請求項１または請求項２記載のマルチプロセッサシステムであって、さらに、
   前記複数のプロセッサのうちの前記第２のプロセッサと少なくとも１つの第３のプロセッサとの間に、
   前記第２のプロセッサから前記第３のプロセッサへ第２の処理要求信号を伝送するとともに、前記第３のプロセッサから前記第２のプロセッサへ前記第２の処理要求に対する第２の処理応答信号を伝送する、ために設けられた第２の通信経路と、
   前記第２の処理要求に従って前記第３のプロセッサで実行される処理の中止を示す第２の割り込み信号を伝送するために、前記第１のプロセッサとの間に設けられた専用の第２の割り込み信号経路と、を備えており、
   前記第１のプロセッサは、前記第２のプロセッサおよび第３のプロセッサで実行される処理のキャンセルを示すキャンセル信号が入力された場合に、前記第２のプロセッサに対して、前記第１の割り込み信号を、前記第１の割り込み信号経路を介して送信するとともに、前記第３のプロセッサに対して、前記第２の割り込み信号を、前記第２の割り込み信号経路を介して送信し、
   前記第３のプロセッサは、前記第２の割り込み信号を受信した場合において、前記第２の処理要求に従って実行されている実行中の処理を中止して、前記実行中の処理の終了を示す前記第２の処理応答信号を、前記第２の通信経路を介して送信し、
   前記第２のプロセッサは、前記第１の割り込み信号を受信した場合において、前記第３のプロセッサから前記第２の処理応答信号を受信すると、前記第１の処理要求に従って実行されている実行中の処理を中止して、前記実行中の処理の終了を示す前記第１の処理応答信号を、前記第１の通信経路を介して送信する、
   ことを特徴とするマルチプロセッサシステム。
4. 請求項３記載のマルチプロセッサシステムであって、
   前記第３のプロセッサは、前記第２のプロセッサから前記第１のプロセッサに対して、複数の前記第２の処理要求が発生している状態で、前記第２の割り込み信号を受信した場合には、第１番目の前記第２の処理要求に従って実行されている実行中の処理を中止して、前記実行中の処理の終了を示す第１番目の前記第２の処理応答信号を、前記第２の通信経路を介して送信するとともに、第２番目以降の前記第２の処理要求に従って実行すべき未実行の処理を破棄して、前記実行すべき処理を未処理で終了したことを示す第２番目以降の前記第２の応答処理信号を、前記第２の通信経路を介して送信する、
   ことを特徴とするマルチプロセッサシステム。
5. 請求項１ないし請求項４のいずれかに記載のマルチプロセッサシステムであって、
   前記マルチプロセッサシステムは、１つの半導体基板上に集積化されている、
   ことを特徴とするマルチプロセッサシステム。

Images