JP4623399B2 - Piezoelectric transformer drive circuit and piezoelectric transformer mounting board - Google Patents
Piezoelectric transformer drive circuit and piezoelectric transformer mounting board Download PDFInfo
- Publication number
- JP4623399B2 JP4623399B2 JP12091499A JP12091499A JP4623399B2 JP 4623399 B2 JP4623399 B2 JP 4623399B2 JP 12091499 A JP12091499 A JP 12091499A JP 12091499 A JP12091499 A JP 12091499A JP 4623399 B2 JP4623399 B2 JP 4623399B2
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric transformer
- output
- substrate
- voltage detection
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、例えば液晶ディスプレイのバックライト用として使用される蛍光管の駆動回路のような高電圧を発生させる回路に用いられる圧電トランスの駆動回路および実装基板に関する。
【0002】
【従来の技術】
この圧電トランスとしては、種々の構成が提案されているが、例えば、図5に示す圧電トランスがある。この圧電トランスは、λ/2モード中央駆動型の積層構造の圧電トランスである。この圧電トランス1は、例えば、チタン酸ジルコン酸鉛系(PZT)の圧電セラミック材料を用い、これのスラリーをドクターブレードでシート状に成形し、そのシートを積層、圧着し、一体焼成して形成されたものである。この積層する前に、各シートの中央部に入力電極となる内部電極2、3をスクリーン印刷により形成しておく。各内部電極2、3は、それぞれ別の側面に臨むように形成され、それぞれ側面の入力電極4、5に接続されている。
これにより、積層内部で、交互に対向する電極構造が構成されている。
【0003】
この入力電極となる各内部電極2、3は、側面に形成される接続電極4、5によって、一層おきに接続されている。またこの接続電極4、5は、内部電極を接続すると共に、外部と入力電極とを接続する役目をもつ。そして、この積層構造の圧電トランス素子1の両端面には、出力電極6、7が形成されている。
【0004】
この圧電トランス素子1は、入力電極(内部電極)2、3が形成された部分を駆動部とし、この駆動部では、図中矢印が示すように厚み方向に分極処理が行われている。一方その駆動部の両サイドは、発電部となり図中矢印が示すように長手方向に分極されている。この図5に示す構造では、駆動部の上下面に電極を設けてないが、この上下面に電極を設け、それぞれ入力電極4、5と接続する構造としても良い。
【0005】
蛍光管を点灯させる圧電トランスの駆動回路の一例を図6に示す。この回路は、圧電トランス20の両端の出力電極23、24を接続し、放電管31に接続している。また、駆動回路30からの入力電圧は圧電トランス20の入力電極21に接続され、圧電トランス20の他方の入力電極22は共通端子304に接続される。また、放電管31の他端は電流検知抵抗32に接続され、共通端子304に接続され、また抵抗32の前段で電流検知端子302に接続されている。また、圧電トランス20の出力には、電圧検知抵抗41、42、43、44、45、33が接続され、共通端子304に接続されるが、この電圧検知抵抗41、42、43、44、45を介して電圧検知端子303に接続されている。
【0006】
【発明が解決しようとする課題】
この圧電トランスの駆動回路においては、圧電トランスの過電圧を検知するために、圧電トランスの出力を検知し、それを駆動回路に帰還させることが通常行われているが、この出力電圧検知を行うために、例えば、2MΩの抵抗(抵抗41、42、43、44、45)を5本直列に接続し、10MΩとして検知していた。これは、1kVの出力電圧の時、10MΩに流れる電流は、0.1mAである。しかし、このように、2MΩの抵抗を5本直列に接続する構造では、部品点数が多く、基板の回路スペースも必要であった。
【0007】
本発明は、上記のことを鑑みて、圧電トランスの駆動回路での電圧検知をより簡便に行うことができる圧電トランスの駆動回路および実装基板を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明は、圧電トランスが実装される基板の第1面側に、圧電トランスの入力が接続される入力電極と、前記圧電トランスの出力が接続される出力電極が形成され、該基板の第2面側に、前記出力電極と対向する出力電圧検出用容量形成パターンが形成され、該出力電圧検出用容量形成パターンと前記出力電極との間で形成される容量を過電圧検出回路に接続することを特徴とする圧電トランスの駆動回路である。
【0009】
また本発明は、圧電トランスが実装される基板の第1面側に、圧電トランスの入力が接続される入力電極と、前記圧電トランスの出力が接続される出力接続線が形成され、該基板の第2面側に、前記出力接続線と対向する出力電圧検出用容量形成パターンが形成され、該出力電圧検出用容量形成パターンを過電圧検出回路に接続することを特徴とする圧電トランスの駆動回路である。
【0010】
また本発明では、前記出力電極又は前記出力接続線と前記出力電圧検出用容量形成パターンは、一方の面積を他方より大きく形成することで、電極の形成時での位置ずれによる容量バラツキを抑える構造とすることができる。
【0011】
また本発明では、前記圧電トランスは2ヶ所に出力を備え、前記基板には前記出力に対応する出力電極が形成されていることが好ましい。
【0012】
また本発明では、前記基板がエポキシ基板であって、前記圧電トランスは圧電トランス素子とこれを収容するケースとで構成されて成ることが好ましい。
【0013】
また本発明は、前記圧電トランスの駆動回路に用いられることを特徴とする圧電トランスを実装する基板である。
【0014】
また本発明は、前記基板として多層基板を用い、前記出力接続線及び/又は前記出力電圧検出用容量形成パターンを多層基板の内部に内蔵することができる。
【0015】
【発明の実施の形態】
本発明は、圧電トランスの中央部に一対の入力電極を有し、両端に出力電極が形成される中央駆動型の圧電トランスを用いる。この中央駆動型の圧電トランスでは、両端部に出力電極が形成され、その出力電極は導通されて、蛍光管等の負荷に接続される。このため、本発明では、圧電トランスが実装される基板に、圧電トランスの出力電極と接続される出力電極が2ヶ所に形成される。そして、その2ヶ所の出力電極を接続させる出力接続線を形成した。さらに、その出力接続線に対向し、所望の容量値を得ることができる出力電圧検出用容量形成パターンを設け、この容量値を過電圧検出回路に接続するものである。
【0016】
この出力電圧検出用容量形成パターンは、出力接続線との距離、および対向面積で所望の容量が得られるように設計でき、又、基板の表裏面に互いに対向するように設けることができる。また、この圧電トランスの実装基板を多層基板とすれば、多層構造の内部に形成することも出来る。
【0017】
また、本発明は、圧電トランスの実装基板に、出力電圧検出用容量形成パターンを設け、この容量値により、過電圧検出を行うことにより、例えば、従来のように抵抗を5個直列に接続することが不要となり、しかもコンデンサを接続することも不要とすることもできるものである。
【0018】
この出力電圧検出用容量形成パターンは、基板製造時に作製できるので、特別な素子を付加する必要も無く、工数を低減できる。
【0019】
以下、図面を用いて本発明を説明する。
まず、本発明に係る一実施例の圧電トランスの実装基板の一部の平面図(a)および裏面図(b)を図1に、この圧電トランスの概念図を図2に、この圧電トランス素子部分の斜視図を図3に示す。この実施例の圧電トランス素子10は、図3に示す構造のとおり、中央部に入力電極が対向するように、積層構造で形成されている。そして、交互に入力電極用端子16、17に接続されている。また積層される各層の両端部には出力電極が形成され、側面の出力電極用端子18、19に接続されている。この圧電トランス素子の内部の分極状態は、図中矢印で示す通りであり、この点は従来例で説明したものと同じである。
【0020】
この圧電トランス素子10をケース50に収納している。このケース50には、圧電トランス素子10の入力電極用端子16、17に接続される金属端子51、52を有し、それぞれ入力用端子11、12としてケース50に形成されている。また、圧電トランス素子10の出力電極用端子18、19に接続される金属端子53、54を有し、この金属端子53、54は、出力用端子13、14としてケース50に形成されている。この各端子11、12、13、14は面実装可能な状態に形成されている。また、金属端子51、52、53、54の圧電トランス素子10の電極と接続される部分は、ばね性を有する構造となっている。このケース50については、概念的な図面のみであるが、これを達成するケースは適宜設計可能なことは言うまでもない。
【0021】
この圧電トランス50が実装される基板60には、圧電トランス素子10が内蔵されたケース50の入力用端子11、12が接続される入力電極61、62と、出力用端子13、14が接続される出力電極63、64が形成されている。この基板60上に圧電トランス50が配置され、各端子と各電極を半田付けし、面実装される。
【0022】
この基板60の出力電極63、64間には、この2つの出力電極63、64を導通させる出力接続線65が形成されている。これにより、2つの出力電極63、64は接続され、出力され、蛍光管等の負荷に接続される。この基板60に裏面には、表面の出力接続線65に対向する出力電圧検出用容量形成パターン66が形成されている。この出力電圧検出用容量形成パターン66は、出力接続線65および出力電極64と対向し、容量を生じるように、構成されている。この基板60は、エポキシ基板を用いた。また、各パターンの所要部分は絶縁処理されている。
【0023】
本発明に係る一実施例の駆動方法を示す回路を図4に示す。図4の圧電トランス素子10は、上記した実施例の圧電トランスを用いている。この駆動回路は、駆動制御素子30から駆動電圧出力301が圧電トランス素子10の入力端子11に接続される。また圧電トランス素子のもう一方の入力端子12は共通端子304に接続される。圧電トランス素子10の2つの出力端子13、14は導通し、放電管31に接続され、点灯させる。また放電管31は、電流検知抵抗32が接続され、共通端子304に接続される。また、その電流検知抵抗32の前段で駆動制御素子30の電流検知端子302に接続される。また、基板60に設けられている出力電圧検出用容量形成パターン66により形成された容量は、コンデンサ34として機能し、出力電圧検知端子303に接続され、駆動制御素子30内の過電圧検出回路に接続される。また、電圧検知抵抗33を介して共通端子304に接続される。
【0024】
この駆動回路によれば、出力電圧検知用として従来5個の抵抗を直列接続していたものを不要とし、しかも電圧検知用のコンデンサとして、追加の回路素子を必要としない。このため、新たに設ける必要も無く、素子数減とともに、高密度実装が可能である。
【0025】
この電圧検知用のコンデンサとしては、C=1/(2πfX)、X=10MΩ、f=60kHzから計算すると、0.265pFとなり、この程度の容量値が得られるように構成すれば、検知用抵抗の置換が可能である。そして、この程度の容量値であれば、上記したような基板構造に構成することができる。
【0026】
また、上記実施例では、基板60として単板のエポキシ基板を用いたが、積層基板を用い、積層構造の内部に、出力接続線又は出力電圧検出用容量形成パターンを内蔵する構造としても良い。
【0027】
また、上記実施例では、中央駆動型積層型圧電トランスを用いている。この構造は好ましい構造であるが、単層構造の圧電トランスであっても良いし、中央駆動型以外の駆動構造の圧電トランスであっても良い。また、出力電極が1ヶ所の場合、その出力電極の面積を大きくする等とし、容量形成用パターンとの間に、所望の容量が形成できるように適宜構成すれば良い。また、対向する電極パターンは、一方を大きくし、作製時の位置ずれによる容量バラツキを抑える構造とすることができる。
【0028】
【発明の効果】
本発明によれば、圧電トランスが実装される基板に、出力電圧検出用容量形成パターンを設け、コンデンサを構成することにより、圧電トランスの実装効率を向上させることが出来、また駆動回路での過電圧検知をより簡便に行うことができる圧電トランスの駆動回路を得ることができる。
【図面の簡単な説明】
【図1】本発明に係る一実施例の圧電トランスの実装基板の一部の平面図(a)および裏面図(b)である。
【図2】本発明に係る一実施例の圧電トランスの概念図である。
【図3】本発明に係る一実施例の圧電トランス素子の斜視図である。
【図4】本発明に係る一実施例の駆動回路図である。
【図5】従来例の圧電トランス素子の斜視図である。
【図6】従来例の駆動回路図である。
【符号の説明】
10 圧電トランス素子
11、12 入力用端子
13、14 出力用端子
16、17 入力電極用端子
18、19 出力電極用端子
30 駆動制御素子
301 駆動端子
302 電流検知端子
303 電圧検知端子
304 共通端子
31 放電管
32 電流検知抵抗
33 電圧検知抵抗
34 電圧検知コンデンサ
50 ケース
51、52、53、54 金属端子
60 基板
61、62 入力電極
63、64 出力電極
65 出力接続線
66 出力電圧検出用容量形成パターン
67 接続ライン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a piezoelectric transformer driving circuit and a mounting substrate used in a circuit for generating a high voltage, such as a fluorescent tube driving circuit used for a backlight of a liquid crystal display.
[0002]
[Prior art]
As this piezoelectric transformer, various configurations have been proposed. For example, there is a piezoelectric transformer shown in FIG. This piezoelectric transformer is a λ / 2 mode central drive type laminated piezoelectric transformer. The
Thereby, the electrode structure which opposes alternately is comprised within the lamination | stacking.
[0003]
The internal electrodes 2 and 3 serving as input electrodes are connected to every other layer by
[0004]
The
[0005]
An example of a drive circuit of a piezoelectric transformer for lighting the fluorescent tube is shown in FIG. In this circuit, the
[0006]
[Problems to be solved by the invention]
In the drive circuit of this piezoelectric transformer, in order to detect the overvoltage of the piezoelectric transformer, it is usual to detect the output of the piezoelectric transformer and feed it back to the drive circuit. In addition, for example, two 2 MΩ resistors (
[0007]
In view of the above, an object of the present invention is to provide a piezoelectric transformer drive circuit and a mounting substrate that can more easily perform voltage detection in the piezoelectric transformer drive circuit.
[0008]
[Means for Solving the Problems]
In the present invention, an input electrode to which an input of the piezoelectric transformer is connected and an output electrode to which an output of the piezoelectric transformer is connected are formed on the first surface side of the substrate on which the piezoelectric transformer is mounted . on the side, the output electrode and the counter output voltage detection capacitance formed pattern is formed, to connect the capacitance formed between the output electrode and the output voltage detection capacitance formed pattern on the overvoltage detection circuit It is the drive circuit of the characteristic piezoelectric transformer.
[0009]
In the present invention, an input electrode to which the input of the piezoelectric transformer is connected and an output connection line to which the output of the piezoelectric transformer is connected are formed on the first surface side of the substrate on which the piezoelectric transformer is mounted . An output voltage detection capacitor formation pattern facing the output connection line is formed on the second surface side , and the output voltage detection capacitor formation pattern is connected to an overvoltage detection circuit. is there.
[0010]
Further, in the present invention, the output electrode or the output connection line and the output voltage detection capacitor formation pattern are configured such that one area is formed larger than the other, thereby suppressing capacitance variation due to positional deviation at the time of electrode formation. Ru can be.
[0011]
In the present invention, it is preferable that the piezoelectric transformer has outputs at two locations, and an output electrode corresponding to the output is formed on the substrate .
[0012]
In the present invention, it said substrate epoxy substrate der, the piezoelectric transformer is preferably made is composed of a case housing this piezoelectric transformer device.
[0013]
According to another aspect of the present invention, there is provided a substrate for mounting a piezoelectric transformer, which is used in a driving circuit for the piezoelectric transformer.
[0014]
In the present invention, a multilayer substrate can be used as the substrate, and the output connection line and / or the output voltage detection capacitor formation pattern can be incorporated in the multilayer substrate.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
The present invention uses a central drive type piezoelectric transformer having a pair of input electrodes at the center of the piezoelectric transformer and having output electrodes formed at both ends. In this central drive type piezoelectric transformer, output electrodes are formed at both ends, and the output electrodes are conducted and connected to a load such as a fluorescent tube. For this reason, in this invention, the output electrode connected with the output electrode of a piezoelectric transformer is formed in two places on the board | substrate with which a piezoelectric transformer is mounted. And the output connection line which connects the two output electrodes was formed. Further, an output voltage detection capacitor formation pattern capable of obtaining a desired capacitance value is provided opposite to the output connection line, and this capacitance value is connected to an overvoltage detection circuit.
[0016]
This output voltage detection capacitor formation pattern can be designed such that a desired capacitance can be obtained at a distance from the output connection line and an opposing area, and can be provided on the front and back surfaces of the substrate so as to face each other. Further, if the piezoelectric transformer mounting substrate is a multilayer substrate, it can be formed inside the multilayer structure.
[0017]
Further, according to the present invention, an output voltage detection capacitor forming pattern is provided on the mounting board of the piezoelectric transformer, and by detecting the overvoltage based on this capacitance value, for example, five resistors are connected in series as in the prior art. Is unnecessary, and it is also possible to eliminate the need to connect a capacitor.
[0018]
Since this output voltage detection capacitor formation pattern can be produced at the time of substrate manufacture, it is not necessary to add a special element, and the number of steps can be reduced.
[0019]
Hereinafter, the present invention will be described with reference to the drawings.
First, a plan view (a) and a rear view (b) of a part of a mounting board of a piezoelectric transformer according to an embodiment of the present invention are shown in FIG. 1, a conceptual diagram of this piezoelectric transformer is shown in FIG. A perspective view of the portion is shown in FIG. The
[0020]
The
[0021]
The
[0022]
Between the
[0023]
FIG. 4 shows a circuit illustrating a driving method according to an embodiment of the present invention. The
[0024]
This drive circuit eliminates the need for a conventional series connection of five resistors for output voltage detection, and does not require an additional circuit element as a voltage detection capacitor. For this reason, it is not necessary to provide a new one, and high-density mounting is possible as the number of elements is reduced.
[0025]
This voltage detection capacitor is 0.265 pF when calculated from C = 1 / (2πfX), X = 10 MΩ, and f = 60 kHz. If configured to obtain a capacitance value of this level, the detection resistor Can be replaced. And if it is a capacity | capacitance value of this grade, it can comprise in the above-mentioned board | substrate structure.
[0026]
In the above-described embodiment, a single epoxy substrate is used as the
[0027]
Further, in the above embodiment, a central drive type laminated piezoelectric transformer is used. Although this structure is a preferable structure, a piezoelectric transformer having a single layer structure or a piezoelectric transformer having a driving structure other than the central driving type may be used. Further, when there is one output electrode, the area of the output electrode may be increased, and the structure may be appropriately configured so that a desired capacitance can be formed between the capacitance forming patterns. In addition, one of the opposing electrode patterns can be made larger to suppress the capacity variation due to the positional deviation during manufacturing.
[0028]
【The invention's effect】
According to the present invention, it is possible to improve the mounting efficiency of a piezoelectric transformer by providing a capacitor forming pattern for detecting an output voltage on a substrate on which the piezoelectric transformer is mounted, and to increase the overvoltage in the drive circuit. It is possible to obtain a piezoelectric transformer drive circuit capable of performing detection more simply.
[Brief description of the drawings]
FIG. 1 is a plan view (a) and a back view (b) of a part of a mounting board of a piezoelectric transformer according to an embodiment of the present invention.
FIG. 2 is a conceptual diagram of a piezoelectric transformer according to an embodiment of the present invention.
FIG. 3 is a perspective view of a piezoelectric transformer element according to an embodiment of the present invention.
FIG. 4 is a drive circuit diagram of one embodiment according to the present invention.
FIG. 5 is a perspective view of a conventional piezoelectric transformer element.
FIG. 6 is a drive circuit diagram of a conventional example.
[Explanation of symbols]
DESCRIPTION OF
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12091499A JP4623399B2 (en) | 1999-04-28 | 1999-04-28 | Piezoelectric transformer drive circuit and piezoelectric transformer mounting board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12091499A JP4623399B2 (en) | 1999-04-28 | 1999-04-28 | Piezoelectric transformer drive circuit and piezoelectric transformer mounting board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000312038A JP2000312038A (en) | 2000-11-07 |
| JP4623399B2 true JP4623399B2 (en) | 2011-02-02 |
Family
ID=14798128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12091499A Expired - Fee Related JP4623399B2 (en) | 1999-04-28 | 1999-04-28 | Piezoelectric transformer drive circuit and piezoelectric transformer mounting board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4623399B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5188720B2 (en) * | 2007-02-01 | 2013-04-24 | 株式会社ピュアロンジャパン | Light emission driving method of cold cathode fluorescent lamp |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2788372B2 (en) * | 1991-12-26 | 1998-08-20 | 株式会社東芝 | Electronic component abnormality detection device |
| JP3354059B2 (en) * | 1996-10-23 | 2002-12-09 | リコー計器株式会社 | Power converter |
| JP3267197B2 (en) * | 1997-07-03 | 2002-03-18 | 日本電気株式会社 | Driving method of piezoelectric transformer and cold cathode tube driving circuit using the same |
| JP2000106296A (en) * | 1998-09-29 | 2000-04-11 | Mitsui Chemicals Inc | Power source device |
-
1999
- 1999-04-28 JP JP12091499A patent/JP4623399B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000312038A (en) | 2000-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4743222B2 (en) | Variable capacitance element and electronic device | |
| KR101792280B1 (en) | Stack type multi-layered ceramic electronic component, stack type multi-layered ceramic electronic component module and method of manufacturing the same | |
| JP2009510791A (en) | Piezoelectric transformer | |
| KR20010078250A (en) | Piezoelectric element and method of producing the same | |
| JPWO2013031715A1 (en) | Multilayer piezoelectric body | |
| JP4623399B2 (en) | Piezoelectric transformer drive circuit and piezoelectric transformer mounting board | |
| JP7799991B2 (en) | Electronic Components | |
| US5959391A (en) | Piezoelectric transformer | |
| JPWO1997028568A1 (en) | Piezoelectric transformer | |
| JP2022071811A (en) | Electronic component and mounting board thereof | |
| JP4837275B2 (en) | Multilayer capacitor mounting structure | |
| US6229251B1 (en) | Monolithic piezoelectric transformer | |
| JP3849190B2 (en) | Piezoelectric transformer | |
| JP4906990B2 (en) | Through-type multilayer ceramic capacitors for three-dimensional mounting | |
| JP3116176B2 (en) | Multilayer piezoelectric actuator | |
| JP2000269565A (en) | Piezoelectric transformer and driving method thereof | |
| JP5126374B2 (en) | Variable capacitance element and electronic device | |
| CN112542321B (en) | electronic components | |
| JP3627197B2 (en) | Piezoelectric transformer and transformer device using the same | |
| JP2002314160A (en) | Multilayer piezoelectric transformer | |
| JPH10154835A (en) | Piezoelectric transformer | |
| CN101350395B (en) | Piezoelectric ceramic sensor and manufacturing method thereof | |
| JP2844582B2 (en) | Resonator | |
| JP2000294851A (en) | Multilayer piezoelectric electronic device | |
| JP3031283B2 (en) | Symmetric multilayer piezoelectric ceramic transformer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101008 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101021 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |