JP4623399B2

JP4623399B2 - 圧電トランスの駆動回路および圧電トランス実装基板

Info

Publication number: JP4623399B2
Application number: JP12091499A
Authority: JP
Inventors: 昇安倍; 寿一森川
Original assignee: Hitachi Metals Ltd
Current assignee: Proterial Ltd
Priority date: 1999-04-28
Filing date: 1999-04-28
Publication date: 2011-02-02
Anticipated expiration: 2019-04-28
Also published as: JP2000312038A

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば液晶ディスプレイのバックライト用として使用される蛍光管の駆動回路のような高電圧を発生させる回路に用いられる圧電トランスの駆動回路および実装基板に関する。
【０００２】
【従来の技術】
この圧電トランスとしては、種々の構成が提案されているが、例えば、図５に示す圧電トランスがある。この圧電トランスは、λ／２モード中央駆動型の積層構造の圧電トランスである。この圧電トランス１は、例えば、チタン酸ジルコン酸鉛系（ＰＺＴ）の圧電セラミック材料を用い、これのスラリーをドクターブレードでシート状に成形し、そのシートを積層、圧着し、一体焼成して形成されたものである。この積層する前に、各シートの中央部に入力電極となる内部電極２、３をスクリーン印刷により形成しておく。各内部電極２、３は、それぞれ別の側面に臨むように形成され、それぞれ側面の入力電極４、５に接続されている。
これにより、積層内部で、交互に対向する電極構造が構成されている。
【０００３】
この入力電極となる各内部電極２、３は、側面に形成される接続電極４、５によって、一層おきに接続されている。またこの接続電極４、５は、内部電極を接続すると共に、外部と入力電極とを接続する役目をもつ。そして、この積層構造の圧電トランス素子１の両端面には、出力電極６、７が形成されている。
【０００４】
この圧電トランス素子１は、入力電極（内部電極）２、３が形成された部分を駆動部とし、この駆動部では、図中矢印が示すように厚み方向に分極処理が行われている。一方その駆動部の両サイドは、発電部となり図中矢印が示すように長手方向に分極されている。この図５に示す構造では、駆動部の上下面に電極を設けてないが、この上下面に電極を設け、それぞれ入力電極４、５と接続する構造としても良い。
【０００５】
蛍光管を点灯させる圧電トランスの駆動回路の一例を図６に示す。この回路は、圧電トランス２０の両端の出力電極２３、２４を接続し、放電管３１に接続している。また、駆動回路３０からの入力電圧は圧電トランス２０の入力電極２１に接続され、圧電トランス２０の他方の入力電極２２は共通端子３０４に接続される。また、放電管３１の他端は電流検知抵抗３２に接続され、共通端子３０４に接続され、また抵抗３２の前段で電流検知端子３０２に接続されている。また、圧電トランス２０の出力には、電圧検知抵抗４１、４２、４３、４４、４５、３３が接続され、共通端子３０４に接続されるが、この電圧検知抵抗４１、４２、４３、４４、４５を介して電圧検知端子３０３に接続されている。
【０００６】
【発明が解決しようとする課題】
この圧電トランスの駆動回路においては、圧電トランスの過電圧を検知するために、圧電トランスの出力を検知し、それを駆動回路に帰還させることが通常行われているが、この出力電圧検知を行うために、例えば、２ＭΩの抵抗（抵抗４１、４２、４３、４４、４５）を５本直列に接続し、１０ＭΩとして検知していた。これは、１ｋＶの出力電圧の時、１０ＭΩに流れる電流は、０．１ｍＡである。しかし、このように、２ＭΩの抵抗を５本直列に接続する構造では、部品点数が多く、基板の回路スペースも必要であった。
【０００７】
本発明は、上記のことを鑑みて、圧電トランスの駆動回路での電圧検知をより簡便に行うことができる圧電トランスの駆動回路および実装基板を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、圧電トランスが実装される基板の第１面側に、圧電トランスの入力が接続される入力電極と、前記圧電トランスの出力が接続される出力電極が形成され、該基板の第２面側に、前記出力電極と対向する出力電圧検出用容量形成パターンが形成され、該出力電圧検出用容量形成パターンと前記出力電極との間で形成される容量を過電圧検出回路に接続することを特徴とする圧電トランスの駆動回路である。
【０００９】
また本発明は、圧電トランスが実装される基板の第１面側に、圧電トランスの入力が接続される入力電極と、前記圧電トランスの出力が接続される出力接続線が形成され、該基板の第２面側に、前記出力接続線と対向する出力電圧検出用容量形成パターンが形成され、該出力電圧検出用容量形成パターンを過電圧検出回路に接続することを特徴とする圧電トランスの駆動回路である。
【００１０】
また本発明では、前記出力電極又は前記出力接続線と前記出力電圧検出用容量形成パターンは、一方の面積を他方より大きく形成することで、電極の形成時での位置ずれによる容量バラツキを抑える構造とすることができる。
【００１１】
また本発明では、前記圧電トランスは２ヶ所に出力を備え、前記基板には前記出力に対応する出力電極が形成されていることが好ましい。
【００１２】
また本発明では、前記基板がエポキシ基板であって、前記圧電トランスは圧電トランス素子とこれを収容するケースとで構成されて成ることが好ましい。
【００１３】
また本発明は、前記圧電トランスの駆動回路に用いられることを特徴とする圧電トランスを実装する基板である。
【００１４】
また本発明は、前記基板として多層基板を用い、前記出力接続線及び／又は前記出力電圧検出用容量形成パターンを多層基板の内部に内蔵することができる。
【００１５】
【発明の実施の形態】
本発明は、圧電トランスの中央部に一対の入力電極を有し、両端に出力電極が形成される中央駆動型の圧電トランスを用いる。この中央駆動型の圧電トランスでは、両端部に出力電極が形成され、その出力電極は導通されて、蛍光管等の負荷に接続される。このため、本発明では、圧電トランスが実装される基板に、圧電トランスの出力電極と接続される出力電極が２ヶ所に形成される。そして、その２ヶ所の出力電極を接続させる出力接続線を形成した。さらに、その出力接続線に対向し、所望の容量値を得ることができる出力電圧検出用容量形成パターンを設け、この容量値を過電圧検出回路に接続するものである。
【００１６】
この出力電圧検出用容量形成パターンは、出力接続線との距離、および対向面積で所望の容量が得られるように設計でき、又、基板の表裏面に互いに対向するように設けることができる。また、この圧電トランスの実装基板を多層基板とすれば、多層構造の内部に形成することも出来る。
【００１７】
また、本発明は、圧電トランスの実装基板に、出力電圧検出用容量形成パターンを設け、この容量値により、過電圧検出を行うことにより、例えば、従来のように抵抗を５個直列に接続することが不要となり、しかもコンデンサを接続することも不要とすることもできるものである。
【００１８】
この出力電圧検出用容量形成パターンは、基板製造時に作製できるので、特別な素子を付加する必要も無く、工数を低減できる。
【００１９】
以下、図面を用いて本発明を説明する。
まず、本発明に係る一実施例の圧電トランスの実装基板の一部の平面図（ａ）および裏面図（ｂ）を図１に、この圧電トランスの概念図を図２に、この圧電トランス素子部分の斜視図を図３に示す。この実施例の圧電トランス素子１０は、図３に示す構造のとおり、中央部に入力電極が対向するように、積層構造で形成されている。そして、交互に入力電極用端子１６、１７に接続されている。また積層される各層の両端部には出力電極が形成され、側面の出力電極用端子１８、１９に接続されている。この圧電トランス素子の内部の分極状態は、図中矢印で示す通りであり、この点は従来例で説明したものと同じである。
【００２０】
この圧電トランス素子１０をケース５０に収納している。このケース５０には、圧電トランス素子１０の入力電極用端子１６、１７に接続される金属端子５１、５２を有し、それぞれ入力用端子１１、１２としてケース５０に形成されている。また、圧電トランス素子１０の出力電極用端子１８、１９に接続される金属端子５３、５４を有し、この金属端子５３、５４は、出力用端子１３、１４としてケース５０に形成されている。この各端子１１、１２、１３、１４は面実装可能な状態に形成されている。また、金属端子５１、５２、５３、５４の圧電トランス素子１０の電極と接続される部分は、ばね性を有する構造となっている。このケース５０については、概念的な図面のみであるが、これを達成するケースは適宜設計可能なことは言うまでもない。
【００２１】
この圧電トランス５０が実装される基板６０には、圧電トランス素子１０が内蔵されたケース５０の入力用端子１１、１２が接続される入力電極６１、６２と、出力用端子１３、１４が接続される出力電極６３、６４が形成されている。この基板６０上に圧電トランス５０が配置され、各端子と各電極を半田付けし、面実装される。
【００２２】
この基板６０の出力電極６３、６４間には、この２つの出力電極６３、６４を導通させる出力接続線６５が形成されている。これにより、２つの出力電極６３、６４は接続され、出力され、蛍光管等の負荷に接続される。この基板６０に裏面には、表面の出力接続線６５に対向する出力電圧検出用容量形成パターン６６が形成されている。この出力電圧検出用容量形成パターン６６は、出力接続線６５および出力電極６４と対向し、容量を生じるように、構成されている。この基板６０は、エポキシ基板を用いた。また、各パターンの所要部分は絶縁処理されている。
【００２３】
本発明に係る一実施例の駆動方法を示す回路を図４に示す。図４の圧電トランス素子１０は、上記した実施例の圧電トランスを用いている。この駆動回路は、駆動制御素子３０から駆動電圧出力３０１が圧電トランス素子１０の入力端子１１に接続される。また圧電トランス素子のもう一方の入力端子１２は共通端子３０４に接続される。圧電トランス素子１０の２つの出力端子１３、１４は導通し、放電管３１に接続され、点灯させる。また放電管３１は、電流検知抵抗３２が接続され、共通端子３０４に接続される。また、その電流検知抵抗３２の前段で駆動制御素子３０の電流検知端子３０２に接続される。また、基板６０に設けられている出力電圧検出用容量形成パターン６６により形成された容量は、コンデンサ３４として機能し、出力電圧検知端子３０３に接続され、駆動制御素子３０内の過電圧検出回路に接続される。また、電圧検知抵抗３３を介して共通端子３０４に接続される。
【００２４】
この駆動回路によれば、出力電圧検知用として従来５個の抵抗を直列接続していたものを不要とし、しかも電圧検知用のコンデンサとして、追加の回路素子を必要としない。このため、新たに設ける必要も無く、素子数減とともに、高密度実装が可能である。
【００２５】
この電圧検知用のコンデンサとしては、Ｃ＝１／（２πｆＸ）、Ｘ＝１０ＭΩ、ｆ＝６０ｋＨｚから計算すると、０．２６５ｐＦとなり、この程度の容量値が得られるように構成すれば、検知用抵抗の置換が可能である。そして、この程度の容量値であれば、上記したような基板構造に構成することができる。
【００２６】
また、上記実施例では、基板６０として単板のエポキシ基板を用いたが、積層基板を用い、積層構造の内部に、出力接続線又は出力電圧検出用容量形成パターンを内蔵する構造としても良い。
【００２７】
また、上記実施例では、中央駆動型積層型圧電トランスを用いている。この構造は好ましい構造であるが、単層構造の圧電トランスであっても良いし、中央駆動型以外の駆動構造の圧電トランスであっても良い。また、出力電極が１ヶ所の場合、その出力電極の面積を大きくする等とし、容量形成用パターンとの間に、所望の容量が形成できるように適宜構成すれば良い。また、対向する電極パターンは、一方を大きくし、作製時の位置ずれによる容量バラツキを抑える構造とすることができる。
【００２８】
【発明の効果】
本発明によれば、圧電トランスが実装される基板に、出力電圧検出用容量形成パターンを設け、コンデンサを構成することにより、圧電トランスの実装効率を向上させることが出来、また駆動回路での過電圧検知をより簡便に行うことができる圧電トランスの駆動回路を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る一実施例の圧電トランスの実装基板の一部の平面図（ａ）および裏面図（ｂ）である。
【図２】本発明に係る一実施例の圧電トランスの概念図である。
【図３】本発明に係る一実施例の圧電トランス素子の斜視図である。
【図４】本発明に係る一実施例の駆動回路図である。
【図５】従来例の圧電トランス素子の斜視図である。
【図６】従来例の駆動回路図である。
【符号の説明】
１０圧電トランス素子
１１、１２入力用端子
１３、１４出力用端子
１６、１７入力電極用端子
１８、１９出力電極用端子
３０駆動制御素子
３０１駆動端子
３０２電流検知端子
３０３電圧検知端子
３０４共通端子
３１放電管
３２電流検知抵抗
３３電圧検知抵抗
３４電圧検知コンデンサ
５０ケース
５１、５２、５３、５４金属端子
６０基板
６１、６２入力電極
６３、６４出力電極
６５出力接続線
６６出力電圧検出用容量形成パターン
６７接続ライン

Claims

圧電トランスが実装される基板の第１面側に、圧電トランスの入力が接続される入力電極と、前記圧電トランスの出力が接続される出力電極が形成され、該基板の第２面側に、前記出力電極と対向する出力電圧検出用容量形成パターンが形成され、該出力電圧検出用容量形成パターンと前記出力電極との間で形成される容量を過電圧検出回路に接続することを特徴とする圧電トランスの駆動回路。
圧電トランスが実装される基板の第１面側に、圧電トランスの入力が接続される入力電極と、前記圧電トランスの出力が接続される出力接続線が形成され、該基板の第２面側に、前記出力接続線と対向する出力電圧検出用容量形成パターンが形成され、該出力電圧検出用容量形成パターンを過電圧検出回路に接続することを特徴とする圧電トランスの駆動回路。
前記出力電極又は前記出力接続線と前記出力電圧検出用容量形成パターンは、一方の面積が他方より大きく形成されていることを特徴とする請求項１又は２記載の圧電トランスの駆動回路。
前記圧電トランスは２ヶ所に出力を備え、前記基板には前記出力に対応する出力電極が形成されていることを特徴とする請求項１乃至３の何れかに記載の圧電トランスの駆動回路。
前記基板がエポキシ基板であって、前記圧電トランスは圧電トランス素子とこれを収容するケースとで構成されて成ることを特徴とする請求項１乃至４の何れかに記載の圧電トランスの駆動回路。
請求項１乃至５にいずれかに記載の圧電トランスの駆動回路に用いられることを特徴とする圧電トランスを実装する基板。
前記基板は多層構造に形成され、前記出力接続線及び／又は前記出力電圧検出用容量形成パターンが多層基板の内部に内蔵されていることを特徴とする請求項６記載の圧電トランスを実装する基板。