JP4649282B2 - Semiconductor substrate manufacturing method and semiconductor device manufacturing method - Google Patents
Semiconductor substrate manufacturing method and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP4649282B2 JP4649282B2 JP2005209809A JP2005209809A JP4649282B2 JP 4649282 B2 JP4649282 B2 JP 4649282B2 JP 2005209809 A JP2005209809 A JP 2005209809A JP 2005209809 A JP2005209809 A JP 2005209809A JP 4649282 B2 JP4649282 B2 JP 4649282B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- forming
- support
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、半導体基板の製造方法及び、半導体装置の製造方法に関し、特に、半導体基材にSOI(Silicon on Insulator)構造を形成する技術に関する。 The present invention relates to a method for manufacturing a semiconductor substrate and a method for manufacturing a semiconductor device, and more particularly to a technique for forming an SOI (Silicon on Insulator) structure on a semiconductor substrate.
現在、半導体分野では、集積回路の低消費電力化のためシリコン・オン・インシュレータ(SOI)技術の開発が盛んである。SOI基板を用いたデバイスでは、トランジスタが持つ寄生容量を大幅に削減できるため、従来のデバイスより高速で、且つ低消費電力の特性が得られることが知られている。
その一方で、SOI基板は、SIMOX法、貼り合わせ法等、特殊な製造装置により作製されるため、基板コストは非常に高くなっている(バルク基板と比べて、通常、5〜10倍程度である。)。また、SOIを用いたデバイスではその特殊な構造のため、ドレイン耐圧が低下したり、静電破壊レベルが低下したりするなど、デメリットとなる部分もあった。そこで、これらの問題を解決するため、バルク基板上に部分的なSOI構造を作製する方法が提案されている。
Currently, in the semiconductor field, silicon-on-insulator (SOI) technology is being actively developed to reduce the power consumption of integrated circuits. In a device using an SOI substrate, it is known that the parasitic capacitance of a transistor can be significantly reduced, so that characteristics of higher speed and lower power consumption can be obtained than in a conventional device.
On the other hand, since the SOI substrate is manufactured by a special manufacturing apparatus such as a SIMOX method or a bonding method, the substrate cost is very high (typically about 5 to 10 times that of a bulk substrate). is there.). In addition, since the device using SOI has its special structure, there are some disadvantages such as a decrease in drain breakdown voltage and a decrease in electrostatic breakdown level. In order to solve these problems, a method of manufacturing a partial SOI structure on a bulk substrate has been proposed.
例えば、非特許文献1に開示されているSBSI(Separation by Bonding Silicon Islands)技術は、上記提案されている方法の一つである。SBSI技術によれば、従来の半導体ラインで作製が可能で、なお且つ、バルク基板の所望とする領域のみSOI構造とすることが出来、安価で高性能なSOIデバイスを実現可能とする技術である。
For example, SBSI (Separation by Bonding Silicon Islands) technology disclosed in Non-Patent
具体的な製造方法は、まず、Si基板上にSiGe層とSi層とをエピタキシャル成長させる。次に、Si層とSiGe層とに支持体用の穴を形成する。そして、支持体としてシリコン酸化(SiO2)膜あるいはシリコン窒化(Si3N4)膜を成膜した後、支持体を素子領域の形にドライエッチし、連続してSi層/SiGe層もドライエッチする。この状態でSiGe層をフッ硝酸で選択的にエッチングすると、支持体にSi層がぶらさがった形でSi層の下に空洞が形成される。その後、酸化により空洞をSiO2膜で埋めることでSOI構造となる。
ところで、上記SBSI技術において、支持体をSiO2膜又はSi3N4膜で形成した場合、次のような問題がある。
即ち、支持体をSiO2膜のみで形成する場合は、SiGe層をフッ硝酸でエッチングする際に支持体を構成するSiO2膜もある程度エッチングされる。そのため、このエッチング量を見越してSiO2膜を厚く成膜しておく必要がある。しかしながら、SiO2膜を厚く形成すると、SOI構造形成後のSi基板の平坦化が難しくなる(問題点1)。
By the way, in the SBSI technique, when the support is formed of a SiO 2 film or a Si 3 N 4 film, there are the following problems.
That is, when forming the support only of SiO 2 film, SiO 2 film forming the support when etching the SiGe layer with hydrofluoric nitric acid is also etched to some extent. Therefore, it is necessary to form a thick SiO 2 film in anticipation of this etching amount. However, if the SiO 2 film is formed thick, it becomes difficult to planarize the Si substrate after forming the SOI structure (Problem 1).
また、Si3N4膜は応力が大きい膜であり、その成膜条件によって縮む方向或いは伸びる方向に応力が働く傾向がある。そのため、支持体をSi3N4膜のみで形成する場合は、応力の関係でSi3N4膜を厚く成膜することができず、支持体の剛性が低くなりがちであった。支持体の剛性が低いとSi層を十分に支持することができず、Si層が落下して空洞部を潰してしまうおそれがある(問題点2)。 In addition, the Si 3 N 4 film is a film having a large stress, and the stress tends to work in a shrinking direction or an extending direction depending on the film forming conditions. For this reason, when the support is formed of only the Si 3 N 4 film, the Si 3 N 4 film cannot be formed thick due to the stress, and the rigidity of the support tends to be lowered. If the rigidity of the support is low, the Si layer cannot be sufficiently supported, and the Si layer may fall and crush the cavity (Problem 2).
本発明は、このような事情に鑑みてなされたものであって、シリコン酸化膜を支持体としたときの欠点と、シリコン窒化膜を支持体としたときの欠点とを同時に補うことができるようにした半導体基板の製造方法及び、半導体装置の製造方法の提供を目的とする。 The present invention has been made in view of such circumstances, and is capable of simultaneously compensating for the drawbacks of using a silicon oxide film as a support and the disadvantages of using a silicon nitride film as a support. An object of the present invention is to provide a method for manufacturing a semiconductor substrate and a method for manufacturing a semiconductor device.
〔発明1〕 上記目的を達成するために、発明1の半導体基板の製造方法は、所定領域の半導体基材上に第1半導体層を形成する工程と、前記第1半導体層よりもエッチングの選択比が小さな第2半導体層を前記第1半導体層上に形成する工程と、前記第2半導体層を前記半導体基材上で支持する支持体を当該第2半導体層が覆われるようにして該半導体基材上に形成する工程と、前記支持体に前記第1半導体層の端部の一部を露出させる開口面を形成する工程と、前記開口面を介して前記第1半導体層をエッチングすることにより、前記第2半導体層下に空洞部を形成する工程と、前記空洞部内に絶縁膜を形成する工程と、を含み、前記支持体は、シリコン窒化膜とシリコン酸化膜とを備えた積層構造の膜であることを特徴とするものである。
[Invention 1] In order to achieve the above object, a method of manufacturing a semiconductor substrate according to
ここで、「半導体基材」は例えばバルクのシリコン(Si)基板であり、「所定領域」とは例えばトランジスタ等の素子を形成する領域(即ち、素子形成領域)のことである。また、「第1半導体層」は例えばエピタキシャル成長によって得られるシリコンゲルマニウム(SiGe)層であり、「第2半導体層」は例えばエピタキシャル成長によって得られるSi層である。SiGeのエッチングには、例えばフッ硝酸を使用する。 Here, the “semiconductor substrate” is, for example, a bulk silicon (Si) substrate, and the “predetermined region” is a region where an element such as a transistor is formed (that is, an element forming region). The “first semiconductor layer” is, for example, a silicon germanium (SiGe) layer obtained by epitaxial growth, and the “second semiconductor layer” is, for example, an Si layer obtained by epitaxial growth. For etching SiGe, for example, hydrofluoric acid is used.
発明1の半導体基板の製造方法によれば、シリコン酸化膜とシリコン窒化膜とを積層して支持体を構成することによって、シリコン酸化膜とシリコン窒化膜のそれぞれの欠点を互いに補わせることができる。
即ち、シリコン酸化膜は、シリコン窒化膜と比べて成膜後に生じる応力が小さく、その厚膜化が可能である。従って、支持体をシリコン窒化膜のみで構成する場合と比べて、支持体の剛性を高くすることが可能であり、それゆえ空洞部の潰れを防止することができる。また、シリコン窒化膜は、シリコン酸化膜と比べてフッ硝酸によってエッチングされにくい。従って、支持体をシリコン酸化膜のみで構成する場合と比べて、シリコン酸化膜を過剰に厚く形成しないで済むので、絶縁膜を形成した後の半導体基材の平坦化が容易である。
According to the semiconductor substrate manufacturing method of the first aspect of the present invention, the silicon oxide film and the silicon nitride film are laminated to form the support, whereby the respective defects of the silicon oxide film and the silicon nitride film can be compensated for each other. .
That is, the silicon oxide film is less stressed after film formation than the silicon nitride film, and can be made thicker. Therefore, it is possible to increase the rigidity of the support as compared with the case where the support is composed only of the silicon nitride film, and therefore it is possible to prevent the cavity from being crushed. In addition, the silicon nitride film is less likely to be etched by hydrofluoric acid than the silicon oxide film. Therefore, it is not necessary to form the silicon oxide film excessively thick as compared with the case where the support is composed only of the silicon oxide film, and it is easy to planarize the semiconductor substrate after forming the insulating film.
〔発明2〕 発明2の半導体基板の製造方法は、半導体基材上に第1半導体層を形成する工程と、前記第1半導体層よりもエッチングの選択比が小さな第2半導体層を前記第1半導体層上に形成する工程と、前記第2半導体層及び前記第1半導体層に前記半導体基材を露出させる穴を形成する工程と、前記第2半導体層を前記半導体基材上で支持する支持体を、前記穴が埋め込まれ且つ当該第2半導体層が覆われるようにして該半導体基材上に形成する工程と、前記支持体に前記第1半導体層の端部の一部を露出させる開口面を形成する工程と、前記開口面を介して前記第1半導体層をエッチングすることにより、前記第2半導体層下に空洞部を形成する工程と、前記空洞部内に絶縁膜を形成する工程と、を含み、前記支持体は、シリコン窒化膜とシリコン酸化膜とを備えた積層構造の膜であることを特徴とするものである。 [Invention 2] A method of manufacturing a semiconductor substrate according to Invention 2 includes a step of forming a first semiconductor layer on a semiconductor substrate, and a second semiconductor layer having a lower etching selectivity than the first semiconductor layer. Forming on the semiconductor layer; forming a hole exposing the semiconductor substrate in the second semiconductor layer and the first semiconductor layer; and supporting the second semiconductor layer on the semiconductor substrate. Forming a body on the semiconductor substrate so that the hole is embedded and the second semiconductor layer is covered, and an opening exposing a part of the end of the first semiconductor layer to the support A step of forming a surface, a step of forming a cavity under the second semiconductor layer by etching the first semiconductor layer through the opening surface, and a step of forming an insulating film in the cavity The support includes silicon nitride. Is characterized in that a film of a laminated structure comprising a film and a silicon oxide film.
ここで、「穴」は、例えば素子分離領域に形成する。
発明2の半導体基板の製造方法によれば、シリコン酸化膜とシリコン窒化膜とを積層して支持体を構成することによって、シリコン酸化膜とシリコン窒化膜のそれぞれの欠点を互いに補わせることができる。
即ち、シリコン酸化膜は、シリコン窒化膜と比べて成膜後に生じる応力が小さく、その厚膜化が可能である。従って、支持体をシリコン窒化膜のみで構成する場合と比べて、支持体の剛性を高くすることが可能であり、それゆえ空洞部の潰れを防止することができる。また、シリコン窒化膜は、シリコン酸化膜と比べてフッ硝酸によってエッチングされにくい。従って、支持体をシリコン酸化膜のみで構成する場合と比べて、シリコン酸化膜を過剰に厚く形成しないで済むので、絶縁膜を形成した後の半導体基材の平坦化が容易である。
Here, the “hole” is formed in the element isolation region, for example.
According to the method for manufacturing a semiconductor substrate of the second aspect, by forming a support by stacking a silicon oxide film and a silicon nitride film, the respective defects of the silicon oxide film and the silicon nitride film can be compensated for each other. .
That is, the silicon oxide film is less stressed after film formation than the silicon nitride film, and can be made thicker. Therefore, it is possible to increase the rigidity of the support as compared with the case where the support is composed only of the silicon nitride film, and therefore it is possible to prevent the cavity from being crushed. In addition, the silicon nitride film is less likely to be etched by hydrofluoric acid than the silicon oxide film. Therefore, it is not necessary to form the silicon oxide film excessively thick as compared with the case where the support is composed only of the silicon oxide film, and it is easy to planarize the semiconductor substrate after forming the insulating film.
〔発明3〕 発明3の半導体基板の製造方法は、発明1又は発明2の半導体基板の製造方法において、前記第1半導体層は半導体層Aと半導体層Cとを備え、且つ前記第2半導体層は半導体層Bと半導体層Dとを備え、前記半導体基材上に前記第1半導体層を形成する工程と、前記第2半導体層を前記第1半導体層上に形成する工程は、前記半導体基材上に前記半導体層Aを形成し、次に、前記半導体層A上に前記半導体Bを形成し、さらに、前記半導体層B上に前記半導体Cを形成し、その後、前記半導体層C上に前記半導体Dを形成する工程であることを特徴とするものである。
[Invention 3] The semiconductor substrate manufacturing method of
ここで、「半導体層A」及び「半導体層C」は例えばエピタキシャル成長によって得られるシリコンゲルマニウム(SiGe)層であり、「半導体層B」及び「半導体層C」は例えばエピタキシャル成長によって得られるSi層である。
発明3の半導体基板の製造方法によれば、例えば、半導体層Bを電極に、絶縁膜を挟んでその上方の半導体層Dをボディとした構造を半導体基材に作ることができる。
Here, “semiconductor layer A” and “semiconductor layer C” are, for example, silicon germanium (SiGe) layers obtained by epitaxial growth, and “semiconductor layer B” and “semiconductor layer C” are, for example, Si layers obtained by epitaxial growth. .
According to the method for manufacturing a semiconductor substrate of the third aspect, for example, a structure in which the semiconductor layer B is an electrode and the semiconductor layer D above the body with the insulating film interposed therebetween can be formed on the semiconductor substrate.
〔発明4〕 発明4の半導体基板の製造方法は、発明1から発明3の何れか一の半導体基板の製造方法において、前記支持体を形成する工程では、前記穴が埋め込まれ且つ前記第2半導体層が覆われるようにして前記半導体基材上に前記シリコン窒化膜を形成し、次に、前記シリコン窒化膜上に前記シリコン酸化膜を形成することを特徴とするものである。
[Invention 4] The semiconductor substrate manufacturing method of Invention 4 is the method of manufacturing a semiconductor substrate according to any one of
このような構成であれば、支持体はシリコン窒化膜の上にシリコン酸化膜が積層された構造となる。従って、例えば、第2半導体層下の空洞部内に絶縁膜を形成した後で、半導体基材の上方全面をCMP(化学的機械的研磨)により平坦化する際に、支持体を構成するシリコン窒化膜が研磨処理に対するストッパとして機能する。これにより、第2半導体層の上面を研磨パッドで直接こすらないようにすることができるので、CMPによるダメージを第2半導体層に与えないようにすることができる。 With such a configuration, the support has a structure in which a silicon oxide film is laminated on a silicon nitride film. Therefore, for example, when an insulating film is formed in the cavity under the second semiconductor layer and then the entire upper surface of the semiconductor substrate is planarized by CMP (chemical mechanical polishing), the silicon nitride constituting the support is formed. The film functions as a stopper for the polishing process. Thus, the upper surface of the second semiconductor layer can be prevented from being directly rubbed with the polishing pad, so that damage caused by CMP can be prevented from being applied to the second semiconductor layer.
〔発明5〕 発明5の半導体基板の製造方法は、発明1から発明3の何れか一の半導体基板の製造方法において、前記支持体を形成する工程では、前記穴が埋め込まれ、且つ前記第2半導体層が覆われるようにして前記半導体基材上に前記シリコン酸化膜を形成し、次に、前記シリコン酸化膜上に前記シリコン窒化膜を形成することを特徴とするものである。
[Invention 5] The method for manufacturing a semiconductor substrate according to Invention 5, in the method for manufacturing a semiconductor substrate according to any one of
このような構成であれば、支持体はシリコン酸化膜の上にシリコン窒化膜が積層された構造となる。従って、例えば、第2半導体層下の第1半導体層をフッ硝酸でエッチングする際に、支持体を構成するシリコン酸化膜の上面をシリコン窒化膜で保護することができる。これにより、支持体の薄膜化を防ぐことができ、その剛性をより高く維持することができる。 With such a configuration, the support has a structure in which a silicon nitride film is laminated on a silicon oxide film. Therefore, for example, when the first semiconductor layer under the second semiconductor layer is etched with hydrofluoric acid, the upper surface of the silicon oxide film constituting the support can be protected with the silicon nitride film. As a result, it is possible to prevent the support from being thinned and to maintain its rigidity higher.
〔発明6〕 発明6の半導体基板の製造方法は、発明1から発明5の何れか一の半導体基板の製造方法において、前記第2半導体層を形成する工程と、前記支持体を形成する工程との間に、前記第1半導体層の周縁部をエッチングして取り除くことにより、前記第2半導体層の周縁部と前記半導体基材との間に隙間を形成する工程を含み、前記支持体を形成する工程では、前記隙間が埋め込まれるようにして前記半導体基材上に前記支持体を形成することを特徴とするものである。
[Invention 6] The semiconductor substrate manufacturing method of Invention 6 is the method of manufacturing a semiconductor substrate according to any one of
このような構成であれば、支持体は第2半導体層の周縁部と半導体基材との間に入りこむので、第2半導体層をその側面だけでなく周縁部の下側からも支えることが可能となる。従って、空洞部の潰れをより効果的に防止することができる。 With such a configuration, the support body enters between the peripheral portion of the second semiconductor layer and the semiconductor substrate, so that the second semiconductor layer can be supported not only from the side surface but also from the lower side of the peripheral portion. It becomes. Therefore, it is possible to more effectively prevent the hollow portion from being crushed.
〔発明7〕 発明7の半導体基板の製造方法は、発明1から発明6の何れか一の半導体基板の製造方法において、前記空洞部内に前記絶縁膜を形成した後で、前記半導体基材の上方全面に平坦化処理を施して前記第2半導体層上から前記支持体を取り除く工程、を含むことを特徴とするものである。
このような構成であれば、支持体下から第2半導体層の表面が露出するので、第2半導体層にトランジスタ等の素子を形成することが可能である。
[Invention 7] The method for manufacturing a semiconductor substrate according to Invention 7 is the method for manufacturing a semiconductor substrate according to any one of
With such a configuration, since the surface of the second semiconductor layer is exposed from under the support, it is possible to form an element such as a transistor in the second semiconductor layer.
〔発明8〕 発明8の半導体装置の製造方法は、発明7の半導体基板の製造方法を行って前記第2半導体層上から前記支持体を取り除いた後で、前記第2半導体層にトランジスタを形成する工程、を含むことを特徴とするものである。
このような構成であれば、上記半導体基板の製造方法が応用されるので、支持体の剛性を高く維持することができ、しかも半導体基材の平坦化が容易である。従って、SOI構造のトランジスタを再現性良く形成することができる。
本発明は、バルクの半導体基材の所望とする領域のみSOI構造を形成する、いわゆるSBSI技術に適用して極めて好適である。
[Invention 8] A method for manufacturing a semiconductor device according to Invention 8 includes forming a transistor in the second semiconductor layer after removing the support from the second semiconductor layer by performing the method for manufacturing a semiconductor substrate of Invention 7. The process of performing is included.
With such a configuration, the semiconductor substrate manufacturing method is applied, so that the rigidity of the support can be maintained high, and the semiconductor substrate can be easily flattened. Therefore, an SOI structure transistor can be formed with high reproducibility.
The present invention is extremely suitable when applied to a so-called SBSI technique in which an SOI structure is formed only in a desired region of a bulk semiconductor substrate.
以下、本発明の実施の形態を図面を参照しながら説明する。
(1)第1実施形態
図1(A)、図2(A)及び図3(A)は、本発明の第1実施形態に係る半導体装置の製造方法を示す平面図である。また、図1(B)は図1(A)のX1−X1′矢視断面図であり、図1(C)は図1(A)のY1−Y1 ′矢視断面図である。さらに、図2(B)は図2(A)のX2−X2′矢視断面図であり、図2(C)は図2(A)のY2−Y2 ′矢視断面図である。また、図3(B)は図3(A)のX3−X3′矢視断面図であり、図3(C)は図3(A)のY3−Y3 ′矢視断面図である。さらに、図4(A)〜(C)は、X3−X3′断面において、図3(B)以降の半導体装置の製造方法を示す断面図である。
Embodiments of the present invention will be described below with reference to the drawings.
(1) First Embodiment FIGS. 1A, 2A, and 3A are plan views showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention. 1B is a cross-sectional view taken along arrow X1-X1 ′ in FIG. 1A, and FIG. 1C is a cross-sectional view taken along arrow Y1-Y1 ′ in FIG. Further, FIG. 2B is a cross-sectional view taken along arrow X2-X2 ′ in FIG. 2A, and FIG. 2C is a cross-sectional view taken along arrow Y2-Y2 ′ in FIG. 3B is a cross-sectional view taken along the line X3-X3 ′ in FIG. 3A, and FIG. 3C is a cross-sectional view taken along the line Y3-Y3 ′ in FIG. Further, FIGS. 4A to 4C are cross-sectional views showing a method of manufacturing the semiconductor device after FIG. 3B in the X3-X3 ′ cross section.
図1(A)〜(C)に示すように、まず始めに、バルクのシリコンウエーハであるSi基板1上に、第1のSiGe層11を形成し、その上に第1のSi層13を形成する。さらに、第1のSi層13上に第2のSiGe層15を形成し、その上に第2のSi層17を形成する。これらSiGe層11,15及びSi層13,17は、それぞれエピタキシャル成長によって形成する。SiGe層11,15の膜厚は例えば5〜50[nm]程度であり、Si層13,17の膜厚は例えば10〜100[nm]程度である。
As shown in FIGS. 1A to 1C, first, a
次に、支持体用の穴hを形成する。即ち、図1(A)〜(C)に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、Si層17、SiGe層15、Si層13、SiGe層11を順次パターニングして、Si基板1の表面の一部を露出させる。この露出した部分が支持体用の穴hである。この穴hはトランジスタ等の素子を形成する領域の外側(即ち、素子分離領域)の一部に形成する。なお、Si基板1の一部を露出させる場合、Si基板1の表面でエッチングを止めるようにしても良いし、Si基板1をオーバーエッチングしてSi基板1に凹部を形成するようにしても良い。
Next, a hole h for the support is formed. That is, as shown in FIGS. 1A to 1C, the
次に、図2(A)〜(C)に示すように、SiGe層中のGeが拡散しない程度の温度で、Si基板1を熱酸化し、Si基板1の表面と、SiGe層11,15及びSi層13,17の側面及び、Si層17の上面に熱酸化膜(SiO2)21を形成する。この熱酸化膜21は、後述するSi3N4膜31の下地膜(即ち、Si3N4膜31の応力緩和用及び、Si3N4膜31を除去する際のエッチングストッパ用)であり、その膜厚は例えば数十[μm]程度である。
Next, as shown in FIGS. 2A to 2C, the
次に、CVDなどの方法により、Si基板1の上方全体にSi3N4膜31を形成する。図2(B)に示すように、このSi3N4膜31は、支持体用の穴hや、Si層17上だけでなく、SiGe層11,15及びSi層13,17の側面にも熱酸化膜21を介して形成される。このSi3N4膜31の厚さは例えば50〜200[nm]程度である。
次に、CVDなどの方法により、このSi3N4膜31上にSiO2膜33を形成する。図2(B)に示すように、このSiO2膜33は、Si3N4膜31と同様、支持体用の穴hやSi層17上だけでなく、SiGe層13,17及びSi層13,17の側面にも形成される。このSiO2膜33の厚さは例えば50〜400[nm]程度である。
Next, the Si 3 N 4 film 31 is formed on the entire upper surface of the
Next, a SiO 2 film 33 is formed on the Si 3 N 4 film 31 by a method such as CVD. As shown in FIG. 2B, this SiO 2 film 33 is not only on the support hole h and the
この半導体装置の製造方法では、図2(B)及び(C)に示すように、Si3N4膜31とSiO2膜33とを備えた積層構造の膜で支持体30を構成しており、このような支持体30によってSi層13,17をSi基板1上で支持する。なお、熱酸化膜21はSi3N4膜31の下地膜として形成したものであり、その厚さはSi3N4膜31やSiO2膜33と比べて極端に薄く、Si層13,17を支持することにはほとんど寄与しないので、支持体30とは区別される(即ち、支持体30には含まれない。)。
In this method of manufacturing a semiconductor device, as shown in FIGS. 2B and 2C, the
次に、図3(A)〜(C)に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、Si3N4膜31とSiO2膜33とからなる支持体30と、その下地の熱酸化膜21と、Si層17、SiGe層15、Si層13、SiGe層11とを順次パターニングすることにより、支持体30にSiGe層11,15の側面の一部と、Si層13,17の側面(端部)の一部とを露出させる開口面を形成する。
Next, as shown in FIGS. 3A to 3C, the
このパターニングによって、Si層17、SiGe層15、Si層13、SiGe層11はトランジスタ等の素子を形成する領域(即ち、素子形成領域)のSi基板1上にだけ残され、素子分離領域のSi基板1上からは完全に取り除かれる。なお、図3(A)〜(C)に示すように、SiGe層11,15の側面の一部等を露出させる開口面は、素子形成領域の周縁に沿って形成する。支持体30の開口面を形成しない部分では、開口面の形成後も支持体30とSiGe層13,17の側面及び、支持体30とSi層13、17の側面とが接している。そして、支持体30はこの接している部分でSi層13、17を支持し続けている。
By this patterning, the
次に、支持体30に形成された開口面を介してフッ硝酸等のエッチング液をSiGe層11,15及びSi層13,17に接触させることにより、SiGe層11,15をエッチングして除去する。これにより、図4(A)に示すように、Si基板1とSi層13との間、及びSi層13とSi層17との間にそれぞれ空洞部41,45を形成する。フッ硝酸を用いたウエットエッチングでは、SiGeとSiとのエッチングの選択比は、例えば100:1程度であるから、Si層13,17をあまりエッチングすることなくSiGe層11,15(図3(B)参照。)だけを選択的に取り除くことが可能である。
Next, the SiGe layers 11 and 15 are etched and removed by bringing an etching solution such as hydrofluoric acid into contact with the SiGe layers 11 and 15 and the Si layers 13 and 17 through the opening formed in the
また、図4(A)に示すように、SiGe層を除去して空洞部41,45を形成した後においても、支持体30の開口面を形成していない部分ではSi層13,17の側面は支持体30で覆われたままである。それゆえ、空洞部41,45を形成した後も、Si層13,17はSi基板1上で支持され、この状態を維持し続ける。
次に、Si基板1を熱酸化する。このとき、O2等の酸化種は、SiO2膜33下から露出したSi基板1の表面だけでなく、開口面を通って空洞部41,45内にも到達する。従って、図4(B)に示すように、この空洞部内にもSiO2膜51,55が形成される。以下で、この空洞部内に形成されたSiO2膜51,55を埋め込み酸化膜という。なお、埋め込み酸化膜51,55による空洞部内の埋め込みが十分でない場合には、熱酸化の後でCVDなどの方法により空洞部内にSiO2膜等を堆積させるようにしても良い。また、空洞部内に埋め込み酸化膜を形成した後で、1000℃以上の高温アニールを行うようにしても良い。これにより、埋め込み酸化膜をリフローさせることが可能となる。
Further, as shown in FIG. 4A, even after the SiGe layer is removed and the
Next, the
次に、CVDなどの方法によりSi基板1の上方全面にSiO2等の絶縁膜(図示せず)を形成する。そして、CMPでSi基板1の上方全面を平坦化処理する。これにより、Si層17の上方からSiO2膜33等を取り除くと同時に、Si層17の素子分離を行う。このCMPを用いた平坦化処理では、SiO2膜33下のSi3N4膜31が研磨処理に対するストッパとして機能する。従って、Si層17の上面を研磨パッドで直接こすらないようにすることができ、CMPによるダメージをSi層17に与えないようにすることができる。
Next, an insulating film (not shown) such as SiO 2 is formed on the entire upper surface of the
次に、例えば熱リン酸を用いたウエットエッチングによってSi層17上のSi3N4膜31を取り除く。熱リン酸を用いたウエットエッチングでは、SiO2はほとんどエッチングされないので、図4(C)に示すように、Si層17の上面が露出し、且つSi層17が素子分離された構造(即ち、SOI構造)をバルクのSi基板1に完成させることができる。
Next, the Si 3 N 4 film 31 on the
その後、例えばSi層17の表面の熱酸化を行うことにより、Si層17の表面にゲート絶縁膜(図示せず)を形成する。そして、ゲート絶縁膜が形成されたSi層17上にゲート電極(図示せず)を形成する。また、このゲート電極等をマスクとして、As、P、Bなどの不純物をSi層17内にイオン注入することにより、ソース及びドレイン(図示せず)を形成し、SOIトランジスタを完成させる。このSOIトランジスタでは、埋め込み絶縁膜55を挟んでSi層13とSi層17とが積み重なった構造となっているので、このSi層13を例えば電極として用いることが可能である。
Thereafter, for example, the surface of the
このように、本発明の第1実施形態に係る半導体装置の製造方法によれば、Si3N4膜31とSiO2膜33とを積層して支持体を構成することによって、Si3N4膜31とSiO2膜33のそれぞれの欠点を互いに補わせることができる。
即ち、SiO2膜33は、Si3N4膜31と比べて成膜後に生じる応力が小さく、その厚膜化が可能である。従って、支持体30をSi3N4膜33のみで構成する場合と比べて、支持体30の剛性を高くすることが可能であり、それゆえ空洞部41,45の潰れを防止することができる。
Thus, according to the manufacturing method of the semiconductor device according to the first embodiment of the present invention, the support is formed by stacking the Si 3 N 4 film 31 and the SiO 2 film 33, thereby forming the Si 3 N 4. The respective defects of the
That is, the SiO 2 film 33 is less stressed after film formation than the Si 3 N 4 film 31 and can be made thicker. Therefore, it is possible to increase the rigidity of the
また、Si3N4膜31は、SiO2膜33と比べてフッ硝酸によってエッチングされにくい。従って、支持体30をSiO2膜33のみで構成する場合と比べて、SiO2膜33を過剰に厚く形成しないで済む。さらに、CMPによる平坦化処理の際にSi3N4膜31がストッパとして機能するので、CMPによるダメージをSi層17に与えないようにすることができる。このため、埋め込み酸化膜51,55を形成した後のSi基板1の平坦化が容易である。
Further, the Si 3 N 4 film 31 is less likely to be etched by fluorinated nitric acid than the SiO 2 film 33. Therefore, the
この第1実施形態では、Si基板1が本発明の「半導体基材」に対応し、SiGe層11,15が本発明の「第1半導体層」に対応し、Si層13,17が本発明の「第2半導体層」に対応している。また、SiGe層11が本発明の「半導体層A」に対応し、Si層13が本発明の「半導体層B」に対応し、SiGe層15が本発明の「半導体層C」に対応し、Si層17が本発明の「半導体層D」に対応している。さらに、埋め込み酸化膜51,55が本発明の「絶縁膜」に対応している。
In the first embodiment, the
(2)第2実施形態
図5(A)及び図6(A)は、本発明の第2実施形態に係る半導体装置の製造方法を示す平面図である。また、図5(B)は図5(A)のX4−X4′矢視断面図であり、図5(C)は図5(A)のY4−Y4 ′矢視断面図である。さらに、図6(B)は図6(A)のX5−X5′矢視断面図であり、図6(C)は図6(A)のY5−Y5 ′矢視断面図である。この第2実施形態においても、素子分離領域の外側の一部に支持体用の穴hを形成する工程までは、第1実施形態と同じである。
(2) Second Embodiment FIGS. 5A and 6A are plan views showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention. 5B is a cross-sectional view taken along arrow X4-X4 ′ of FIG. 5A, and FIG. 5C is a cross-sectional view taken along arrow Y4-Y4 ′ of FIG. 5A. Further, FIG. 6B is a cross-sectional view taken along arrow X5-X5 ′ in FIG. 6A, and FIG. 6C is a cross-sectional view taken along arrow Y5-Y5 ′ in FIG. The second embodiment is the same as the first embodiment up to the step of forming the support hole h in a part of the outside of the element isolation region.
この第2実施形態では、図5(A)〜(C)に示すように、支持体用の穴hを形成した後で、SiGe層11,15をフッ硝酸等で軽くエッチングしてその周縁部を取り除く。これにより、Si層13の周縁部とSi基板1との間、及び第Si層13の周縁部とSi層17の周縁部との間にそれぞれ隙間60を形成する。図5(A)に示すように、この隙間60の奥行きをLとしたとき、Lは例えば0.01〜0.3[μm]程度である。
In this second embodiment, as shown in FIGS. 5A to 5C, after the hole h for the support is formed, the SiGe layers 11 and 15 are lightly etched with hydrofluoric acid or the like, and the peripheral portion thereof. Remove. As a result,
次に、図6(A)〜(C)に示すように、Si基板1を熱酸化して、Si基板1の表面と、SiGe層11,15及びSi層13,17の側面及び、Si層17の上面に熱酸化膜21を形成する。そして、CVDなどの方法により、この隙間60が埋め込まれるようにしてSi基板1の上方全体にSi3N4膜31を形成する。これ以降の工程は、第1実施形態と同じである。
Next, as shown in FIGS. 6A to 6C, the
このような構成であれば、Si層13の周縁部とSi基板1との間、及びSi層13の周縁部とSi層17の周縁部との間にそれぞれSi3N4膜31が入り込むので、Si層13,17をその側面だけでなく周縁部の下側からも支えることが可能となる。従って、空洞部の潰れをより効果的に防止することができる。
With such a configuration, the Si 3 N 4 film 31 enters between the periphery of the
(3)第3実施形態
図7(A)は、本発明の第3実施形態に係る半導体装置の製造方法を示す平面図である。また、図7(B)は図7(A)のX4−X4′矢視断面図であり、図7(C)は図7(A)のY4−Y4 ′矢視断面図である。
(3) Third Embodiment FIG. 7A is a plan view showing a method for manufacturing a semiconductor device according to a third embodiment of the present invention. 7B is a cross-sectional view taken along the line X4-X4 ′ in FIG. 7A, and FIG. 7C is a cross-sectional view taken along the line Y4-Y4 ′ in FIG. 7A.
上述した第1、第2実施形態では、SiGe層とSi層とをそれぞれ2層ずつ、交互に積層する場合について説明したが、SiGe層とSi層はそれぞれ1層ずつでも構わない。例えば、図7(A)〜(C)に示すように、Si基板1上にSiGe層15´とSi層17´とを積層し、その上に支持体30としてSi3N4膜31とSiO2膜33とを積層する。このような構成であっても、Si3N4膜31とSiO2膜33のそれぞれの欠点を互いに補わせることができるので、支持体30の剛性を高く維持することができる。また、Si基板1の平坦化が容易である。
In the first and second embodiments described above, the case where two SiGe layers and two Si layers are alternately stacked has been described. However, one SiGe layer and one Si layer may be provided. For example, as shown in FIGS. 7A to 7C, a
この第3実施形態では、SiGe層15´が本発明の「第1半導体層」に対応し、Si層17´が本発明の「第2半導体層」に対応している。
なお、本発明の実施形態では、支持体30の下層をSi3N4膜31に、支持体30の上層をSiO2膜33で構成する場合について説明した。しかしながら、本発明の支持体30は、その下層がSiO2膜33で、その上層がSi3N4膜31でも良い。
In the third embodiment, the
In the embodiment of the present invention, the case where the lower layer of the
このような構成であれば、例えば図3(A)〜(C)において、SiGe層11,15をフッ硝酸でエッチングする際に、支持体30を構成するSiO2膜33の上面をSi3N4膜31で保護することができる。従って、支持体30の薄膜化を防ぐことができ、その剛性をより高く維持することができる。
また、本発明の実施形態では、支持体30がSi3N4膜31とSiO2膜33との2層からなる場合について説明したが、本発明の支持体30は2層に限定されるものではない。Si3N4膜31とSiO2膜33とを含む3層又は、それ以上でも良い。例えば、支持体30の下層をSi3N4膜31とし、中間層をSiO2膜33とし、上層をSi3N4膜31としても良い。或いは、支持体30の下層をSiO2膜33とし、中間層をSi3N4膜31とし、上層をSiO2膜33としても良い。
With such a configuration, for example, in FIGS. 3A to 3C, when the SiGe layers 11 and 15 are etched with hydrofluoric acid, the upper surface of the SiO 2 film 33 constituting the
In the embodiment of the present invention, the case where the
このような構成でも、SiO2膜33とSi3N4膜31のそれぞれの欠点を互いに補わせることができるので、支持体30の剛性を高く維持することができ、Si基板1の平坦化が容易である。
さらに、本発明の実施形態では、始めに、Si基板1上の全面にSiGe層11と、Si層13と、SiGe層15と、Si層17とを順次エピタキシャル成長させる場合について説明した。しかしながら、これらの層は、Si基板1上の全面ではなく、素子形成領域にのみ形成し、素子分離領域には形成しないようにしても良い。例えば、素子分離領域のSi基板1表面をSiO2膜で覆った状態で、SiGe層とSi層とを交互に選択エピタキシャル成長法により形成しても良い。
Even with such a configuration, the respective defects of the SiO 2 film 33 and the Si 3 N 4 film 31 can be compensated for each other, so that the rigidity of the
Furthermore, in the embodiment of the present invention, the case where the
このような構成であっても、Si層17が覆われるようにしてSi基板1上に支持体30を形成することができ、この支持体30にSiGe層11,15等の側面を露出させる開口面を形成することができる。従って、素子形成領域に空洞部41,45(図4(A)参照。)を形成することが可能である。
また、本発明の実施形態では、「半導体基材」の材質がSiで、「第1半導体層」の材質がSiGeで、「第2半導体層」の材質がSiの場合について説明した。しかしながら、これらの材質は上記に限られることはない。例えば、「半導体基材」の材質としては、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどを用いることができる。また、「第1半導体層」の材質としては、Si基板1および第2半導体層よりもエッチングの選択比が大きな材質を用いることができる。例えば、「第1半導体層」および「第2半導体層」の材質として、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどの中から選択された組み合わせを用いることができる。
Even with such a configuration, the
In the embodiment of the present invention, the case where the material of the “semiconductor substrate” is Si, the material of the “first semiconductor layer” is SiGe, and the material of the “second semiconductor layer” is Si has been described. However, these materials are not limited to the above. For example, Si, Ge, SiGe, SiC, SiSn, PbS, GaAs, InP, GaP, GaN, ZnSe, or the like can be used as the material of the “semiconductor substrate”. Further, as the material of the “first semiconductor layer”, a material having a higher etching selection ratio than the
1 Si基板、11 (第1の)SiGe層、13 (第1の)Si層、15 (第2の)SiGe層、15´ SiGe層、17 (第2の)Si層、17´ Si層、21 熱酸化膜(SiO2)、30 支持体、31 Si3N4膜、33 SiO2膜、41,45 空洞部、51,55 埋め込み酸化膜(SiO2)、60 隙間、h (支持体用の)穴 1 Si substrate, 11 (first) SiGe layer, 13 (first) Si layer, 15 (second) SiGe layer, 15 'SiGe layer, 17 (second) Si layer, 17' Si layer, 21 thermal oxide film (SiO 2 ), 30 support, 31 Si 3 N 4 film, 33 SiO 2 film, 41, 45 cavity, 51, 55 buried oxide film (SiO 2 ), 60 gap, h (for support )hole
Claims (10)
シリコン層を前記シリコンゲルマニウム層上に形成する工程と、
前記シリコン層及び前記シリコンゲルマニウム層に前記シリコン基材を露出させる穴を形成する工程と、
前記シリコン層を前記シリコン基材上で支持する支持体を、前記穴が埋め込まれ且つ当該シリコン層が覆われるようにして該シリコン基材上に形成する工程と、
前記支持体に前記シリコンゲルマニウム層の端部の一部を露出させる開口面を形成する工程と、
前記開口面を介して前記シリコンゲルマニウム層をフッ硝酸でエッチングすることにより、前記シリコン層下に空洞部を形成する工程と、
前記空洞部内に絶縁膜を形成する工程と、を含み、
前記支持体は、シリコン窒化膜とシリコン酸化膜とを備えた積層構造の膜であることを特徴とする半導体基板の製造方法。 Forming a silicon germanium layer on a silicon substrate,
Forming a silicon layer on the silicon germanium layer,
Forming a hole exposing the silicon substrate in the silicon layer and the silicon germanium layer;
A step of forming the silicon layer support supporting on the silicon substrate, as the hole is filled and the silicon layer is covered on the silicon substrate,
Forming an opening surface exposing a part of an end of the silicon germanium layer on the support;
Etching the silicon germanium layer with hydrofluoric acid through the opening, thereby forming a cavity under the silicon layer;
Forming an insulating film in the cavity,
The method of manufacturing a semiconductor substrate, wherein the support is a film having a laminated structure including a silicon nitride film and a silicon oxide film.
前記シリコン基材上に前記シリコンゲルマニウム層を形成する工程と、前記シリコン層を前記シリコンゲルマニウム層上に形成する工程は、
前記シリコン基材上に前記シリコンゲルマニウム層Aを形成し、次に、前記シリコンゲルマニウム層A上に前記シリコン層Bを形成し、さらに、前記シリコン層B上に前記シリコンゲルマニウム層Cを形成し、その後、前記シリコンゲルマニウム層C上に前記シリコン層Dを形成する工程であることを特徴とする請求項1に記載の半導体基板の製造方法。 The silicon germanium layer includes a silicon germanium layer A and a silicon germanium layer C, and the silicon layer includes a silicon layer B and a silicon layer D.
Forming the silicon germanium layer on the silicon substrate, and forming the silicon layer on the silicon germanium layer,
Forming the silicon germanium layer A on the silicon substrate, then forming the silicon layer B on the silicon germanium layer A, and further forming the silicon germanium layer C on the silicon layer B; 2. The method of manufacturing a semiconductor substrate according to claim 1, wherein the silicon layer D is formed on the silicon germanium layer C. 3 .
前記穴が埋め込まれ且つ前記シリコン層が覆われるようにして前記シリコン基材上に前記シリコン窒化膜を形成し、次に、
前記シリコン窒化膜上に前記シリコン酸化膜を形成することを特徴とする請求項1又は請求項2に記載の半導体基板の製造方法。 In the step of forming the support,
Forming the silicon nitride film on the silicon substrate such that the hole is embedded and the silicon layer is covered;
The method of manufacturing a semiconductor substrate according to claim 1 , wherein the silicon oxide film is formed on the silicon nitride film .
前記穴が埋め込まれ、且つ前記シリコン層が覆われるようにして前記シリコン基材上に前記シリコン酸化膜を形成し、次に、
前記シリコン酸化膜上に前記シリコン窒化膜を形成することを特徴とする請求項1又は請求項2に記載の半導体基板の製造方法。 In the step of forming the support,
The hole is buried, and as the silicon layer is covered to form the silicon oxide film on the silicon substrate, then
The method of manufacturing a semiconductor substrate according to claim 1 or claim 2, characterized in that forming the silicon nitride film on the silicon oxide film.
前記シリコンゲルマニウム層の周縁部をエッチングして取り除くことにより、前記シリコン層の周縁部と前記シリコン基材との間に隙間を形成する工程を含み、
前記支持体を形成する工程では、
前記隙間が埋め込まれるようにして前記シリコン基材上に前記支持体を形成することを特徴とする請求項1から請求項4の何れか一項に記載の半導体基板の製造方法。 Between the step of forming the silicon layer and the step of forming the support,
Forming a gap between the peripheral edge of the silicon layer and the silicon substrate by etching away the peripheral edge of the silicon germanium layer;
In the step of forming the support,
The method of manufacturing a semiconductor substrate according to any one of claims 1 to 4, characterized in that to form the support on the silicon substrate as the gap is filled.
シリコン層を前記シリコンゲルマニウム層上に形成する工程と、
前記シリコン層を前記シリコン基材上で支持する支持体を当該シリコン層が覆われるようにして該シリコン基材上に形成する工程と、
前記支持体に前記シリコンゲルマニウム層の端部の一部を露出させる開口面を形成する工程と、
前記開口面を介して前記シリコンゲルマニウム層をフッ硝酸でエッチングすることにより、前記シリコン層下に空洞部を形成する工程と、
前記空洞部内に絶縁膜を形成する工程と、を含み、
前記支持体は、シリコン窒化膜とシリコン酸化膜とを備えた積層構造の膜であり、
前記シリコンゲルマニウム層はシリコンゲルマニウム層Aとシリコンゲルマニウム層Cとを備え、且つ前記シリコン層はシリコン層Bとシリコン層Dとを備え、
前記シリコン基材上に前記シリコンゲルマニウム層を形成する工程と、前記シリコン層を前記シリコンゲルマニウム層上に形成する工程は、
前記シリコン基材上に前記シリコンゲルマニウム層Aを形成し、次に、前記シリコンゲルマニウム層A上に前記シリコン層Bを形成し、さらに、前記シリコン層B上に前記シリコンゲルマニウム層Cを形成し、その後、前記シリコンゲルマニウム層C上に前記シリコン層Dを形成する工程であることを特徴とする半導体基板の製造方法。 Forming a silicon germanium layer on a predetermined area of the silicon substrate;
Forming a silicon layer on the silicon germanium layer;
Forming a support for supporting the silicon layer on the silicon substrate on the silicon substrate so that the silicon layer is covered;
Forming an opening surface exposing a part of an end of the silicon germanium layer on the support;
Etching the silicon germanium layer with hydrofluoric acid through the opening, thereby forming a cavity under the silicon layer;
Forming an insulating film in the cavity,
The support is a film having a laminated structure including a silicon nitride film and a silicon oxide film,
The silicon germanium layer includes a silicon germanium layer A and a silicon germanium layer C, and the silicon layer includes a silicon layer B and a silicon layer D.
Forming the silicon germanium layer on the silicon substrate, and forming the silicon layer on the silicon germanium layer,
Forming the silicon germanium layer A on the silicon substrate, then forming the silicon layer B on the silicon germanium layer A, and further forming the silicon germanium layer C on the silicon layer B; Then, the method of manufacturing a semiconductor substrate, which is a step of forming the silicon layer D on the silicon germanium layer C.
シリコン層を前記シリコンゲルマニウム層上に形成する工程と、
前記シリコン層を前記シリコン基材上で支持する支持体を当該シリコン層が覆われるようにして該シリコン基材上に形成する工程と、
前記支持体に前記シリコンゲルマニウム層の端部の一部を露出させる開口面を形成する工程と、
前記開口面を介して前記シリコンゲルマニウム層をフッ硝酸でエッチングすることにより、前記シリコン層下に空洞部を形成する工程と、
前記空洞部内に絶縁膜を形成する工程と、を含み、
前記支持体は、シリコン窒化膜とシリコン酸化膜とを備えた積層構造の膜であり、
前記支持体を形成する工程では、
前記シリコン層が覆われるようにして前記シリコン基材上に前記シリコン窒化膜を形成し、次に、
前記シリコン窒化膜上に前記シリコン酸化膜を形成することを特徴とする半導体基板の製造方法。 Forming a silicon germanium layer on a predetermined area of the silicon substrate;
Forming a silicon layer on the silicon germanium layer;
Forming a support for supporting the silicon layer on the silicon substrate on the silicon substrate so that the silicon layer is covered;
Forming an opening surface exposing a part of an end of the silicon germanium layer on the support;
Etching the silicon germanium layer with hydrofluoric acid through the opening, thereby forming a cavity under the silicon layer;
Forming an insulating film in the cavity,
The support is a film having a laminated structure including a silicon nitride film and a silicon oxide film,
In the step of forming the support,
Forming the silicon nitride film on the silicon substrate such that the silicon layer is covered;
A method of manufacturing a semiconductor substrate , comprising forming the silicon oxide film on the silicon nitride film .
シリコン層を前記シリコンゲルマニウム層上に形成する工程と、
前記シリコン層を前記シリコン基材上で支持する支持体を当該シリコン層が覆われるようにして該シリコン基材上に形成する工程と、
前記支持体に前記シリコンゲルマニウム層の端部の一部を露出させる開口面を形成する工程と、
前記開口面を介して前記シリコンゲルマニウム層をフッ硝酸でエッチングすることにより、前記シリコン層下に空洞部を形成する工程と、
前記空洞部内に絶縁膜を形成する工程と、を含み、
前記支持体は、シリコン窒化膜とシリコン酸化膜とを備えた積層構造の膜であり、
前記シリコン層を形成する工程と、前記支持体を形成する工程との間に、
前記シリコンゲルマニウム層の周縁部をエッチングして取り除くことにより、前記シリコン層の周縁部と前記シリコン基材との間に隙間を形成する工程、をさらに含み、
前記支持体を形成する工程では、
前記隙間が埋め込まれるようにして前記シリコン基材上に前記支持体を形成することを特徴とする半導体基板の製造方法。 Forming a silicon germanium layer on a predetermined area of the silicon substrate;
Forming a silicon layer on the silicon germanium layer;
Forming a support for supporting the silicon layer on the silicon substrate on the silicon substrate so that the silicon layer is covered;
Forming an opening surface exposing a part of an end of the silicon germanium layer on the support;
Etching the silicon germanium layer with hydrofluoric acid through the opening, thereby forming a cavity under the silicon layer;
Forming an insulating film in the cavity,
The support is a film having a laminated structure including a silicon nitride film and a silicon oxide film,
Between the step of forming the silicon layer and the step of forming the support,
A step of forming a gap between the peripheral portion of the silicon layer and the silicon base material by etching and removing the peripheral portion of the silicon germanium layer;
In the step of forming the support,
A method of manufacturing a semiconductor substrate, wherein the support is formed on the silicon base material so that the gap is embedded .
前記シリコン基材の上方全面に平坦化処理を施して前記シリコン層上から前記支持体を取り除く工程、を含むことを特徴とする請求項1から請求項8の何れか一項に記載の半導体基板の製造方法。The semiconductor substrate according to any one of claims 1 to 8, further comprising a step of planarizing the entire upper surface of the silicon base material to remove the support from the silicon layer. Manufacturing method.
前記シリコン層にトランジスタを形成する工程、を含むことを特徴とする半導体装置の製造方法。Forming a transistor in the silicon layer. A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005209809A JP4649282B2 (en) | 2005-07-20 | 2005-07-20 | Semiconductor substrate manufacturing method and semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005209809A JP4649282B2 (en) | 2005-07-20 | 2005-07-20 | Semiconductor substrate manufacturing method and semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007027542A JP2007027542A (en) | 2007-02-01 |
| JP4649282B2 true JP4649282B2 (en) | 2011-03-09 |
Family
ID=37787884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005209809A Expired - Fee Related JP4649282B2 (en) | 2005-07-20 | 2005-07-20 | Semiconductor substrate manufacturing method and semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4649282B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205339A (en) * | 1989-02-03 | 1990-08-15 | Fujitsu Ltd | Manufacture of semiconductor device |
| US20070126034A1 (en) * | 2003-10-10 | 2007-06-07 | Tokyo Institute Of Technology | Semiconductor substrate, semiconductor device and process for producing semiconductor substrate |
| JP2006344769A (en) * | 2005-06-09 | 2006-12-21 | Seiko Epson Corp | Semiconductor device and manufacturing method of semiconductor device |
-
2005
- 2005-07-20 JP JP2005209809A patent/JP4649282B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007027542A (en) | 2007-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007521667A (en) | Tri-gate transistor and manufacturing method thereof | |
| JP4649282B2 (en) | Semiconductor substrate manufacturing method and semiconductor device manufacturing method | |
| US7452781B2 (en) | Method for manufacturing a semiconductor substrate, method for manufacturing a semiconductor device, and the semiconductor device | |
| JP4678163B2 (en) | Semiconductor substrate manufacturing method and semiconductor device manufacturing method | |
| US20070138512A1 (en) | Semiconductor substrate manufacturing method and semiconductor device | |
| JP2008028359A (en) | Manufacturing method of semiconductor device | |
| US7847352B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4852275B2 (en) | Semiconductor substrate manufacturing method and semiconductor device manufacturing method | |
| US20080237778A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP4670490B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP4792956B2 (en) | Semiconductor substrate manufacturing method and semiconductor device manufacturing method | |
| KR100798826B1 (en) | Semiconductor substrates and semiconductor devices, manufacturing methods thereof, and methods for designing semiconductor substrates | |
| JP4894245B2 (en) | Manufacturing method of semiconductor device | |
| JP4792992B2 (en) | Semiconductor substrate manufacturing method, semiconductor device manufacturing method, and semiconductor device | |
| JP2007149804A (en) | Semiconductor substrate manufacturing method, semiconductor device manufacturing method, and semiconductor device | |
| JP2007165676A (en) | Semiconductor substrate manufacturing method and semiconductor device | |
| JP2008244106A (en) | Manufacturing method of semiconductor device | |
| JP2009176856A (en) | Manufacturing method of semiconductor device | |
| KR20070090089A (en) | Semiconductor device and manufacturing method thereof | |
| JP2006339484A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2007234794A (en) | Manufacturing method of semiconductor device | |
| JP2007324376A (en) | Manufacturing method of semiconductor device | |
| JP2007201003A (en) | Semiconductor substrate manufacturing method, semiconductor device manufacturing method, and semiconductor device | |
| JP2007335710A (en) | Manufacturing method of semiconductor device | |
| JP2006253258A (en) | Semiconductor substrate, semiconductor device, semiconductor substrate manufacturing method, and semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070919 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |