JP4657173B2 - Thin film transistor - Google Patents
Thin film transistor Download PDFInfo
- Publication number
- JP4657173B2 JP4657173B2 JP2006228726A JP2006228726A JP4657173B2 JP 4657173 B2 JP4657173 B2 JP 4657173B2 JP 2006228726 A JP2006228726 A JP 2006228726A JP 2006228726 A JP2006228726 A JP 2006228726A JP 4657173 B2 JP4657173 B2 JP 4657173B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- thin film
- electrode
- film transistor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、液滴吐出法による薄膜トランジスタの作製方法、及び発光装置、又は液晶表示
装置等の半導体装置の作製方法に関する。
The present invention relates to a method for manufacturing a thin film transistor by a droplet discharge method and a method for manufacturing a semiconductor device such as a light-emitting device or a liquid crystal display device.
ピエゾ方式やサーマルジェット方式に代表される液滴吐出技術が注目を集めている。この
液滴吐出技術は活字、画像の描画に使われてきたが、近年微細パターン形成などの半導体
分野へ応用する試みが始まっている。
Droplet ejection techniques represented by the piezo method and thermal jet method are attracting attention. Although this droplet discharge technique has been used for printing characters and images, attempts to apply it to the semiconductor field such as fine pattern formation have recently started.
また半導体分野である薄膜トランジスタの形成方法において、マスクの除去工程を省略す
る方法がある(特許文献1参照)。特許文献1には、ゲート配線の上方の絶縁膜に接して
例えばレジストマスクを形成し、不純物の添加を行う工程において、リンが添加されたマ
スクが黒色化し、チャネル形成領域の上方の保護膜として使用することが記載されている
。
特許文献1において、レジストマスクを形成する方法について具体的に記載されていない
が、一般的なフォトリソグラフィー工程ではスピンコーティング法により塗布される。ス
ピンコーティング法によりレジストマスクを形成すると、該マスクの材料が無駄になるこ
とが多いという問題がある。
In Patent Document 1, although a method for forming a resist mask is not specifically described, it is applied by a spin coating method in a general photolithography process. When a resist mask is formed by spin coating, there is a problem that the material of the mask is often wasted.
また一般的にパターニングが終了すると、レジスト等のマスクは除去されている。そのた
め、マスク除去のための工程であるアッシング工程、剥離工程、洗浄工程等が必要となる
。
In general, when patterning is completed, a mask such as a resist is removed. Therefore, an ashing process, a peeling process, a cleaning process, and the like, which are processes for removing the mask, are required.
そこで本発明は、マスクを除去することなく使用し、マスク除去を不要とする簡便な薄膜
トランジスタの作製方法、薄膜トランジスタ、及び該薄膜トランジスタを有する半導体装
置を提供することを課題とする。
Therefore, an object of the present invention is to provide a simple method for manufacturing a thin film transistor that is used without removing a mask and does not require mask removal, a thin film transistor, and a semiconductor device having the thin film transistor.
上記課題を鑑み本発明は、所望の形状にパターニングするためのマスクを除去せずに薄膜
トランジスタ(TFT)を形成することを特徴とする。すなわち、本発明の薄膜トランジ
スタは、マスクを有することを特徴とする。また本発明は、全ての工程におけるマスクを
残す必要はなく、少なくとも一工程のマスクが残る状態を含む。全ての工程のマスクを残
す場合、全マスクの工程を削減でき好ましいが、少なくとも一工程のマスクを残せば、該
一工程のマスクにかかる工程を削減することができる。そのため、少なくとも一工程のマ
スクを残せば、全てのマスクを除去する場合と比較して、工程の短縮が期待できる。
In view of the above problems, the present invention is characterized in that a thin film transistor (TFT) is formed without removing a mask for patterning into a desired shape. That is, the thin film transistor of the present invention has a mask. In addition, the present invention does not need to leave a mask in every process, and includes a state in which a mask in at least one process remains. When leaving the masks for all the steps, it is preferable because the steps for all the masks can be reduced. However, if at least one step of the mask is left, the steps for the one-step mask can be reduced. Therefore, if at least one mask is left, the process can be expected to be shortened as compared with the case where all the masks are removed.
マスクは、インクジェット法又はフォトリソグラフィー法により形成することができる。
例えば、インクジェット法により、溶媒にマスク材料が混入された組成物(溶媒にマスク
材料が溶解又は分散した組成物を含む)を吐出してマスクを形成することができる。特に
、インクジェット法によりマスクを形成する場合、マスクの露光、現像といったフォトリ
ソグラフィー工程を省略することができる。またインクジェット法は、フォトリソグラフ
ィー法においてマスクを形成するときに用いられるスピンコーティング法に比べ、マスク
材を有効に使用できるため、材料コストを低減することができ好ましい。
The mask can be formed by an inkjet method or a photolithography method.
For example, a mask can be formed by discharging a composition in which a mask material is mixed in a solvent (including a composition in which the mask material is dissolved or dispersed in the solvent) by an inkjet method. In particular, when a mask is formed by an ink jet method, a photolithography process such as exposure and development of the mask can be omitted. The ink jet method is preferable because it can reduce the material cost because the mask material can be used more effectively than the spin coating method used when forming a mask in the photolithography method.
また本発明は、配線をインクジェット法により形成してもよい。例えば、インクジェット
法により、溶媒に導電体(配線を構成する材料)が混入された組成物(溶媒に導電体が溶
解又は分散させた組成物を含む)を吐出して配線を形成することができる。
In the present invention, the wiring may be formed by an inkjet method. For example, the wiring can be formed by discharging a composition (including a composition in which a conductor is dissolved or dispersed in a solvent) in which a conductor (a material constituting the wiring) is mixed in a solvent by an inkjet method. .
このような組成物を吐出する工程は、減圧下で行うと好ましい。組成物を吐出して被処理
物に着弾するまでの間に、該組成物の溶媒が蒸発し、組成物の乾燥と焼成の工程を省略す
ることができる。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため
好ましい。
The step of discharging such a composition is preferably performed under reduced pressure. The solvent of the composition evaporates between the time when the composition is discharged and the material is landed on the object to be processed, so that the steps of drying and baking the composition can be omitted. Further, it is preferable to perform under reduced pressure because an oxide film or the like is not formed on the surface of the conductor.
このとき、組成物はドット(液滴)状に吐出されたり、ドットが連なった柱状に吐出され
たりする。また組成物がドット状又は柱状に吐出されることを単に滴下と表記することも
ある。すなわち、複数のドットが連続して吐出されるため、ドットとして認識されず線状
に吐出されることもある。
At this time, the composition is ejected in the form of dots (droplets), or is ejected in the form of columns in which dots are connected. Moreover, it may be only described as dripping that a composition is discharged in the shape of a dot or a column. That is, since a plurality of dots are continuously ejected, they are not recognized as dots and may be ejected linearly.
特に、インクジェット法により配線を形成する場合、該配線をパターニングするためのマ
スクの露光、現像といったフォトリソグラフィー工程、配線パターニングするエッチング
工程を省略することができる。さらに、配線上のマスクを除去する必要がある場合、マス
クの洗浄工程を省略することができる。またスピンコーティング法等の塗布法に比べ、イ
ンクジェット法は配線材料を有効に使用できるため、材料コストを低減することができる
。
In particular, when a wiring is formed by an inkjet method, a photolithography process such as exposure and development of a mask for patterning the wiring and an etching process for patterning the wiring can be omitted. Further, when it is necessary to remove the mask on the wiring, the mask cleaning step can be omitted. In addition, compared with a coating method such as a spin coating method, the inkjet method can effectively use a wiring material, so that the material cost can be reduced.
特に、半導体膜はプラズマCVD法等の堆積法により形成するためマスクを必要とする可
能性が高い。そのため本発明は、半導体膜をパターニングするためのマスクを除去せずに
薄膜トランジスタを形成するとよい。さらにマスクをインクジェット法により形成すると
好ましい。この場合、マスクをゲート絶縁膜、層間絶縁膜又はこれらの一部として使用す
ることができる。すなわちマスクは、ゲート絶縁膜、又は層間絶縁膜等の絶縁膜として機
能させることができる。このときマスクは、上記材料以外に、珪素(Si)と酸素(O)
との結合で骨格構造が構成され、置換基に少なくとも水素を含む、又は置換基にフッ素、
アルキル基、又は芳香族炭化水素のうち少なくとも1種を有するポリマー材料、いわゆる
シロキサン、又は珪素(Si)と窒素(N)の結合を有するポリマー材料、いわゆるポリ
シラザンを含む液体材料を用いて形成するとよい。
In particular, a semiconductor film is likely to require a mask because it is formed by a deposition method such as a plasma CVD method. Therefore, in the present invention, a thin film transistor is preferably formed without removing a mask for patterning a semiconductor film. Further, it is preferable to form a mask by an ink jet method. In this case, the mask can be used as a gate insulating film, an interlayer insulating film, or a part thereof. That is, the mask can function as an insulating film such as a gate insulating film or an interlayer insulating film. At this time, the mask is made of silicon (Si) and oxygen (O) in addition to the above materials.
And a skeleton structure is formed by the bond with, and the substituent contains at least hydrogen, or the substituent has fluorine,
It may be formed using a polymer material having at least one of an alkyl group or an aromatic hydrocarbon, a so-called siloxane, or a polymer material having a bond of silicon (Si) and nitrogen (N), a so-called polysilazane liquid material. .
液滴吐出法、いわゆるインクジェット法としてピエゾ方式を用いることができる。ピエゾ
方式は、インク滴の制御性に優れインク選択の自由度の高いことからインクジェットプリ
ンターでも利用されている。なお、ピエゾ方式には、MLP(Multi Layer Piezo)タイ
プとMLChip(Multi Layer Ceramic Hyper Integrated Piezo Segments)タイプが
ある。また溶媒の材料によっては、発熱体を発熱させ気泡を生じさせ溶液を押し出す、い
わゆるサーマル方式を用いたインクジェット法でもよい。
A piezo method can be used as a droplet discharge method, a so-called inkjet method. The piezo method is also used in ink jet printers because of its excellent controllability of ink droplets and high degree of freedom in ink selection. Note that there are two types of piezo methods: MLP (Multi Layer Piezo) type and MLChip (Multi Layer Ceramic Hyper Integrated Piezo Segments) type. Depending on the material of the solvent, an ink jet method using a so-called thermal method in which a heating element generates heat to generate bubbles and push out the solution may be used.
以上のように、マスク材の剥離工程を不要とする簡便な方法により薄膜トランジスタを形
成することができる。さらにインクジェット法によりマスク材を形成するため、マスク材
の露光、現像といったフォトリソグラフィー工程を省略することができる。このように、
工程数を削減することができ、製品納品期間を短縮することができる。特に、スピンコー
ティング法でマスクを形成するときに行われうる基板端面の洗浄工程を省くことができる
。またスピンコーティング法等に比べ、インクジェット法はマスク材を有効に使用できる
ため、材料コストを低減することができる。
As described above, a thin film transistor can be formed by a simple method that does not require a mask material peeling step. Further, since the mask material is formed by the ink jet method, a photolithography process such as exposure and development of the mask material can be omitted. in this way,
The number of processes can be reduced, and the product delivery period can be shortened. In particular, it is possible to omit the cleaning process of the substrate end face which can be performed when the mask is formed by the spin coating method. Compared with a spin coating method or the like, the inkjet method can effectively use a mask material, so that the material cost can be reduced.
以下に、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するた
めの全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰
り返しの説明は省略する。
Embodiments of the present invention will be described below with reference to the drawings. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.
(実施の形態1)
本実施の形態では、薄膜トランジスタの作製方法の一例について説明する。
(Embodiment 1)
In this embodiment, an example of a method for manufacturing a thin film transistor will be described.
まず図1(A)に示すように、絶縁表面を有する基板100上に下地膜101を形成する
。基板100には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなど
のガラス基板、石英基板、ステンレス基板等を用いることができる。また、ポリエチレン
-テレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサル
フォン(PES)に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂か
らなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程にお
ける処理温度に耐え得るのであれば用いることが可能である。
First, as illustrated in FIG. 1A, a
-Plastic such as terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), and substrates made of flexible synthetic resin such as acrylic are generally compared with other substrates. Although the heat resistant temperature tends to be low, it can be used as long as it can withstand the processing temperature in the manufacturing process.
下地膜101は基板100中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、
半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よって
アルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、
窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。なお下地膜101は単層構造又
は積層構造を有してもよい。本実施の形態ではプラズマCVD法を用いて、第1の下地膜
として、プラズマCVD法を用い、原料ガスにSiH4、N2O、NH3、H2、圧力が0.
3Torr、RFパワーが50W、RF周波数が60MHz、基板温度が400℃として
形成する酸化窒化珪素膜を10〜200nm(好ましくは50〜200nm)、第2の下地膜
として、プラズマCVD法を用い、原料ガスにSiH4、N2O、圧力が0.3Torr、
RFパワーが150W、RF周波数が60MHz、基板温度が400℃として形成する酸
化窒化珪素膜を50〜200nm(好ましくは200〜150nm)の順に積層する。
The
It is provided for preventing diffusion into the semiconductor film and adversely affecting the characteristics of the semiconductor element. Therefore, silicon oxide that can suppress diffusion of alkali metal or alkaline earth metal into the semiconductor film,
It is formed using an insulating film such as silicon nitride or silicon nitride oxide. Note that the
A silicon oxynitride film formed at 3 Torr, RF power of 50 W, RF frequency of 60 MHz, and substrate temperature of 400 ° C. is formed with a thickness of 10 to 200 nm (preferably 50 to 200 nm). The gas is SiH 4 , N 2 O, the pressure is 0.3 Torr,
A silicon oxynitride film formed with an RF power of 150 W, an RF frequency of 60 MHz, and a substrate temperature of 400 ° C. is stacked in the order of 50 to 200 nm (preferably 200 to 150 nm).
ガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属やアルカリ
土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点
から下地膜を設けることは有効であるが、石英基板など不純物の拡散がさして問題となら
ない場合は、必ずしも設ける必要はない。
When using a substrate that contains alkali metal or alkaline earth metal, such as a glass substrate, stainless steel substrate, or plastic substrate, it is effective to provide a base film from the viewpoint of preventing impurity diffusion. In the case where diffusion of impurities does not cause any problem, such as a quartz substrate, it is not necessarily provided.
下地膜上に導電膜102を膜厚5nm〜500nmで形成する。導電膜は、単層構造及び
積層構造のいずれを有してもよい。導電膜102として、アルミニウム、チタン、モリブ
デン、タングステンもしくはシリコンの元素からなる膜又はこれらの元素を用いた合金膜
を用いればよい。また導電膜はインクジェット法、CVD法及びスパッタリング法のいず
れかを用いて形成することができる。本実施の形態では、スパッタリング法によりタング
ステン膜を形成する。
A
導電膜102上にN型を有する半導体膜103を形成する。N型を有する半導体膜は、プ
ラズマCVD法又はスパッタリング法等を用いて形成することができる。なおN型を有す
る半導体膜は必要に応じて設ければよく、設ける場合コンタクト抵抗等の抵抗が低くなり
好ましい。
An N-
図1(B)に示すように、インクジェット法によりマスク105を形成すると好ましいが
、フォトリソグラフィー法によりマスクを形成してもよい。マスク材料として、無機材料
(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性または非感光性の有機
材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシ
クロブテン)を用いることができる。本実施の形態では、ポリイミドを用いてインクジェ
ット法によりマスクを形成する。所望箇所にインクジェット法によりポリイミドを吐出し
た後、150〜300℃で加熱処理を行うとよい。このように形成されたマスクを用いて
、N型を有する半導体膜及び導電膜をパターニングする。パターニングされた導電膜は、
ソース電極及びドレイン電極として機能する。
As shown in FIG. 1B, it is preferable to form the
Functions as a source electrode and a drain electrode.
図1(C)に示すように、マスクの除去工程を行わず、半導体膜106を形成する。半導
体膜の膜厚は25〜200nm(好ましくは30〜60nm)とする。また非晶質半導体
は珪素だけではなくシリコンゲルマニウムも用いることができ、シリコンゲルマニウムを
用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい
。また非晶質半導体の中に結晶粒が分散するように存在しているセミアモルファス半導体
、及び非晶質半導体中に0.5nm〜20nmの結晶を粒観察することができる微結晶半
導体から選ばれたいずれの半導体膜を用いてもよい。また0.5nm〜20nmの結晶を
粒観察することができる微結晶はいわゆるマイクロクリスタル(μc)とも呼ばれている
。セミアモルファス半導体であるセミアモルファスシリコン(SASとも表記する)は、
珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体とし
ては、SiH4であり、その他にもSi2H6、SiH2Cl2、SiHCl3、SiCl4、
SiF4などを用いることができる。この珪化物気体を水素、水素とヘリウム、アルゴン
、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いること
でSASの形成を容易なものとすることができる。希釈率は10倍〜1000倍の範囲で
珪化物気体を希釈することが好ましい。勿論、グロー放電分解による被膜の反応生成は減
圧下で行うが、圧力は概略0.1Pa〜133Paの範囲で行えば良い。グロー放電を形
成するための電力は1MHz〜120MHz、好ましくは13MHz〜60MHzの高周
波電力を供給すれば良い。基板加熱温度は300度以下が好ましく、100〜200度の
基板加熱温度が推奨される。
As shown in FIG. 1C, the
It can be obtained by glow discharge decomposition of silicide gas. A typical silicide gas is SiH 4. Besides, Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 ,
SiF 4 or the like can be used. The formation of the SAS can be facilitated by diluting the silicide gas with one or plural kinds of rare gas elements selected from hydrogen, hydrogen and helium, argon, krypton, and neon. It is preferable to dilute the silicide gas at a dilution ratio in the range of 10 times to 1000 times. Of course, the reaction of the coating by glow discharge decomposition is performed under reduced pressure, but the pressure may be in the range of about 0.1 Pa to 133 Pa. The power for forming the glow discharge may be high frequency power of 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature is preferably 300 ° C. or less, and a substrate heating temperature of 100 to 200 ° C. is recommended.
本実施の形態では、プラズマCVD法を用いて、珪素を主成分とする非晶質半導体膜(非
晶質珪素膜、アモルファスシリコンとも表記する)を形成する。その後、非晶質半導体膜
を所望の形状にパターニングする。なお、インクジェット法により半導体膜を形成しても
よい。
In this embodiment, an amorphous semiconductor film containing silicon as a main component (also referred to as an amorphous silicon film or amorphous silicon) is formed by a plasma CVD method. Thereafter, the amorphous semiconductor film is patterned into a desired shape. Note that the semiconductor film may be formed by an inkjet method.
半導体膜106を覆って、ゲート絶縁膜として機能する絶縁膜107を形成する。絶縁膜
は積層構造又は単層構造を有することができる。絶縁膜として、プラズマCVD法により
酸化珪素、又は窒化酸化珪素等の絶縁体を形成することができる。なおインクジェット法
により絶縁膜を形成してもよい。
An insulating
図1(D)に示すように、ゲート電極として機能する導電膜108を形成する。導電膜1
08として、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ば
れた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい
。また導電膜として、リン等の不純物元素をドーピングした多結晶シリコン膜に代表され
る半導体膜や、AgPdCu合金を用いてもよい。特に、ソース電極及びドレイン電極の
膜厚が大きいと、ゲート電極を形成するアライメントとして使用することができ好ましい
。導電膜は、スパッタリング法、プラズマCVD法、又はインクジェット法により形成す
ることができる。
As shown in FIG. 1D, a
As an 08, an element selected from tantalum, tungsten, titanium, molybdenum, aluminum, and copper, or an alloy material or a compound material containing the element as a main component may be used. As the conductive film, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus, or an AgPdCu alloy may be used. In particular, when the film thickness of the source electrode and the drain electrode is large, it can be used as alignment for forming the gate electrode, which is preferable. The conductive film can be formed by a sputtering method, a plasma CVD method, or an inkjet method.
以上のように、ゲート電極まで設けられた薄膜トランジスタが完成する。本実施の形態の
薄膜トランジスタは、半導体膜より上方にゲート電極が設けられる、いわゆるトップゲー
ト型の薄膜トランジスタである。このような薄膜トランジスタが複数設けられた基板をT
FT基板と表記する。
As described above, the thin film transistor provided up to the gate electrode is completed. The thin film transistor in this embodiment is a so-called top gate thin film transistor in which a gate electrode is provided above a semiconductor film. A substrate provided with a plurality of such thin film transistors is formed as T.
Indicated as FT substrate.
またこのようにして形成される薄膜トランジスタは、導電膜をパターニングするために用
いられたマスクを有することを特徴とする。本実施の形態では、ソース電極及びドレイン
電極、また、必要に応じて設けられたN型を有する半導体膜をパターニングするときに設
けられたマスクを有し、導電膜上にマスクを介して設けられた半導体膜を有する薄膜トラ
ンジスタである。もちろん本発明の薄膜トランジスタは、他のパターニング工程で用いる
マスクを有していてもよい。
Further, the thin film transistor thus formed has a mask used for patterning the conductive film. In this embodiment mode, a source electrode, a drain electrode, and a mask provided when patterning an N-type semiconductor film provided as necessary are provided, and the mask is provided over the conductive film with the mask interposed therebetween. A thin film transistor having a semiconductor film. Of course, the thin film transistor of the present invention may have a mask used in other patterning steps.
以上のように、マスク材の剥離工程を不要とする簡便な方法により薄膜トランジスタを形
成することができる。
As described above, a thin film transistor can be formed by a simple method that does not require a mask material peeling step.
さらにインクジェット法によりマスクを形成する場合、マスク材の露光、現像といったフ
ォトリソグラフィー工程を省略することができる。またスピンコーティング法等に比べ、
インクジェット法はマスク材を有効に使用できるため、材料コストを低減することができ
る。
Further, when a mask is formed by an ink jet method, a photolithography process such as exposure and development of a mask material can be omitted. Compared with spin coating, etc.
The ink jet method can effectively use a mask material, so that the material cost can be reduced.
また非晶質半導体膜を有する薄膜トランジスタを形成する低温プロセスの場合、マスクの
耐熱性が問題とならない。一方、高温プロセスを強いられるLSIの分野では、マスクの
耐熱性が問題となる。そのため、本実施の形態のように非晶質半導体膜を形成する低温プ
ロセスに、マスクを除去せずに残す工程を用いることは好ましい。
In the case of a low-temperature process for forming a thin film transistor having an amorphous semiconductor film, the heat resistance of the mask is not a problem. On the other hand, the heat resistance of the mask is a problem in the field of LSIs that are forced to undergo high-temperature processes. Therefore, it is preferable to use a step of leaving a mask without removing it in a low-temperature process for forming an amorphous semiconductor film as in this embodiment mode.
(実施の形態2)
本実施の形態では、上記実施の形態と異なる薄膜トランジスタの作製方法について説明す
る。本実施の形態において、上記実施の形態と異なる点は、インクジェット法により導電
膜を形成し、さらにマスクを用いて導電膜をパターニングする点である。そのため、その
他の作製工程は上記実施の形態と同様であり、詳細な説明は省略する。
(Embodiment 2)
In this embodiment, a method for manufacturing a thin film transistor, which is different from that in the above embodiment, will be described. In this embodiment mode, a point different from the above embodiment mode is that a conductive film is formed by an inkjet method, and further, the conductive film is patterned using a mask. Therefore, other manufacturing steps are the same as those in the above embodiment, and a detailed description thereof is omitted.
インクジェット法により形成される導電膜は所望の幅より大きく形成されてしまう場合、
マスクを用いて該導電膜をパターニングすると好ましい。特に画素が微細化するにつれ、
インクジェット法により形成される配線に微細な線幅が要求される。そのため、インクジ
ェット法により形成される導電膜は、必要に応じてマスクを用いパターニングするとよい
。
When the conductive film formed by the inkjet method is formed larger than the desired width,
It is preferable to pattern the conductive film using a mask. Especially as pixels get smaller,
A fine line width is required for the wiring formed by the inkjet method. Therefore, the conductive film formed by an inkjet method may be patterned using a mask as necessary.
図2(A)に示すように、上記実施の形態と同様に、基板100上に下地膜101を形成
する。次いで、本実施の形態ではインクジェット法により導電膜102を形成する。具体
的には、インクジェット法により溶媒に導電体が混入したものを吐出する。導電体として
、金、銀、銅、白金、パラジウム、タングステン、ニッケル、タンタル、ビスマス、鉛、
インジウム、錫、亜鉛、チタン、若しくはアルミニウム、これらからなる合金、これらの
分散性ナノ粒子、又はハロゲン化銀の微粒子を用いることができる。特に低抵抗な銀、銅
を用いるとよい。但し銅を用いる場合、半導体膜中等に銅が拡散することを防止するため
、窒素を有する絶縁膜をバリア膜として形成する。本実施の形態において、インクジェッ
ト法によりテトラデカンに銀が混入された組成物を吐出する。
As shown in FIG. 2A, a
Indium, tin, zinc, titanium, or aluminum, alloys thereof, dispersible nanoparticles thereof, or silver halide fine particles can be used. In particular, low resistance silver or copper may be used. However, in the case of using copper, an insulating film containing nitrogen is formed as a barrier film in order to prevent copper from diffusing into the semiconductor film or the like. In this embodiment mode, a composition in which silver is mixed into tetradecane is discharged by an inkjet method.
組成物を吐出する吐出手段等は、上記実施の形態と同様である。すなわち、吐出する材料
を上記導電膜材料に変更すればよい。
The discharge means for discharging the composition is the same as in the above embodiment. That is, the material to be discharged may be changed to the conductive film material.
このように吐出された組成物を150℃〜400℃に加熱し、ソース電極及びドレイン電
極を形成する。
The composition thus discharged is heated to 150 ° C. to 400 ° C. to form a source electrode and a drain electrode.
その後、上記実施の形態と同様に、必要に応じてN型を有する半導体膜を形成する。 After that, as in the above embodiment, an N-type semiconductor film is formed as necessary.
図2(B)に示すように、上記実施の形態と同様に、インクジェット法又はフォトリソグ
ラフィー法によりマスク105を形成する。マスク105を用いて、ソース電極及びドレ
イン電極、更に必要に応じて設けられたN型を有する半導体膜をパターニングする。その
結果、さらに微細化されたソース電極及びドレイン電極を形成することができる。
As shown in FIG. 2B, a
図2(C)に示すように、上記実施の形態と同様に、半導体膜106、ゲート絶縁膜とし
て機能する絶縁膜107及びゲート電極として機能する導電膜108を形成する。
As shown in FIG. 2C, a
以上のように、ゲート電極まで設けられた薄膜トランジスタが完成する。本実施の形態の
薄膜トランジスタは、半導体膜より上方にゲート電極が設けられる、いわゆるトップゲー
ト型の薄膜トランジスタである。このような薄膜トランジスタが複数設けられた基板をT
FT基板と表記する。
As described above, the thin film transistor provided up to the gate electrode is completed. The thin film transistor in this embodiment is a so-called top gate thin film transistor in which a gate electrode is provided above a semiconductor film. A substrate provided with a plurality of such thin film transistors is formed as T.
Indicated as FT substrate.
また本実施の形態では、インクジェット法によりソース電極及びドレイン電極となる導電
膜を形成するため、導電膜を有効に使用することができる。さらにマスクを用いてパター
ニングすることにより、微細化されたソース電極及びドレイン電極を形成することができ
る。
In this embodiment mode, since the conductive film to be the source electrode and the drain electrode is formed by an ink jet method, the conductive film can be used effectively. Further, by patterning using a mask, a miniaturized source electrode and drain electrode can be formed.
またこのようにして形成される薄膜トランジスタは、導電膜をパターニングするために用
いられたマスクを有することを特徴とする。本実施の形態では、ソース電極及びドレイン
電極、また、必要に応じて設けられたN型を有する半導体膜をパターニングするときに設
けられたマスクを有する薄膜トランジスタである。もちろん本発明の薄膜トランジスタは
、他のパターニング工程で用いるマスクを有していてもよい。
Further, the thin film transistor thus formed has a mask used for patterning the conductive film. In this embodiment mode, the thin film transistor includes a source electrode, a drain electrode, and a mask provided when patterning an N-type semiconductor film provided as necessary. Of course, the thin film transistor of the present invention may have a mask used in other patterning steps.
以上のように、マスク材の剥離工程を不要とする簡便な方法により薄膜トランジスタを形
成することができる。
As described above, a thin film transistor can be formed by a simple method that does not require a mask material peeling step.
さらにインクジェット法によりマスクを形成する場合、マスク材の露光、現像といったフ
ォトリソグラフィー工程を省略することができる。またスピンコーティング法等に比べ、
インクジェット法はマスク材を有効に使用できるため、材料コストを低減することができ
る。
Further, when a mask is formed by an ink jet method, a photolithography process such as exposure and development of a mask material can be omitted. Compared with spin coating, etc.
The ink jet method can effectively use a mask material, so that the material cost can be reduced.
また非晶質半導体膜を有する薄膜トランジスタを形成する低温プロセスの場合、マスクの
耐熱性が問題とならない。一方、高温プロセスを強いられるLSIの分野では、マスクの
耐熱性が問題となる。そのため、本実施の形態のように非晶質半導体膜を形成する低温プ
ロセスに、マスクを除去せずに残す工程を用いることは好ましい。
In the case of a low-temperature process for forming a thin film transistor having an amorphous semiconductor film, the heat resistance of the mask is not a problem. On the other hand, the heat resistance of the mask is a problem in the field of LSIs that are forced to undergo high-temperature processes. Therefore, it is preferable to use a step of leaving a mask without removing it in a low-temperature process for forming an amorphous semiconductor film as in this embodiment mode.
(実施の形態3)
本実施の形態では、上記実施の形態と異なる薄膜トランジスタの作製方法について説明す
る。本実施の形態において、上記実施の形態と異なる点は、ゲート電極として機能する導
電膜を、マスクを用いてパターニングする点である。そのため、その他の作製工程は上記
実施の形態と同様であり、詳細な説明は省略する。
(Embodiment 3)
In this embodiment, a method for manufacturing a thin film transistor, which is different from that in the above embodiment, will be described. In this embodiment mode, a point different from the above embodiment mode is that a conductive film functioning as a gate electrode is patterned using a mask. Therefore, other manufacturing steps are the same as those in the above embodiment, and a detailed description thereof is omitted.
図3(A)に示すように、上記実施の形態と同様に、基板100上に下地膜101を形成
する。その後、上記実施の形態と同様に、ソース電極及びドレイン電極として機能する導
電膜102、必要に応じてN型を有する半導体膜103を形成する。インクジェット法又
はフォトリソグラフィー法により形成されるマスク105を用いて、導電膜及びN型を有
する半導体膜をパターニングする。そして半導体膜106、ゲート絶縁膜として機能する
絶縁膜107を形成する。
As shown in FIG. 3A, a
その後、上記実施の形態と同様な材料を用いて、スパッタリング法、プラズマCVD法、
又はインクジェット法により導電膜108を全体に形成する。次いでインクジェット法又
はフォトリソグラフィー法により導電膜上にマスクを形成する。例えば、ポリイミドやポ
リビニルアルコール等をインクジェット法により吐出する。
After that, using the same material as the above embodiment, sputtering method, plasma CVD method,
Alternatively, the
図3(B)に示すように、マスクを用いて導電膜をパターニングする。また上記実施の形
態と同様に、インクジェット法で導電膜を形成し、更にマスクを用いてパターニングし微
細化してもよい。
As shown in FIG. 3B, the conductive film is patterned using a mask. Further, as in the above embodiment, a conductive film may be formed by an ink jet method, and further patterned and refined using a mask.
このように本実施の形態では、導電膜102及び108をパターニングするためのマスク
を除去することなく、ゲート電極まで設けられた薄膜トランジスタを完成させる。本実施
の形態の薄膜トランジスタは、半導体膜より上方にゲート電極が設けられる、いわゆるト
ップゲート型の薄膜トランジスタである。このような薄膜トランジスタが複数設けられた
基板をTFT基板と表記する。
As described above, in this embodiment mode, the thin film transistor provided up to the gate electrode is completed without removing the mask for patterning the
またこのようにして形成される薄膜トランジスタは、導電膜102及び108をパターニ
ングするために用いられたマスクを有することを特徴とする。本実施の形態では、ソース
電極及びドレイン電極、また、必要に応じて設けられたN型を有する半導体膜をパターニ
ングするときに設けられたマスク、及びゲート電極をパターニングするときに設けられた
マスクを有する薄膜トランジスタである。もちろん本発明の薄膜トランジスタは、他のパ
ターニング工程で用いるマスクを有していてもよい。
In addition, the thin film transistor thus formed has a mask used for patterning the
以上のように、マスク材の剥離工程、つまり洗浄工程を不要とする簡便な方法により薄
膜トランジスタを形成することができる。
As described above, a thin film transistor can be formed by a simple method that does not require a mask material peeling step, that is, a cleaning step.
さらにインクジェット法によりマスクを形成する場合、マスク材の露光、現像といったフ
ォトリソグラフィー工程を省略することができる。またスピンコーティング法等に比べ、
インクジェット法はマスク材を有効に使用できるため、材料コストを低減することができ
る。
Further, when a mask is formed by an ink jet method, a photolithography process such as exposure and development of a mask material can be omitted. Compared with spin coating, etc.
The ink jet method can effectively use a mask material, so that the material cost can be reduced.
また非晶質半導体膜を有する薄膜トランジスタを形成する低温プロセスの場合、マスクの
耐熱性が問題とならない。一方、高温プロセスを強いられるLSIの分野では、マスクの
耐熱性が問題となる。そのため、本実施の形態のように非晶質半導体膜を形成する低温プ
ロセスに、マスクを除去せずに残す工程を用いることは好ましい。
In the case of a low-temperature process for forming a thin film transistor having an amorphous semiconductor film, the heat resistance of the mask is not a problem. On the other hand, the heat resistance of the mask is a problem in the field of LSIs that are forced to undergo high-temperature processes. Therefore, it is preferable to use a step of leaving a mask without removing it in a low-temperature process for forming an amorphous semiconductor film as in this embodiment mode.
(実施の形態4)
本実施の形態では、上記実施の形態と異なる薄膜トランジスタの作製方法例について説明
する。本実施の形態において、上記実施の形態と異なる点は、半導体膜をパターニングす
るマスクをゲート絶縁膜に用いる点である。そのため、その他の作製工程は上記実施の形
態と同様であり、詳細な説明は省略する。
(Embodiment 4)
In this embodiment, an example of a method for manufacturing a thin film transistor, which is different from that in the above embodiment, will be described. This embodiment is different from the above embodiment in that a mask for patterning a semiconductor film is used for a gate insulating film. Therefore, other manufacturing steps are the same as those in the above embodiment, and a detailed description thereof is omitted.
図4(A)に示すように、絶縁表面を有する基板100上に下地膜101を形成する。ス
パッタリング法により、下地膜上に導電膜102、必要に応じてN型を有する半導体膜1
03を順に形成する。図示しないが、本実施の形態では、N型を有する半導体膜上に、イ
ンクジェット法又はフォトリソグラフィー法によりマスクを形成する。マスクは例えば、
ポリイミドやポリビニルアルコール等をインクジェット法により吐出して形成することが
できる。そして該マスクを用いて導電膜102、N型を有する半導体膜103をパターニ
ングする。その後マスクを除去する。N型を有する半導体膜上に、半導体膜106を形成
する。半導体膜106を覆って、インクジェット法又はフォトリソグラフィー法によりマ
スク107を形成する。その後、該マスクを用いて半導体膜をパターニングする。更に本
実施の形態では、該マスクを除去せずに、ゲート絶縁膜として使用することを特徴とする
。そのため、マスクは、ポリイミド、ポリビニルアルコール以外に、いわゆるシロキサン
やポリシラザン等を用いて形成するとよい。その後、ゲート電極として機能する導電膜1
08を形成する。
As shown in FIG. 4A, a
03 are formed in order. Although not illustrated, in this embodiment, a mask is formed over an N-type semiconductor film by an inkjet method or a photolithography method. For example, the mask
It can be formed by discharging polyimide, polyvinyl alcohol, or the like by an inkjet method. Then, the
08 is formed.
図4(B)には、上記実施の形態に基づき、ソース電極及びドレイン電極をパターニング
するためのマスクを残す場合を示す。その他の構成は、図4(A)と同様であり、詳細な
説明は省略する。
FIG. 4B shows a case where a mask for patterning the source electrode and the drain electrode is left based on the above embodiment mode. Other structures are the same as those in FIG. 4A, and detailed description thereof is omitted.
図4(B)に示すように、絶縁表面を有する基板100上に下地膜101を形成し、スパ
ッタリング法により、下地膜上に導電膜102、必要に応じてN型を有する半導体膜10
3を順に形成する。本実施の形態では、N型を有する半導体膜上に、インクジェット法又
はフォトリソグラフィー法によりマスク105を形成する。そして、該マスクを用いて導
電膜102、及びN型を有する半導体膜103をパターニングする。
As shown in FIG. 4B, a
3 are formed in order. In this embodiment, a
その後マスク105を除去することなく、半導体膜106を形成する。半導体膜106を
覆って、インクジェット法又はフォトリソグラフィー法によりマスクを形成する。その後
、該マスクを用いて半導体膜をパターニングする。更に本実施の形態では、該マスクを除
去せずに、ゲート絶縁膜107として使用することを特徴とする。その後、ゲート電極と
して機能する導電膜108を形成する。
After that, the
図4(A)(B)において、上記実施の形態に基づき、インクジェット法によりソース電
極及びドレイン電極として機能する導電膜を形成してもよい。そして、半導体膜をパター
ニングするマスクを除去せずに、ゲート絶縁膜として使用することを特徴とする。
4A and 4B, a conductive film functioning as a source electrode and a drain electrode may be formed by an inkjet method based on the above embodiment mode. And it is used as a gate insulating film, without removing the mask which patterns a semiconductor film.
このようにして形成される薄膜トランジスタは、少なくとも半導体膜をパターニングする
ために用いられたマスクを有することを特徴とする。さらに本実施の形態では、半導体膜
をパターニングするために用いられたマスクをゲート絶縁膜として用いる薄膜トランジス
タを形成することができる。もちろん本発明の薄膜トランジスタは、他のパターニング工
程で用いるマスクを有していてもよい。このような薄膜トランジスタが複数設けられた基
板をTFT基板と表記する。
The thin film transistor thus formed has a mask used for patterning at least a semiconductor film. Further, in this embodiment mode, a thin film transistor using a mask used for patterning a semiconductor film as a gate insulating film can be formed. Of course, the thin film transistor of the present invention may have a mask used in other patterning steps. A substrate provided with a plurality of such thin film transistors is referred to as a TFT substrate.
以上のように、半導体膜及び導電膜をパターニングするためのマスク材の剥離工程、つま
り洗浄工程を不要とする簡便な方法により薄膜トランジスタを形成することができる。
As described above, a thin film transistor can be formed by a simple method that does not require a mask material peeling step for patterning a semiconductor film and a conductive film, that is, a cleaning step.
さらにインクジェット法によりマスクを形成する場合、マスク材の露光、現像といったフ
ォトリソグラフィー工程を省略することができる。またスピンコーティング法等に比べ、
インクジェット法はマスク材を有効に使用できるため、材料コストを低減することができ
る。
Further, when a mask is formed by an ink jet method, a photolithography process such as exposure and development of a mask material can be omitted. Compared with spin coating, etc.
The ink jet method can effectively use a mask material, so that the material cost can be reduced.
また非晶質半導体膜を有する薄膜トランジスタを形成する低温プロセスの場合、マスクの
耐熱性が問題とならない。一方、高温プロセスを強いられるLSIの分野では、マスクの
耐熱性が問題となる。そのため、本実施の形態のように非晶質半導体膜を形成する低温プ
ロセスに、マスクを除去せずに残す工程を用いることは好ましい。もちろん、結晶性半導
体膜を形成する低温プロセス、例えば非晶質半導体膜を加熱して結晶性半導体膜を形成す
るプロセスにおいて、本実施の形態のように半導体膜をパターニングするマスクを除去せ
ずにゲート絶縁膜として用いてもよい。
In the case of a low-temperature process for forming a thin film transistor having an amorphous semiconductor film, the heat resistance of the mask is not a problem. On the other hand, the heat resistance of the mask is a problem in the field of LSIs that are forced to undergo high-temperature processes. Therefore, it is preferable to use a step of leaving a mask without removing it in a low-temperature process for forming an amorphous semiconductor film as in this embodiment mode. Of course, in a low-temperature process for forming a crystalline semiconductor film, for example, a process for forming a crystalline semiconductor film by heating an amorphous semiconductor film, the mask for patterning the semiconductor film is not removed as in this embodiment mode. It may be used as a gate insulating film.
(実施の形態5)
本実施の形態では、上記実施の形態で示した薄膜トランジスタを有する画素の上面図を説
明する。
(Embodiment 5)
In this embodiment, a top view of a pixel including the thin film transistor described in the above embodiment will be described.
図5に示す画素は、Nチャネル型のスイッチング用のTFT(スイッチング用TFT)2
00を有する。
The pixel shown in FIG. 5 includes an N-channel type switching TFT (switching TFT) 2
00.
まず、スパッタリング法又はインクジェット法により電極111を形成する。例えば、ス
パッタリング法により全体に形成し、所望の形状となるようにパターニングする。電極1
11を、透光性を有する導電膜から形成すると、透過型表示装置を形成し、非透光性を有
する導電膜から形成すると、反射型表示装置を形成することができる。
First, the
When 11 is formed from a light-transmitting conductive film, a transmissive display device is formed. When 11 is formed from a non-light-transmitting conductive film, a reflective display device can be formed.
次いで、スイッチング用TFTのソース配線及びドレイン配線となる導電膜102は、信
号線201と同一層となるようにスパッタリング法又はインクジェット法により形成する
。ソース配線及びドレイン配線を所望の形状とするため、インクジェット法又はフォトリ
ソグラフィー法により形成されたマスク102を用いてパターニングを行う。上記実施の
形態に示したように、マスクはポリイミド、ポリビニルアルコール等を用いて形成するこ
とができる。そして該マスクを用いてソース配線及びドレイン配線をパターニングする。
このときソース配線及びドレイン配線の一部が、スイッチング用TFTのソース電極及びド
レイン電極となる。このとき、ソース配線及びドレイン配線は、電極111と接続するよ
うに形成する。例えば、スイッチング用TFTのソース電極を電極111と重なるように形
成すればよい。
Next, the
At this time, a part of the source wiring and the drain wiring becomes the source electrode and the drain electrode of the switching TFT. At this time, the source wiring and the drain wiring are formed so as to be connected to the
また上記実施の形態で示したように、ソース配線及びドレイン配線となる導電膜上に、N
型を有する半導体膜を形成してもよい。N型を有する半導体膜は、該マスク102を用い
て、ソース配線及びドレイン配線と同時にパターニングする。
Further, as shown in the above embodiment mode, N is formed on the conductive film to be the source wiring and the drain wiring.
A semiconductor film having a mold may be formed. An N-type semiconductor film is patterned simultaneously with the source wiring and the drain wiring using the
その後、該マスクを除去せずに、半導体膜106を形成する。図5では、便宜上、マスク
105をソース配線及びドレイン配線102の幅より狭くして記載しているが、ソース配
線及びドレイン配線上に重なってマスクが形成されている。また上記実施の形態で示した
ように、半導体膜はプラズマCVD法等により形成する。半導体膜上に、インクジェット法
又はフォトリソグラフィー法によりマスクを形成し、該マスクを用いて半導体膜をパター
ニングする。例えば、ポリイミドやポリビニルアルコール等をインクジェット法により吐
出する。上記実施の形態で示したように、半導体膜をパターニングするためのマスクを除
去せずに、ゲート絶縁膜として使用してもよい。
After that, the
次いで、スイッチング用TFTのゲート配線を形成する。ゲート配線は、スパッタリング法
又はインクジェット法により、走査線202と同一層となるように形成されている。ゲー
ト配線の一部が、スイッチング用TFTのゲート電極となる。インクジェット法によりゲ
ート配線を形成する場合、膜厚の高いソース電極及びドレイン電極をアライメントとして
利用し、セルフアライメントによりゲート電極を形成することができる。
Next, a gate wiring of the switching TFT is formed. The gate wiring is formed in the same layer as the
スイッチング用TFTは非晶質半導体膜を有するため、スイッチングTFTのチャネル幅
(W)が広くなるようにすると好ましい。
Since the switching TFT has an amorphous semiconductor film, it is preferable to increase the channel width (W) of the switching TFT.
図5では、ソース配線及びドレイン配線をパターニングするためのマスクを除去せずに設
けているが、その他の膜をパターニングするためのマスクを除去せずに残してもよい。
In FIG. 5, the mask for patterning the source wiring and the drain wiring is provided without being removed, but the mask for patterning other films may be left without being removed.
また半導体膜をパターニングするためのマスクを除去せずに、ゲート絶縁膜として使用し
、その他のマスクを除去してもよい。
Further, without removing the mask for patterning the semiconductor film, it may be used as a gate insulating film and other masks may be removed.
すなわち、少なくとも一部にマスクを有する薄膜トランジスタを特徴としており、マスク
を残す箇所には限定されない。
That is, it is characterized by a thin film transistor having a mask at least in part, and is not limited to the portion where the mask is left.
このような上面図において、A−A’の切断面が上記実施の形態の断面図に相当する。 In such a top view, a cut surface A-A ′ corresponds to the cross-sectional view of the above embodiment.
またB−B’に相当する断面図例を、図6に示す。 An example of a cross-sectional view corresponding to B-B 'is shown in FIG.
図6(A)に示すように、絶縁表面を有する基板100上に下地膜101を形成する。ス
パッタリング法等により、基板100に形成された下地膜上に電極111を形成する。次
いで、導電膜102、N型を有する半導体膜103を順に形成し、インクジェット法又は
フォトリソグラフィー法により形成されたマスク105を用いてパターニングする。この
とき、ソース電極又はドレイン電極は、電極111と接続するように形成する。すなわち
、ソース電極又はドレイン電極は、電極111と重なるように形成する。
As shown in FIG. 6A, a
その後の工程は、上記実施の形態と同様であるため説明を省略する。 Subsequent steps are the same as those in the above embodiment, and a description thereof will be omitted.
以上のように、少なくともソース配線及びドレイン配線をパターニングするためのマスク
を有する薄膜トランジスタを形成することができる。
As described above, a thin film transistor including a mask for patterning at least a source wiring and a drain wiring can be formed.
図6(B)には、上記実施の形態で示したように、インクジェット法によりソース配線及
びドレイン配線を形成し、さらにマスクでパターニングする断面図を示す。また図6(A
)と同様に、ソース電極又はドレイン電極は、電極111と重なるように形成する。その
他の構成は、上記実施の形態と同様であるため、説明を省略する。
FIG. 6B is a cross-sectional view in which a source wiring and a drain wiring are formed by an inkjet method and then patterned using a mask as described in the above embodiment. In addition, FIG.
The source electrode or the drain electrode is formed so as to overlap with the
図6(C)には、上記実施の形態で示したように、半導体膜をパターニングするためのマ
スクを、ゲート絶縁膜に使用する断面図を示す。また図6(A)と同様に、ソース電極又
はドレイン電極は、電極111と重なるように形成する。その他の構成は、上記実施の形
態と同様であるため、説明を省略する。
FIG. 6C is a cross-sectional view in which a mask for patterning a semiconductor film is used for a gate insulating film as shown in the above embodiment mode. Similarly to FIG. 6A, the source electrode or the drain electrode is formed so as to overlap with the
(実施の形態6)
本実施の形態では、上記実施の形態で示した薄膜トランジスタを有する液晶モジュールを
有する表示装置(液晶表示装置)について説明する。
(Embodiment 6)
In this embodiment, a display device (liquid crystal display device) including a liquid crystal module including the thin film transistor described in the above embodiment is described.
図7には、上記実施で示したように形成されたTFT基板に形成された薄膜トランジスタ
120と、電極111とを有する液晶表示装置の断面を示す。なお電極111は、インク
ジェット法又はスパッタリング法により形成することができる。電極111に透光性を有
する導電膜(例えば、ITOやITSO)を用いると透過型液晶表示装置となり、非透過
性、つまり反射性の高い導電膜(例えアルミニウムl)を用いると反射型液晶表示装置を
形成することができる。
FIG. 7 shows a cross section of a liquid crystal display device including the
薄膜トランジスタ120及び電極111を覆うように、保護膜112を形成する。保護膜
は、例えばインクジェット法又はフォトリソグラフィー法によりポリイミド又はポリビニ
ルアルコール等を吐出すればよい。またプラズマCVD法又はスパッタリング法等により
、酸化珪素膜や窒化珪素膜を形成することもできる。このように保護膜を形成することに
より、薄膜トランジスタを外部から守ることができる。この状態のTFT基板を液晶モジ
ュール用TFT基板と表記する。
A
その後、保護膜112を覆って配向膜121を形成する。
Thereafter, an
また対向基板125を用意し、カラーフィルター124、対向電極123、配向膜121
を順に形成する。カラーフィルター、対向電極、又は配向膜はインクジェット法により形
成することができる。また図示していないが、ブラックマトリクスもインクジェット法に
より形成することができる。
A
Are formed in order. The color filter, the counter electrode, or the alignment film can be formed by an inkjet method. Although not shown, the black matrix can also be formed by an ink jet method.
その後基板100と対向基板125とを、シール剤を用いて張り合わせ、その間に液晶を
注入して液晶層126を形成し、液晶モジュールが完成する。なお液晶は、滴下して形成
してもよい。液晶を滴下する手段に、インクジェット法を用いてもよい。
Thereafter, the
その後、異方性導電膜を用いてFPC(フレキシブルプリントサーキット:Flexible Pri
nted Circuit)を接着して外部端子とすればよい。
Then, using an anisotropic conductive film, FPC (Flexible Print Circuit: Flexible Pri
nted Circuit) can be bonded to form an external terminal.
本実施の形態の薄膜トランジスタは、層間絶縁膜を形成しないため非常に薄く形成するこ
とができる。
The thin film transistor of this embodiment can be formed very thin because an interlayer insulating film is not formed.
また本実施の形態において、層間絶縁膜を形成して平坦性を高めてもよい。平坦性を高め
ると、液晶層へ均一に電圧を印加することができるため好ましい。また配向膜を均一に形
成することができるため好ましい。層間絶縁膜には、無機材料(酸化シリコン、窒化シリ
コン、酸化窒化シリコンなど)、感光性又は非感光性の有機材料(ポリイミド、アクリル
、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン)、シロキサン、ポ
リシラザン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光
性有機樹脂又はネガ型感光性有機樹脂を用いることができる。
In this embodiment mode, an interlayer insulating film may be formed to improve flatness. Increasing the flatness is preferable because a voltage can be uniformly applied to the liquid crystal layer. In addition, the alignment film can be formed uniformly, which is preferable. For the interlayer insulating film, inorganic materials (silicon oxide, silicon nitride, silicon oxynitride, etc.), photosensitive or non-photosensitive organic materials (polyimide, acrylic, polyamide, polyimide amide, resist or benzocyclobutene), siloxane, polysilazane , And their stacked structures can be used. As the organic material, a positive photosensitive organic resin or a negative photosensitive organic resin can be used.
なおインクジェット法により、配線を先に積層させ、その後粘性の高い絶縁膜を形成し
て層間絶縁膜を形成してもよい。またインクジェット法により、絶縁膜と配線を適宜交互
に滴下してもよい。すなわち、絶縁膜材料と配線材料を順に滴下すればよい。このとき表
面の平坦性が問題となる場合は、CMP(Chemical Mechanical Polishing、化学的・機械的
ポリッシング)、エッチバック等の平坦化工程を施すとよい。以上のように、コンタクト
ホールを開口するためのフォトマスク形成工程、該マスクを用いたエッチング工程、該マ
スクを除去する洗浄工程等のフォトリソグラフィー工程を削減することもできる。
Note that an interlayer insulating film may be formed by stacking wirings first by an inkjet method and then forming a highly viscous insulating film. Further, the insulating film and the wiring may be appropriately dropped by an ink jet method. That is, the insulating film material and the wiring material may be dropped in order. If surface flatness becomes a problem at this time, a planarization process such as CMP (Chemical Mechanical Polishing) or etch back may be performed. As described above, photolithography processes such as a photomask forming process for opening contact holes, an etching process using the mask, and a cleaning process for removing the mask can be reduced.
更にインクジェット法により保護膜を形成する場合、フォトマスクの露光工程、該マスク
を用いたエッチング工程、該マスクの除去工程等のフォトリソグラフィー工程を省略する
ことができ好ましい。
Further, when a protective film is formed by an ink jet method, a photolithographic process such as a photomask exposure process, an etching process using the mask, and a mask removing process can be omitted.
このように液晶表示装置を形成することができる。 Thus, a liquid crystal display device can be formed.
(実施の形態7)
本実施の形態では、上記実施の形態と異なる画素の上面図を説明する。またTFTはゲー
ト、ソース、ドレインの3端子を有するが、ソース端子(ソース電極)、ドレイン端子(
ドレイン電極)に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素
子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第1の電極、
他方を第2の電極と表記する。
(Embodiment 7)
In this embodiment, a top view of a pixel which is different from that in the above embodiment is described. A TFT has three terminals: a gate, a source, and a drain. The source terminal (source electrode) and the drain terminal (
With regard to the drain electrode), it cannot be clearly distinguished due to the structure of the transistor. Therefore, when describing the connection between the elements, one of the source electrode and the drain electrode is used as the first electrode,
The other is referred to as a second electrode.
図8には、発光素子を有する発光モジュールを有する表示装置(発光装置)の画素部の等
価回路図を示す。一画素は、スイッチング用のTFT(スイッチ用TFT)800、駆動
用のTFT(駆動用TFT)801、電流制御用のTFT(電流制御用TFT)802を
有し、これらTFTはNチャネル型を有する。スイッチング用TFT800の一方の電極
及びゲート電極は、それぞれ信号線803及び走査線805に接続されている。電流制御
用TFT802の一方の電極は第1の電源線804に接続され、ゲート電極はスイッチン
グ用TFTの他方の電極に接続されている。
FIG. 8 shows an equivalent circuit diagram of a pixel portion of a display device (light emitting device) having a light emitting module having a light emitting element. One pixel includes a switching TFT (switching TFT) 800, a driving TFT (driving TFT) 801, and a current control TFT (current control TFT) 802. These TFTs have an N-channel type. . One electrode and a gate electrode of the switching
容量素子808は、電流制御用TFTのゲート・ソース間の電圧を保持するように設けれ
ばよい。本実施の形態において、例えば第1の電源線の電位を低電位とし、発光素子を高
電位とすると、電流制御用TFTはNチャネル型を有するため、ソース電極と第1の電源
線とが接続する。そのため、容量素子は電流制御用TFTのゲート電極と、ソース電極、
つまり第1の電源線との間に設けることができる。なお、スイッチング用TFT、駆動用
TFT、又は電流制御用TFTのゲート容量が大きく、各TFTからのリーク電流が許容
範囲である場合、容量素子808は設ける必要はない。
The
That is, it can be provided between the first power supply line. Note that when the gate capacitance of the switching TFT, the driving TFT, or the current control TFT is large and the leakage current from each TFT is within an allowable range, the
駆動用TFT801の一方の電極は、電流制御用TFTの他方の電極に接続され、ゲート
電極は第2の電源線806に接続されている。第2の電源線806は、固定電位を有する
。そのため、駆動用TFTのゲート電位を固定電位とすることができ、寄生容量や配線容
量によるゲート・ソース間の電圧Vgsが変化しないように動作させることができる。
One electrode of the driving
そして駆動用TFTの他方の電極に発光素子807が接続されている。本実施の形態にお
いて、例えば第1の電源線の電位を低電位とし、発光素子を高電位とすると、駆動用TF
Tのドレイン電極に発光素子の陰極が接続される。そのため、陰極、電界発光層、陽極の
順に積層すると好ましい。このとき、第2の電極形成時のスパッタリング法によるダメー
ジを低減するため、酸化モリブデン(MoOx:x=2〜3)等の酸化物が電界発光層の
最上面に形成されると好ましい。そのため、HIL等として機能する酸化モリブデン(M
oOx:x=2〜3)等の酸化物を電界発光層の最上面に形成するとさらに好ましい。こ
のように、非晶質半導体膜を有するTFTであって、Nチャネル型を有する場合、TFT
のドレイン電極と陰極とを接続し、EIL、ETL、EML、HTL、HIL、陽極の順
に積層すると好適である。
A
The cathode of the light emitting element is connected to the drain electrode of T. Therefore, it is preferable to stack the cathode, the electroluminescent layer, and the anode in this order. At this time, an oxide such as molybdenum oxide (MoOx: x = 2 to 3) is preferably formed on the uppermost surface of the electroluminescent layer in order to reduce damage caused by the sputtering method when forming the second electrode. Therefore, molybdenum oxide (M
More preferably, an oxide such as oOx: x = 2 to 3) is formed on the uppermost surface of the electroluminescent layer. Thus, when the TFT has an amorphous semiconductor film and has an N-channel type, the TFT
It is preferable that the drain electrode and the cathode are connected and the EIL, ETL, EML, HTL, HIL, and anode are laminated in this order.
以下に、このような画素回路の動作について説明する。 The operation of such a pixel circuit will be described below.
走査線805が選択されるとき、スイッチング用TFTがオンとなると、容量素子808
に電荷が蓄積されはじめる。容量素子808の電荷は、電流制御用TFTのゲート・ソー
ス間電圧と等しくなるまで蓄積される。等しくなると、電流制御用TFTがオンとなり、
直列に接続された駆動用TFTがオンとなる。このとき、駆動用TFTのゲート電位が固
定電位となっているため、発光素子へ寄生容量や配線容量によらない一定のゲート・ソー
ス間電圧Vgsを印加する、つまり一定のゲート・ソース間電圧Vgs分の電流を供給す
ることができる。
When the
Charge begins to accumulate in The charge of the
The driving TFTs connected in series are turned on. At this time, since the gate potential of the driving TFT is a fixed potential, a constant gate-source voltage Vgs is applied to the light emitting element regardless of the parasitic capacitance or the wiring capacitance, that is, the constant gate-source voltage Vgs. Minute current can be supplied.
このように、発光素子は電流駆動型の素子であるため、画素内のTFTの特性バラツキ、
特にVthバラツキが少ない場合アナログ駆動を用いることが好適である。本実施の形態
のように、非晶質半導体膜を有するTFTは、特性バラツキが低いため、アナログ駆動を
用いることができる。一方デジタル駆動でも、駆動用TFTを飽和領域(|Vgs−Vt
h|<|Vds|を満たす領域)で動作させることで、一定の電流値を発光素子に供給す
ることができる。
Thus, since the light-emitting element is a current-driven element, variation in TFT characteristics within the pixel,
In particular, when there is little Vth variation, it is preferable to use analog driving. As in this embodiment mode, a TFT having an amorphous semiconductor film has low characteristic variation, and thus analog driving can be used. On the other hand, even in digital driving, the driving TFT is set in a saturation region (| Vgs−Vt
By operating in a region satisfying h | <| Vds |), a constant current value can be supplied to the light emitting element.
図8(B)には、上記等価回路を有する発光装置の上面図の一例を示す。 FIG. 8B illustrates an example of a top view of a light-emitting device having the above equivalent circuit.
まず、発光素子807の電極810を形成する。電極は、インクジェット法又はスパッタ
リング法等により形成することができる。
First, the
その後、ソース配線及びドレイン配線、信号線並びに第1の電源線を、同一導電膜をパタ
ーニングして形成する。ソース電極、ドレイン電極、信号線及び第1の電源線は、インク
ジェット法、又はスパッタリング法等により形成することができる。導電膜をパターニン
グするためのマスクを形成する。マスクは、インクジェット法又はフォトリソグラフィー
法により形成することができる。図8(B)では、便宜上、マスク105をソース配線及
びドレイン配線102の幅より狭くして記載しているが、ソース配線及びドレイン配線上
に重なってマスクが形成されている。
Thereafter, the source wiring, the drain wiring, the signal line, and the first power supply line are formed by patterning the same conductive film. The source electrode, the drain electrode, the signal line, and the first power supply line can be formed by an inkjet method, a sputtering method, or the like. A mask for patterning the conductive film is formed. The mask can be formed by an inkjet method or a photolithography method. In FIG. 8B, for convenience, the
そして各TFTの半導体膜を形成する。本実施の形態ではプラズマCVD法により全面に
半導体膜を形成し、マスクを用いて各TFTの半導体膜とする。図示しないが、その後ゲ
ート絶縁膜を形成する。
Then, a semiconductor film of each TFT is formed. In this embodiment mode, a semiconductor film is formed over the entire surface by a plasma CVD method, and a semiconductor film of each TFT is formed using a mask. Although not shown, a gate insulating film is formed thereafter.
その後インクジェット法又はスパッタリング法により、各TFTのゲート電極、走査線、及
び第2の電源線を同一導電膜から形成する。
Thereafter, a gate electrode, a scanning line, and a second power supply line of each TFT are formed from the same conductive film by an inkjet method or a sputtering method.
本実施の形態において、容量素子808は、ゲート絶縁膜を介して設けられたゲート配線
、及びソース・ドレイン配線により形成されている。
In this embodiment mode, the
本実施の形態において、駆動用TFTは非晶質半導体膜を有するため、駆動用TFTのチ
ャネル幅(W)が広くなるように設計する。
In this embodiment mode, since the driving TFT includes an amorphous semiconductor film, the driving TFT is designed to have a wide channel width (W).
このようにして、発光装置の画素部を形成することができる。 In this manner, a pixel portion of the light emitting device can be formed.
本実施の形態では、一画素に各TFTが設けられるアクティブマトリクス型の発光装置に
ついて説明したが、一列毎にTFTが設けられるパッシブマトリクス型の発光装置を形成
することもできる。パッシブマトリクス型の発光装置は、各画素にTFTが設けられてい
ないため、高開口率となる。そのため、光が電界発光層の両側へ射出する発光装置の場合
、パッシブマトリクス型の表示装置を用いるとよい。また画素密度が増えた場合、アクテ
ィブマトリクス型の発光装置は、各画素にTFTが設けられているため低電圧駆動でき有
利であると考えられている。
In this embodiment mode, an active matrix light-emitting device in which each pixel is provided with each TFT has been described; however, a passive matrix light-emitting device in which a TFT is provided for each column can also be formed. A passive matrix light-emitting device has a high aperture ratio because a TFT is not provided for each pixel. Therefore, in the case of a light-emitting device in which light is emitted to both sides of an electroluminescent layer, a passive matrix display device is preferably used. Further, when the pixel density is increased, an active matrix light-emitting device is considered to be advantageous because it can be driven at a low voltage because a TFT is provided in each pixel.
図9には、図8のC−C’に相当する発光装置の断面図を示す。 FIG. 9 shows a cross-sectional view of a light emitting device corresponding to C-C ′ in FIG. 8.
上記実施の形態に示したように形成された薄膜トランジスタ120及び電極111を形成
する。このとき、ゲート電極を覆って、保護膜112を形成してもよい。保護膜は、例え
ばインクジェット法又はフォトリソグラフィー法によりポリイミド又はポリビニルアルコ
ール等を吐出すればよい。またプラズマCVD法又はスパッタリング法等により、酸化珪
素膜や窒化珪素膜を形成することもできる。このように保護膜を形成することにより、薄
膜トランジスタを外部から守ることができる。
A
また本実施の形態において、層間絶縁膜を形成して平坦性を高めてもよい。平坦性を高め
ると、液晶層へ均一に電圧を印加することができるため好ましい。また配向膜を均一に形
成することができるため好ましい。層間絶縁膜には、無機材料(酸化シリコン、窒化シリ
コン、酸化窒化シリコンなど)、感光性又は非感光性の有機材料(ポリイミド、アクリル
、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン)、シロキサン、ポ
リシラザン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光
性有機樹脂又はネガ型感光性有機樹脂を用いることができる。
In this embodiment mode, an interlayer insulating film may be formed to improve flatness. Increasing the flatness is preferable because a voltage can be uniformly applied to the liquid crystal layer. In addition, the alignment film can be formed uniformly, which is preferable. For the interlayer insulating film, inorganic materials (silicon oxide, silicon nitride, silicon oxynitride, etc.), photosensitive or non-photosensitive organic materials (polyimide, acrylic, polyamide, polyimide amide, resist or benzocyclobutene), siloxane, polysilazane , And their stacked structures can be used. As the organic material, a positive photosensitive organic resin or a negative photosensitive organic resin can be used.
なおインクジェット法により、配線を先に積層させ、その後粘性の高い絶縁膜を形成して
層間絶縁膜を形成してもよい。またインクジェット法により、絶縁膜と配線を適宜交互に
滴下してもよい。すなわち、絶縁膜材料と配線材料を順に滴下すればよい。このとき表面
の平坦性が問題となる場合は、CMP(Chemical Mechanical Polishing、化学的・機械的ポ
リッシング)、エッチバック等の平坦化工程を施すとよい。以上のように、コンタクトホ
ールを開口するためのフォトマスク形成工程、該マスクを用いたエッチング工程、該マス
クを除去する洗浄工程等のフォトリソグラフィー工程を削減することもできる。
Note that an interlayer insulating film may be formed by stacking wirings first by an inkjet method and then forming a highly viscous insulating film. Further, the insulating film and the wiring may be appropriately dropped by an ink jet method. That is, the insulating film material and the wiring material may be dropped in order. If surface flatness becomes a problem at this time, a planarization process such as CMP (Chemical Mechanical Polishing) or etch back may be performed. As described above, photolithography processes such as a photomask forming process for opening contact holes, an etching process using the mask, and a cleaning process for removing the mask can be reduced.
その後、土手又は隔壁として機能する絶縁膜113を形成する。絶縁膜には、無機材料(
酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性又は非感光性の有機材料
(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブ
テン)、シロキサン、ポリシラザン、及びそれらの積層構造を用いることができる。有機
材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。例
えば、有機材料としてポジ型の感光性アクリルを用いた場合、露光処理により感光性有機
樹脂をエッチングすると上端部に曲率を有する開口部を形成することができる。そのため
、後に形成する電界発光層等の段切れを防止することができる。
この状態のTFT基板を発光モジュール用TFT基板と表記する。
After that, an insulating
Silicon oxide, silicon nitride, silicon oxynitride, etc.), photosensitive or non-photosensitive organic materials (polyimide, acrylic, polyamide, polyimide amide, resist or benzocyclobutene), siloxane, polysilazane, and their stacked structures Can do. As the organic material, a positive photosensitive organic resin or a negative photosensitive organic resin can be used. For example, in the case where positive photosensitive acrylic is used as the organic material, an opening having a curvature can be formed at the upper end when the photosensitive organic resin is etched by an exposure process. Therefore, disconnection of an electroluminescent layer or the like to be formed later can be prevented.
The TFT substrate in this state is referred to as a light emitting module TFT substrate.
電極111上に設けられた絶縁膜113の開口部に、電界発光層114を形成する。電極
11は、発光素子の第1の電極として機能する。その後、電界発光層114及び絶縁膜1
13を覆うように発光素子の第2の電極304を形成する。
An
A second electrode 304 of the light emitting element is formed so as to cover 13.
なお電界発光層が形成する分子励起子の種類としては一重項励起状態と三重項励起状態が
可能であり、基底状態は通常一重項状態であるため、一重項励起状態からの発光は蛍光、
三重項励起状態からの発光は燐光と呼ばれる。電界発光層からの発光とは、どちらの励起
状態が寄与する場合も含まれる。更には、蛍光と燐光を組み合わせて用いてもよく、各R
GBの発光特性(発光輝度や寿命等)により選択することができる。
As the type of molecular exciton formed by the electroluminescent layer, a singlet excited state and a triplet excited state are possible, and since the ground state is usually a singlet state, emission from the singlet excited state is fluorescence,
Light emission from the triplet excited state is called phosphorescence. The light emission from the electroluminescent layer includes the case where either excited state contributes. Further, a combination of fluorescence and phosphorescence may be used.
It can be selected according to the emission characteristics (emission brightness, lifetime, etc.) of GB.
電界発光層114は、第1の電極111側から順に、HIL(ホール注入層)、HTL(
ホール輸送層)、EML(発光層)、ETL(電子輸送層)、EIL(電子注入層)の順
に積層されている。なお電界発光層は、積層構造以外に単層構造、又は混合構造をとるこ
とができる。
The
A hole transport layer), an EML (light emitting layer), an ETL (electron transport layer), and an EIL (electron injection layer) are laminated in this order. Note that the electroluminescent layer can have a single-layer structure or a mixed structure in addition to the stacked structure.
また、電界発光層114として、フルカラー表示とする場合、赤色(R)、緑色(G)、
青色(B)の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法、又はインクジェッ
ト法などによって選択的に形成する。インクジェット法により形成すると、マスクを用い
ずとも、RGBの塗り分けを行うことができるため好ましい。もちろん、インクジェット
法により単色の電界発光層を形成してもよい。
Further, in the case of full-color display as the
A material that emits blue (B) light is selectively formed by an evaporation method using an evaporation mask, an inkjet method, or the like. The ink-jet method is preferable because RGB can be separately applied without using a mask. Of course, a monochromatic electroluminescent layer may be formed by an inkjet method.
具体的には、HILとしてCuPcやPEDOT、HTLとしてα−NPD、ETLとし
てBCPやAlq3、EILとしてBCP:LiやCaF2をそれぞれ用いる。また例えば
EMLは、R、G、Bのそれぞれの発光色に対応したドーパント(Rの場合DCM等、G
の場合DMQD等)をドープしたAlq3を用いればよい。なお、電界発光層は上記積層
構造の材料に限定されない。例えば、CuPcやPEDOTの代わりに酸化モリブデン(
MoOx:x=2〜3)等の酸化物とα−NPDやルブレンを共蒸着して形成し、ホール
注入性を向上させることもできる。このような材料は、有機材料(低分子又は高分子を含
む)、又は有機材料と無機材料の複合材料を用いることができる。
Specifically, CuPc or PEDOT is used as HIL, α-NPD is used as HTL, BCP or Alq 3 is used as ETL, and BCP: Li or CaF 2 is used as EIL. Further, for example, EML is a dopant corresponding to each emission color of R, G, and B (in the case of R, such as DCM, G
In this case, Alq 3 doped with DMQD or the like may be used. Note that the electroluminescent layer is not limited to the material having the above stacked structure. For example, instead of CuPc or PEDOT, molybdenum oxide (
It can be formed by co-evaporating an oxide such as MoOx: x = 2 to 3) and α-NPD or rubrene, thereby improving the hole injection property. As such a material, an organic material (including a low molecule or a polymer) or a composite material of an organic material and an inorganic material can be used.
さらに各RGBの電界発光層を形成する場合、カラーフィルターを用いて、高精細な表示
を行うこともできる。
Furthermore, when each RGB electroluminescent layer is formed, high-definition display can be performed using a color filter.
また白色の発光を示す電界発光層を形成する場合、カラーフィルター、又はカラーフィル
ター及び色変換層などを別途設けることによってフルカラー表示を行うことができる。カ
ラーフィルターや色変換層は、例えば第2の基板(封止基板)に形成し、基板へ張り合わ
せればよい。カラーフィルターや色変換層はインクジェット法により形成することができ
る。勿論、白色以外の発光を示す電界発光層を形成して単色の発光装置を形成したり、さ
らにカラーフィルター、又はカラーフィルター及び色変換層などを別途設けることによっ
てフルカラー表示を行ってもよい。また単色表示が可能なエリアカラータイプの表示装置
を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており
、主に文字や記号を表示することができる。
In the case of forming an electroluminescent layer that emits white light, full color display can be performed by separately providing a color filter or a color filter and a color conversion layer. The color filter and the color conversion layer may be formed on, for example, a second substrate (sealing substrate) and attached to the substrate. The color filter and the color conversion layer can be formed by an ink jet method. Of course, full color display may be performed by forming an electroluminescent layer that emits light other than white to form a monochromatic light emitting device, or by additionally providing a color filter or a color filter and a color conversion layer. Further, an area color type display device capable of monochromatic display may be formed. As the area color type, a passive matrix type display unit is suitable, and characters and symbols can be mainly displayed.
また第1の電極111及び第2の電極115は仕事関数を考慮して材料を選択する必要が
ある。但し第1の電極及び第2の電極は、画素構成によりいずれも陽極、又は陰極となり
うる。本実施の形態では、駆動用TFTの極性がNチャネル型であるため、第1の電極を
陰極、第2の電極を陽極とすると好ましい。また駆動用TFTの極性がpチャネル型であ
る場合、第1の電極を陽極、第2の電極を陰極とするとよい。
In addition, it is necessary to select materials for the
以下に、陽極及び陰極に用いる電極材料について説明する。 Below, the electrode material used for an anode and a cathode is demonstrated.
陽極として用いる電極材料としては、仕事関数の大きい(仕事関数4.0eV)金属、合金
、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体例な材料と
しては、ITO(indium tin oxide)、酸化インジウムに2〜20%の酸化亜鉛(ZnO
)を混合したIZO(indium zinc oxide)、酸化インジウムに2〜20%の酸化珪素(S
iO2)を混合したITSO、金、白金、ニッケル、タングステン、クロム、モリブデン
、鉄、コバルト、銅、パラジウム、又は金属材料の窒化物(例えば、窒化チタン等)を用
いることができる。
As an electrode material used as the anode, it is preferable to use a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like having a high work function (work function 4.0 eV). Specific examples include ITO (indium tin oxide), indium oxide with 2 to 20% zinc oxide (ZnO).
) Mixed with IZO (indium zinc oxide), indium oxide and 2-20% silicon oxide (S
ITSO mixed with iO 2 ), gold, platinum, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, or a nitride of a metal material (eg, titanium nitride) can be used.
一方、陰極として用いる電極材料としては、仕事関数の小さい(仕事関数3.8eV以下)
金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体
的な材料としては、元素周期律の1族又は2族に属する元素、すなわちリチウムやセシウ
ム等のアルカリ金属、及びマグネシウム、カルシウム、ストロンチウム等のアルカリ土類
金属、及びこれらを含む合金(Mg:Ag、Al:Li)や化合物(LiF、CsF、C
aF2)の他、希土類金属を含む遷移金属を用いて形成することができる。但し、本実施
の形態において第2の電極は透光性を有するため、これら金属、又はこれら金属を含む合
金を非常に薄く形成し、ITO、IZO、ITSO又はその他の金属(合金を含む)との
積層により形成することができる。
On the other hand, the electrode material used as the cathode has a small work function (work function of 3.8 eV or less).
It is preferable to use a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like. Specific examples of the material include elements belonging to Group 1 or Group 2 of the element periodic rule, that is, alkali metals such as lithium and cesium, alkaline earth metals such as magnesium, calcium, and strontium, and alloys containing these (Mg: Ag, Al: Li) and compounds (LiF, CsF, C
In addition to aF 2 ), a transition metal containing a rare earth metal can be used. However, since the second electrode has a light-transmitting property in this embodiment mode, these metals or alloys containing these metals are formed very thinly, and ITO, IZO, ITSO, or other metals (including alloys) and It can be formed by laminating.
これら第1の電極及び第2の電極は蒸着法、スパッタリング法、又はインクジェット法等
により形成することができる。
The first electrode and the second electrode can be formed by an evaporation method, a sputtering method, an inkjet method, or the like.
特に第2の電極としてスパッタリング法による導電膜、ITO若しくはITSO、又はそ
れらの積層体を形成する場合、スパッタリング法で形成するとき電界発光層にダメージが
入る恐れがある。スパッタリング法によるダメージを低減するため、酸化モリブデン(M
oOx:x=2〜3)等の酸化物が電界発光層の最上面に形成されると好ましい。そのた
め、HIL等として機能する酸化モリブデン(MoOx:x=2〜3)等の酸化物を電界
発光層の最上面に形成し、第1の電極側から順に、EIL(電子注入層)、ETL(電子
輸送層)、EML(発光層)、HTL(ホール輸送層)、HIL(ホール注入層)、第2
の電極の順に積層するとよい。このとき第1の電極は陰極として機能し、第2の電極は陽
極として機能する。
In particular, when a conductive film by sputtering, ITO or ITSO, or a laminate thereof is formed as the second electrode, the electroluminescent layer may be damaged when formed by sputtering. In order to reduce damage caused by sputtering, molybdenum oxide (M
An oxide such as oOx: x = 2 to 3) is preferably formed on the uppermost surface of the electroluminescent layer. Therefore, an oxide such as molybdenum oxide (MoOx: x = 2 to 3) functioning as HIL or the like is formed on the uppermost surface of the electroluminescent layer, and sequentially from the first electrode side, EIL (electron injection layer), ETL ( Electron transport layer), EML (light emitting layer), HTL (hole transport layer), HIL (hole injection layer), second
The electrodes may be stacked in this order. At this time, the first electrode functions as a cathode, and the second electrode functions as an anode.
特に本実施の形態では、駆動用TFTの極性がNチャネル型であるため、電子の移動方向
を考慮すると、第1の電極を陰極、EIL(電子注入層)、ETL(電子輸送層)、EM
L(発光層)、HTL(ホール輸送層)、HIL(ホール注入層)、第2の電極を陽極と
すると好ましい。
In particular, in this embodiment, since the polarity of the driving TFT is an N-channel type, the first electrode is a cathode, an EIL (electron injection layer), an ETL (electron transport layer), an EM in consideration of the direction of electron movement.
L (light emitting layer), HTL (hole transport layer), HIL (hole injection layer), and the second electrode are preferably used as the anode.
その後、窒素を含むパッシベーション膜又はDLC等をスパッタリング法やCVD法によ
り形成するとよい。その結果、水分や酸素の侵入を防止することができる。また第1の電
極、第2の電極、その他の電極により、表示手段の側面を覆って酸素や水分の侵入を防ぐ
こともできる。次いで、封止基板を張り合わせる。封止基板により形成される空間には、
窒素を封入したり、乾燥剤を配置してもよい。また透光性を有し、吸水性の高い樹脂を充
填してもよい。
After that, a passivation film containing nitrogen, DLC, or the like may be formed by a sputtering method or a CVD method. As a result, moisture and oxygen can be prevented from entering. In addition, the first electrode, the second electrode, and other electrodes can cover the side surface of the display means to prevent oxygen and moisture from entering. Next, the sealing substrate is attached. In the space formed by the sealing substrate,
Nitrogen may be enclosed or a desiccant may be disposed. Further, a resin having translucency and high water absorption may be filled.
またコントラストを高めるため、偏光板又は円偏光板を設けてもよい。例えば、表示面の
一面又は両面に偏光板、若しくは円偏光板を設けることができる。
In order to increase the contrast, a polarizing plate or a circular polarizing plate may be provided. For example, a polarizing plate or a circularly polarizing plate can be provided on one surface or both surfaces of the display surface.
このように形成された構造を有する発光モジュールにおいて、第1の電極及び第2の電極
が透光性を有するように形成すると、信号線から入力されるビデオ信号に応じた輝度で電
界発光層から光が両矢印方向130、131に出射する。また第1の電極が透光性を有し
、第2の電極が非透光性を有するように形成すると、矢印方向131のみに射出する。ま
た第1の電極が非透光性を有し、第2の電極が透光性を有するように形成すると、矢印方
向130のみに射出する。このとき、光の出射方向とならない側に設けられた非透光性の
電極に、反射性の高い導電膜を用いることにより光を有効利用することができる。
In the light emitting module having the structure formed as described above, when the first electrode and the second electrode are formed so as to have translucency, the light emitting module can emit light from the electroluminescent layer with luminance corresponding to the video signal input from the signal line. Light is emitted in the directions of
本実施の形態において、透光性を有する導電膜を得るためには、非透光性を有する導電膜
を、透光性を有するように薄く形成し、その上に透光性を有する導電膜を積層してもよい
。
In this embodiment, in order to obtain a light-transmitting conductive film, a light-transmitting conductive film is thinly formed to have a light-transmitting property, and the light-transmitting conductive film is formed thereover. May be laminated.
このように発光装置を形成することができる。 In this manner, a light emitting device can be formed.
(実施の形態8)
本実施の形態では、上記実施の形態と異なる薄膜トランジスタの作製方法例について説明
する。本実施の形態において、上記実施の形態と異なる点は、先にゲート電極を形成し、
半導体膜よりも下方にゲート電極が設けられる点である。そのため、その他の作製工程は
上記実施の形態と同様であり、詳細な説明は省略する。
(Embodiment 8)
In this embodiment, an example of a method for manufacturing a thin film transistor, which is different from that in the above embodiment, will be described. In this embodiment, the difference from the above embodiment is that the gate electrode is formed first,
The gate electrode is provided below the semiconductor film. Therefore, other manufacturing steps are the same as those in the above embodiment, and a detailed description thereof is omitted.
まず図10(A)に示すように、絶縁表面を有する基板100上に、ゲート電極108と
なる導電膜を形成する。導電膜は、インクジェット法又はスパッタリング法により形成す
ることができる。その後、マスク109を形成し、導電膜をパターニングする。マスク1
09は、インクジェット法又はフォトリソグラフィー法により形成することができる。例
えば、ポリイミド又はポリビニルアルコール等をインクジェット法により吐出する。なお
本実施の形態において、半導体膜と基板との間には、少なくともゲート電極及びゲート絶
縁膜が設けられているため、下地膜の形成を省略することができる。
First, as illustrated in FIG. 10A, a conductive film to be the
09 can be formed by an inkjet method or a photolithography method. For example, polyimide or polyvinyl alcohol is discharged by an ink jet method. Note that in this embodiment, since at least a gate electrode and a gate insulating film are provided between the semiconductor film and the substrate, formation of a base film can be omitted.
図10(B)に示すように、マスク109を除去せずに、ゲート絶縁膜107として機能
する絶縁膜を形成する。このとき、マスク109をゲート絶縁膜の一部として使用するこ
とができる。そしてゲート絶縁膜上に半導体膜106を形成し、マスク112を用いてパ
ターニングする。マスク112は、インクジェット法又はフォトリソグラフィー法により
形成することができる。例えば、ポリイミド又はポリビニルアルコール等をインクジェッ
ト法により吐出する。
As shown in FIG. 10B, an insulating film functioning as the
マスク112を除去後、図10(C)に示すように、必要に応じてN型を有する半導体膜
103を形成する。N型を有する半導体膜は、プラズマCVD法により形成することがで
きる。N型を有する半導体膜上にソース電極及びドレイン電極102となる導電膜を形成
する。導電膜は、インクジェット法又はスパッタリング法により形成することができる。
その後、マスクを用いて、ソース電極及びドレイン電極102となる導電膜、及びN型を
有する半導体膜103をパターニングする。
After removing the
After that, the conductive film to be the source and drain
以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する
。本実施の形態の薄膜トランジスタは、半導体膜より下方にゲート電極が設けられる、い
わゆるボトムゲート型の薄膜トランジスタである。
As described above, the thin film transistor provided with the source electrode and the drain electrode is completed. The thin film transistor of this embodiment is a so-called bottom-gate thin film transistor in which a gate electrode is provided below a semiconductor film.
またこのようにして形成される薄膜トランジスタは、導電膜をパターニングするために用
いられたマスクを有することを特徴とする。本実施の形態では、ゲート電極をパターニン
グするときに設けられたマスクを有し、導電膜上にマスクを介して設けられた半導体膜を
有する薄膜トランジスタである。もちろん本発明の薄膜トランジスタは、他のパターニン
グ工程で用いるマスクを有していてもよい。
Further, the thin film transistor thus formed has a mask used for patterning the conductive film. In this embodiment mode, the thin film transistor includes a mask provided when patterning a gate electrode and a semiconductor film provided over the conductive film through the mask. Of course, the thin film transistor of the present invention may have a mask used in other patterning steps.
以上のように、マスク材の剥離工程、つまり洗浄工程を不要とする簡便な方法により薄膜
トランジスタを形成することができる。
As described above, a thin film transistor can be formed by a simple method that does not require a mask material peeling step, that is, a cleaning step.
さらにインクジェット法によりマスク材を形成する場合、マスク材の露光、現像といった
フォトリソグラフィー工程を省略することができる。またスピンコーティング法等に比べ
、インクジェット法はマスク材を有効に使用できるため、材料コストを低減することがで
きる。
Further, when the mask material is formed by the ink jet method, a photolithography process such as exposure and development of the mask material can be omitted. Compared with a spin coating method or the like, the inkjet method can effectively use a mask material, so that the material cost can be reduced.
図16には、図10に示した薄膜トランジスタの斜視図であって、半導体膜106及びソ
ース電極及びドレイン電極102を示す。図16をみると、半導体膜はゲート電極を覆う
山状となっているため、キャリアは半導体膜の側面も流れることができる。すなわち、キ
ャリアが流れるチャネル幅(W)は、半導体膜の側面を含めることができ、大きく形成す
ることができる。このようなチャネル幅の大きい薄膜トランジスタを、上述した駆動用T
FTに用いると好ましい。
FIG. 16 is a perspective view of the thin film transistor shown in FIG. 10 and shows the
It is preferable to use for FT.
また非晶質半導体膜を有する薄膜トランジスタを形成する低温プロセスの場合、マスクの
耐熱性が問題とならない。一方、高温プロセスを強いられるLSIの分野では、マスクの
耐熱性が問題となる。そのため、本実施の形態のように非晶質半導体膜を形成する低温プ
ロセスに、マスクを除去せずに残す工程を用いることは好ましい。
In the case of a low-temperature process for forming a thin film transistor having an amorphous semiconductor film, the heat resistance of the mask is not a problem. On the other hand, the heat resistance of the mask is a problem in the field of LSIs that are forced to undergo high-temperature processes. Therefore, it is preferable to use a step of leaving a mask without removing it in a low-temperature process for forming an amorphous semiconductor film as in this embodiment mode.
(実施の形態9)
本実施の形態では、実施の形態8に示した薄膜トランジスタを有する液晶表示装置につい
て説明する。
(Embodiment 9)
In this embodiment, a liquid crystal display device including the thin film transistor described in Embodiment 8 will be described.
図11に示すように、実施の形態8に示した薄膜トランジスタ120を形成する。薄膜ト
ランジスタ120のソース電極又はドレイン電極と接続するように電極111を形成する
。電極111は、インクジェット法又はスパッタリング法により形成することができる。
さらに薄膜トランジスタ120及び電極111を覆うように、保護膜を形成してもよい。
As shown in FIG. 11, the
Further, a protective film may be formed so as to cover the
また本実施の形態において、層間絶縁膜を形成して平坦性を高めてもよい。平坦性を高め
ると、液晶層へ均一に電圧を印加することができるため好ましい。また配向膜を均一に形
成することができるため好ましい。層間絶縁膜には、無機材料(酸化シリコン、窒化シリ
コン、酸化窒化シリコンなど)、感光性又は非感光性の有機材料(ポリイミド、アクリル
、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン)、シロキサン、ポ
リシラザン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光
性有機樹脂又はネガ型感光性有機樹脂を用いることができる。
In this embodiment mode, an interlayer insulating film may be formed to improve flatness. Increasing the flatness is preferable because a voltage can be uniformly applied to the liquid crystal layer. In addition, the alignment film can be formed uniformly, which is preferable. For the interlayer insulating film, inorganic materials (silicon oxide, silicon nitride, silicon oxynitride, etc.), photosensitive or non-photosensitive organic materials (polyimide, acrylic, polyamide, polyimide amide, resist or benzocyclobutene), siloxane, polysilazane , And their stacked structures can be used. As the organic material, a positive photosensitive organic resin or a negative photosensitive organic resin can be used.
なおインクジェット法により、配線を先に積層させ、その後粘性の高い絶縁膜を形成して
層間絶縁膜を形成してもよい。またインクジェット法により、絶縁膜と配線を適宜交互に
滴下してもよい。すなわち、絶縁膜材料と配線材料を順に滴下すればよい。このとき表面
の平坦性が問題となる場合は、CMP(Chemical Mechanical Polishing、化学的・機械的ポ
リッシング)、エッチバック等の平坦化工程を施すとよい。以上のように、コンタクトホ
ールを開口するためのフォトマスク形成工程、該マスクを用いたエッチング工程、該マス
クを除去する洗浄工程等のフォトリソグラフィー工程を削減することもできる。
Note that an interlayer insulating film may be formed by stacking wirings first by an inkjet method and then forming a highly viscous insulating film. Further, the insulating film and the wiring may be appropriately dropped by an ink jet method. That is, the insulating film material and the wiring material may be dropped in order. If surface flatness becomes a problem at this time, a planarization process such as CMP (Chemical Mechanical Polishing) or etch back may be performed. As described above, photolithography processes such as a photomask forming process for opening contact holes, an etching process using the mask, and a cleaning process for removing the mask can be reduced.
その後、薄膜トランジスタ120及び電極111を覆って配向膜121を形成する。
Thereafter, an
また対向基板125を用意し、カラーフィルター124、対向電極123、配向膜121
を順に形成する。カラーフィルター、対向電極、又は配向膜はインクジェット法により形
成することができる。また図示していないが、ブラックマトリクスもインクジェット法に
より形成することができる。
A
Are formed in order. The color filter, the counter electrode, or the alignment film can be formed by an inkjet method. Although not shown, the black matrix can also be formed by an ink jet method.
その後基板100と対向基板125とを、シール剤を用いて張り合わせ、その間に液晶を
注入して液晶層126を形成する。なお液晶は、滴下して形成してもよい。液晶を滴下す
る手段に、インクジェット法を用いてもよい。
After that, the
その後、異方性導電膜を用いてFPC(フレキシブルプリントサーキット:Flexible Pri
nted Circuit)を接着して外部端子とすればよい。
Then, using an anisotropic conductive film, FPC (Flexible Print Circuit: Flexible Pri
nted Circuit) can be bonded to form an external terminal.
(実施の形態10)
本実施の形態では、実施の形態8に示した薄膜トランジスタを有する発光装置について説
明する。なお本実施の形態において、実施の形態7で示した発光装置と薄膜トランジスタ
の構成が異なる。そのため、その他の構成の詳細な説明は省略する。
(Embodiment 10)
In this embodiment, a light-emitting device including the thin film transistor described in Embodiment 8 will be described. Note that in this embodiment mode, the structure of the light-emitting device described in Embodiment Mode 7 and a thin film transistor are different. Therefore, detailed description of other configurations is omitted.
図12に示すように、実施の形態8に示した薄膜トランジスタ120を形成する。薄膜ト
ランジスタ120のソース電極又はドレイン電極と接続するように電極111を形成する
。電極111は、インクジェット法又はスパッタリング法により形成することができる。
さらに薄膜トランジスタ120及び電極111を覆うように、保護膜を形成してもよい。
As shown in FIG. 12, the
Further, a protective film may be formed so as to cover the
また本実施の形態において、層間絶縁膜を形成して平坦性を高めてもよい。平坦性を高め
ると、液晶層へ均一に電圧を印加することができるため好ましい。また配向膜を均一に形
成することができるため好ましい。層間絶縁膜には、無機材料(酸化シリコン、窒化シリ
コン、酸化窒化シリコンなど)、感光性又は非感光性の有機材料(ポリイミド、アクリル
、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン)、シロキサン、ポ
リシラザン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光
性有機樹脂又はネガ型感光性有機樹脂を用いることができる。
In this embodiment mode, an interlayer insulating film may be formed to improve flatness. Increasing the flatness is preferable because a voltage can be uniformly applied to the liquid crystal layer. In addition, the alignment film can be formed uniformly, which is preferable. For the interlayer insulating film, inorganic materials (silicon oxide, silicon nitride, silicon oxynitride, etc.), photosensitive or non-photosensitive organic materials (polyimide, acrylic, polyamide, polyimide amide, resist or benzocyclobutene), siloxane, polysilazane , And their stacked structures can be used. As the organic material, a positive photosensitive organic resin or a negative photosensitive organic resin can be used.
なおインクジェット法により、配線を先に積層させ、その後粘性の高い絶縁膜を形成して
層間絶縁膜を形成してもよい。またインクジェット法により、絶縁膜と配線を適宜交互に
滴下してもよい。すなわち、絶縁膜材料と配線材料を順に滴下すればよい。このとき表面
の平坦性が問題となる場合は、CMP(Chemical Mechanical Polishing、化学的・機械的ポ
リッシング)、エッチバック等の平坦化工程を施すとよい。以上のように、コンタクトホ
ールを開口するためのフォトマスク形成工程、該マスクを用いたエッチング工程、該マス
クを除去する洗浄工程等のフォトリソグラフィー工程を削減することもできる。
Note that an interlayer insulating film may be formed by stacking wirings first by an inkjet method and then forming a highly viscous insulating film. Further, the insulating film and the wiring may be appropriately dropped by an ink jet method. That is, the insulating film material and the wiring material may be dropped in order. If surface flatness becomes a problem at this time, a planarization process such as CMP (Chemical Mechanical Polishing) or etch back may be performed. As described above, photolithography processes such as a photomask forming process for opening contact holes, an etching process using the mask, and a cleaning process for removing the mask can be reduced.
その後、土手又は隔壁として機能する絶縁膜113を形成する。
After that, an insulating
電極111上に設けられた絶縁膜113の開口部に、電界発光層114を形成する。電極
11は、発光素子の第1の電極として機能する。その後、電界発光層114及び絶縁膜1
13を覆うように発光素子の第2の電極304を形成する。
An
A second electrode 304 of the light emitting element is formed so as to cover 13.
その後、窒素を含むパッシベーション膜又はDLC等をスパッタリング法やCVD法によ
り形成するとよい。次いで、封止基板を張り合わせる。封止基板により形成される空間に
は、窒素を封入したり、乾燥剤を配置してもよい。また透光性を有し、吸水性の高い樹脂
を充填してもよい。
After that, a passivation film containing nitrogen, DLC, or the like may be formed by a sputtering method or a CVD method. Next, the sealing substrate is attached. In the space formed by the sealing substrate, nitrogen may be sealed or a desiccant may be disposed. Further, a resin having translucency and high water absorption may be filled.
またコントラストを高めるため、偏光板又は円偏光板を設けてもよい。例えば、表示面の
一面又は両面に偏光板、若しくは円偏光板を設けることができる。
In order to increase the contrast, a polarizing plate or a circular polarizing plate may be provided. For example, a polarizing plate or a circularly polarizing plate can be provided on one surface or both surfaces of the display surface.
このように形成された構造を有する発光装置において、第1の電極及び第2の電極が透光
性を有するように形成すると、信号線から入力されるビデオ信号に応じた輝度で電界発光
層から光が両矢印方向130、131に出射する。また第1の電極が透光性を有し、第2
の電極が非透光性を有するように形成すると、矢印方向131のみに射出する。また第1
の電極が非透光性を有し、第2の電極が透光性を有するように形成すると、矢印方向13
0のみに射出する。このとき、光の出射方向とならない側に設けられた非透光性の電極に
、反射性の高い導電膜を用いることにより光を有効利用することができる。
In the light emitting device having the structure formed as described above, when the first electrode and the second electrode are formed so as to have translucency, the light emitting device can emit light from the electroluminescent layer with luminance corresponding to the video signal input from the signal line. Light is emitted in the directions of
When the electrode is formed so as to have non-translucency, the light is emitted only in the
When the second electrode is formed so as to be non-translucent and the second electrode is formed to be translucent, the direction of the arrow 13
Eject only to zero. At this time, light can be effectively used by using a highly reflective conductive film for a non-light-transmitting electrode provided on the side not corresponding to the light emission direction.
本実施の形態において、透光性を有する導電膜を得るためには、非透光性を有する導電膜
を、透光性を有するように薄く形成し、その上に透光性を有する導電膜を積層してもよい
。
In this embodiment, in order to obtain a light-transmitting conductive film, a light-transmitting conductive film is thinly formed to have a light-transmitting property, and the light-transmitting conductive film is formed thereover. May be laminated.
(実施の形態11)
本実施の形態では、上記実施の形態で示した発光装置や液晶表示装置等のモジュール形態
を説明する。
(Embodiment 11)
In this embodiment mode, modules such as the light-emitting device and the liquid crystal display device described in the above embodiment modes will be described.
図13には、コントロール回路901及び電源回路902が実装されたモジュールの外観
図を示す。基板900上には、発光素子又は液晶素子が各画素に設けられた画素部903
が設けられている。画素部903が有する薄膜トランジスタは、上記実施の形態のように
マスクを残すように形成することができる。画素部903が有する画素を選択する走査線
駆動回路904と、選択された画素にビデオ信号を供給する信号線駆動回路905とはI
Cチップにより実装されている。また実装するICの長辺、短辺の長さやその個数は、本
実施の形態に限定されない。
FIG. 13 shows an external view of a module on which the
Is provided. A thin film transistor included in the
It is mounted with a C chip. Further, the length and the number of the long side and the short side of the IC to be mounted are not limited to the present embodiment.
またプリント基板907にはコントロール回路901、電源回路902が設けられており
、コントロール回路901または電源回路902から出力された各種信号及び電源電圧は
、FPC906を介して走査線駆動回路904、信号線駆動回路905に供給され、さら
に画素部903へ供給される。
The printed
プリント基板907の電源電圧及び各種信号は、複数の入力端子が配置されたインターフ
ェース(I/F)部908を介して供給される。
The power supply voltage and various signals of the printed
なお、本実施の形態ではプリント基板907がFPC906を用いて実装されているが、
必ずしもこの構成に限定されない。COG(Chip on Glass)方式を用い、コントロール回
路901、電源回路902を直接基板上に実装させるようにしてもよい。また信号線駆動
回路や走査線駆動回路等のICチップの実装方法は、本実施の形態に限定されず、基板上
に形成されたICチップをワイヤボンディング法により、画素部の配線と接続してもよい
。
In this embodiment mode, the printed
The configuration is not necessarily limited to this. The
また、プリント基板907において、引きまわしの配線間に形成される容量や配線自体が
有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍った
りすることがある。そこで、プリント基板907にコンデンサ、バッファ等の各種素子を
設けて、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐ
ようにしてもよい。
Further, in the printed
以上のように、半導体膜及び導電膜をパターニングするためのマスク材の剥離工程、つま
り洗浄工程を不要とする簡便な方法により薄膜トランジスタを有するモジュールを形成す
ることができる。
As described above, a module having a thin film transistor can be formed by a simple method that does not require a mask material peeling step for patterning a semiconductor film and a conductive film, that is, a cleaning step.
(実施の形態12)
本実施の形態では、上記実施の形態で示した発光装置や液晶表示装置の封止状態を説明す
る。
(Embodiment 12)
In this embodiment mode, sealing states of the light-emitting device and the liquid crystal display device described in the above embodiment modes will be described.
図14(A)は、封止された発光装置の断面図を示す。画素部903は、基板(便宜上第
1の基板と表記する)911上に、下地膜912を介して、Nチャネル型を有する駆動用
TFT914が設けられている。駆動用TFTは上記実施の形態で示した方法により形成
される。駆動用TFTが有するソース電極又はドレイン電極として機能する配線に陽極9
15が接続されている。陽極上には電界発光層916、陰極917の順に形成されている
。
FIG. 14A is a cross-sectional view of a sealed light-emitting device. In the
15 is connected. An
さらに陰極を覆って保護膜918が設けられている。保護膜は、スパッタ法(DC方式や
RF方式)により得られる窒化珪素または窒化酸化珪素を主成分とする絶縁膜、または水
素を含むDLC膜(Diamond Like Carbon)を有するように形成されている。また保護膜
は、上記膜の単層構造又は積層構造を有することができる。保護膜により、水分や酸素等
による電界発光層の劣化を防止することができる。
Further, a
陰極及び保護膜は、第1の接続領域920まで設けられている。接続領域920において
陰極は、接続配線919と接続している。
The cathode and the protective film are provided up to the
封止領域923では、シール材921を介して、第1の基板911と対向基板(便宜上第
2の基板と表記する)922とが張り合わせられている。シール材は、熱硬化樹脂又は紫
外線硬化樹脂からなり、圧力を加えながら加熱したり、紫外線を照射して第1の基板と第
2の基板とを接着、固定させる。例えば、シール材としてエポキシ系樹脂を用いることが
できる。シール材には、スペーサーが混入されており、第1の基板と第2の基板の間隔、
いわゆるギャップを保持している。スペーサーとしては、球状又は柱状の形状を有してい
るものが使用され、本実施の形態では、円柱状のスペーサーを使用し、円の直径がギャッ
プとなる。
In the sealing
A so-called gap is maintained. A spacer having a spherical or columnar shape is used as the spacer, and in this embodiment, a cylindrical spacer is used, and the diameter of the circle becomes a gap.
第2の接続領域926では、接続配線919がICチップ927により形成される信号線
駆動回路と異方性導電膜924を介して接続している。なおICチップは、FPC925
上に設けられている。また加圧や加熱により異方性導電膜を接着するときに、フィルム基
板のフレキシブル性や加熱による軟化のため、クラックが生じないように注意する。例え
ば、接着領域に硬性の高い基板を補助として配置したりすればよい。このようにして接続
されたICチップから、ビデオ信号やクロック信号を受け取る。
In the
It is provided above. When adhering the anisotropic conductive film by pressurization or heating, care should be taken not to cause cracks due to the flexibility of the film substrate and softening due to heating. For example, a highly rigid substrate may be disposed as an auxiliary in the adhesion region. A video signal and a clock signal are received from the IC chip thus connected.
第2の基板922で封止すると、保護膜918との間に空間が形成される。空間には、不
活性ガス、例えば窒素ガスを充填したり、吸水性の高い材料を形成して、水分や酸素の侵
入を防止する。また透光性を有し、吸水性の高い樹脂を形成してもよい。透光性を有する
樹脂により、発光素子からの光が第2の基板側へ出射される場合であっても、透過率を低
減することなく形成することができる。
When sealed with the
図14(B)には、図14(A)と異なり、第2の基板を用いず封止する場合を示す。そ
の他の構成は同様であるため、説明を省略する。
FIG. 14B shows a case of sealing without using the second substrate, unlike FIG. 14A. Since other configurations are the same, description thereof is omitted.
図14(B)には、保護膜918を覆って、第2の保護膜930が設けられている。第2
の保護膜として、エポキシ樹脂、ウレタン樹脂、又はシリコーン樹脂等の有機材料を用い
ることができる。本実施の形態では、ディスペンサを用いてエポキシ樹脂を吐出し、乾燥
させる。
In FIG. 14B, a second
As the protective film, an organic material such as an epoxy resin, a urethane resin, or a silicone resin can be used. In this embodiment mode, the epoxy resin is discharged using a dispenser and dried.
水分や酸素等による電界発光層の劣化が問題とならない場合は、保護膜918を設けなく
ともよい。さらに第2の保護膜上に、第2の基板を設けて封止してもよい。
In the case where deterioration of the electroluminescent layer due to moisture, oxygen, or the like is not a problem, the
このように第2の基板を用いず封止すると、表示装置の軽量化、小型化、薄膜化を向上
させることができる。
When sealing is performed without using the second substrate in this manner, the weight, size, and thickness of the display device can be improved.
(実施の形態13)
本実施の形態では、マスクや配線を形成する液滴吐出装置(インクジェット装置)が有す
る吐出手段について説明する。組成物を吐出する吐出手段は、1つ又は複数の溶液注入口
や、1つ又は複数のノズルを具備するヘッドを有する。該溶液注入口から導電膜の原料と
なる組成物を注入し、該ノズルから組成物が吐出される。
(Embodiment 13)
In this embodiment mode, an ejection unit included in a droplet ejection apparatus (inkjet apparatus) for forming a mask or wiring will be described. The ejection means for ejecting the composition includes a head having one or more solution injection ports and one or more nozzles. A composition that is a raw material for the conductive film is injected from the solution injection port, and the composition is discharged from the nozzle.
ノズルの径は、0.02μm〜100μm(好ましくは30μm以下)に設定し、該ノズ
ルから吐出される組成物の吐出量は0.001pl〜100pl(好ましくは10pl以
下)に設定するとよい。この吐出量は、ノズルの径の大きさにより制御することができる
。 そのためノズルの径は、所望のマスクサイズや配線幅に基づいて決定することができ
る。
The diameter of the nozzle is set to 0.02 μm to 100 μm (preferably 30 μm or less), and the discharge amount of the composition discharged from the nozzle is set to 0.001 pl to 100 pl (preferably 10 pl or less). This discharge amount can be controlled by the size of the nozzle diameter. Therefore, the nozzle diameter can be determined based on a desired mask size and wiring width.
また、被処理物表面とノズルの吐出口との距離は、所望の箇所に吐出するため近づけると
よい。好ましくは、0.1mm〜3mm(好ましくは0.5mm〜2mm)とする。
In addition, the distance between the surface of the object to be processed and the discharge port of the nozzle is preferably close in order to discharge to a desired location. Preferably, it is 0.1 mm to 3 mm (preferably 0.5 mm to 2 mm).
吐出口から吐出する組成物は、溶媒にマスク材料や導電体が混入したものを用いる。 As the composition discharged from the discharge port, a solvent in which a mask material or a conductor is mixed is used.
マスク材料としては、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)
、感光性または非感光性の有機材料(ポリイミド、ポリビニルアルコール、アクリル、ポ
リアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)を用いることができ
る。
As mask material, inorganic materials (silicon oxide, silicon nitride, silicon oxynitride, etc.)
A photosensitive or non-photosensitive organic material (polyimide, polyvinyl alcohol, acrylic, polyamide, polyimide amide, resist, or benzocyclobutene) can be used.
導電体として、金、銀、銅、白金、パラジウム、タングステン、ニッケル、タンタル、ビ
スマス、鉛、インジウム、錫、亜鉛、チタン、若しくはアルミニウム、これらからなる合
金、これらの分散性ナノ粒子、又はハロゲン化銀の微粒子を用いることができる。特に低
抵抗な銀、銅を用いるとよい。但し銅を用いる場合、半導体膜中等に銅が拡散することを
防止するため、窒素を有する絶縁膜をバリア膜として形成する。また透明導電体として、
インジウム錫酸化物(ITO、Indium Tin Oxide)、酸化インジウムに2〜20%の酸化
亜鉛(ZnO)を混合したIZO(indium zinc oxide)、酸化インジウムに2〜20%
の酸化珪素(SiO2)を混合したITSO、有機インジウム、有機スズ、窒化チタン(
TiN)等を用いることもできる。
As a conductor, gold, silver, copper, platinum, palladium, tungsten, nickel, tantalum, bismuth, lead, indium, tin, zinc, titanium, or aluminum, alloys made of these, dispersible nanoparticles thereof, or halogenated Silver fine particles can be used. In particular, low resistance silver or copper may be used. However, in the case of using copper, an insulating film containing nitrogen is formed as a barrier film in order to prevent copper from diffusing into the semiconductor film or the like. As a transparent conductor,
Indium tin oxide (ITO), IZO (indium zinc oxide) in which 2-20% zinc oxide (ZnO) is mixed in indium oxide, 2-20% in indium oxide
ITSO mixed with silicon oxide (SiO 2 ), organic indium, organic tin, titanium nitride (
TiN) or the like can also be used.
マスク材料や導電体に用いられる粒子の径は、各ノズルの径や所望のパターン幅などによ
り決定することができる。ノズルの目詰まり防止や高精細なパターンの作製のため、小さ
い方が好ましく、粒径0.1μm以下がよい。
The diameter of the particles used for the mask material and the conductor can be determined by the diameter of each nozzle, the desired pattern width, and the like. For prevention of nozzle clogging and production of a high-definition pattern, a smaller one is preferable, and a particle diameter of 0.1 μm or less is preferable.
溶媒として、水系、又は油(アルコール)系の溶媒を用いることができる。水系の溶媒を
用いる場合、ノズルからスムーズに組成物が吐出するように界面活性剤を添加しておくと
よい。
As the solvent, an aqueous solvent or an oil (alcohol) solvent can be used. When an aqueous solvent is used, a surfactant is preferably added so that the composition is smoothly discharged from the nozzle.
油(アルコール)系の溶媒は、非極性溶剤又は低極性溶剤を用いることができる。例えば
、テルピネオール、ミネラルスピリット、キシレン、トルエン、エチルベンゼン、メシチ
レン、ヘキサン、ヘプタン、オクタン、デカン、ドデカン、シクロヘキサン、またはシク
ロオクタンを用いることができる。
As the oil (alcohol) -based solvent, a nonpolar solvent or a low polarity solvent can be used. For example, terpineol, mineral spirit, xylene, toluene, ethylbenzene, mesitylene, hexane, heptane, octane, decane, dodecane, cyclohexane, or cyclooctane can be used.
組成物を吐出する工程は、減圧下で行うと好ましい。組成物を吐出して被処理物に着弾す
るまでの間に、該組成物の溶媒が蒸発し、組成物の乾燥と焼成の工程を省略することがで
きる。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。
The step of discharging the composition is preferably performed under reduced pressure. The solvent of the composition evaporates between the time when the composition is discharged and the material is landed on the object to be processed, so that the steps of drying and baking the composition can be omitted. Further, it is preferable to perform under reduced pressure because an oxide film or the like is not formed on the surface of the conductor.
なおインクジェット法を用いる場合、組成物の乾燥や焼成を行うため、必要に応じて加熱
処理を行う。例えば、乾燥は100度で3分間、焼成は200〜350度で15分間〜3
0分間で行う。乾燥と焼成の工程は、常圧下又は減圧下で、レーザー光の照射や瞬間熱ア
ニール、加熱炉などにより行う。
In addition, when using the inkjet method, in order to dry and bake a composition, heat processing is performed as needed. For example, drying is at 100 degrees for 3 minutes, baking is at 200 to 350 degrees for 15 minutes to 3
Perform in 0 minutes. The drying and baking processes are performed under normal pressure or reduced pressure by laser light irradiation, rapid thermal annealing, a heating furnace, or the like.
乾燥と焼成の工程を効率的に行うためには、基板を加熱しておいてもよい。そのとき基板
の温度は、基板等の材質に依存するが、一般的には100〜800度(好ましくは200
〜350度)とする。本工程により、組成物中の溶媒や溶液の蒸発、又は化学的に分散剤
を除去するとともに、硬化収縮することで、ナノ粒子間を接触させる融合を加速すること
ができる。
In order to efficiently perform the drying and baking steps, the substrate may be heated. At that time, the temperature of the substrate depends on the material of the substrate or the like, but is generally 100 to 800 degrees (preferably 200 degrees).
~ 350 degrees). By this step, the solvent or solution in the composition can be evaporated, or the dispersant can be chemically removed and cured and shrunk, thereby accelerating the fusion between the nanoparticles.
このような吐出手段を有する液滴吐出装置を用いたインクジェット法によりマスクや配線
を形成することができる。すなわち本実施の形態のインクジェット法は、上記実施の形態
におけるインクジェット法として用いることができる。
Masks and wirings can be formed by an inkjet method using a droplet discharge apparatus having such discharge means. That is, the ink jet method of this embodiment can be used as the ink jet method of the above embodiment.
(実施の形態14)
上記実施の形態で示した表示装置を用いた電子機器として、ビデオカメラ、デジタルカメ
ラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム
、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュ
ータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又
は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(
DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)など
が挙げられる。特に、大型画面を有する大型テレビ等に上記実施の形態で示したインクジ
ェット法を用いることが望ましい。それら電子機器の具体例を図15に示す。
(Embodiment 14)
As an electronic device using the display device described in the above embodiment, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, an audio playback device (car audio, audio component, etc.), a notebook type personal computer , Game machines, portable information terminals (mobile computers, mobile phones, portable game machines, electronic books, etc.), and image playback devices (specifically Digital Versatile Disc (
DVD) and the like, and a device provided with a display capable of displaying the image. In particular, it is desirable to use the ink jet method described in the above embodiment mode for a large television having a large screen. Specific examples of these electronic devices are shown in FIGS.
図15(A)は大型の表示装置であり、筐体2001、支持台2002、表示部2003
、スピーカー部2004、ビデオ入力端子2005等を含む。表示部2003は、画素部
及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子
を有し、上記実施の形態で示したインクジェット法より形成されたTFTを有する。なお
、表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装
置が含まれる。
FIG. 15A illustrates a large display device, which includes a
, A
図15(B)は携帯端末のうちの携帯電話機であり、本体2101、筐体2102、表示
部2103、音声入力部2104、音声出力部2105、操作キー2106、アンテナ2
107等を含む。表示部2103は、画素部及び駆動回路部を有するモジュールが設けら
れている。画素部は、発光素子又は液晶素子を有し、上記実施の形態で示したインクジェ
ット法より形成されたTFTを有する。またさらに表示部2103を多面取りにより形成
することにより、携帯電話機のコストを低減することができる。
FIG. 15B illustrates a mobile phone among mobile terminals, which includes a main body 2101, a housing 2102, a display portion 2103, a sound input portion 2104, a sound output portion 2105, operation keys 2106, and an antenna 2.
107 etc. are included. The display portion 2103 is provided with a module having a pixel portion and a driver circuit portion. The pixel portion includes a light-emitting element or a liquid crystal element and includes a TFT formed by the ink jet method described in the above embodiment mode. Furthermore, the cost of the cellular phone can be reduced by forming the display portion 2103 by multi-cavity.
図15(C)はシート型の携帯電話機であり、本体2301、表示部2303、音声入力
部2304、音声出力部2305、スイッチ2306、外部接続ポート2307等を含む
。外部接続ポート2307を介して、別途用意したイヤホン2308を接続することがで
きる。表示部2303には、センサを備えたタッチパネル式の表示画面が用いられており
、表示部2303に表示されたタッチパネル式操作キー2309に触れることで、一連の
操作を行うことができる。表示部2303は、画素部及び駆動回路部を有するモジュール
が設けられている。画素部は、発光素子又は液晶素子を有し、上記実施の形態で示したイ
ンクジェット法より形成されたTFTを有する。またさらに表示部2303を多面取りに
より形成することにより、シート型の携帯電話機のコストを低減することができる。
FIG. 15C shows a sheet-type mobile phone, which includes a main body 2301, a display portion 2303, an audio input portion 2304, an audio output portion 2305, a switch 2306, an external connection port 2307, and the like. A separately prepared earphone 2308 can be connected through the external connection port 2307. A touch panel display screen including a sensor is used for the display portion 2303, and a series of operations can be performed by touching a touch panel operation key 2309 displayed on the display portion 2303. The display portion 2303 is provided with a module having a pixel portion and a driver circuit portion. The pixel portion includes a light-emitting element or a liquid crystal element and includes a TFT formed by the ink jet method described in the above embodiment mode. Further, by forming the display portion 2303 by multi-cavity, the cost of the sheet type mobile phone can be reduced.
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また本実施例の電子機器は、上記実施の形態に示したいずれの構成を用いる
ことができる。
As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. In addition, any of the structures described in the above embodiments can be used for the electronic device of this example.
Claims (9)
前記マスク上に接して設けられたゲート電極とを有する薄膜トランジスタであって、
前記マスクはインクジェット法で形成されたため、ドット状又はドットが連なった柱状に吐出された形状を有し、
前記マスクを用いて前記半導体膜はパターニングされたため、前記半導体膜の上端部と前記マスクの下端部は一致することを特徴とする薄膜トランジスタ。 A mask in contact with the semiconductor film and formed by an inkjet method;
A thin film transistor having a gate electrode provided in contact with the mask,
Since the mask is formed by an inkjet method, it has a shape that is ejected in the form of a dot or a column of dots.
The semiconductor film is patterned using the mask, so that the upper end portion of the semiconductor film and the lower end portion of the mask coincide with each other.
前記マスクはゲート絶縁膜として機能させることを特徴とする薄膜トランジスタ。 In claim 1,
The thin film transistor, wherein the mask functions as a gate insulating film.
前記マスクは珪素と酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含み、置換基にフッ素、アルキル基、若しくは芳香族炭化水素のうち少なくとも1種を有するポリマー材料、又は珪素と窒素の結合を有するポリマー材料を有することを特徴とする薄膜トランジスタ。 In claim 1 or claim 2,
The mask has a skeletal structure composed of a bond of silicon and oxygen, has at least hydrogen as a substituent, and a polymer material having at least one of fluorine, an alkyl group, or aromatic hydrocarbon as a substituent, or silicon A thin film transistor including a polymer material having a nitrogen bond.
前記第1のマスク上に設けられた半導体膜と、
前記半導体膜上に接し、インクジェット法で形成された第2のマスクと、
前記第2のマスク上に接して設けられたゲート電極とを有する薄膜トランジスタであって、
前記第1及び第2のマスクはインクジェット法で形成されたため、ドット状又はドットが連なった柱状に吐出された形状を有し、
前記第1のマスクを用いて前記ソース電極及びドレイン電極はパターニングされたため、
前記ソース電極及びドレイン電極の上端部と前記第1のマスクの下端部は一致し、
前記第2のマスクを用いて前記半導体膜はパターニングされたため、前記半導体膜の上端部と前記第2のマスクの下端部は一致することを特徴とする薄膜トランジスタ。 A first mask formed by an inkjet method on the source electrode and the drain electrode;
A semiconductor film provided on the first mask;
A second mask in contact with the semiconductor film and formed by an inkjet method;
A thin film transistor having a gate electrode provided in contact with the second mask,
Since the first and second masks are formed by the ink jet method, the first and second masks have a shape that is ejected in a dot shape or a column shape in which dots are connected,
Since the source electrode and the drain electrode are patterned using the first mask,
The upper end portions of the source and drain electrodes and the lower end portion of the first mask coincide with each other,
The semiconductor film is patterned using the second mask, so that an upper end portion of the semiconductor film and a lower end portion of the second mask coincide with each other.
前記第2のマスクはゲート絶縁膜として機能させることを特徴とする薄膜トランジスタ。 In claim 4,
The thin film transistor, wherein the second mask functions as a gate insulating film.
前記第1のマスクはポリイミド及びポリビニルアルコールのいずれかを有することを特徴とする薄膜トランジスタ。 In claim 4 or claim 5,
The thin film transistor, wherein the first mask includes any one of polyimide and polyvinyl alcohol.
前記第2のマスクは珪素と酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含み、置換基にフッ素、アルキル基、若しくは芳香族炭化水素のうち少なくとも1種を有するポリマー材料、又は珪素と窒素の結合を有するポリマー材料を有することを特徴とする薄膜トランジスタ。 In any one of Claims 4 thru | or 6,
The second mask has a skeletal structure composed of a bond of silicon and oxygen, and has at least hydrogen as a substituent, and a polymer material having at least one of fluorine, an alkyl group, or aromatic hydrocarbon as a substituent, A thin film transistor including a polymer material having a bond of silicon and nitrogen.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006228726A JP4657173B2 (en) | 2006-08-25 | 2006-08-25 | Thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006228726A JP4657173B2 (en) | 2006-08-25 | 2006-08-25 | Thin film transistor |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003351789A Division JP4610173B2 (en) | 2003-10-10 | 2003-10-10 | Method for manufacturing thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007043182A JP2007043182A (en) | 2007-02-15 |
| JP4657173B2 true JP4657173B2 (en) | 2011-03-23 |
Family
ID=37800796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006228726A Expired - Fee Related JP4657173B2 (en) | 2006-08-25 | 2006-08-25 | Thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4657173B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008209219A (en) * | 2007-02-26 | 2008-09-11 | Natl Rehabilitation Center For The Disabled | Film electrode and minimally invasive sensor using the film electrode |
| JP5194526B2 (en) * | 2007-04-06 | 2013-05-08 | コニカミノルタホールディングス株式会社 | Thin film transistor manufacturing method, pixel array manufacturing method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3136193B2 (en) * | 1992-06-05 | 2001-02-19 | 富士通株式会社 | Thin film transistor and method of manufacturing the same |
| GB9928353D0 (en) * | 1999-12-01 | 2000-01-26 | Koninkl Philips Electronics Nv | Liquid crystal display and method of manufacture |
| JP4689025B2 (en) * | 2000-10-17 | 2011-05-25 | シャープ株式会社 | Manufacturing method of liquid crystal display device |
-
2006
- 2006-08-25 JP JP2006228726A patent/JP4657173B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007043182A (en) | 2007-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6997231B2 (en) | Light emitting device | |
| US7859187B2 (en) | Display device and method for fabricating the same | |
| US8278204B2 (en) | Methods for forming wiring and manufacturing thin film transistor and droplet discharging method | |
| JP5315317B2 (en) | apparatus | |
| US7508126B2 (en) | Display device with specific pixel configuration and manufacturing method thereof | |
| US8344379B2 (en) | Display device and manufacturing method of the same | |
| TW480722B (en) | Manufacturing method of electro-optical device | |
| US20090134401A1 (en) | Thin Film Transistor and Display Device, Method for Manufacturing the Same, and Television System | |
| JP4614652B2 (en) | Thin film transistor manufacturing method and display device manufacturing method | |
| CN100512583C (en) | Organic electroluminescence device and method of manufacturing the same | |
| WO2005041286A1 (en) | Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method | |
| JP4831954B2 (en) | Method for manufacturing display device | |
| JP4393968B2 (en) | Wiring manufacturing method and semiconductor device manufacturing method | |
| US7439111B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007165860A (en) | Display device and method of manufacturing same | |
| JP4652120B2 (en) | Semiconductor device manufacturing apparatus and pattern forming method | |
| JP4610173B2 (en) | Method for manufacturing thin film transistor | |
| JP2005210083A (en) | Thin film transistor, display device, liquid crystal display device, and manufacturing method thereof | |
| JP4081580B2 (en) | Method for manufacturing display device | |
| JP4657173B2 (en) | Thin film transistor | |
| JP4877868B2 (en) | Method for manufacturing display device | |
| JP4879496B2 (en) | Pattern formation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |