JP4666830B2 - Multilayer wiring board and manufacturing method thereof - Google Patents
Multilayer wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP4666830B2 JP4666830B2 JP2001228028A JP2001228028A JP4666830B2 JP 4666830 B2 JP4666830 B2 JP 4666830B2 JP 2001228028 A JP2001228028 A JP 2001228028A JP 2001228028 A JP2001228028 A JP 2001228028A JP 4666830 B2 JP4666830 B2 JP 4666830B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring layer
- thermosetting resin
- layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Laser Beam Processing (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、例えば、多層配線基板及び半導体素子収納用パッケージなどに適した多層配線基板とその製造方法に関するものである。
【0002】
【従来技術】
近年、電子機器は小型化が進んでいるが、近年携帯情報端末の発達や、コンピューターを持ち運んで操作するいわゆるモバイルコンピューティングの普及によってさらに小型、薄型且つ高精細の多層配線基板が求められる傾向にある。
【0003】
また、通信機器に代表されるように、高速動作が求められる電子機器が広く使用されるようになってきた。高速動作が求められるということは、高い周波数の信号に対し、正確なスイッチングが可能であるなど多種な要求を含んでいる。そのような電子機器に対応するため、高速な動作に適した多層プリント配線板が求められている。
【0004】
高速な動作を行うためには、配線の長さを短くし、電気信号の伝播に要する時間を短縮することが必要である。配線の長さを短縮するために、配線の幅を細くし、配線の間隙を小さくするという、小型、薄型且つ高精細の多層配線基板が求められる傾向にある。
【0005】
そのような高密度配線の要求に対応するため、ビルドアップ法と呼ばれる製造方法が用いられている。ビルドアップ法の基本構造としては、JPCA規格では(1)ベース+ビルドアップ法、(2)全層ビルドアップ法の2種類に分類されている。
【0006】
(1)ベース+ビルドアップ法は、両面銅張ガラスエポキシ基板などの絶縁基板の表面に導体配線層やスルーホール導体などが形成されたコア基板表面に感光性樹脂を塗布後、露光現象して貫通孔を形成した後、感光性絶縁層の表面全面に銅などのメッキ層を施し、その後、メッキ層に感光性レジストを塗布し、回路パターンを露光、現像した後、非レジスト形成部をエッチングして回路を形成した後、レジストを除去して導体配線層を作製したもので、この工程を繰り返して多層化するものである。
【0007】
また、(2)全層ビルドアップの製造方法は、例えば特許2587593号の様に、絶縁シートにレーザーなどで貫通孔を形成し、その貫通孔内に導電性ペーストを充填することにより絶縁シートの表面に形成された導体配線層を電気的に接続して配線シートを形成し、このように作製した配線シートを繰り返して形成して多層化するものである。
【0008】
【発明が解決しようとする課題】
しかしながら、(1)ベース+ビルドアップ法では、絶縁シートとして感光性エポキシ樹脂などが多用されるが、エポキシ樹脂はもともとガラス転移点が低い上に感光性としたことで吸水率が増加し、高温高湿放置で絶縁性が低下するなど信頼性が低下しやすいために、アリル化ポリフェニレンエーテル(A−PPE)樹脂やBTレジンといったエポキシ樹脂より吸水率の低い樹脂を用いるが、吸水率の低い樹脂は極性が低くなるため、極性の高い金属表面との濡れ性が悪くなり、絶縁層と導体配線層の界面が弱くなり、特性劣化の要因となる水分等を非常に通しやすくなる。また、貫通孔の径を小さくした場合には、バイア導体の抵抗上昇等の問題が顕著に現れ、高密度配線基板を作製するための大きな障害となっていた。
【0009】
また、前記(2)全層ビルドアップ法では、バイア導体を、貫通孔内への導電性ペーストの充填によって形成するものの高温放置、PCT等の信頼性試験においてバイア導体が酸化し、電気抵抗が上昇するという問題がある。また、バイア導体のピッチを狭くした場合には、バイア導体間の絶縁抵抗が低下するという問題があった。これは、導体配線層やバイア導体と絶縁樹脂との界面が弱く水分等の劣化の要因となるものが通りやすい。また、樹脂中を通ってきた水分がバイア導体内部に直接侵入してくるために発生していると考えられる。
【0010】
従って、本発明は、上記のような従来のビルドアップ法における課題を解決することを目的とするものであり、具体的には、バイア導体と導体配線層との接続信頼性を向上させ、過酷な環境下においても特性劣化のない高信頼性の多層配線基板と、これを容易に製造することのできる多層配線基板の製造方法を提供することを目的とするものである。
【0011】
【課題を解決するための手段】
本発明の多層配線基板は、少なくとも熱硬化性樹脂を含む絶縁層と、該絶縁層表面に埋設された導体配線層と、導体配線層間を接続するために貫通孔に金属粉末および有機成分を含む導体成分が充填されたバイア導体とを具備する多層配線基板において、前記導体配線層の前記バイア導体との接続側が凹凸面によって形成されており、該凹凸面の表面粗さ(Rz)が1μm以上であり、前記導体配線層凹部の高さの1/4〜1/2の底部分に前記絶縁層中の熱硬化性樹脂が存在し、該底部分に存在する熱硬化性樹脂が前記導体成分中の有機成分と化学反応していることを特徴とするものである。
【0012】
特に、前記バイア導体の両端におけるバイア径が異なり、径の小さい端部側の導体配線層凹部に絶縁層中の熱硬化性樹脂が残存することによって、バイア径が小さい端部側の導体配線層との接続信頼性を高めることができる。
【0013】
また、本発明の多層配線基板は、少なくとも熱硬化性樹脂を含む絶縁層と、該絶縁層表面に埋設された導体配線層と、導体配線層間を接続するために貫通孔に金属粉末および有機成分を含む導体成分が充填されたバイア導体とを具備する多層配線基板において、前記絶縁層は、第1絶縁層と、該第1絶縁層よりも厚みの小さい第2絶縁層とを備え、前記バイア導体は、前記第1絶縁層に形成された第1バイア導体と、前記第2絶縁層に形成されるとともに前記第1バイア導体よりも径の小さい第2バイア導体とを備え、前記導体配線層の前記第2バイア導体との接続側が凹凸面によって形成されており、該凹凸面の表面粗さ(Rz)が1μm以上であり、前記導体配線層凹部の高さの1/4〜1/2の底部分に前記第2絶縁層中の熱硬化性樹脂が存在し、該底部分に存在する熱硬化性樹脂が前記第2バイア導体の前記導体成分中の有機成分と化学反応していること特徴とするものである。
【0016】
さらに、本発明の多層配線基板の製造方法によれば、(a)半硬化状態の第1の絶縁シートの表面に、上面側が凹凸面からなり、該凹凸面の表面粗さ(Rz)が1μm以上である第1の導体配線層を形成する工程と、(b)該絶縁シートの表面に半硬化状態の熱硬化性樹脂を含む第2の絶縁シートを熱圧着し、前記第1の絶縁シートにおける第1の導体配線層上面の凹部底部まで前記第2の絶縁シートの樹脂を浸入させる工程と、(c)第2の絶縁シートの所定箇所にレーザーを照射して、前記第1の導体配線層凹部の高さの1/4〜1/2の底部分に熱硬化性樹脂が残存するように貫通孔を形成する工程と、(d)(c)で形成した貫通孔に金属粉末と有機成分を含む導体ペーストを充填し、該導体ペーストの有機成分と前記底部分に残存した熱硬化性樹脂とを化学反応させて、バイア導体を形成する工程と、(e)前記バイア導体が形成された第2の絶縁シートの表面に、第2の導体配線層を形成する工程とを具備することを特徴とするものである。
【0017】
特に、前記(b)工程において、熱圧着が、温度80℃以上、圧力10kg/cm2以上で行われるによって効率的に導体配線層上面の凹部底部まで前記第2の絶縁シートの樹脂を浸入させることができる。
【0018】
また、前記(c)工程において、レーザーの出力を0.05〜0.5mJとすることによって、効率的に前記導体配線層凹部内に熱硬化性樹脂が残存するように貫通孔を形成することができる。
【0019】
さらに、前記(d)工程において、前記導体ペーストの有機成分が第2の絶縁シート中の半硬化状態の熱硬化性樹脂と化学反応することによって強固な接続が可能となる。
【0020】
上記本発明の多層配線基板は、バイア導体と導体配線層の接続部における配線層凹部内に絶縁層中の熱硬化性樹脂が存在しているためバイア導体と導体配線層の接続信頼性を向上させることができ、バイア導体と導体配線層を含めた回路の断線や抵抗変化のない高信頼性の多層配線基板を得ることができる。
【0021】
また、本発明の製造方法によれば、導体配線層間を接続するための貫通孔をレーザー照射によって形成しているため、感光性樹脂を使用する必要がなく、絶縁層材料としてガラス転移点が高く、吸水率の小さいなどの材料特性に優れた任意の絶縁材料を選定できる。また、バイア導体と導体配線層の接続部において導体配線層凹部内に半硬化状態の熱硬化性樹脂が残存するように貫通孔(ブラインドバイア)を形成し、さらには導体ペースト中の有機成分と化学反応せしめることによって、過酷な環境下においても良好な電気的接続を保つことができる。
【0022】
【発明の実施の形態】
本発明の多層配線基板を製造方法とあわせて図面をもとに説明する。図1は、本発明における多層配線基板を説明するための概略断面図である。
【0023】
この図1の多層配線基板は、絶縁層が複数積層された絶縁基板1の表面や内部に導体配線層2やバイア導体3が形成されたコア基板Aの表裏に、薄層の絶縁層4と、微細なパターンからなる導体配線層5およびバイア導体6が形成された多層配線層Bを具備したものである。なお、上記のバイア導体3、6はいずれも金属粉末および有機樹脂を含む導体成分を貫通孔内に充填することによって形成されたものである。
【0024】
図2に、図1の多層配線基板における多層配線層Bの要部拡大断面図を示す。この図2に示すように、多層配線層Bにおける導体配線層5のバイア導体6との接続部表面は、凹凸面によって形成されており、その凹凸面の凹部7の底部に絶縁層4中の熱硬化性樹脂8が存在することが重要である。本発明によれば、この凹部7内への熱硬化性樹脂8の存在によって、バイア導体6中に含まれる有機成分6aと凹部7内の熱硬化性樹脂8とが強固に結合することによって、導体配線層5とバイア導体6との接続信頼性を高めることができる。
【0025】
なお、係る接続部の構造において、バイア導体6と導体配線層5の接続抵抗を低く、且つ接続信頼性を高める上で、導体配線層5の凹部7の深さの1/4〜1/2、望ましくは1/3〜1/2の底部に熱硬化性樹脂8を存在させることが望ましい。
【0026】
また、このバイア導体6をレーザー光で形成した場合、レーザー光の入射側と出射側でバイア径が異なり、出射側の径が小さくなるために、特に導体配線層5との接続信頼性が劣化するために、このバイア径の小さい端部側での導体配線層5との接続部が上記の構造からなることが望ましい。
【0027】
また、導体配線層5の凹凸面の表面粗さ(Rz)は、1μm以上、特に1.5μmであることが望ましい。
【0028】
次に、本発明の多層配線基板の製造方法を図3、図4をもとに説明する。図3はコア基板の製造方法を説明する工程図、図4は多層配線層Bを形成する方法を説明するための工程図である。
【0029】
図3のコア基板Aの製造方法によれば、まず、樹脂フィルム22の表面に接着剤を介して金属箔21を接着する(a)。この時、金属箔21はこの後の配線形成のしやすさ、電気抵抗等を考慮すると銅箔を用いるのが望ましい。そして、金属箔21表面にさらにフォトレジスト23を貼付する(b)。そしてフォトレジスト23を露光、現像することにより、導体配線部分にフォトレジスト24を残す(c)。フォトレジスト24はネガ型を用いる方が、その後の導体配線層25を粗化するときに処理が行いやすい。その後、金属箔21をエッチングすることにより導体配線層25を形成し(d)、フォトレジスト24を除去する(e)。この時、樹脂フィルム22表面に形成した導体配線層25の断面は形成角(下底両端における角度)が45〜80°の台形形状に形成することによって絶縁層への密着性、埋設性を高めることができる。このような台形形状の導体配線層25は、2〜50μm/minでエッチングするのが良い。
【0030】
次に、樹脂フィルム22上に形成した導体配線層25表面を表面粗さ(Ra)を0.2μm以上に粗化するのが望ましい。金属の種類によっても異なるが、蟻酸、NaClO2、NaOH、Na2PO4あるいはこれらの混合液等の酸性溶液をスプレー等で吹き付ける、ディッピングするのが良く、特に蟻酸を吹き付けるのが表面粗さを細かく制御できる点で望ましい。
【0031】
一方では、絶縁シート26を準備する(f)。この絶縁シート26は、熱硬化性樹脂と無機フィラーからなるものである。絶縁シート26を構成する熱硬化性樹脂は吸水率が0.5%以下、特に0.3%以下であることによって、水分の影響を受けてバイア導体28の抵抗が上昇するのを防止することができる。
【0032】
具体的には、絶縁シート26を構成する熱硬化性樹脂としては、A−PPE(アリル化ポリフェニレンエーテル)、BTレジン(ビスマレイミドトリアジン)、ポリイミド樹脂、ポリアミドビスマレイミドの群から選ばれる少なくとも1種の樹脂が望ましい。また、絶縁シート26の無機フィラーとしては、SiO2、Al2O3、AlNの群から選ばれる少なくとも1種が好適であり、フィラーの形状は平均粒径が20μm以下、特に10μm以下、最適には7μm以下の略球形状の粉末が用いられる。また、多層配線基板の強度を持たせるためには繊維質の織布や不織布を含むことが望ましい。コア基板を形成する絶縁層のうち少なくとも1層が繊維質フィラーを含むことが望ましい。
【0033】
この無機質フィラーは、有機樹脂:無機質フィラーの体積比率で15:85〜95:5の比率で混合される。高密度配線基板を作製するためにバイアピッチを小さくするためには繊維質のフィラーよりも、球状のフィラーを用いるほうが望ましい。
【0034】
次に、レーザー光を照射して絶縁シート26に貫通孔27を形成する。貫通孔27加工は、CO2レーザー、YAGレーザー、エキシマレーザー等が使用できる。その後、金、銀、銅、アルミニウム等から選ばれる少なくとも1種を含む金属粉末に有機成分を添加した導体ペーストを調製し、貫通孔27に導体ペーストを充填し、バイア導体28を形成する(g)。有機成分は、不揮発で絶縁層を構成する熱硬化性樹脂と反応するものを用いるのが望ましい。また、導体ペーストの充填方法として常圧の印刷機等も使用できるが、真空印刷機を用いる方がより充填率を上げることができる。
【0035】
その後、樹脂フィルム22上に作製した鏡像の導体配線層25を、バイア導体28を形成した絶縁シート26の両面または片面に熱圧着する(h)。そして、この鏡像の導体配線層25のパターンを有する樹脂フィルム22をBステージ状の絶縁シート26の表面に積層して3kg/cm2以上の圧力を印加した後、樹脂フィルム22を剥離する(i)ことにより、絶縁シート26の表面に導体配線層25を転写するとともに、導体配線層25を絶縁層の表面に埋設し、配線シート29を得ることができる(j)。
【0036】
次に、以上のようにして得られた複数の配線シート29−1〜5を位置合せして重ねて積層することによりコア基板Aを作製することができる(k)。
【0037】
なお、このコア基板Aは、積層処理後に、熱処理して絶縁層中の熱硬化性樹脂を完全に硬化してもよいし、あるいは後述する多層配線層Bの形成後に合わせて完全熱硬化することもできる。
【0038】
なお、後述する多層配線層Bの形成にあたり、多層配線層Bの絶縁層やバイア導体との接続性を高めるために、コア基板A表面の導体配線層の表面粗さRzを1μm以上、特に1.5μm以上に粗面加工することが望ましい。この粗面加工は、金属の種類によっても異なるが、蟻酸、NaClO2、NaOH、Na2PO4あるいはこれらの混合液等の酸性溶液をスプレー等で吹き付け、特に蟻酸を吹き付けるのが表面粗さを細かく制御できる点で望ましい。
【0039】
次に、コア基板Aの表裏に多層配線層Bを形成する方法について図4をもとに説明する。まず、上記のようにして作製した表面に導体配線層30が形成された半硬化状態のコア基板Aの表面に未硬化または半硬化の熱硬化性樹脂を含む絶縁シート31を熱圧着する(b)。この絶縁シート31は、熱硬化性樹脂と無機フィラーからなることが望ましく、熱硬化性樹脂および無機フィラーとしては、コア基板Aと同様の熱硬化性樹脂や無機フィラーが選択される。また、高密度配線基板を作製するためにバイアピッチを小さくするためにはこの多層配線層Bにおいては、繊維質のフィラーよりも、球状のフィラーからなることが望ましい。
【0040】
本発明によれば、このコア基板Aの表面に絶縁シート31を熱圧着する際に、コア基板Aの表面に形成された導体配線層30の表面の凹凸面における凹部内に絶縁シート31中の熱硬化性樹脂を浸入させることが重要である。
【0041】
絶縁シート31の熱硬化性樹脂を導体配線層30の凹部内に浸入させるには、樹脂の種類、樹脂の溶融粘度によっても異なるが、温度が80℃以上で、30kg/cm2以上の圧力を印加することが望ましい。
【0042】
また、コア基板Aの表面の導体配線層30の表面粗さ(Rz)は1.0μm以上、望ましくは1.5μm以上であることが望ましい。この表面粗さ(Rz)が1.0μmより小さいと絶縁シートあるいはバイア導体との間で剥離が発生する。
【0043】
次に、コア基板Aの表面に熱圧着された絶縁シート31にレーザーを照射することによって貫通孔32を形成する(c)。この貫通孔32の加工は、コア基板Aと同様にCO2レーザー、YAGレーザー、エキシマレーザー等が使用できる。このレーザーの照射によって、絶縁シート31の照射部は熱分解することによって穿孔されるが、この時、レーザー照射部分絶縁シート31のすべての熱硬化性樹脂を除去するのではなく、導体配線層30の表面の凹凸における凹部の深さの1/4〜1/2、望ましくは1/3〜1/2の底部に半硬化状態の熱硬化性樹脂が残存するように加工することが前述した理由から望ましい。
【0044】
この時のレーザー光の出力は0.05〜0.5mJ、望ましくは0.1〜0.3mJで行うのが良い。レーザー光の出力が0.5mJを超えると、導体配線層30の凹部内の熱硬化性樹脂をすべて分解除去してしまう。0.05mJ未満では、絶縁シートの熱硬化性樹脂を分解除去しきれずに、貫通孔を形成することが難しい。
【0045】
次に、貫通孔32に導体ペーストを埋め込み、バイア導体33を形成する(d)。導体ペーストは、金、銀、銅、アルミニウム等から選ばれる少なくとも1種を含む金属粉末に有機成分を添加したものからなる。また、導体ペーストの充填方法として常圧の印刷機等も使用できるが、真空印刷機を用いる方がより充填率を上げることができる。
【0046】
この時、導体ペーストには、有機成分として、絶縁シート31中の半硬化状態の熱硬化性樹脂、言い換えれば導体配線層30の表面の凹部内に残存する熱硬化性樹脂と化学反応をする有機成分を含むことが望ましい。導体ペースト中の有機成分と導体配線層30の凹部に存在する熱硬化性樹脂を反応させることによりバイア導体32と導体配線層30との接続信頼性を高めることができる。例えば、絶縁シート31中の熱硬化性樹脂としてA−PPEを用いた場合は、導体ペーストの有機成分としては、トリアリルイソシアヌレート(TAIC)が好適に使用できる。また、絶縁シート31中の熱硬化性樹脂としてBTレジンを用いた場合は、導体ペーストの有機成分として、エポキシ樹脂が好適に使用できる。樹脂の吸水率、耐熱性、電気特性を考慮するとA−PPEとTAICの組み合わせで使用するのが望ましい。
【0047】
その後、このバイア導体33が形成された絶縁シート31の表面に導体配線層34を形成する(e)。この導体配線層34の形成は、コア基板A作製時と同様に、予め樹脂フィルム35の表面に接着剤を介して金属箔を接着し、この金属箔をフォトレジスト法によってパターン化して導体配線層34を形成する。また、この樹脂フィルム35上に形成した導体配線層34の表面を表面粗さ(Ra)を0.2μm以上に粗化するのが望ましい。金属の種類によっても異なるが、蟻酸、NaClO2、NaOH、Na2PO4あるいはこれらの混合液等の酸性溶液をスプレー等で吹き付ける、特に蟻酸を吹き付けるのが表面粗さを細かく制御できる点で望ましい。
【0048】
その後、樹脂フィルム35上に作製した鏡像の導体配線層34を、バイア導体33を形成した絶縁シート31の表面に100〜150℃、3kg/cm2以上の圧力を印加して熱圧着した後、樹脂フィルム35を剥離することによって絶縁シート31の表面に導体配線層34を転写形成することができる。
【0049】
その後、この導体配線層34が形成された絶縁シート31の表面に、上記(b)〜(e)の処理を繰り返し行うことによって、任意の層数の多層配線層Bを積層形成することができる(f)。そして、最終的に、すべてを200℃以上の温度で圧力をかけながら一括で硬化することにより本発明の多層配線基板を得ることができる。
【0050】
本発明によれば、多層配線基板、例えばコア基板Aの表面に微細回路からなる多層配線層Bを形成した多層配線基板において、多層配線層Bにおいてバイア導体を任意の位置に配置できるため、多層配線層Bに高密度の回路を形成することができる。また、多層配線層Bにおいて、バイア導体と導体配線層の接続信頼性が向上できるため、過酷な環境下においても導通不良のない多層配線基板が得られる。
【0051】
また、上記の製造方法においては、転写法によれば、導体配線層のパターン化を、絶縁層の加工と並列して行うことができるため、また、多層化した多層配線層やコア基板を一括で完全硬化できるため、短い製造工程で信頼性の高い多層配線基板を作製することができる。
【0052】
【実施例】
コア基板の絶縁層として、アリル化ポリフェニレンエーテル(A−PPE)またはBTレジンをガラス布に含浸させ、厚み100μmのプリプレグを作製し第1の絶縁シートとした。また、コア基板表面の多層配線層の絶縁樹脂として、コア基板と同様A−PPE樹脂またはBTレジンを用い、無機フィラーとして溶融シリカを体積比で50:50となるよう調製し、これに有機溶剤を加えてスラリー状にした。これをドクターブレード法によって厚さ40μmのBステージ状態の第2の絶縁シートを作製した。この2種類の絶縁層にCO2レーザーでコア基板のに用いるプリプレグに100μmφの貫通孔を形成し、次いで銅の表面を銀でコーティングした金属粉末とトリアリルイソシアヌレート(TAIC)からなる有機成分を混合して導体ペーストを調製し、この導体ペーストを貫通孔に充填した。
【0053】
一方では、38μmのPETフィルムに、厚さ12μmの電解銅箔を貼り合わせて転写用の銅箔付きフィルムを準備した。銅箔表面にドライフィルムレジストを貼付し、露光、炭酸ナトリウムによる現像、塩化第二鉄によるエッチングを行い台形の形成角60°の形成角を持つ導体配線層を形成した。その後、水酸化ナトリウムによるレジストの剥離を行い、PETフィルム上に配線パターンを形成した。この後、10%の蟻酸により導体配線層表面(プリプレグへの埋め込み側)を表面粗さRz3.0μmに粗化した。
【0054】
次に、バイア導体を形成したプリプレグに樹脂フィルム上に作製した配線パターンを位置合わせして貼り合わせ、130℃、50kg/cm2で熱圧着することによりプリプレグ表面に導体配線層を転写した。その後、導体配線層を転写したプリプレグ4層を130℃、50kg/cm2で積層して半硬化状態のコア基板を作製した。その後、コア基板表面の導体配線層の表面粗さ(Rz)を10%蟻酸を用いて0.8〜3.4μmと変化させた。
【0055】
コア基板の表裏に上記のように作製した第2の絶縁シートを60〜130℃、5〜50kg/cm2で貼り合わせて、CO2レーザーにより50μmφの貫通孔を形成した。この時、レーザーの出力は0.03〜1.0mJで行った。
【0056】
次いで、銅の表面を銀でコーティングした金属粉末と有機樹脂とを混合して導体ペーストを調製した。ぺースト中の樹脂としては、絶縁シートがA−PPE樹脂の場合は、TAICを、また、BTレジンの場合はエポキシ樹脂をそれぞれ選択した。この導体ペーストを真空印刷機を用いて貫通孔に充填してバイア導体を形成した。
【0057】
次に、バイア導体を形成した第2の絶縁シートとコア基板の導体配線層の形成方法と同様にして形成された樹脂フィルムの導体配線層を貼り合わせ、130℃、50kg/cm2で熱圧着して、絶縁シートの表面に導体配線層を転写形成した。
【0058】
コア基板の絶縁層4層、導体配線層5層、コア基板の表裏に絶縁層各1層、導体層各1層、合計絶縁層6層、導体層7層の多層配線基板を作製し、200℃、20kg/cm2ですべての絶縁層を一括で硬化した。
【0059】
なお、評価用の配線パターンとしては、多層配線層に対して800個のバイア導体を導体配線層で直列につないだデイジーチェーンを形成した。
(評価)
作製した多層配線基板において、導体配線層の表面粗さ(Rz)は原子間力顕微鏡(AFM)で測定した。また、導体配線層凹部への熱硬化性樹脂の浸入状態は断面をSEM観察することにより求めた。
【0060】
作製した多層配線基板に対して、1)150℃、1000時間の高温放置試験、2)130℃、85%RH、2.3atm、200時間のPCT試験、3)−55℃〜125℃、1000サイクルの温度サイクル試験、4)260℃〜20℃、100サイクルのホットオイル試験を行った。上記試験の前後で800個のバイアホール導体を導体配線層で直列に接続したデイジーチェーンの抵抗変化が10%以内のものを良品、10%を越えるものを不良品としてN数20個の多層配線基板について試験した。
【0061】
【表1】
【0062】
表1からわかるように、多層配線層におけるバイア導体と導体配線層の接続部において、導体配線層凹部内に絶縁層中の熱硬化性樹脂を存在させることにより、高温放置、PCT、温度サイクル、ホットオイル等の信頼性試験後において電気断線のない高信頼性の多層配線基板が作製できた。
【0063】
【発明の効果】
以上詳述したように、本発明によれば、多層配線基板におけるバイア導体と導体配線層の接続性、特にコア基板の表面に形成された微細配線を有する多層配線層に形成された金属粉末を充填して形成されたバイア導体と導体配線層との接続性を高めることができ、これによって過酷な環境下においても優れた接続信頼性を有する多層配線基板を得ることができる。
【図面の簡単な説明】
【図1】本発明の多層配線基板の一例の概略断面図である。
【図2】本発明の多層配線基板の要部拡大断面図である。
【図3】本発明の多層配線基板におけるコア基板の製造方法の一例を説明するための工程図である。
【図4】本発明の多層配線基板における多層配線層の製造方法の一例を説明するための工程図である。
【符号の説明】
A コア基板
B 多層配線層
1 絶縁基板
2 導体配線層
3、6 バイア導体
4 絶縁層
5 導体配線層
7 凹部
8 熱硬化性樹脂[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer wiring board suitable for, for example, a multilayer wiring board and a package for housing a semiconductor element, and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, electronic devices have been reduced in size, but in recent years, with the development of portable information terminals and the spread of so-called mobile computing for carrying and operating computers, there is a tendency for more compact, thin and high-definition multilayer wiring boards to be required. is there.
[0003]
Moreover, as represented by communication devices, electronic devices that require high-speed operation have been widely used. The demand for high-speed operation includes various requirements such as accurate switching for high-frequency signals. In order to cope with such an electronic device, a multilayer printed wiring board suitable for high-speed operation is required.
[0004]
In order to perform high-speed operation, it is necessary to shorten the length of the wiring and shorten the time required for propagation of the electric signal. In order to reduce the length of the wiring, there is a tendency to require a small, thin and high-definition multilayer wiring board in which the width of the wiring is reduced and the gap between the wirings is reduced.
[0005]
In order to meet such a demand for high-density wiring, a manufacturing method called a build-up method is used. The basic structure of the build-up method is classified into two types in the JPCA standard: (1) base + build-up method and (2) full-layer build-up method.
[0006]
(1) The base + build-up method is an exposure phenomenon after applying a photosensitive resin to the core substrate surface on which a conductor wiring layer or through-hole conductor is formed on the surface of an insulating substrate such as a double-sided copper-clad glass epoxy substrate. After forming the through hole, apply a plated layer such as copper to the entire surface of the photosensitive insulating layer, then apply a photosensitive resist to the plated layer, expose and develop the circuit pattern, and then etch the non-resist formation part Then, after forming a circuit, the resist is removed to produce a conductor wiring layer, and this process is repeated to form a multilayer.
[0007]
In addition, (2) a method for manufacturing all-layer build-up is, for example, as shown in Japanese Patent No. 2587593, by forming a through hole in the insulating sheet with a laser or the like and filling the through hole with a conductive paste. A wiring sheet is formed by electrically connecting conductor wiring layers formed on the surface, and the wiring sheet thus produced is repeatedly formed to be multilayered.
[0008]
[Problems to be solved by the invention]
However, (1) In the base + build-up method, a photosensitive epoxy resin or the like is frequently used as an insulating sheet. However, the epoxy resin originally has a low glass transition point and is made photosensitive, thereby increasing the water absorption rate and increasing the temperature. Since the reliability is likely to decrease due to deterioration of insulation properties when left at high humidity, a resin having a lower water absorption rate than an epoxy resin such as an allylated polyphenylene ether (A-PPE) resin or BT resin is used. Since the polarity is low, the wettability with a highly polar metal surface is deteriorated, the interface between the insulating layer and the conductor wiring layer is weakened, and it becomes very easy to pass moisture or the like that causes the characteristic deterioration. In addition, when the diameter of the through hole is reduced, problems such as an increase in the resistance of the via conductor have appeared remarkably, which has been a major obstacle for producing a high-density wiring board.
[0009]
In the (2) full-layer build-up method, the via conductor is formed by filling the through-hole with a conductive paste, but the via conductor is oxidized in a reliability test such as standing at high temperature or PCT, and the electric resistance is reduced. There is a problem of rising. Further, when the pitch of the via conductors is narrowed, there is a problem that the insulation resistance between the via conductors is lowered. This is because the interface between the conductor wiring layer or the via conductor and the insulating resin is weak, and it is easy to pass through what causes deterioration of moisture and the like. In addition, it is considered that water that has passed through the resin is generated because it directly enters the via conductor.
[0010]
Accordingly, the present invention aims to solve the problems in the conventional build-up method as described above. Specifically, the present invention improves the connection reliability between the via conductor and the conductor wiring layer, and is severe. It is an object of the present invention to provide a highly reliable multilayer wiring board that does not deteriorate characteristics even in a difficult environment and a method for manufacturing the multilayer wiring board that can be easily manufactured.
[0011]
[Means for Solving the Problems]
The multilayer wiring board of the present invention includes an insulating layer containing at least a thermosetting resin, a conductor wiring layer embedded in the surface of the insulating layer, and a metal powder and an organic component in a through hole for connecting the conductor wiring layers. Conductor componentButIn a multilayer wiring board having a filled via conductor, a connection side of the conductor wiring layer with the via conductor is formed by an uneven surface,The surface roughness (Rz) of the uneven surface is 1 μm or more,The conductor wiring layerBottom part of 1/4 to 1/2 the height of the recessPresents thermosetting resin in the insulating layerThe thermosetting resin present in the bottom portion chemically reacts with the organic component in the conductor component.It is characterized by this.
[0012]
In particular, the via diameter at both ends of the via conductor is different, and the thermosetting resin in the insulating layer remains in the conductor wiring layer recess on the end side with a small diameter, so that the conductor wiring layer on the end side with a small via diameter is left. Connection reliability can be improved.
[0013]
The multilayer wiring board of the present invention includes an insulating layer containing at least a thermosetting resin, a conductor wiring layer embedded on the surface of the insulating layer, and a metal powder and an organic component in the through hole for connecting the conductor wiring layers. And a via conductor filled with a conductor component including the first insulating layer and a second insulating layer having a thickness smaller than that of the first insulating layer. The conductor includes a first via conductor formed in the first insulating layer and a second via conductor formed in the second insulating layer and having a diameter smaller than that of the first via conductor, and the conductor wiring layer The connection side of the second via conductor is formed by an uneven surface, the surface roughness (Rz) of the uneven surface is 1 μm or more, and is 1/4 to 1/2 of the height of the recessed portion of the conductor wiring layer. On the bottom of the thermosetting tree in the second insulating layer There exists and is characterized by a thermosetting resin present in the bottom portion is an organic component and a chemical reaction in the conductive component of the second via conductor.
[0016]
Furthermore, according to the method for manufacturing a multilayer wiring board of the present invention, (a) the upper surface side is not an uneven surface on the surface of the semi-cured first insulating sheet.The surface roughness (Rz) of the uneven surface is 1 μm or more.A step of forming a first conductor wiring layer; and (b) a second insulating sheet containing a semi-cured thermosetting resin on the surface of the insulating sheet is thermocompression bonded, and the first insulating sheet includes a first insulating sheet. A step of infiltrating the resin of the second insulating sheet to the bottom of the concave portion on the top surface of the conductor wiring layer; and (c) irradiating a predetermined portion of the second insulating sheet with a laser so that the first conductor wiring layer concave portion1/4 to 1/2 bottom part of heightForming a through-hole so that the thermosetting resin remains on the substrate, and filling the through-hole formed in (d) and (c) with a conductive paste containing metal powder and an organic component.The organic component of the conductor paste and the thermosetting resin remaining on the bottom portion are chemically reacted,A step of forming a via conductor; and (e) a step of forming a second conductor wiring layer on a surface of the second insulating sheet on which the via conductor is formed.
[0017]
In particular, in the step (b), thermocompression bonding is performed at a temperature of 80 ° C. or higher and a pressure of 10 kg / cm.2By performing the above, the resin of the second insulating sheet can be efficiently infiltrated to the bottom of the recess on the upper surface of the conductor wiring layer.
[0018]
Further, in the step (c), by setting the laser output to 0.05 to 0.5 mJ, the through hole is efficiently formed so that the thermosetting resin remains in the concave portion of the conductor wiring layer. Can do.
[0019]
Further, in the step (d), the organic component of the conductor paste chemically reacts with the semi-cured thermosetting resin in the second insulating sheet, thereby enabling strong connection.
[0020]
The multilayer wiring board of the present invention improves the connection reliability between the via conductor and the conductor wiring layer because the thermosetting resin in the insulating layer exists in the wiring layer recess in the connection portion between the via conductor and the conductor wiring layer. Therefore, it is possible to obtain a highly reliable multilayer wiring board without disconnection of the circuit including the via conductor and the conductor wiring layer and resistance change.
[0021]
Further, according to the manufacturing method of the present invention, since the through holes for connecting the conductor wiring layers are formed by laser irradiation, it is not necessary to use a photosensitive resin, and the glass transition point is high as an insulating layer material. Any insulating material having excellent material properties such as low water absorption can be selected. In addition, a through hole (blind via) is formed so that a semi-cured thermosetting resin remains in the concave portion of the conductor wiring layer at the connection portion between the via conductor and the conductor wiring layer. By causing a chemical reaction, a good electrical connection can be maintained even in a harsh environment.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
The multilayer wiring board of the present invention will be described together with the manufacturing method based on the drawings. FIG. 1 is a schematic cross-sectional view for explaining a multilayer wiring board according to the present invention.
[0023]
The multilayer wiring board of FIG. 1 includes a thin
[0024]
FIG. 2 shows an enlarged cross-sectional view of a main part of the multilayer wiring layer B in the multilayer wiring board of FIG. As shown in FIG. 2, the surface of the connection portion of the
[0025]
In this connection portion structure, in order to reduce the connection resistance between the via
[0026]
Further, when the via
[0027]
Further, the surface roughness (Rz) of the concavo-convex surface of the
[0028]
Next, a method for manufacturing a multilayer wiring board according to the present invention will be described with reference to FIGS. FIG. 3 is a process diagram for explaining a method for manufacturing a core substrate, and FIG. 4 is a process diagram for explaining a method for forming a multilayer wiring layer B.
[0029]
According to the manufacturing method of the core substrate A of FIG. 3, first, the
[0030]
Next, the surface of the
[0031]
On the other hand, the insulating
[0032]
Specifically, the thermosetting resin constituting the insulating
[0033]
The inorganic filler is mixed at a volume ratio of organic resin: inorganic filler of 15:85 to 95: 5. In order to reduce the via pitch in order to produce a high-density wiring board, it is desirable to use a spherical filler rather than a fibrous filler.
[0034]
Next, a through
[0035]
Thereafter, the mirror image
[0036]
Next, the core board | substrate A can be produced by aligning and laminating | stacking the several wiring sheets 29-1-5 obtained by making it above as a position (k).
[0037]
The core substrate A may be heat-treated after the lamination process to completely cure the thermosetting resin in the insulating layer, or may be completely thermoset together with the formation of the multilayer wiring layer B described later. You can also.
[0038]
In forming the multilayer wiring layer B, which will be described later, the surface roughness Rz of the conductor wiring layer on the surface of the core substrate A is 1 μm or more, particularly 1 in order to improve the connectivity with the insulating layer and via conductor of the multilayer wiring layer B. It is desirable to roughen the surface to 5 μm or more. This rough surface processing varies depending on the type of metal, but formic acid, NaClO.2, NaOH, Na2POFourAlternatively, it is desirable to spray an acidic solution such as a mixed solution thereof by spraying or the like, and particularly to spray formic acid, because the surface roughness can be finely controlled.
[0039]
Next, a method of forming the multilayer wiring layer B on the front and back of the core substrate A will be described with reference to FIG. First, an insulating sheet 31 containing an uncured or semi-cured thermosetting resin is thermocompression bonded to the surface of the semi-cured core substrate A in which the
[0040]
According to the present invention, when the insulating sheet 31 is thermocompression bonded to the surface of the core substrate A, the insulating sheet 31 in the concave and convex portions on the uneven surface of the surface of the
[0041]
In order to allow the thermosetting resin of the insulating sheet 31 to enter the recesses of the
[0042]
Further, the surface roughness (Rz) of the
[0043]
Next, the through-
[0044]
The laser beam output at this time is 0.05 to 0.5 mJ, preferably 0.1 to 0.3 mJ. When the output of the laser beam exceeds 0.5 mJ, all the thermosetting resin in the recesses of the
[0045]
Next, a conductor paste is embedded in the through
[0046]
At this time, the conductive paste has a semi-cured thermosetting resin in the insulating sheet 31 as an organic component, in other words, an organic substance that chemically reacts with the thermosetting resin remaining in the recesses on the surface of the
[0047]
Thereafter, a
[0048]
After that, the mirror image
[0049]
Thereafter, by repeatedly performing the processes (b) to (e) on the surface of the insulating sheet 31 on which the
[0050]
According to the present invention, in a multilayer wiring board, for example, a multilayer wiring board in which a multilayer wiring layer B made of a fine circuit is formed on the surface of a core substrate A, via conductors can be arranged at arbitrary positions in the multilayer wiring layer B. A high-density circuit can be formed in the wiring layer B. In addition, since the connection reliability between the via conductor and the conductor wiring layer can be improved in the multilayer wiring layer B, a multilayer wiring board having no conduction failure can be obtained even in a severe environment.
[0051]
Further, in the above manufacturing method, according to the transfer method, the patterning of the conductor wiring layer can be performed in parallel with the processing of the insulating layer. Therefore, a highly reliable multilayer wiring board can be manufactured in a short manufacturing process.
[0052]
【Example】
As an insulating layer of the core substrate, allylated polyphenylene ether (A-PPE) or BT resin was impregnated into a glass cloth to prepare a prepreg having a thickness of 100 μm as a first insulating sheet. Also, as the insulating resin of the multilayer wiring layer on the surface of the core substrate, A-PPE resin or BT resin is used similarly to the core substrate, and fused silica as an inorganic filler is prepared so as to have a volume ratio of 50:50. Was added to form a slurry. A second insulating sheet in a B stage state having a thickness of 40 μm was produced from this using a doctor blade method. These two kinds of insulating layers2A conductive paste is prepared by forming a through hole of 100 μmφ in a prepreg used for a core substrate with a laser, and then mixing an organic component consisting of metal powder coated with silver on the copper surface and triallyl isocyanurate (TAIC), This conductor paste was filled in the through holes.
[0053]
On the other hand, a 12 μm thick electrolytic copper foil was bonded to a 38 μm PET film to prepare a film with a copper foil for transfer. A dry film resist was affixed to the copper foil surface, and exposure, development with sodium carbonate, and etching with ferric chloride were performed to form a conductor wiring layer having a trapezoidal formation angle of 60 °. Thereafter, the resist was removed with sodium hydroxide to form a wiring pattern on the PET film. Thereafter, the surface of the conductor wiring layer (side embedded in the prepreg) was roughened to a surface roughness Rz of 3.0 μm with 10% formic acid.
[0054]
Next, the wiring pattern prepared on the resin film is aligned and bonded to the prepreg on which the via conductor is formed, and is bonded at 130 ° C. and 50 kg / cm.2The conductor wiring layer was transferred to the surface of the prepreg by thermocompression bonding. Thereafter, the
[0055]
The second insulating sheet produced as described above on the front and back of the core substrate is 60 to 130 ° C. and 5 to 50 kg / cm.2Pasted together, CO2A through hole of 50 μmφ was formed by laser. At this time, the laser output was 0.03 to 1.0 mJ.
[0056]
Next, a metal paste having a copper surface coated with silver and an organic resin were mixed to prepare a conductor paste. As the resin in the paste, TAIC was selected when the insulating sheet was A-PPE resin, and epoxy resin was selected when it was BT resin. The conductor paste was filled into the through holes using a vacuum printing machine to form a via conductor.
[0057]
Next, the second insulating sheet on which the via conductor is formed and the conductive wiring layer of the resin film formed in the same manner as the method for forming the conductive wiring layer of the core substrate are bonded together, and 130 ° C., 50 kg / cm.2The conductor wiring layer was transferred and formed on the surface of the insulating sheet.
[0058]
A multilayer wiring board having four insulating layers of the core substrate, five conductor wiring layers, one insulating layer on each side of the core substrate, one conductor layer, a total of six insulating layers, and seven conductor layers is manufactured. ℃, 20kg / cm2All the insulating layers were cured at once.
[0059]
In addition, as a wiring pattern for evaluation, a daisy chain was formed by connecting 800 via conductors in series with a conductive wiring layer to a multilayer wiring layer.
(Evaluation)
In the produced multilayer wiring board, the surface roughness (Rz) of the conductor wiring layer was measured with an atomic force microscope (AFM). Moreover, the penetration state of the thermosetting resin into the conductor wiring layer recess was determined by observing the cross section with SEM.
[0060]
1) 150 ° C., 1000 hours high temperature standing test, 2) 130 ° C., 85% RH, 2.3 atm, 200 hours PCT test, 3) −55 ° C. to 125 ° C., 1000 Temperature cycle test of cycle 4) Hot oil test of 100 cycles at 260 ° C. to 20 ° C. was performed. Before and after the above test, a daisy chain in which 800 via-hole conductors are connected in series with a conductor wiring layer has a resistance change of 10% or less. The substrate was tested.
[0061]
[Table 1]
[0062]
As can be seen from Table 1, in the connection portion between the via conductor and the conductor wiring layer in the multilayer wiring layer, the presence of the thermosetting resin in the insulating layer in the concave portion of the conductor wiring layer allows high temperature storage, PCT, temperature cycle, After a reliability test such as hot oil, a highly reliable multilayer wiring board without electrical disconnection could be produced.
[0063]
【The invention's effect】
As described above in detail, according to the present invention, the metal powder formed in the multilayer wiring layer having the fine wiring formed on the surface of the core substrate, particularly the connectivity between the via conductor and the conductor wiring layer in the multilayer wiring substrate is obtained. The connectivity between the filled via conductor and the conductor wiring layer can be enhanced, and thereby a multilayer wiring board having excellent connection reliability can be obtained even in a harsh environment.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of an example of a multilayer wiring board according to the present invention.
FIG. 2 is an enlarged cross-sectional view of a main part of the multilayer wiring board of the present invention.
FIG. 3 is a process diagram for explaining an example of a manufacturing method of a core substrate in a multilayer wiring board according to the present invention.
FIG. 4 is a process diagram for explaining an example of a method for producing a multilayer wiring layer in a multilayer wiring board according to the present invention.
[Explanation of symbols]
A Core substrate
B multilayer wiring layer
1 Insulating substrate
2 Conductor wiring layer
3, 6 Via conductor
4 Insulation layer
5 Conductor wiring layer
7 recess
8 Thermosetting resin
Claims (7)
前記導体配線層の前記バイア導体との接続側が凹凸面によって形成されており、該凹凸面の表面粗さ(Rz)が1μm以上であり、前記導体配線層凹部の高さの1/4〜1/2の底部分に前記絶縁層中の熱硬化性樹脂が存在し、該底部分に存在する熱硬化性樹脂が前記導体成分中の有機成分と化学反応していること特徴とする多層配線基板。An insulating layer containing at least a thermosetting resin, and the conductive wiring layer buried in the insulating layer surface, the via conductor a conductor component in the through-hole containing a metal powder and an organic component in order to connect the conductive wiring layers are filled In a multilayer wiring board comprising:
The connection side of the conductor wiring layer with the via conductor is formed by a concavo-convex surface, the surface roughness (Rz) of the concavo-convex surface is 1 μm or more, and is 1/4 to 1 of the height of the concave portion of the conductor wiring layer. / 2 has a thermosetting resin in the insulating layer at the bottom portion, and the thermosetting resin in the bottom portion chemically reacts with an organic component in the conductor component .
前記絶縁層は、第1絶縁層と、該第1絶縁層よりも厚みの小さい第2絶縁層とを備え、The insulating layer includes a first insulating layer and a second insulating layer having a thickness smaller than that of the first insulating layer,
前記バイア導体は、前記第1絶縁層に形成された第1バイア導体と、前記第2絶縁層に形成されるとともに前記第1バイア導体よりも径の小さい第2バイア導体とを備え、The via conductor includes a first via conductor formed in the first insulating layer, and a second via conductor formed in the second insulating layer and having a diameter smaller than that of the first via conductor,
前記導体配線層の前記第2バイア導体との接続側が凹凸面によって形成されており、該凹凸面の表面粗さ(Rz)が1μm以上であり、前記導体配線層凹部の高さの1/4〜1/2の底部分に前記第2絶縁層中の熱硬化性樹脂が存在し、該底部分に存在する熱硬化性樹脂が前記第2バイア導体の前記導体成分中の有機成分と化学反応していること特徴とする多層配線基板。The connection side of the conductor wiring layer with the second via conductor is formed by a concavo-convex surface, the surface roughness (Rz) of the concavo-convex surface is 1 μm or more, and ¼ of the height of the concave portion of the conductor wiring layer. The thermosetting resin in the second insulating layer is present at the bottom part of ˜1 / 2, and the thermosetting resin present in the bottom part chemically reacts with the organic component in the conductor component of the second via conductor. A multilayer wiring board characterized by
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001228028A JP4666830B2 (en) | 2001-07-27 | 2001-07-27 | Multilayer wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001228028A JP4666830B2 (en) | 2001-07-27 | 2001-07-27 | Multilayer wiring board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003046244A JP2003046244A (en) | 2003-02-14 |
| JP4666830B2 true JP4666830B2 (en) | 2011-04-06 |
Family
ID=19060598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001228028A Expired - Fee Related JP4666830B2 (en) | 2001-07-27 | 2001-07-27 | Multilayer wiring board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4666830B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3720034B2 (en) * | 2003-05-26 | 2005-11-24 | 住友重機械工業株式会社 | Drilling method |
| JP4917271B2 (en) * | 2005-04-28 | 2012-04-18 | 京セラSlcテクノロジー株式会社 | Wiring board manufacturing method |
| CN103314652A (en) * | 2012-01-17 | 2013-09-18 | 松下电器产业株式会社 | Wiring substrate and production method therefor |
| JP6631120B2 (en) * | 2015-09-18 | 2020-01-15 | 富士通株式会社 | Circuit board, electronic equipment, and method of manufacturing circuit board |
| US12446154B2 (en) | 2020-09-28 | 2025-10-14 | Kyocera Corporation | Wiring board |
| KR20230140717A (en) * | 2022-03-30 | 2023-10-10 | 엘지이노텍 주식회사 | Circuit board and semiconductor package comprising the same |
| WO2026009925A1 (en) * | 2024-07-05 | 2026-01-08 | 株式会社レゾナック | Method for manufacturing wiring board, wiring board, and curable resin composition |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10341069A (en) * | 1997-06-05 | 1998-12-22 | Nec Corp | Method of forming via-hole |
| JPH11126978A (en) * | 1997-10-24 | 1999-05-11 | Kyocera Corp | Multilayer wiring board |
| JP3670487B2 (en) * | 1998-06-30 | 2005-07-13 | 京セラ株式会社 | Wiring board manufacturing method |
| JP2000077849A (en) * | 1998-08-31 | 2000-03-14 | Kyocera Corp | Wiring board and its manufacturing method |
| JP3228914B2 (en) * | 1999-05-19 | 2001-11-12 | 株式会社メイコー | Laser residual film removal method |
| JP2001024328A (en) * | 1999-07-05 | 2001-01-26 | Asahi Chem Ind Co Ltd | Multilayered wiring board |
| JP2001127393A (en) * | 1999-08-18 | 2001-05-11 | Ibiden Co Ltd | Printed-wiring board |
| JP4300687B2 (en) * | 1999-10-28 | 2009-07-22 | 味の素株式会社 | Manufacturing method of multilayer printed wiring board using adhesive film |
-
2001
- 2001-07-27 JP JP2001228028A patent/JP4666830B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003046244A (en) | 2003-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7002080B2 (en) | Multilayer wiring board | |
| JP4427874B2 (en) | Multilayer wiring board manufacturing method and multilayer wiring board | |
| JPWO2013161527A1 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP3619421B2 (en) | Manufacturing method of multilayer wiring board | |
| JP4129166B2 (en) | Electrolytic copper foil, film with electrolytic copper foil, multilayer wiring board, and manufacturing method thereof | |
| JP4666830B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| KR100747022B1 (en) | Embedded printed circuit board and its manufacturing method | |
| JP2003124637A (en) | Multilayer wiring board | |
| JP2001308536A (en) | Multilayer wiring board and method of manufacturing the same | |
| KR20160103270A (en) | Printed circuit board and method of manufacturing the same | |
| JP3894770B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP3631682B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP3440174B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| KR20010109729A (en) | Method of manufacturing build-up multi-layered printed circuit board | |
| JP4693258B2 (en) | Manufacturing method of multilayer wiring board | |
| JP4632514B2 (en) | Wiring board and manufacturing method thereof | |
| KR100722604B1 (en) | Manufacturing method of printed circuit board | |
| KR100734244B1 (en) | Multilayer printed circuit board and its manufacturing method | |
| KR100601473B1 (en) | Method of manufacturing printed circuit board using hybrid buildup method | |
| TWI911200B (en) | Circuit board, manufacturing method of circuit board and electronic machine | |
| KR100797669B1 (en) | Printed Circuit Board and Manufacturing Method | |
| KR100658972B1 (en) | Printed Circuit Board and Manufacturing Method | |
| KR100658437B1 (en) | Printed circuit board and manufacturing method using bump board | |
| JP4736251B2 (en) | Film carrier and manufacturing method thereof | |
| KR100789521B1 (en) | Manufacturing method of multilayer printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |