JP4666907B2 - 半導体装置の作製方法 - Google Patents

Description

本発明は、絶縁ゲート型電界効果トランジスタの作製方法に係り、特にゲートオーバーラップ構造の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）に適用することができる半導体装置の作製方法に関する。

液晶を用いた表示装置は、液晶テレビ受像機に代表されるように２０インチを越える大型画面の製品が実用化されている。近年では多結晶シリコン膜を活性層に用いたＴＦＴで、駆動回路一体型の液晶表示装置が実現されている。

しかし、多結晶シリコン膜を用いたＴＦＴはドレイン接合耐圧が低く、接合漏れ電流(以下、オフリーク電流と呼ぶ)が大きくなるという欠点が指摘されている。その対策として、低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造を形成することが有効であることが知られている。

また、ドレイン領域近傍での高電界が生じ、発生したホットキャリアがＬＤＤ領域上のゲート絶縁膜にトラップされ、しきい値電圧など素子特性が大幅に変動し、低下する現象が問題として指摘されている。ホットキャリアによる劣化を防止するための手段として、ＬＤＤ領域がゲート電極とオーバーラップした構造のＴＦＴが開示されている（特許文献１参照。）。ゲートオーバーラップＬＤＤ構造のＴＦＴは、通常のＬＤＤ構造のＴＦＴと比較して電流駆動能力が高く、ドレイン領域近傍での高電界を有効に緩和してホットキャリアによる劣化を抑止している。

特開２０００−２９４７８７号公報

しかしながら、上記公報に開示されたゲートオーバーラップＬＤＤ構造のＴＦＴは、ＬＤＤを形成する不純物領域を半導体層に形成した後ゲート電極を重ね合わせることで、設計ルールの縮小に伴いゲート電極とのオーバーラップ量を正確に作り込むことができない。

自己整合的にゲートオーバーラップＬＤＤ構造のＴＦＴを作製する好適な一例として、少なくとも二層積層した導電層を１回の光露光処理と複数回のエッチング加工により、上層部と下層部の導電層の寸法を異ならせ、その寸法差と膜厚差を利用してイオンドーピングすることにより自己整合的にゲート電極とオーバーラップするＬＤＤ領域を形成することを可能とする技術が開示されている（例えば、特許文献２参照。）。

特開２００２−１４３３７号公報

勿論、ホットキャリアの劣化対策としてゲート電極とオーバーラップするＬＤＤの機能を最大限に発揮させるためには、ＴＦＴの駆動電圧に応じてＬＤＤの長さ（チャネル長に対する長さ）を最適化する必要がある。すなわち、ドレイン領域近傍の高電界を有効に緩和するのに最適な長さがある。

上記公報が開示する技術は、二層積層された導電層をテーパー形状にエッチング加工する第１段階と、テーパー形状を有する導電層のうち、上層のみを選択的に異方性エッチング加工する第２段階とを有し、テーパー角を制御することによりＬＤＤの長さを調節できる点に特徴がある。

チャネル長１０μｍ程度のＴＦＴに対し１０〜２０Vで駆動するには、１μｍ以上（好ましくは１．５μｍ以上）のＬＤＤ長さ（ゲート電極とオーバーラップする部位の長さ）が必要となる。

少なくとも二層の積層構造を有するゲート電極を用いる従来の技術では、ＬＤＤの長さを制御するにはゲート電極の加工段階における端部のテーパー角（基板表面と成す角度）を小さくする必要がある。それにはマスクパターンの後退量を大きくする必要がある。

しかし、二層積層構造体の第１導電層を窒化タンタルとして、前記第２導電層をチタン、又はチタンを主成分とする金属としたゲート電極を形成する場合、テーパーエッチング加工によって、ＬＤＤ領域の長さを１μｍ以上好ましくは１．５μｍ確保するために必要なテーパー形状を得ることが難しく、すなわち、導電膜端部のテーパー角が大きくなってしまうことが問題となっている。その後異方性エッチング加工しても、第２導電層端部にエッチング残り（裾引き）が生じてしまい、ＬＤＤ領域として作用する部分が短くなってしまう。三層積層構造体にした場合も上記同様エッチング残り（裾引き）が発生してしまい同様な問題が発生する。

ゲート電極に限らず、マスクパターンに基づいて被膜の端部又は側壁部をテーパー形状にエッチング加工するには、ドライエッチング法でマスクパターンの幅を同時に後退させながら被加工物をエッチングすることで可能となる。その為にはエッチングするガス種の選択と、バイアス電圧の制御、マスクパターンの材料と被膜との選択比が重要となる。

本発明は二層乃至三層の積層構造のゲート導電層をテーパーエッチング加工の後、異方性エッチング加工にて第２導電膜端部にエッチング残りが生じてしまうことから結果的に、ＬＤＤ領域が短くなってしまう為、前記第２導電膜端部のエッチング残りを低減もしくは除去することで必要なＬＤＤ領域の長さを確保すること目的とする。

テーパーエッチング加工の際、十分なテーパーが得られないため、少しでもＬＤＤ領域を長くするのに第２導電層端部のエッチング残り（裾引き）の除去は必要になる。本発明は、二層乃至三層に積層された導電層をテーパーエッチング加工と異方性エッチング加工の間にアルゴンプラズマ処理を追加することにより、その後異方性エッチング加工により第２導電膜端部に発生するエッチング残り（裾引き）を低減もしくは除去する役割をする。

ホットキャリアに対する劣化を抑制するために必要なゲート電極とオーバーラップするＬＤＤの長さ（以下、この長さを便宣上Ｌｏｖと表記する）については以下のように考察する。

まず、ＴＦＴの劣化に対してＬｏｖが所定の値である場合に、電界効果移動度の最大値が１０％低下する時間を寿命時間と定義して、図１０で示すようにドレイン電圧の逆数を片対数グラフにプロットして得られる直線的な関係から、寿命時間が１０年となる電圧を１０年保証電圧として導出する。例えば、図１０において、Ｌｏｖが１．０μｍのＴＦＴにおける１０年保証電圧は１６Ｖである。なお、液晶パネル中高電圧電源電圧は１６Ｖであることが多く、２割のマージンを持たせて１９．２Ｖ以上の保証電圧が得られることが求められている。図９はこのようにして求めた推定保証電圧を、Ｌｏｖが０．５μｍ、０．７８μｍ、１．０μｍ、１．５μｍ、１．７μｍのそれぞれの場合における値をプロットしたグラフである。また図９では、バイアスストレス試験で、ＴＦＴのオン電流値が１０％変動するまでの時間が２０時間となるドレイン電圧値を２０時間保証電圧として示している。

ホットキャリア効果による劣化は、駆動電圧が低ければほとんど問題とならないが、１０Ｖ以上で駆動する場合には無視できなくなる。図９から明らかなように、駆動電圧が１６Ｖである場合には、Ｌｏｖが１μｍ以上、好ましくは１．５μｍ以上とする必要があることを示している。

上記要件を満足するために、本発明は、自己整合的にゲート電極とオーバーラップするＬＤＤを形成する半導体装置の作製方法であって、ゲート電極を複数の導電層から成る積層体で形成し、その形状を第１導電層と第２導電層のチャネル長方向の幅が、下層である第１導電層の方が長い形状とすると共に、当該ゲート電極ＬＤＤを形成するイオンドーピング時のマスクとして利用するものである。この時、ゲート電極とオーバーラップするＬＤＤを好ましくは１．５μｍ以上とするために、ゲート電極を形成するマスクパターンの形状に加工を加え、ドライエッチングと組み合わせることで最適な形状を得る特徴を有する。

本発明は、金属窒化物と、チタン又はチタンを主成分とする金属との積層体上にマスクパターンを形成して、積層体の側壁部をテーパー状とした第１の導電層パターンを形成する第１のエッチング処理と、第１の導電層パターンを異方性エッチングする第２のエッチング処理とを行う工程を有し、第１のエッチング処理と第２のエッチング処理との間に不活性気体によるプラズマ処理を行うというものである。

本発明は、半導体層上にゲート絶縁膜を介して下層部側の第１導電層と、上層部側の第２導電層とから成る積層構造体を形成し、その積層構造体上にマスクパターンを形成し、第２導電層及び第１導電層をテーパーエッチングした後、アルゴンプラズマを照射し、当該マスクパターンに基づいて第１の導電層パターンにおける第２導電層を選択的にエッチングして第２の導電層パターンを形成することで第１導電層と第２導電層のチャネル方向の幅が異なり、第１導電層の方が長い第２の導電層パターンが形成される。第１導電層が突出する長さは１μｍ以上とすることが可能となり、これを電界で加速されたイオンの遮蔽マスクとして用いることで第１導電層パターンと重なる低濃度ドレイン領域を形成することが可能となる。即ち、自己整合的に低濃度ドレイン領域を形成することができる。勿論、第２の導電層パターンはゲート電極とて用いることができる。

上記発明において、適した第１導電層と第２導電層の組み合わせは、第１導電層は窒化タンタルであり、第２導電層はチタン又はチタンを主成分とする金属である。

本発明は、半導体層上にゲート絶縁膜を介して、第１導電層、第２導電層、第３導電層を順次積層して積層構造体を形成し、その上にマスクパターンを形成してそれぞれ端部にテーパー部を有する第１の導電層パターンを形成し、このテーパーエッチング加工後、アルゴンプラズマを照射し、当該マスクパターンに基づいて第１の導電層パターンにおける第３導電層及び第２導電層を選択的にエッチングして第２の導電層パターンを形成することで、第１導電層と第２導電層のチャネル長方向の幅が異なり、第１導電層の方が長い第２の導電層パターンが形成される。第１導電層が突出する長さは１μｍ以上とすることが可能となり、これを電界で加速されたイオンの遮蔽マスクとして用いることで第１導電層パターンと重なる低濃度ドレイン領域を形成することが可能となる。即ち、自己整合的に低濃度ドレイン領域を形成することができる。勿論、第２導電層パターンはゲート電極として用いることができる。

上記発明において、適した第１導電層と第２導電層と第３導電層との組み合わせは、第１導電層は窒化タンタルであり、第２導電層はチタン又はチタンを主成分とする合金もしくは化合物であり、第３導電層は窒化チタンである。

以上説明したように、本発明によれば、ゲート電極を複数の導電層から成る積層体で形成し、その形状を第1導電層と第2導電層のチャネル方向の幅より、第1導電層の方が長い形態とする加工工程において、テーパーエッチング加工後、反応生成物除去又は減少させるのを目的としたアルゴンプラズマ処理を設けることで、異方性エッチング加工の際、途中エッチングストップが生ずることによる、第2導電層端部のエッチング残り（裾引き）異常が回避される。第2導電層端部のエッチング残り（裾引き）が無くなる分、結果、第1導電層のチャネル長方向の長さを１μm以上とすることができる。このゲート電極をイオンドーピング時のマスクとすることで、ゲート電極とオーバーラップするLDD領域の長さを１μm以上とし、ホットキャリア劣化に対する寿命時間を長大することができる。

また、本発明により、ゲート電極をイオンドーピング時のマスクとして用い、ゲート電極とオーバーラップするLDDを自己整合的に形成し、且つ、その長さ（Lov）を１μm以上を有するTFTを形成することができる。ゲート電極とオーバーラップするLDD領域の長さを１μm以上とし、ホットキャリア劣化に対する寿命時間を長大化することができる。

以下、本発明の実施の形態について図面を参照して詳細を説明する。なお、本発明は以下に示す実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形を許容するものである。
（実施形態１）

本実施形態では、ゲート電極をイオンドーピング時のマスクとして用い、ゲート電極とオーバーラップするＬＤＤを自己整合的に形成し、且つ、その長さ（Ｌｏｖ）を１μｍ以上とするための工程について示す。詳しくは、第１の導電層パターンを形成した後、テーパー形状になった積層構造体のテーパー側壁部導電層へアルゴンプラズマ処理を行い、当該マスクパターンに基づいて第１の導電層パターンにおける第２導電層パターンを選択的にエッチングして第２の導電層パターンを形成する一態様について説明する。

図１（Ａ）においてガラス基板１００上に第１絶縁膜（下地膜）１０１、半導体層１０２、第２絶縁膜（ゲート絶縁膜）１０３が形成され、その上に第１導電層１０４、第２導電層１０５、第３導電層１０６が形成されている。マスクパターン１０７は光露光工程によりフォトレジストを用いて形成する。

第１導電層は窒化タンタル（ＴａＮ）などの高融点金属を３０〜５０ｎｍの厚さで形成し、第２導電層はチタン、又はチタンを主成分とする合金もしくは化合物で３００〜６００ｎｍの厚さに形成する。

第３導電層は窒化チタン（ＴｉＮ）などの高融点金属を用いる。但し、第３導電層はコンタクト抵抗を下げたいために設けるものであり、本発明の構成において必須の構成要件とはならない。窒化チタンはチタンと同じエッチングガスで加工できるので、第２導電層をチタン又はチタンを主成分とする合金若しくは化合物とする組み合わせにより、加工を容易とする。

次に、図１（Ｂ）に示すように、ドライエッチングにより第２導電層１０５と第３導電層１０６のエッチングを行う。エッチングガスには、ＣＦ₄、Ｃｌ₂、Ｏ₂を用いる。エッチング速度の向上にはＥＣＲ（Electron Cyclotron Resonance）やＩＣＰ（Inductively Coupled Plasma）などの高密度プラズマ源を用いたドライエッチング装置を用いる。

レジストで形成したマスクパターン１０７は電界で加速されたイオンによりスパッタされ、反応副生成物が被加工物の側壁に付着する。これは側壁保護膜とも呼ばれるが、この段階の加工でチタンを主成分とする第２導電層をテーパー形状とする理由は、この側壁保護膜の排除である。つまり、図３（Ａ）で示すようにテーパー部を有する第２導電層１０５に対し、その後異方性エッチングを行なっても反応副生成物が側壁に堆積しにくいので、図３（Ｂ）で示すように残渣を残すことなくエッチング加工して第２導電層１０５’、第３の導電層１０６’のパターンを形成することができる。これに対し図４（Ａ）のように第２導電層１０５の側壁がほぼ垂直であるとエッチング加工時に反応副生成物が堆積し、図４（Ｂ）で示すようにその後異方性エッチングしても、その反応副生成物が残ってしまい形状不良となる。すなわち、この段階で少なくとも第２導電層をテーパー形状に加工しておくと側壁保護膜を排除することができる。

次に、エッチングガスをＣＦ₄，Ｃｌ₂に切り替えて第１導電層である窒化タンタルのエッチングを行う。勿論、導電層の全層を同時にエッチングしても良いが、膜厚の厚い第２導電層１０５のエッチング時にはエッチング速度のバラツキを見込んでエッチング時間を長めに設定する必要がある。その場合、下地が酸化珪素であるとエッチングされて極端に薄くなってしまう。これを防ぐためこのように二段階のエッチング加工を行う。

こうして、図１（Ｃ）で示すように、第２絶縁膜１０３上に第１導電層１０４’、第２導電層１０５’、第３導電層１０６’から成る第１の導電層パターン１０８が形成される。端部におけるテーパー形状の基板１００の表面と成す角度は１０〜２０度にする。この角度は主に第２導電層の膜厚との関係で決まるが、このテーパー部の占める長さが０．５〜１．５μｍとなるようにする。

各導電膜をテーパー加工した後、アルゴンプラズマ処理することによって、テーパー側壁部に付着していた反応生成物を除去する。このアルゴンプラズマ処理を行なわないと、後の異方性エッチング条件にて加工しようとしても反応生成物がストッパーとなり、第２導電層端部にエッチング残り（裾引き）が生じ、目的である、できるだけ垂直に近い形状が形成されにくく、第２導電層端部のエッチング残り防止のため、テーパー加工後のアルゴンプラズマ処理は必要となる。（図１（Ｄ））。

そして、エッチングガスにＢＣｌ₃、Ｃｌ₂、Ｏ₂を用いて、第２導電層１０５’及び第３導電層１０６’をマスクパターン１０７’に基づいて選択的にエッチングする。この場合、基板側に印加するバイアス電圧は低くして第１導電層１０４’は残存せしめるようにする。第２導電層１０５’の端部は第１導電層１０４’の端部よりも内側に後退し、後述するようにその後退幅でＬｏｖの長さが決まる。こうして、第１導電層１０４’、第２導電層１０５’’、第３導電層１０６’’から成る第２の導電層パターン１０９が形成され、これが半導体層１０２と交差する部位においてゲート電極となる。（図１（Ｅ））。

半導体層１０３への一導電型不純物の添加、すなわちＬＤＤやソース・ドレイン領域の形成は、第２の導電層パターン１０９を用いて自己整合的に形成することができる。図２（Ａ）はゲート電極とオーバーラップするＬＤＤを形成するためのドーピング処理であり、一導電型不純物のイオンを第一導電層１０４’を通過させて、その下層部に位置する半導体層１０２に添加して第１濃度の一導電型不純物領域１１０を形成する。第２絶縁層や第１導電層の膜厚にもよるが、この場合には５０kV以上の加速電圧を要する。第１濃度の一導電型不純物領域１１０の不純物濃度は、ＬＤＤを前提とすると１×１０¹⁶〜５×１０¹⁸atoms/cm³（ピーク値）とする。

ソース・ドレイン領域を形成するドーピング処理は、第２の導電層パターン１０９をイオンの遮蔽マスクとして用い、第１濃度の一導電型不純物領域１１０の外側に第２濃度の一導電型領域１１１を形成する。この場合には加速電圧を３０kV以下として行う。第２濃度の一導電型不純物領域１１１の不純物濃度は１×１０¹⁹〜５×１０²¹atoms/cm³（ピーク値）とする。（図２（B））

その後、窒化珪素を用いる第３絶縁層１１２、低誘電率の有機化合物材料を用いた第４絶縁膜１１３、配線１１４を形成する。（図２（C））

以上のように、本実態形態は、ゲート電極をイオンドーピング時のマスクとして用い、ゲート電極とオーバーラップするＬＤＤを自己整合的に形成し、且つ、その長さ（Ｌｏｖ）を１μｍ以上有するＴＦＴを形成することができる。ゲート電極とオーバーラップするＬＤＤ領域の長さを１μｍ以上とし、ホットキャリア劣化しにくい構造とすることができる。

(実施例１)
本実施例は、実施形態１に基づく工程に従って、ゲート電極を加工する一例について示す。本実施例は図１を参照して説明する。

まず、アルミノシリケートガラス基板１００上にプラズマＣＶＤ法で１５０ｎｍの酸窒化珪素膜で第１絶縁層１０１を形成する。半導体層１０２は５０ｎｍの非晶質珪素膜をレーザーアニ―ルにより結晶化した結晶性珪素膜で形成し、島状に孤立分離するように形成する。第２絶縁膜１０３は、ＳｉＨ₄とＮ₂ＯをソースガスとしてプラズマＣＶＤ法により１１５ｎｍの酸窒化珪素膜を形成する。窒化タンタルで形成する第１導電層１０４は３０ｎｍの厚さとし、チタンで形成する第２導電層１０５は３２０ｎｍの厚さとし、窒化チタンで形成する第３導電層１０６は５０ｎｍで形成する。マスクパターン１０７はポジ型のフォトレジストで１．５μｍの厚さに形成する。マスクパターンの幅は適宣設定すれば良いが、本実施例においては４．５μｍと１０μｍのマスクパターンで光露光形成した。（図１（Ａ））

次に、ドライエッチングにより第２導電層（チタン）１０５と第３導電層（窒化チタン）１０６のエッチングを行う。エッチングにはＩＣＰエッチング装置を用いる。図５はＩＣＰエッチング装置の構成を示す。反応室８０１にはエッチング用のガス供給手段８０３、反応室内を減圧状態に保持する排気手段８０４が連結されている。プラズマ生成手段は反応室８０１に石英板を介して誘導結合するスパイラルコイル８０２、高周波（１３．５６MHｚ）電力供給手段８０５から成っている。基板側へのバイアス印加は高周波（１３．５６MHｚ）電力供給手段８０６で行ない、基板を記載するステージに自己バイアスが発生するような構成となっている。エッチング加工には供給するエッチングガス種と、高周波（１３．５６MHｚ）電力供給手段８０６、８０７により供給されるそれぞれの高周波電力、エッチング圧力が主なパラメーターとなる。

図１（B）のエッチング加工には、エッチングガスとしてCF₄、Cl₂、O₂を用いる。エッチング圧力は１．３Paとし、５００Wのプラズマ生成用の電力、３００Wの基板バイアス用の電力を供給する。続いて図１（C）に示すようにエッチングガスをCF₄、Cl₂に切り替えて第１導電層である窒化タンタルのエッチングを行う。この時のエッチング条件は、エッチング圧力１．５Pa、５００Wのプラズマ生成用の電力、１０Wの基板バイアス用の電力を供給する。以上のようにして、第1導電層パターン１０８が形成することができる。

その後、第１導電層パターン１０８のテーパー側壁部に付着しているストッパー膜とされる反応生成物（TiOx）を除去又は減少させるためアルゴンプラズマ処理を行う。このアルゴンプラズマ処理では同様にICPエッチング装置を用い、アルゴンを１５０ｓｃｃｍ供給し、２．０Paの処圧力で４５０Wのプラズマ生成用の電力、１００Wの基板バイアス用の電力を供給し３０ｓecの処理を行う。

次に、エッチングガスにBCl₃、Cl₂、O₂を用いて異方性エッチングを行ない、主として第２導電層１０５’の加工を行う。エッチング圧力は１．９Paとし、５００Wのプラズマ生成用の電力、１０Wの基板バイアス用の電力を供給する。第２導電層１０５’の端部は第１導電層１０４’の端部よりも内側に後退する。こうして第２導電層パターン１０９が形成され、これが半導体層１０２と交差する部位においてゲート電極となる。そして、第１導電層１０４’の端部からの後退幅は１μm以上とすることができる。図６で示すようにこの後退幅ｄがLov長を決める長さとなる。

図７、図８はテーパー加工後、アルゴンプラズマ処理、そして異方性エッチング加工を行なった場合の代表的な加工形状を示す走査電子顕微鏡（SEM）像である。下層から窒化タンタル層、チタン層、窒化チタン層、マスク材であるレジストが積層形成されている状態を示している。同図は斜方及び断面から観察したSEM像であり、チタン層の後退幅もしくは窒化タンタル層の突出幅は１．０μm程度と見込まれている。

以降、LDDを形成する第１濃度の一導電型不純物領域１１０に１×１０¹⁶〜５×１０¹⁸atoms/cm³（ピーク値）の濃度でリン又はボロンを５０ｋVの加速電圧でイオンドーピング処理により添加する。（図２（A））

さらに、ソース・ドレイン領域を形成するドーピング処理は、第２の導電層パターン１０９をイオンの遮蔽マスクとして用い、第１濃度の一導電型不純物領域１１０の外側に第２濃度の一導電型不純物領域１１１を形成する。この場合には加速電圧を１０ｋVとして、リン又はボロンの濃度を１×１０¹⁹〜５×１０²¹atoms/ｃｍ³（ピーク値）として形成する。（図２（B））

その後、プラズマCVD法で水素を含有する酸窒化珪素を１００nmの厚さで形成し、感光性又は非感光性のアクリル又はポリイミド樹脂を１μmの厚さに形成して第４絶縁層１１３を形成する。さらに必要に応じて配線１１４を形成する。

以上のようにして、ゲート電極とオーバーラップするLDDを自己整合的に形成し、且つ、その長さ（Lov）を１μm以上を有するTFTを形成することができる。
(実施例２)

本発明は様々な表示画面を設けた半導体装置に適用することができる。特に表示画面の対角が２０インチを越える大画面の半導体装置に対して有効である。

図１２は表示パネル９０１を筐体９００に組み込んだ半導体装置の一構成例であり、テレビ受像機やコンピューターのモニタシステムとして適用できるものである。筐体９００には半導体集積回路で形成した増幅器や高周波回路、及びメモリ機能として半導体メモリもしくはハードディスクなど磁気メモリなどを組み込んで画像表示機能を充足させる電子回路基板９０２や音声を再生するスピーカ９０３が装着されている。

表示パネル９０１は本発明に係るゲートオーバーラップTFTを用いて、TFTをマトリクス状に配列させて成るアクティブマトリクス画素回路９０４、走査線駆動回路９０５、データ線駆動回路９０６を一体形成したドライバー一体型とすることができる。

図１１はアクティブマトリクス画素回路９０４の主要な構成を示す図である。半導体層３０１と交差するゲート電極３０２とデータ信号線３０３が同一層で形成されている。すなわち、少なくともチタンを主成分とする導電層を一層含む積層体で形成され、そのゲート電極もしくは配線のパターンを形成するエッチング加工は実施例１により行うものである。これにより、Lov長が１μm以上のゲートオーバーラップTFTを形成することが可能であり、データ信号線も低抵抗化を図ることができる。ゲート信号線３０４は層間絶縁膜を介してその上層に形成され、コンタクトホールを介してゲート電極３０２と接続する構成となっている。勿論、この配線もチタン及びアルミニウムで形成可能であり、配線の低抵抗化を実現できる。データ信号線３０３と半導体層３０１を接続する配線３０５もゲート信号線３０４と同一層で形成可能である。画素電極３０６は酸化インジウムと酸化スズの化合物であるITO（Indium Tin Oxide）を用いて形成している。なお、このような画素の詳細については、特開２００１−３１３３９７号公報で開示されている。

本実施例では半導体装置に一例を示したが、本発明は本実施例に限定されず様々な半導体装置に適用することができる。例えば、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピューター、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）に加え、冷蔵庫装置、洗濯機、炊飯器、固定電話装置、真空掃除機、体温計など家庭電化製品から、電車内の吊し広告、鉄道駅や空港の発着案内版など大面積のインフォメーションプレイまで様々な分野に適用することができる。

なお、本発明における実施例については以上のように示されているが、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるものである。

本発明の半導体装置の作製工程を説明する断面図である。 本発明の半導体装置の作製工程を説明する断面図である。 テーパーエッチングによる反応副生成物の除去効果を説明する図である。 テーパーエッチングを行わない場合における反応副生成物の影響を説明する図である。 ICPエッチング装置の構成を説明する図である。 第２導電層の後退幅dとゲートオーバーラップTFTのLov長の関係を説明する図である。 実施例１に従いエッチング加工された導電層パターンの形状を斜方から見たSEM像である。 実施例１に従いエッチング加工された導電層パターンの断面形状を示すSEM像である。 推定保証電圧（オン電流１０％劣化）のLov長依存性を示すグラフである。 バイアスストレス試験に基づくTFTの寿命時間を推定する特性図でありLov長依存性について示すグラフである。 本発明に係る半導体装置のアクティブマトリクス型の画素の構成を示す上面図である。 半導体装置の一例を示す図である。

Claims (8)

1. 半導体層上に、ゲート絶縁膜を介して、第１導電層、及びチタン又はチタンを主成分とする合金若しくは化合物を有する第２導電層を順次積層して積層体を形成し、
   前記積層体上にマスクパターンを形成し、
   ＩＣＰエッチング装置を用いて、前記マスクパターンに基づき、前記第１導電層及び前記第２導電層にエッチング処理を行うことにより、前記第１導電層及び前記第２導電層の側壁部をテーパー状にした第１の導電層パターンを形成し、
   前記ＩＣＰエッチング装置を用いて、前記第１の導電層パターンにアルゴンプラズマによるエッチング処理を行うことにより、前記第１の導電層パターンの側壁部に付着する反応生成物を除去又は減少させ、
   前記第１の導電層パターンにおける前記第２導電層に選択的に異方性エッチング処理を行うことにより、第２の導電層パターンを形成し、
   前記第２の導電層パターンにおける前記第２導電層をマスクとして、前記半導体層に一導電型の不純物を添加して、前記第２の導電層パターンにおける前記第１導電層と重なる領域に低濃度ドレイン領域を形成し、
   前記半導体層、前記ゲート絶縁膜、及び前記第２の導電層パターンを有するトランジスタを形成することを特徴とする半導体装置の作製方法。
2. 請求項１において、前記第１導電層は、窒化タンタルであることを特徴とする半導体装置の作製方法。
3. 半導体層上に、ゲート絶縁膜を介して、第１導電層、チタン又はチタンを主成分とする合金若しくは化合物を有する第２導電層、及び第３導電層を順次積層して積層体を形成し、
   前記積層体上にマスクパターンを形成し、
   ＩＣＰエッチング装置を用いて、前記マスクパターンに基づき、前記第１導電層、前記第２導電層、及び前記第３導電層にエッチング処理を行うことにより、前記第１導電層、前記第２導電層、及び前記第３導電層の側壁部をテーパー状にした第１の導電層パターンを形成し、
   前記ＩＣＰエッチング装置を用いて、前記第１の導電層パターンにアルゴンプラズマによるエッチング処理を行うことにより、前記第１の導電層パターンの側壁部に付着する反応生成物を除去又は減少させ、
   前記第１の導電層パターンにおける前記第２導電層及び前記第３導電層に選択的に異方性エッチング処理を行うことにより、第２の導電層パターンを形成し、
   前記第２の導電層パターンにおける前記第２導電層及び前記第３導電層をマスクとして、前記半導体層に一導電型の不純物を添加して、前記第２の導電層パターンにおける前記第１導電層と重なる領域に低濃度ドレイン領域を形成し、
   前記半導体層、前記ゲート絶縁膜、及び前記第２の導電層パターンを有するトランジスタを形成することを特徴とする半導体装置の作製方法。
4. 請求項３において、前記第１導電層は窒化タンタルであり、前記第３導電層は窒化チタンであることを特徴とする半導体装置の作製方法。
5. 請求項１乃至４のいずれか一において、前記反応生成物は、ＴｉＯｘであることを特徴とする半導体装置の作製方法。
6. 請求項１乃至５のいずれか一において、前記第２の導電層パターンと重なる前記低濃度ドレイン領域の長さが１μｍ以上であることを特徴とする半導体装置の作製方法。
7. 請求項１乃至６のいずれか一において、テーパー状の前記第１の導電層パターンの側壁部と基板表面とのなす角は１０度以上２０度以下であることを特徴とする半導体装置の作製方法。
8. 請求項１乃至７のいずれか一において、前記第１の導電層パターンを形成するためのエッチング処理に、ＣＦ_４、Ｃｌ_２及びＯ_２ を含むエッチングガスを用いることを特徴とする半導体装置の作製方法。