JP4669141B2

JP4669141B2 - A / D converter

Info

Publication number: JP4669141B2
Application number: JP2001067439A
Authority: JP
Inventors: 靖彦木下
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2001-03-09
Filing date: 2001-03-09
Publication date: 2011-04-13
Anticipated expiration: 2021-03-09
Also published as: JP2002271203A

Description

【０００１】
【発明の属する技術分野】
本発明は、積分型Ａ／Ｄ変換装置に係り、特に、入力電圧に対するレンジ切り替えの迅速化を図ったものに関する。
【０００２】
【従来の技術】
アナログ・ディジタル変換（Ａ／Ｄ変換）には、種々の方式があるが、例えば、図７には、積分型Ａ／Ｄ変換と称される公知・周知の変換方式を用いてなるＡ／Ｄ変換装置の構成例が示されている。
以下、同図を参照しつつこの従来装置について概括的に説明することとする。
まず、この従来の積分型Ａ／Ｄ変換装置は、アッテネータ入力部２０１と、積分・比較部２０２と、計数・制御部２０３とに大別されて構成されたものとなっているものである。
かかる構成を有してなる積分型Ａ／Ｄ変換装置において、アッテネータ入力部２０１に外部から入力されたアナログ信号値がディジタル信号値へ変換される変換動作は、ゼロ積分期間、入力積分期間、逆積分期間の３つの期間に区分することができるものとなっている。
すなわち、まず、ゼロ積分期間においては、計数・制御部２０３によりスイッチ２１ａ，２１ｂが開成される一方、スイッチ２２が閉成されて、積分・比較部２０２へのアナログ入力信号が遮断されると共に、同時にスイッチ２３が計数・制御部２０３により閉成されて、バッファアンプ２４及び積分器２５の反転入力端子がグランド電位に固定される。また、計数・制御部２０３によりスイッチ２６ａ，２６ｂが閉成されることにより、基準コンデンサ２７が基準電源２８に接続されて、逆積分用基準電圧Ｖrefに充電されることとなる。
【０００３】
次いで、入力積分期間に入り、計数・制御部２０３によりスイッチ２２及びスイッチ２３が閉成される一方、スイッチ２１ａ，２１ｂが閉成されて、アッテネータ入力部２０１を介して外部からアナログ入力電圧Ｖxが印加されることとなる。このアナログ入力電圧Ｖxは、バッファアンプ２４及び積分抵抗器２９を介して積分コンデンサ３０を有してなる積分器２５へ一定期間（入力積分時間）の間印加される。ここで、アナログ入力電圧Ｖxを積分器２５へ印加する時間、すなわち、入力積分時間をｔ_oとし、積分抵抗器２９の抵抗値をＲとし、積分コンデンサ３０の容量値をＣとすると、積分器２５による積分出力電圧Ｅoは、下記する式１の如くとなることは公知・周知の通りである。
【０００４】
Ｅo＝−｛１／（ＣＲ）｝∫Ｖx・ｄt_o・・・式１
【０００５】
この式１は、入力積分時間ｔ_oを一定とすれば、積分器２５の出力電圧Ｅoは、アナログ入力電圧Ｖxに比例することを表している。
上述の入力積分期間が終了すると逆積分期間へ移行し、入力積分期間に積分された電圧が、逆積分用基準電圧Ｖrefにより逆積分されることとなる。すなわち、まず、計数・制御部２０３によりスイッチ２１ａ，２１ｂが開成されてアナログ入力電圧Ｖxの印加が遮断される一方、スイッチ２３が閉成されて積分器２５の非反転入力端子がグランド電位に固定されると共に、スイッチ３１ａ，３１ｂ又はスイッチ３２ａ，３２ｂのいずれかが、入力積分期間の終了時における比較器３３の極性に応じて閉成され、基準コンデンサ２７のいずれか一方の端子がバッファアンプ２４の非反転入力端子へ接続されることとなる。すなわち、比較器３３の出力電圧が負の場合には、アナログ入力電圧Ｖxは、正の電圧と判断されて、スイッチ３１ａ，３１ｂが閉成される一方、比較器３３の出力電圧が正の場合には、アナログ入力電圧Ｖxは、負の電圧と判断されて、スイッチ３２ａ，３２ｂが閉成されるようになっている。
【０００６】
このようなアナログ入力電圧Ｖxの極性に応じた基準コンデンサ２７の接続により、積分器２５の出力電圧Ｖ_Aは、グランド電位に向かうように積分されることとなる。そして、比較器３３において、グランド電位と積分器２５の出力電圧Ｅ２０１とが比較され、出力電圧Ｅ２０１がグランド電位と交差した時に比較器３３の出力信号Ｖ_Aの極性が反転し、逆積分期間の終了となる。
そして、この逆積分期間に要した時間を計測することによって、アナログ入力電圧値を時間に変換できることとなる。すなわち、換言すれば、アナログ入力電圧値がディジタル値に変換できることとなる。ここで、基準コンデンサ２７に充電された逆積分用基準電圧をＶrefと、逆積分期間が開始されてから比較器３３の出力信号Ｖ_Aの極性が反転するまでの時間をｔ_xとすると、逆積分期間における積分器２５の出力電圧Ｅoxは、下記する式２のように表すことができる。
【０００７】
Ｅox＝−｛１／（ＣＲ）｝∫Ｖref・ｄt_x・・・式２
【０００８】
先の式１及び式２より、アナログ入力電圧Ｖxは、逆積分時間に要した時間ｔ_xに比例するものであることが言える。
ここで、アナログ入力電圧Ｖxの最大値をＶxmaxとすると、この入力電圧に対する積分器２５の最大出力電圧Ｅomaxは、先の式１を用いて下記する式３のように表される。
【０００９】
Ｅomax＝−｛１／（ＣＲ）｝∫Ｖxmax・ｄt_o・・・式３
【００１０】
ところで、この種の積分型Ａ／Ｄ変換装置においては、通常、アナログ入力電圧の最大値Ｖxmaxによって最大測定範囲（フルスケール値）が調整されるものとなっている。したがって、積分器２５の出力電圧Ｅoが上記Ｅomaxを越えるものである場合には、積分型Ａ／Ｄ変換装置はいわゆるオーバーフロー状態となり、アナログ入力電圧に応じたディジタル値を得られないこととなる。
そこで、アナログ入力電圧Ｖxが測定可能範囲を越えてしまった場合、換言すれば、逆積分時間ｔ_x(max)を越えてしまった場合、計数・制御部２０３によりアッテネータ入力部２０１における入力電圧に対するアッテネータの大きさが切り替えられて、再度、一連のＡ／Ｄ変換動作が行われるようになっている。
【００１１】
いわゆるディジタルテスタ等に用いられるＡ／Ｄ変換装置においては、変換速度は、一般に２回／秒から４回／秒程度であり、Ａ／Ｄ変換装置の外部において、アッテネータの切り替えを行い、より広範囲の測定を可能とするものが多い。例えば、アッテネータを設けない状態におけるＡ／Ｄ変換装置自体の測定可能範囲が２００ｍＶであっても、ディジタル電圧計としての測定範囲は、Ａ／Ｄ変換装置の外部に設けたアッテネータにより、２００ｍＶレンジから２０００Ｖレンジまで５レンジの測定範囲の切り替えが可能な構成とされたものを挙げることができる。
図８には、このような構成を有してなる積分型Ａ／Ｄ変換装置による変換例を示すタイミング図が示されており、以下、同図を参照しつつこの変換例について説明することとする。まず、この図８に示された変換例は、積分型Ａ／Ｄ変換装置における変換速度を２回／秒とし、初期状態において測定レンジが２００ｍＶに設定されているものとし、＋３００Ｖの電圧を測定した場合における主要部のタイミングを示すものである。
【００１２】
すなわち、まず、初期状態の２００ｍＶレンジにおいて、入力積分期間における積分器Ａ２０２の出力電圧Ｅoは、先の式１で表されるものとなるが、入力電圧が過大であるために現実には、積分器Ａ２０２の電源電圧（−Ｖ）に制限されることとなる（図８（Ａ）参照）。そして、逆積分期間においては、積分電圧は逆積分用基準電圧Ｖrefによって逆積分されるが、積分電圧が過大であるため逆積分期間内に比較器３３の出力信号の極性が反転するまでに至らない（図８（Ｂ）参照）。したがって、Ａ／Ｄ変換結果はオーバーフローとなり、計数・制御部２０３によりアッテネータ入力部２０１におけるアッテネータの切り替えが行われ、測定レンジは一つ上のレンジである２Ｖとされることとなる。
この２Ｖの測定レンジにおいても、未だ入力電圧が過大であるために、上述の２００ｍＶの場合と同様にＡ／Ｄ変換結果はオーバーフローとなり、測定レンジの切り替えが行われることとなる。そして、同様にして、測定レンジは、２０Ｖ、２００Ｖ、２０００Ｖと順に切り替えられてゆく（図８（Ａ）及び同図（Ｂ）参照）。
そして、２０００Ｖレンジに切り替えられた時点において、入力電圧が変換可能な範囲となり、正常に変換動作が行われることとなる（図８（Ａ）及び同図（Ｂ）参照）。結局、この例の場合、初期状態の測定レンジから正常にＡ／Ｄが変換するまでに、２.５秒もの時間を要するものとなっている。
【００１３】
【発明が解決しようとする課題】
このように、入力電圧に対する従来のいわゆるレンジ切り替え機能を有する積分型Ａ／Ｄ変換装置においては、アナログ入力電圧がＡ／Ｄ変換のオーバーフローを生ずるものであっても、逆積分が最後まで行われ、比較器３３の出力信号の極性が反転せず、それによってオーバーフローであると判定されるまで測定レンジの切り替えが行われない構成であるために、測定レンジの切り替えに時間を要し、迅速な測定ができないという問題があった。
また、上記従来装置においては、測定レンジを順に一つずつ切り替えてゆく構成であるため、測定開始の際の測定レンジと、アナログ入力電圧の大きさに対応して設定されるべき本来の測定レンジとの間に大きな開きがある場合には、正確なＡ／Ｄ変換結果を得るまでに複数回の変換を経なければならず、迅速な測定ができないという問題があった。
【００１４】
本発明は、上記実状に鑑みてなされたもので、アナログ入力電圧に対する測定レンジの切り替え時間が短くて済み、Ａ／Ｄ変換結果を迅速に得ることができるＡ／Ｄ変換装置を提供するものである。
本発明の他の目的は、アナログ入力電圧に対する測定レンジがその入力電圧に対して適切なものでない場合に、複数の測定レンジを経ることなく入力電圧の大きさに対応する測定レンジへの切り替えを可能としたＡ／Ｄ変換装置を提供することにある。
【００１５】
【課題を解決するための手段】
上記本発明の目的を達成するため、本発明に係るＡ／Ｄ変換装置は、
外部からの制御に応じて入力電圧を降圧するアッテネータ入力部と、
外部からの制御に応じて、前記アッテネータ入力部の出力電圧の積分を行った後、その積分出力を逆積分用基準電圧の印加により零とする逆積分を行うよう構成されてなる積分回路と、
前記積分回路の出力電圧の判定を行う比較回路と、
前記比較回路の出力結果に応じて前記アッテネータ入力部の動作及び前記積分回路の動作を制御すると共に、前記積分回路における逆積分の開始時から当該逆積分の正常な終了と判定されるまでの時間経過を計数するよう構成されてなる計数・制御部と、を具備してなるＡ／Ｄ変換装置であって、
前記比較回路は、前記積分回路における積分中における出力電圧がレンジ切替判定用基準電圧を越えたか否かを判定し、その判定結果に応じた信号を出力する一方、前記積分回路における逆積分により前記積分回路の出力電圧が零となったか否かを判定し、その判定結果に応じた信号を出力し、
前記計数・制御部は、前記比較回路から前記積分回路における逆積分により前記積分回路の出力電圧が零となったとの判定結果に対応する信号が出力されたことをもって逆積分の正常な終了と判定する一方、
前記積分回路における積分開始の時点から、前記比較回路から前記積分回路における積分中における出力電圧が前記レンジ切替判定用基準電圧を越えたとの判定結果に対応する信号が出力されるまでの時間経過を計数し、当該計数結果が得られた場合に、前記アッテネータ入力部における入力電圧が、前記計数結果に応じた大きさに降圧されるよう前記アッテネータ入力部を制御するよう構成されてなるものである。
【００１６】
かかる構成においては、比較回路により積分中における積分回路の出力電圧が、レンジ切替判定用基準電圧を越えたと判定された場合には、従来と異なり、逆積分を行うことなくアッテネータ入力部における入力電圧の降圧が計数・制御部により行われるよう構成されているので、アナログ入力電圧に対するいわゆる測定レンジの切り替えられるまでに要する時間が短縮化され、迅速にＡ／Ｄ変換結果を得ることができることとなるものである。
上記構成においては、例えば、比較回路は、積分回路における積分中における出力電圧が負極性のレンジ切替判定用第１の基準電圧又は正極性のレンジ切替判定用第２の基準電圧を越えたか否かを判定するように構成しても好適である。
【００１７】
また、上記構成において、計数・制御部を、
前記比較回路から前記積分回路における逆積分により前記積分回路の出力電圧が零となったとの判定結果に対応する信号が出力されたことをもって逆積分の正常な終了と判定する一方、
前記積分回路における積分開始の時点から、前記比較回路から前記積分回路における積分中における出力電圧が前記レンジ切替判定用基準電圧を越えたとの判定結果に対応する信号が出力されるまでの時間経過を計数し、当該計数結果が得られた場合に、前記アッテネータ入力部における入力電圧が、基準となる積分時間に対する前記計数結果の比に応じた大きさに降圧されるよう前記アッテネータ入力部を制御するよう構成されてなるものとしても好適である。
【００１８】
かかる構成においては、比較回路により積分中における積分回路の出力電圧が、レンジ切替判定用基準電圧を越えたと判定された場合には、逆積分を行うことなく、アッテネータ入力部における入力電圧が、計数・制御部の制御により積分開始時から先の判定が生ずるまでの時間に応じた大きさに降圧されるので、従来と異なり、複数回の入力電圧の降圧を経ることなく、即座に適切な大きさとされ、迅速にＡ／Ｄ変換結果を得ることができることとなるものである。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃至図４を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における第１の構成例について、図１乃至図３を参照しつつ説明する。
まず、この第１の構成例におけるＡ／Ｄ変換装置の構成について説明すれば、このＡ／Ｄ変換装置は、アッテネータ入力部１０１と、積分・比較部１０２と、計数・制御部１０３とに大別されて構成されたものとなっており、例えば、いわゆるデジタルテスタ等に用いられるに適したものである。
アッテネータ入力部１０１は、外部から入力されるアナログ電圧に対して減衰を与えて後段の積分・比較部１０２の入力に適した大きさとして出力するもので、計数・制御部１０３からの制御に応じて図示されないアッテネータが切り替えられて減衰量が変化されるようになっている公知・周知の構成を有してなるもので、基本的には、従来装置におけるものと同様のものである。例えば、具体的には、抵抗器による分圧回路で構成したもの等が好適である。換言すれば、アッテネータ入力部１０１は、外部から入力されるアナログ電圧を、計数・制御部１０３からの制御に応じて、順次段階的に降圧して出力するよう構成されてなるものである。
【００２０】
積分・比較部１０２は、アッテネータ入力部１０１を介して入力されたアナログ入力電圧にＡ／Ｄ変換のための２重積分を施すと共に、後述するように積分出力と所定の電圧との比較を行うもので、積分回路５１と比較回路５２とに大別された構成となっており、積分回路５１の部分は、後述するように基本的に従来装置と同様の構成を有してなるものであるが、比較回路５２の部分が従来構成と異なるものとなっている。
積分回路５１は、演算増幅器を用いてなるバッファアンプ１と、演算増幅器２ａを用いてなる積分器２とを主たる構成要素として構成されたものとなっている。すなわち、まず、バッファアンプ１は、例えば、演算増幅器を用いてなるもので、その反転入力端子と出力端子とが接続されると共に、その出力端子は、積分抵抗器３を介して積分器２の反転入力端子に接続されたものとなっている。一方、バッファアンプ１の非反転入力端子は、入力切替用第１のスイッチ４ａを介してアッテネータ入力部１０１の一方の出力端子５ａに接続されるようになっている。
【００２１】
一方、積分器２の反転入力端子は、入力切替用第２のスイッチ４ｂを介してアッテネータ入力部１０１の他方の出力端子５ｂに接続されるようになっている。この入力切替用第２のスイッチ４ｂと先の入力切替用第１のスイッチ４ａは、後述する計数・制御部１０３の制御によって連動して開閉成されるものとなっている。
また、積分器２は、その反転入力端子と出力端子との間に、積分コンデンサ６が接続されている一方、逆積分用基準電圧Ｖrefを保持するための基準電圧用コンデンサ７が次述するように接続される構成となっている。
【００２２】
すなわち、まず、極性切替用第１乃至第４のスイッチ８ａ〜８ｄが、いわゆるブリッジ接続されたものとなっている。換言すれば、極性切替用第１のスイッチ８ａの一端と極性切替用第４のスイッチ８ｄの一端が接続されると共に、その接続点は、基準電圧用コンデンサ７の一端に接続されたものとなっている。また、極性切替用第２のスイッチ８ｂの一端と極性切替用第３のスイッチ８ｃの一端が接続されると共に、その接続点は、基準電圧用コンデンサ７の他端に接続されたものとなっている。そして、極性切替用第１及び第２のスイッチ８ａ，８ｂの他端同士が接続されると共に、その接続点は、積分器２の非反転入力端子に接続されたものとなっている。また、極性切替用第３及び第４のスイッチ８ｃ，８ｄの他端同士が接続されると共に、その接続点は、バッファアンプ１の非反転入力端子に接続されたものとなっている。ここで、極性切替用第１及び第３のスイッチ８ａ，８ｃと、極性切替用第２及び第４のスイッチ８ｂ，８ｄは、後述するようにそれぞれ計数・制御部１０３の制御により連動して開閉成されるようになっているものである。
【００２３】
さらに、基準電圧用コンデンサ７の一端は、充電用第１のスイッチ１０ａを介して所定の逆積分用基準電圧Ｖrefを発生する基準電源１１の正極側に接続される一方、基準電圧用コンデンサ７の他端は、充電用第２のスイッチ１０ｂを介して基準電源１１の負極側に接続されるようになっている。ここで、充電用第１及び第２のスイッチ１０ａ，１０ｂも、後述するように計数・制御部１０３の制御により連動して開閉成されるようになっているものである。
またさらに、バッファアンプ１の非反転入力端子が接続された先の入力切替用第１のスイッチ４ａの一端と、積分器２の非反転入力端子が接続された先の入力切替用第２のスイッチ４ｂの一端との間には、グランド電位固定用第１のスイッチ１２ａが設けられると共に、入力切替用第２のスイッチ４ｂの一端には、グランド電位固定用第２のスイッチ１２ｂの一端が接続されており、このグランド電位固定用第２のスイッチ１２ｂの他端は、アースに接続されたものとなっている。
【００２４】
比較回路５２は、３つの比較器１３〜１５を用いて構成されたものとなっている。すなわち、第１の比較器１３及び第２のレンジ切替判定用比較器１５の非反転入力端子と、第１のレンジ切替判定用比較器１４の反転入力端子は、相互に接続されると共に、積分器２の出力端子に接続されたものとなっている。
また、第１の比較器１３の反転入力端子は、アースに接続されたものとなっている。さらに、第１のレンジ切替判定用比較器１４の非反転入力端子には、負極性の所定の電圧であるレンジ切替判定用第１の基準電圧−Ｅmrefが印加される一方、第２のレンジ切替判定用比較器１５の反転入力端子には、正極性の所定の電圧であるレンジ切替判定用第２の基準電圧Ｅmrefが印加されるようになっている。すなわち、本発明の実施の形態における比較回路５２においては、レンジ切替判定用基準電圧は、正極側と負極側のそれぞれに設けられたものとなっている。なお、Ａ／Ｄ変換装置の用途に応じて、レンジ切替判定用基準電圧は、勿論、正負いずれか一方のみ設定されたものであっても良いものである。
そして、これら第１の比較器１３、第１及び第２のレンジ切替判定用比較器１４，１５の出力信号Ｖ_A，Ｖ_B，Ｖ_Cは、計数・制御部１０３へ入力されるようになっている。
【００２５】
計数・制御部１０３は、第１の比較器１３、第１及び第２のレンジ切替判定用比較器１４，１５の出力信号に基づいて、積分器２への入力電圧が適正な範囲、すなわち正常に計測可能な測定レンジ内にあるか否かを判定し、正常に計測可能な測定レンジ内にあると判定された場合には、第１の比較器１３の出力信号ＶAに基づいて逆積分時間を計数し（詳細は後述）、その計数結果を図示されない外部の回路へ出力する一方、正常に計測可能な測定レンジ内にないと判定された場合には、測定レンジの切り替え、すなわち、アッテネータ入力部１０１のアッテネータの切り替えを行うものである。また、計数・制御部１０３は、後述するように入力切替用第１及び第２のスイッチ４ａ，４ｂ等のスイッチの動作制御を行うものとなっている。
なお、上述のようにこの計数・制御部１０３から外部へ出力される逆積分時間の計数結果は、例えば、このＡ／Ｄ変換装置がデジタルテスタのようなものに用いられる場合には、表示回路（図示せず）へ入力されて測定値のディジタル表示に供されるものとなる。なお、このような機能を有する計数・制御部１０３は、いわゆるマイクロコンピュータを用いてソフトウェアを実行させることで所望の動作が得られるよう構成して実現することができ、そのような構成のものを用いてもよく、また、マイクロコンピュータを用いることなく回路構成したものであってもよいものである。
【００２６】
次に、かかる構成における動作について、図２及び図３を参照しつつ説明する。
まず、本発明の実施の形態におけるＡ／Ｄ変換装置は、アナログ入力電圧に対する変換動作の過程を見ると、後述するようにアナログ入力電圧が測定レンジを越える場合を除けば、入力電圧が適切な測定レンジ内にある場合には、基本的には従来装置と同様に２重積分型Ａ／Ｄ変換を行うものとなっている。すなわち、本発明の実施の形態におけるＡ／Ｄ変換装置の動作は、ゼロ積分期間、入力積分期間及び逆積分期間に区分して説明することができるものとなっている。
まず、前提として、このＡ／Ｄ変換装置は、最も小さな測定レンジ、換言すれば、アッテネータ入力部１０１のアッテネータが最小値に設定された状態において、積分器２の最大出力は２００ｍＶであり、計数・制御部１０３による計数値として２０００カウントのディジタル値が得られるものであるとする。そして、測定開始において、測定レンジは初期状態、すなわち、最も小さな測定レンジに設定されているものとする。
【００２７】
かかる前提の下、最初に、ゼロ積分期間が開始されると、計数・制御部１０３により入力切替用第１及び第２のスイッチ４ａ，４ｂが開成されて、アッテネータ入力部１０１と積分・比較部１０２との接続が断たれ、積分・比較部１０２へのアナログ入力電圧の印加が遮断されることとなる。同時に、計数・制御部１０３によりグランド電位固定用第１及び第２のスイッチ１２ａ，１２ｂが閉成されて、バッファアンプ１の非反転入力端子及び積分器２の非反転入力端子がグランド電位（アース電位）に固定されることとなる。すなわち、積分・比較部１０２の入力がグランド電位に固定されることとなる。
さらに、このとき、計数・制御部１０３により充電用第１及び第２のスイッチ１０ａ，１０ｂが閉成されて、基準電源１１が基準電圧用コンデンサ７と接続されて、基準電圧用コンデンサ７が逆積分用基準電圧Ｖrefまで充電されることとなる。
このゼロ積分期間においては、積分器２の出力電圧はゼロとなり、第１の比較器１３、第１及び第２のレンジ切替判定用比較器１４，１５の出力は、共に論理値Ｈｉｇｈに対応した状態となる（図２（Ａ）〜図２（Ｄ）におけるゼロ積分期間参照）。なお、極性切替用第１乃至第４のスイッチ８ａ〜８ｄは、このゼロ積分期間及び次述する入力積分期間を通していずれも開成状態とされるようになっている。
【００２８】
基準電圧用コンデンサ７の充電が完了する所定時間が経過すると、次に入力積分期間となり、計数・制御部１０３によりグランド電位固定用第１及び第２のスイッチ１２ａ，１２ｂが開成される一方、入力切替用第１及び第２のスイッチ４ａ，４ｂが閉成されて、アッテネータ入力部１０１を介してアナログ入力電圧が積分・比較部１０２へ印加されることとなる。
アッテネータ入力部１０１の出力端子５ａ，５ｂ間におけるアナログ入力電圧Ｖxは、バッファアンプ１及び積分抵抗器３を介して積分器２へ印加されて、一定時間の間、積分コンデンサ６の充電が開始されることとなる（図２（Ａ）の入力積分期間参照）。例えば、ここで、アナログ入力電圧Ｖxが１００ｍＶであると仮定した場合、積分器２の出力電圧は、負側へ直線的に変化してゆき所定の電圧へ達することとなる（図２（Ａ）の入力積分期間においてＥ（１００）と表記された実線特性線参照）。なお、図２において、符号イの実線矢印は、アナログ入力電圧Ｖxが負極性の場合の積分器２の出力振幅方向を示し、また、符号ロの実線矢印は、アナログ入力電圧Ｖxが正極性の場合の積分器２の出力振幅方向を示すものである。
積分器２の出力電圧は、上述のように入力積分期間の開始と共に負側へ変化してゆくため、第１の比較器１３、第１及び第２のレンジ切替判定用比較器１４，１５の出力電圧の極性は、入力積分期間の開始と同時にそれまでの論理値Ｈｉｇｈに対応する電位から論理値Ｌｏｗに対応する電位へ反転することとなる（図２（Ｂ）乃至図２（Ｄ）参照）。
【００２９】
一定の入力積分期間が経過すると、計数・制御部１０３により入力切替用第１及び第２のスイッチ４ａ，４ｂが開成されて、アッテネータ入力部１０１が積分・比較部１０２から切り離される一方、グランド電位固定用第２のスイッチ１２ｂが閉成されて、積分器２の非反転入力端子がグランド電位に固定されることとなり、逆積分期間が開始される。
次いで、計数・制御部１０３によりアナログ入力電圧の極性に応じて極性切替用第１及び第３のスイッチ８ａ，８ｃ又は極性切替用第２及び第４のスイッチ８ｂ，８ｄのいずれか一方が閉成されることとなる。すなわち、アナログ入力電圧Ｖxが１００ｍＶである場合、積分器２の出力電圧は先に述べたように負極性となるので、これと反対極性で逆積分用基準電圧Ｖrefが印加されるように、極性切替用第１及び第３のスイッチ８ａ，８ｃが計数・制御部１０３により閉成状態とされることとなる。したがって、基準電圧用コンデンサ７は、正極側（充電用第１のスイッチ１０ａの一端が接続された側）が、極性切替用第１のスイッチ８ａ及びグランド電位固定用第２のスイッチ１２ｂを介してアースに接続される一方、負極側（充電用第２のスイッチ１０ｂの一端が接続された側）は、極性切替用第３のスイッチ８ｃを介してバッファアンプ１の非反転入力端子へ接続されることとなる。また、逆積分期間の開始と共に、計数・制御部１０３においては、時間の経過が計数されることとなる。
その結果、積分器２には、負の逆積分用基準電圧−Ｖrefが印加されて逆積分が開始されて、出力電圧はグランド電位へ向かってゆくこととなる（図２（Ａ）の逆積分期間においてＥ（１００）と表記された実線特性線参照）。
【００３０】
そして、積分器２の出力電圧がグランド電位に達したところで、第１の比較器１３の出力Ｖ_Aは、論理値Ｌｏｗ（換言すれば所定の負電圧）から論理値Ｈｉｇｈ（換言ずれば所定の正電圧）へ反転し（図２（Ｂ）の逆積分期間の略中央付近参照）、これが計数・制御部１０３において逆積分期間の正常な終了と判定されて、この逆積分期間の時間（図２（Ａ）においてｔ(100)と表記された区間の時間）の計数動作が終了され、その計数値がアナログ入力電圧のディジタル値として計数・制御部１０３から外部へ出力されることとなる。
【００３１】
次に、例えば、アナログ入力電圧ＶxがこのＡ／Ｄ変換装置の最小測定レンジにおいて測定可能な最大値である２００ｍＶの場合の動作について説明すれば、まず、ゼロ積分期間は、上述したアナログ入力電圧Ｖxが１００ｍＶの場合と同様であるので、その説明を省略する。
ゼロ積分期間が終了すると、上述の例の場合と同様に入力積分期間が開始されることとなる。なお、ゼロ積分期間から入力積分期間へ移行する際の計数・制御部１０３による各々のスイッチの開閉成も基本的に上述の例と変わるところがないので、ここでの詳細な説明は省略することとする。
入力積分期間の開始と共に積分器２の出力電圧は、負極側へ直線的に変化してゆき、アナログ入力電圧Ｖxが印加された場合の積分器２の負極側の最大振幅電圧−Ｅmaxへ達することとなる（図２（Ａ）の入力積分期間においてＥ（２００）と表記された実線特性線参照）。
ここで、積分器２の最大振幅電圧は、負側が−Ｅmax、正側が＋Ｅmaxであり、これは、積分器２の電源電圧Ｖよりは低い値である。そして、このＥmaxの大きさは、逆積分期間の時間と計数・制御部１０３における計数動作との関係から所定値に設定されるものである。すなわち、具体的には、後述するように図２（Ａ）においてｔ(200)と表記された逆積分期間で正常に逆積分でき、計数・制御部１０３においてその逆積分期間に対応した正常な計数値を得ることのできる積分器２の出力電圧の最大値として定められるものである。
【００３２】
積分器２の出力電圧が−Ｅmaxに達したところで、入力積分期間が終了し、逆積分期間が開始されることとなる。なお、この入力積分期間から逆積分期間へ移行する際の計数・制御部１０３による各々のスイッチの開閉成も基本的に先のアナログ入力電圧Ｖxが１００ｍＶの例と変わるところがないので、ここでの詳細な説明は省略することとする。
逆積分期間の開始により、積分器２の出力電圧は、先の−Ｅmaxからグランド電位へ向かって直線的に変化してゆくこととなる（図２（Ａ）の逆積分期間においてＥ（２００）と表記された実線特性線参照）。
そして、積分器２の出力電圧がグランド電位に達したところで、第１の比較器１３の出力は、論理値Ｌｏｗ（換言すれば所定の負電圧）から論理値Ｈｉｇｈ（換言すれば所定の正電圧）へ反転し、これが計数・制御部１０３において逆積分期間の終了と判定されて、この逆積分期間の時間（図２（Ａ）においてｔ(200)と表記された区間の時間）の計数動作が終了され、その計数値がアナログ入力電圧のディジタル値として計数・制御部１０３から外部へ出力されることとなる。
【００３３】
次に、積分器２の出力電圧が、最大振幅電圧−Ｅmax又は＋Ｅmax越えることとなるようなアナログ入力電圧Ｖxが印加された場合、より具体的には、例えば、Ｖx＝２１０ｍＶの場合について説明する。なお、先の場合と同様に、計数・制御部１０３による各々のスイッチの開閉成については、基本的に変わるところがないので、ここでの詳細な説明は省略することとする。
ゼロ積分期間が終了し、入力積分期間が開始されると、積分器２の出力電圧は、負極側で直線的に変化してゆき（図２（Ａ）の入力積分期間においてＥ（２１０）と表記された実線特性線参照）、先の−Ｅmaxを越えて、入力積分期間内で到達し得る電圧まで達することとなる（なお、その際、積分器２の電源電圧は未だ越えないものとする）。
【００３４】
ここで、仮に、第１及び第２のレンジ切替判定用比較器１４，１５がないとすると、入力積分期間において上述のように、積分器２の出力電圧がその最大振幅電圧を超えることとなっても、従来装置同様に第１の比較器１３の出力電圧の極性は何ら変化することなく、逆積分期間へ移り、逆積分が開始されることとなる。しかし、この例の場合、入力積分期間の終了時における積分器２の出力電圧は、負側の最大振幅電圧−Ｅmaxを越えるものであるため、逆積分期間においては逆積分が完了することなく、すなわち、換言すれば、第１の比較器１３の出力電圧の極性は変化することなく逆積分期間が終了することとなる（図２（Ａ）の逆積分期間においてＥ（２１０）と表記された実線特性線参照）。そして、計数・制御部１０３は、この逆積分期間の終了時までに第１の比較器１３の出力電圧の極性変化のないことから入力電圧が測定レンジを越えており、いわゆるオーバーフロー状態であると判定して、アッテネータ入力部１０１におけるアッテネータの切り替え（測定レンジの切り替え）が行われることとなる。
【００３５】
ところが、本発明においては、第１及び第２のレンジ切替判定用比較器１４，１５が設けられているために、入力積分期間において、積分器２の出力電圧が最大振幅電圧−Ｅmaxを越え、さらに、第１のレンジ切替判定用比較器１４の非反転入力端子に印加されているレンジ切替判定用第１の基準電圧−Ｅmrefを越えた際には、第１のレンジ切替判定用比較器１４の出力電圧Ｖ_Bの極性が、それまでの論理値Ｌｏｗの状態から論理値Ｈｉｇｈの状態へ反転することとなる（図２（Ｆ）参照）。換言すれば、第１のレンジ切替判定用比較器１４は、積分器２の出力電圧がレンジ切替判定用第１の基準電圧−Ｅmrefを越えたことに対応する第１の切替判定信号を出力することとなる。
なお、積分器２の出力電圧がレンジ切替判定用第２の基準電圧Ｅmrefを越えた場合には、第２のレンジ切替判定用比較器１５の出力電圧Ｖ_Bの極性が、それまでの論理値Ｌｏｗの状態から論理値Ｈｉｇｈの状態へ反転することとなる。換言すれば、第２のレンジ切替判定用比較器１５は、積分器２の出力電圧がレンジ切替判定用第２の基準電圧Ｅmrefを越えたことに対応する第２の切替判定信号を出力することとなる。
【００３６】
ここで、第１のレンジ切替判定用比較器１４のレンジ切替判定用第１の基準電圧−Ｅmrefは、積分器２の最大振幅電圧−Ｅmaxより若干低い電圧、すなわち、−Ｅmref＝−Ｅmax−αの関係となるように設定された値であり、第２のレンジ切替判定用比較器１５のレンジ切替判定用第２の基準電圧Ｅmrefは、積分器２の最大振幅電圧Ｅmaxより若干大きな電圧、すなわち、Ｅmref＝Ｅmax＋αの関係となるように設定された値である。
計数・制御部１０３においては、この第１のレンジ切替判定用比較器１４の出力電圧の極性変化により、入力電圧が測定レンジを越えており、いわゆるオーバーフロー状態であると判定され、逆積分期間を経ることなく、アッテネータ入力部１０１におけるアッテネータの切り替え（測定レンジの切り替え）が行われることとなる。アッテネータ入力部１０１におけるアッテネータの切り替え、換言すれば、入力電圧の降圧は、例えば、２００ｍＶ、２Ｖ、２０Ｖ・・・の如くに、予め設定された降圧比で行われるようになっている。
【００３７】
そして、アッテネータの切り替えが行われると同時にゼロ積分期間開始され、新たな測定レンジにおいて、再び測定が開始されることとなる。
例えば、このアッテネータ入力部１０１におけるアッテネータの切り替えにより、次に設定される測定レンジにおける測定可能な最大アナログ入力電圧Ｖxが２Ｖであると仮定すると、先の例に挙げた２１０ｍＶのアナログ入力電圧Ｖxは、この測定レンジを越えないものであるため、この測定レンジにおいて測定可能となる。すなわち、この場合には、入力積分期間中に、第１のレンジ切替判定用比較器１４の出力電圧の極性が変化することはなく、逆積分期間へ移行し、正常に逆積分されて第１の比較器１３の出力電圧が論理値Ｌｏｗの状態から論理値Ｈｉｇｈの状態へ反転したところで、逆積分期間の終了とされ、計数・制御部１０３からその逆積分期間の時間に対応する（換言すれば、アナログ入力電圧２１０ｍＶに対応する）計数値が出力されることとなる。
【００３８】
次に、図１に示された構成において、変換速度が２回／秒（なお、ここで、ゼロ積分期間の開始から逆積分期間の終了までを１回の変換とする）、アッテネータ入力部１０１におけるアッテネータの切り替えにより、測定レンジが２００ｍＶ、２Ｖ、２０Ｖ、２０００Ｖと切り替え可能であるとして、＋３００Ｖを測定した場合におけるこのＡ／Ｄ変換装置の動作について図３を参照しつつ説明する。
測定開始においては、２００ｍＶの測定レンジに設定されているとして、測定が開始されると、先に述べたように、積分器２の出力電圧がレンジ切替判定用第１の基準電圧−Ｅmmaxを越えることとなるので、越えた時点において第１のレンジ切替判定用比較器１４の出力電圧の論理値Ｌｏｗから論理値Ｈｉｇｈへの極性の変化が生じ（図３（Ａ）乃至同図（Ｃ）参照）、それが計数・制御部１０３により検出されて、計数・制御部１０３の制御によりアッテネータ入力部１０１におけるアッテネータの切り替えが行われて、測定レンジが一つ上の測定レンジである２Ｖへ切り替えられることとなる。
【００３９】
そして、この２Ｖの測定レンジにおいても、積分器２の出力電圧がレンジ切替判定用第１の基準電圧−Ｅmmaxを越えるため、入力積分期間終了後、逆積分期間となることなく、上述と同様にして測定レンジの切り替えが行われて２０Ｖの測定レンジにおいてゼロ積分期間が開始されることとなる。以下、同様にして２００Ｖ、２０００Ｖと測定レンジが切り替えられてゆくこととなる（図３（Ａ）乃至同図（Ｃ）参照）。そして、２０００Ｖの測定レンジにおいては、積分器２の出力電圧は、レンジ切替判定用第１の基準電圧−Ｅmmaxを越えることはなく、したがって、第１のレンジ切替判定用比較器１４の出力電圧の極性変化は生じず（図３（Ａ）及び図３（Ｃ）参照）、入力積分期間に続いて逆積分期間が開始されることとなる。逆積分期間では、正常に逆積分が行われ、積分器２の出力電圧がグランド電位を過ぎった時点で第１の比較器１３の出力電圧の極性が論理値Ｌｏｗの状態から論理値Ｈｉｇｈの状態へ反転し（図３（Ａ）及び図３（Ｂ）参照）、これにより計数・制御部１０３において逆積分期間の終了と判定されて、この逆積分期間の時間に対応する計数値がアナログ入力電圧のディジタル値として計数・制御部１０３から外部へ出力されることとなる。結局、従来装置であれば、同様な測定条件下で正常な測定結果が得られるまでに約２.５秒もの時間を要したのに対して、本発明の実施の形態におけるＡ／Ｄ変換装置においては、その半分以下の約１秒で＋３００Ｖのアナログ入力電圧に対する測定結果が得られることとなる。
【００４０】
次に、第２の構成例について図１及び図４を参照しつつ説明する。
この第２の構成例におけるいわゆるそのハードウェア構成は、後述するように計数・制御部１０３Ａの動作が、先の第１の構成例における計数・制御部１０３と異なる点を除けば、図１に示されたものと基本的に変わることろはないものであるので、以下の説明においては適宜図１を参照することとする。なお、図１においては、第１の構成例における計数・制御部１０３の符号の脇に、この第２の構成例における計数・制御部１０３Ａの符号を括弧で囲んで併記している。
。以下、この第２の構成例におけるＡ／Ｄ変換装置について、先の第１の構成例と異なる点を中心に説明することとする。
【００４１】
まず、この第２の構成例におけるＡ／Ｄ変換装置の具体的な動作条件としては、先の第１の構成例の場合と同様に、最も小さな測定レンジ、換言すれば、アッテネータ入力部１０１のアッテネータが最小値に設定された状態において、積分器２の最大出力は２００ｍＶであり、計数・制御部１０３Ａによる計数値として２０００カウントのディジタル値が得られるものであるとする。そして、測定開始において、測定レンジは初期状態、すなわち、最も小さな測定レンジ（２００ｍＶ）に設定されているものとする。
アナログ入力電圧Ｖxが測定レンジ内にある場合の動作は、先の第１の構成例の場合と同様であり、図４（Ａ）においては、アナログ入力電圧Ｖxが１００ｍＶの場合及びアナログ入力電圧Ｖxが２００ｍＶの場合の入力積分期間における積分器２のそれぞれの出力電圧の変化を示す特性線が示されている（図４（Ａ）においてＥ(100)と表記された実線特性線及びＥ(200)と表記された実線特性線参照）。
【００４２】
次に、測定レンジを越える過大なアナログ入力電圧Ｖxが印加された場合、例えば、２００ｍＶの測定レンジにおいて２.５Ｖが印加された場合、入力積分期間が開始されると、積分器２の出力電圧は急激に負側へ低下してゆき、先の正常なアナログ入力電圧の場合に比して、入力積分期間の開始時から極短い時間で、レンジ切替判定用第１の基準電圧−Ｅmrefを越えることとなる（図４（Ａ）においてＥ(2500)と表記された実線特性線参照）。そして、積分器２の出力電圧がレンジ切替判定用第２の基準電圧−Ｅmrefを越えると同時に、第１のレンジ切替判定用比較器１４の極性が、それまでの論理値Ｌｏｗの状態から論理値Ｈｉｇｈの状態へ反転することとなる（図４（Ｃ）参照）のは、第１の構成例と同様である。
計数・制御部１０３Ａにおいては、入力積分期間の開始時から積分器２の出力電圧がレンジ切替判定用第１の基準電圧−Ｅmrefを越えるまでの時間（アナログ入力電圧Ｖxが負極性の場合には、入力積分期間の開始時から積分器２の出力電圧がレンジ切替判定用第２の基準電圧Ｅmrefを越えるまでの時間）が計数され、その計数結果に応じて適切な測定レンジへの切り替えが行われることとなる。なお、図４においては、入力積分期間の開始時から積分器２の出力電圧がレンジ切替判定用第１の基準電圧−Ｅmrefを越えるまでの時間が、Ｔ_int(2500)と表記されている。
【００４３】
すなわち、まず、積分器２の出力電圧Ｅoは、従来技術で説明した式１のようにＥo＝−１／（ＣＲ）∫Ｖx・ｄt_oと表されることは、公知・周知の通りである。ここで、Ｃは、積分コンデンサ６の容量値であり、Ｒは、積分抵抗器３の抵抗値であり、t_oは、入力積分時間である。
入力積分期間の開始時から積分器２の出力電圧がレンジ切替判定用第１の基準電圧−Ｅmref（又は、レンジ切替判定用第２の基準電圧Ｅmref）を越えるまでの時間をｔ_int(Vx)とし、上述の式１を用いてアナログ入力電圧Ｖxが過大入力の場合のそのＶxの大きさを表すと下記する式４の如くに表される。
【００４４】
Ｖx＝(ｔ_o／ｔ_int(Vx))×Ｖ_fs・・・式４
【００４５】
ここで、ｔ_oは、通常の積分時間（入力積分期間）であり、Ｖ_fsは、積分器２のフルスケール値であり、先の第１の構成例において定義した積分器２の正極側の最大振幅電圧Ｅmaxと同意義のもので、この例においては、２００ｍＶである。
この式４において、ｔ_o及びＶ_fsは、具体的な装置においては、既知の値であるので、計数・制御部１０３Ａにおいては定数として扱うことができ、ｔ_int(Vx)が計数されれば、式４に基づいて、その計数結果と定数との乗算によりアナログ入力電圧Ｖxの大凡の値が算出されることとなる。
【００４６】
そして、計数・制御部１０３Ａにおいては、この算出されたアナログ入力電圧Ｖxに適する測定レンジが選択されて、アッテネータ入力部１０１へ対して選択された測定レンジとなるように計数・制御部１０３Ａによるアッテネータの切り替え制御が行われるようになっている。この測定レンジの選択は、現実的には、ｔ_o／ｔ_int(Vx)の比が計数・制御部１０３Ａにおいて論理演算され、その算出結果に応じて行われるようになっている。
すなわち、まず、この第２の構成例においては、測定レンジが２００ｍＶ、２Ｖ、２０Ｖ、２００Ｖ、２０００Ｖとあるものとする。
そして、２００ｍＶの測定レンジにおいて、ｔ_o／ｔ_int(Vx)が算出され、その算出値が、例えば、０.１＜ｔ_o／ｔ_int(Vx)＜０.９９の範囲内にあると判定された場合、換言すれば、ｔ_int(Vx)／ｔ_oが１を越えて１０倍未満であると判定された場合、一つ上の測定レンジ、すなわち、２Ｖの測定レンジへ切り替えを行うべく計数・制御部１０３Ａからアッテネータ入力部１０１に対してアッテネータ切り替えのための制御信号が出力されるようにすればよい。また、ｔ_o／ｔ_int(Vx)の値が０.０１＜ｔ_o／ｔ_int(Vx)≦０.１の範囲内であると判定された場合、換言すれば、ｔ_int(Vx)／ｔ_oが１０倍以上で１００倍未満と判定された場合には、２つ上の測定レンジ、すなわち、２０Ｖの測定レンジへ切り替えを行うべく計数・制御部１０３Ａからアッテネータ入力部１０１に対してアッテネータ切り替えのための制御信号が出力されるようにすればよい。
以下、同様にして、ｔ_o／ｔ_int(Vx)の値に応じて、その値に適した測定レンジへ直接切り替えがなされるようになっている。
なお、先に述べたようにアナログ入力電圧Ｖxが２.５Ｖの場合、ｔ_int(Vx)の値は、大凡０.０８×ｔ_oとなり、計数・制御部１０３Ａにおいて、ｔ_o／ｔ_int(Vx)の値が０.０１＜ｔ_o／ｔ_int(Vx)≦０.１の範囲内であると判定されるため、測定レンジは、上述のようにして２０Ｖに切り替えられることとなる。
【００４７】
次に、第３の構成例について、図５及び図６を参照しつつ説明する。
この第３の構成例は、先の第２の構成例が、積分器２の出力電圧がレンジ切替判定用第１の基準電圧−Ｅmmax又はレンジ切替判定用第２の基準電圧Ｅmmaxを越えるまでの時間ｔ_int(Vx)と通常の積分時間ｔ_oとの比を論理演算により算出し、その算出結果に応じてレンジ切り替えを行うようにしたものであるのに対して、このような比の算出を回路上で行うことなく予め求めておき、入力積分期間の開始時から第１又は第２のレンジ切替判定用比較器１４，１５から第１又は第２のレンジ切替判定信号が出力されるまでの経過時間の計数値に対応させてレンジ切り替えを行うようにしたものである。
すなわち、まず、この第３の構成例は、先の第２の構成例における計数・制御部１０３Ａの機能を次述するように代えることによって実現できるもので、図５には、特に、その主要部の回路構成例が示されている。なお、先の図１に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明は省略し、以下、異なる点を中心に説明する。
【００４８】
図５においては、第１のレンジ切替判定用比較器１４の出力信号に基づいてレンジ切替を行う場合のこの第３の構成例における計数・制御部１０３Ｂの主要部の構成が示されているが、第２のレンジ切替判定用比較器１５についても同様の構成であるので、ここではその図示を省略してある。
第１のレンジ切替判定用比較器１４の出力端子には、レベルシフタ４１が接続されており、第１のレンジ切替判定用比較器１４の出力電圧が、後段の論理回路に適するものに変換されるようになっている。例えば、第１のレンジ切替判定用比較器１４の出力レベルが＋３Ｖと−３Ｖである場合、レベルシフタ４１は、これを０Ｖと３Ｖとに変換するように構成されてなる公知・周知のものである。
【００４９】
このレベルシフタ４１の出力端子は、３個の２入力ＡＮＤ回路４２〜４４の一方の入力端子に接続されたものとなっている。
一方、第１の２入力ＡＮＤ回路４２の他方の入力端子は、主カウンタ（図５においては「Main Counter」と表記）４５の第１の計数出力端子Ｅ００１に、第２の２入力ＡＮＤ回路４３の他方の入力端子は、主カウンタ４５の第２の計数出力端子Ｅ０１に、第３の２入力ＡＮＤ回路４４の他方の入力端子は、主カウンタ４５の第３の計数出力端子Ｅ１に、それぞれ接続されたものとなっている。
そして、第１乃至第３の２入力ＡＮＤ回路４２〜４４のそれぞれの出力信号は、レンジ制御ロジック４６へ入力されるようになっている。
ここで、主カウンタ４５は、入力積分期間の開始時から、第１のレンジ切替判定用比較器１４から第１のレンジ切替判定信号が出力されるまでの時間を計数するだけでなく、入力積分が正常な場合の時間計数も行うためのものである。
【００５０】
次に、上記構成における動作について、図６を参照しつつ説明する。
まず、主カウンタ４５は、１００カウントのカウンタから構成され、入力積分期間が開始されると計数動作を開始すると共に、その開始時からの経過時間が、予め設定された正常時の入力積分期間（積分器２の出力電圧が−Ｅmax又は＋Ｅmaxを越えることがない場合における入力積分期間）を１００カウントとした場合に、１カウントに相当する時点となるまでの間、第１の計数出力端子Ｅ００１を論理値Ｈｉｇｈに対応するレベルとするようになっている（図６（Ａ）及び図６（Ｂ）参照）。次いで、主カウンタ４５は、この１カウントの時点が計数されると同時に第１の計数出力端子Ｅ００１を論理値Ｈｉｇｈから論理値Ｌｏｗの状態とすると同時に第２の計数出力端子Ｅ０１を論理値Ｈｉｇｈに対応するレベルとし、この状態を、入力積分期間の開始からの経過時間が、予め設定された正常時の入力積分期間を１００カウントとした場合に、１０カウントに相当する時点となるまでの間保持するようになっている（図６（Ａ）〜図６（Ｃ）参照）。そして、主カウンタ４５は、入力積分期間の開始からの経過時間が１０カウントに相当する時点となると同時に、第２の計数出力端子Ｅ０１を論理値Ｌｏｗに対応するレベルとすると共に、第３の出力端子Ｅ１を論理値Ｈｉｇｈに対応するレベルとするようになっている（図６（Ａ）〜図６（Ｄ）参照）。
さらに、主カウンタ４５は、入力積分期間の開始時からの経過時間が、予め設定された正常時の入力積分期間の終了時点となると同時に、第３の計数出力端子Ｅ１を論理値Ｌｏｗに対応するレベルとするようになっている（（図６（Ａ）及び図６（Ｄ）参照））。
【００５１】
かかる前提条件の下、例えば、主カウンタ４５の第１の計数出力端子Ｅ００１が論理値Ｈｉｇｈに対応するレベルとされている間、第１のレンジ切替判定用比較器１４から第１の切替判定信号が出力されると、第１の２入力ＡＮＤ回路４２からは、両方の信号の論理積がいわばレンジアップ信号（図５においては「ＵＰ３」と表記）として出力されることとなる。そして、レンジ制御ロジック４６においては、第１の２入力ＡＮＤ回路４２からのレンジアップ信号であることを受けて、予め定められたレンジ切り替えがなされるよう、アッテネータ入力部１０１へ制御信号を出力することとなる。例えば、この場合のＡ／Ｄ変換装置の具体的な構成が、第２の構成例で例示したように、測定レンジが２００ｍＶ、２Ｖ、２０Ｖ、２００Ｖ、２０００Ｖの切り替え可能なものであって、２００ｍＶの測定レンジにおいて、アナログ入力電圧Ｖxが２５Ｖあった場合には、第１の２入力ＡＮＤ回路４２からのレンジアップ信号ＵＰ３に基づいて、レンジ制御ロジックは、アッテネータ入力部１０１において３つ上のレンジ（２００Ｖの測定レンジ）への切り替えが行われるようアッテネータ入力部１０１を制御することとなる。
【００５２】
また、主カウンタ４５の第２の計数出力端子Ｅ０１が論理値Ｈｉｇｈに対応するレベルとされている間、第１のレンジ切替判定用比較器１４から第１の切替判定信号が出力されると、第２の２入力ＡＮＤ回路４３から、両方の信号の論理積がいわばレンジアップ信号（図５においては「ＵＰ２」と表記）として出力されることとなる。
したがって、上述したような具体的な構成例にあって、例えば、アナログ入力電圧Ｖxが２.５Ｖであった場合に、第２の２入力ＡＮＤ回路４３からのレンジアップ信号ＵＰ２がレンジ制御ロジック４６へ入力されることにより、レンジ制御ロジック４６は、アッテネータ入力部１０１において２つ上のレンジ（２０Ｖの測定レンジ）への切り替えが行われるようアッテネータ入力部１０１を制御することとなる。
そして、同様にして、第３の２入力ＡＮＤ回路４４からレンジアップ信号（図５においては「ＵＰ１」と表記）が出力された場合には、レンジ制御ロジックにより、アッテネータ入力部１０１において１つ上のレンジ（２Ｖの測定レンジ）への切り替えが行われることとなる。
【００５３】
なお、主カウンタ４５からレンジ制御ロジック４６に対して、先の第１の計数出力端子Ｅ００１が論理値Ｈｉｇｈから論理値Ｌｏｗ状態となる直前の所定期間、第２の計数出力端子Ｅ０１が論理値Ｈｉｇｈから論理値Ｌｏｗ状態となる直前の所定期間、第３の計数出力端子Ｅ１が論理値Ｈｉｇｈから論理値Ｌｏｗ状態となる直前の所定期間のそれぞれにおいて、イネーブル(ENABLE)信号を出力させ（図６（Ｅ）参照）、このイネーブル信号が入力された間のみレンジ制御ロジック４６が動作可能となるように構成しても良い。
【００５４】
なお、上述した例においては、説明を簡便にして理解を容易にするために、主カウンタ４５のカウンタ値が比較的少ない、すなわち、ビット数の少ない構成として説明した。先の構成例２においては、入力積分期間（基準となる積分時間）と積分器出力が第１または第２の基準電圧を超えるまでの計数値との比を得るためには、除算器等が必要になり、そのため、論理回路を構成するいわゆる論理素子も増えて回路規模は大きくなる。
そのような観点から、この第３の構成例と先の第２の構成例とを比較すると、除算器等が必要ないので、第３の構成例の方が先の第２の構成例に比して構成が容易となり、より安価な装置を提供できるという利点がある。
【００５５】
【発明の効果】
以上、述べたように、本発明によれば、いわゆる二重積分型のＡ／Ｄ変換を行うよう構成されてなり、アナログ入力電圧に対する測定レンジの切り替え機能を有するＡ／Ｄ変換装置において、測定レンジがアナログ入力電圧の大きさに適したものでない場合に、二重積分の結果が出力されるまで待つことなく、レンジの切り替えが行われるように構成することにより、測定レンジの切り替えまでに要する時間が短縮化され、迅速に正常なＡ／Ｄ変換結果を得ることができるという効果を奏するものである。
また、入力電圧の積分の際の積分出力電圧がレンジ切替判定用基準電圧を越える場合には、積分開始からそれまでの時間に基づいて測定レンジが適切なレンジへ切り替えられるように構成することにより、測定レンジに対する入力電圧が過大な場合に、従来と異なり、複数回のレンジ切り替えを経ることなく、即座に適切なレンジで正しいＡ／Ｄ変換結果を得ることができるので、レンジ切り替えが最小限で済み、迅速なＡ／Ｄ変換結果を得ることができるという効果を奏するものである。特に、入力電圧の積分の際の積分出力電圧がレンジ切替判定用基準電圧を越えるまでの時間を、基準となる積分時間に対する比として、その比の値で適切なレンジへの切り替えが行われるよう構成することで、複数回の入力電圧の降圧を経ることなく、即座に適切な測定レンジに切り替えられ、測定レンジの切り替えをより迅速に行えるＡ／Ｄ変換装置を提供することができるという効果を奏するものである。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるＡ／Ｄ変換装置の構成を示す回路図である。
【図２】本発明の実施の形態におけるＡ／Ｄ変換装置の第１の構成例の動作を説明するための主要部のタイミング図であり、図２（Ａ）は、アナログ入力電圧が１００ｍＶ、２００ｍＶ及び２１０ｍＶの場合のそれぞれの積分器の出力電圧変化の様子を示すタイミング図、図２（Ｂ）は、アナログ入力電圧が１００ｍＶの場合の第１の比較器の出力変化を示すタイミング図、図２（Ｃ）は、アナログ入力電圧が１００ｍＶの場合の第１のレンジ切替判定用比較器の出力変化を示すタイミング図、図２（Ｄ）は、アナログ入力電圧が１００ｍＶの場合の第２のレンジ切替判定用比較器の出力変化を示すタイミング図、図２（Ｅ）は、アナログ入力電圧が２１０ｍＶの場合の第１の比較器の出力変化を示すタイミング図、図２（Ｆ）は、アナログ入力電圧が２１０ｍＶの場合の第１のレンジ切替判定用比較器の出力変化を示すタイミング図、図２（Ｇ）は、アナログ入力電圧が２１０ｍＶの場合の第２のレンジ切替判定用比較器の出力変化を示すタイミング図である。
【図３】本発明の実施の形態におけるＡ／Ｄ変換装置の第１の構成例において、＋３００Ｖの測定を行った場合の測定レンジの切り替えを説明するための主要部のタイミング図であり、図３（Ａ）は、積分器の出力電圧の変化を示すタイミング図、図３（Ｂ）は、第１の比較器の出力変化を示すタイミング図、図３（Ｃ）は、第１のレンジ切替判定用比較器の出力変化を示すタイミング図である。
【図４】本発明の実施の形態におけるＡ／Ｄ変換装置の第２の構成例の動作を説明するための主要部のタイミング図であり、図４（Ａ）は、アナログ入力電圧が１００ｍＶ、２００ｍＶ及び２.５Ｖの場合のそれぞれの入力積分期間における積分器の出力電圧変化の様子を示すタイミング図、図４（Ｂ）は、第１の比較器の出力変化を示すタイミング図、図４（Ｃ）は、第１のレンジ切替判定用比較器の出力変化を示すタイミング図、図４（Ｄ）は、第２のレンジ切替判定用比較器の出力変化を示すタイミング図である。
【図５】本発明の実施の形態におけるＡ／Ｄ変換装置の第３の構成例における計数・制御部の主要部の構成例を示す構成図である。
【図６】図５に示された回路構成における動作を説明するための主要部のタイミング図であり、図６（Ａ）は、アナログ入力電圧が１００ｍＶ、２００ｍＶ及び２.５Ｖの場合のそれぞれの入力積分期間における積分器の出力電圧変化の様子を示すタイミング図、図６（Ｂ）は、図５に示された構成例における主カウンタの第１の計数出力端子Ｅ００１における出力タイミングを示すタイミング図、図６（Ｃ）は、図５に示された構成例における主カウンタの第２の計数出力端子Ｅ０１における出力タイミングを示すタイミング図、図６（Ｄ）は、図５に示された構成例における主カウンタの第３の計数出力端子Ｅ１における出力タイミングを示すタイミング図、図６（Ｅ）は、図５に示された構成例における主カウンタからのイネーブル信号の出力タイミングを示すタイミング図である。
【図７】従来の２重積分型Ａ／Ｄ変換装置の構成例を示す構成図である。
【図８】図７に示された従来装置の動作を説明するための主要部のタイミング図であり、図８（Ａ）は、図７に示された２重積分型Ａ／Ｄ変換装置内の積分器の出力電圧の変化を示すタイミング図、図８（Ｂ）は、図７に示された２重積分型Ａ／Ｄ変換装置内の比較器の出力変化を示すタイミング図である。
【符号の説明】
２…積分器
６…積分コンデンサ
７…基準電圧用コンデンサ
１１…基準電源
１３…第１の比較器
１４…第１のレンジ切替判定用比較器
１５…第２のレンジ切替判定用比較器
５１…積分回路
５２…比較回路
１０１…アッテネータ入力部
１０２…積分・比較部
１０３…計数・制御部（第１の構成例）
１０３Ａ…計数・制御部（第２の構成例）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an integrating A / D converter, and more particularly, to an apparatus that speeds up range switching with respect to an input voltage.
[0002]
[Prior art]
There are various types of analog / digital conversion (A / D conversion). For example, FIG. 7 shows an A / D using a known and known conversion method called integral type A / D conversion. A configuration example of the conversion device is shown.
Hereinafter, this conventional apparatus will be described generally with reference to FIG.
First, this conventional integration type A / D conversion apparatus is roughly divided into an attenuator input unit 201, an integration / comparison unit 202, and a counting / control unit 203.
In the integral A / D converter having such a configuration, the conversion operation in which an analog signal value input from the outside to the attenuator input unit 201 is converted into a digital signal value is performed in a zero integration period, an input integration period, It can be divided into three periods of integration periods.
That is, first, in the zero integration period, the counting / control unit 203 opens the switches 21a and 21b, while the switch 22 is closed to cut off the analog input signal to the integration / comparison unit 202, At the same time, the switch 23 is closed by the counting / control unit 203, and the inverting input terminals of the buffer amplifier 24 and the integrator 25 are fixed to the ground potential. Further, when the switches 26a and 26b are closed by the counting / control unit 203, the reference capacitor 27 is connected to the reference power source 28 and is charged to the reference voltage Vref for reverse integration.
[0003]
Next, an input integration period is entered, and the switch 22 and the switch 23 are closed by the counting / control unit 203, while the switches 21a and 21b are closed, and the analog input voltage Vx is externally supplied via the attenuator input unit 201. Will be applied. This analog input voltage Vx is applied to an integrator 25 having an integrating capacitor 30 through a buffer amplifier 24 and an integrating resistor 29 for a certain period (input integration time). Here, the time for applying the analog input voltage Vx to the integrator 25, that is, the input integration time is represented by t._oAs is well known and well known, if the resistance value of the integrating resistor 29 is R and the capacitance value of the integrating capacitor 30 is C, the integrated output voltage Eo from the integrator 25 is as shown in the following equation (1). is there.
[0004]
Eo =-{1 / (CR)} ∫Vx · dt_o... Formula 1
[0005]
This expression 1 is the input integration time t_oIs constant, the output voltage Eo of the integrator 25 is proportional to the analog input voltage Vx.
When the above-described input integration period ends, the process proceeds to the reverse integration period, and the voltage integrated during the input integration period is reverse-integrated by the reverse integration reference voltage Vref. That is, first, the switches 21a and 21b are opened by the counting / control unit 203 to cut off the application of the analog input voltage Vx, while the switch 23 is closed and the non-inverting input terminal of the integrator 25 is fixed to the ground potential. At the same time, either the switch 31a, 31b or the switch 32a, 32b is closed in accordance with the polarity of the comparator 33 at the end of the input integration period, and either terminal of the reference capacitor 27 is connected to the buffer amplifier 24. Will be connected to the non-inverting input terminal. That is, when the output voltage of the comparator 33 is negative, the analog input voltage Vx is determined as a positive voltage, and the switches 31a and 31b are closed, while the output voltage of the comparator 33 is positive. The analog input voltage Vx is determined as a negative voltage, and the switches 32a and 32b are closed.
[0006]
By connecting the reference capacitor 27 according to the polarity of the analog input voltage Vx, the output voltage V of the integrator 25 is set._AIs integrated toward the ground potential. The comparator 33 compares the ground potential with the output voltage E201 of the integrator 25. When the output voltage E201 crosses the ground potential, the output signal V of the comparator 33 is compared._AThe polarity of is reversed, and the inverse integration period ends.
Then, by measuring the time required for this inverse integration period, the analog input voltage value can be converted into time. In other words, the analog input voltage value can be converted into a digital value. Here, the reverse integration reference voltage charged in the reference capacitor 27 is Vref, and the output signal V of the comparator 33 after the start of the reverse integration period._AThe time until the polarity of_xThen, the output voltage Eox of the integrator 25 in the reverse integration period can be expressed as the following Expression 2.
[0007]
Eox =-{1 / (CR)} ∫Vref · dt_x... Formula 2
[0008]
From the previous equations 1 and 2, the analog input voltage Vx is the time t required for the reverse integration time._xIt can be said that it is proportional to.
Here, assuming that the maximum value of the analog input voltage Vx is Vxmax, the maximum output voltage Eomax of the integrator 25 with respect to this input voltage is expressed as the following Expression 3 using Expression 1 above.
[0009]
Eomax =-{1 / (CR)} ∫Vxmax · dt_o... Formula 3
[0010]
By the way, in this type of integral A / D converter, the maximum measurement range (full scale value) is usually adjusted by the maximum value Vxmax of the analog input voltage. Therefore, when the output voltage Eo of the integrator 25 exceeds the Eomax, the integrating A / D converter is in a so-called overflow state, and a digital value corresponding to the analog input voltage cannot be obtained.
Therefore, if the analog input voltage Vx exceeds the measurable range, in other words, the inverse integration time t_{x (max)}In this case, the count / control unit 203 switches the magnitude of the attenuator with respect to the input voltage at the attenuator input unit 201, and a series of A / D conversion operations are performed again.
[0011]
In an A / D conversion device used for a so-called digital tester or the like, the conversion speed is generally about 2 times / second to 4 times / second, and the attenuator is switched outside the A / D conversion device for a wider range. There are many things that can be measured. For example, even if the measurable range of the A / D converter itself without an attenuator is 200 mV, the measurement range as a digital voltmeter can be reduced from the 200 mV range by an attenuator provided outside the A / D converter. Examples include a configuration in which the measurement range of 5 ranges up to 2000 V can be switched.
FIG. 8 shows a timing chart showing an example of conversion by the integral type A / D converter having such a configuration. Hereinafter, the conversion example will be described with reference to FIG. To do. First, in the conversion example shown in FIG. 8, the conversion speed in the integrating A / D converter is 2 times / second, the measurement range is set to 200 mV in the initial state, and a voltage of +300 V is measured. In this case, the timing of the main part is shown.
[0012]
That is, first, in the 200 mV range in the initial state, the output voltage Eo of the integrator A202 in the input integration period is represented by the above equation 1, but in reality, the input voltage is excessive, so The power source voltage (−V) of the device A202 is limited (see FIG. 8A). In the reverse integration period, the integration voltage is back-integrated by the reverse integration reference voltage Vref. However, since the integration voltage is excessive, the polarity of the output signal of the comparator 33 is reversed within the reverse integration period. No (see FIG. 8B). Therefore, the A / D conversion result overflows, the attenuator switching in the attenuator input unit 201 is performed by the counting / control unit 203, and the measurement range is set to 2 V, which is the upper range.
Even in the measurement range of 2 V, the input voltage is still excessive, so that the A / D conversion result overflows as in the case of 200 mV described above, and the measurement range is switched. Similarly, the measurement range is sequentially switched to 20 V, 200 V, and 2000 V (see FIGS. 8A and 8B).
When the voltage is switched to the 2000 V range, the input voltage is in a convertible range, and the conversion operation is normally performed (see FIGS. 8A and 8B). Eventually, in this example, it takes 2.5 seconds to properly convert the A / D from the initial measurement range.
[0013]
[Problems to be solved by the invention]
As described above, in the integration type A / D converter having the conventional so-called range switching function for the input voltage, even if the analog input voltage causes an A / D conversion overflow, the back integration is performed to the end. Since the polarity of the output signal of the comparator 33 is not inverted and the measurement range is not switched until it is determined that the output is overflow, it takes time to switch the measurement range, and it is quick. There was a problem that measurement was not possible.
In addition, since the conventional apparatus is configured to sequentially switch the measurement ranges one by one, the measurement range at the start of measurement and the original measurement range that should be set according to the magnitude of the analog input voltage If there is a large gap between the two, a plurality of conversions must be performed before an accurate A / D conversion result is obtained, and there is a problem that rapid measurement cannot be performed.
[0014]
The present invention has been made in view of the above circumstances, and provides an A / D conversion device that requires only a short measurement range switching time for an analog input voltage and can quickly obtain an A / D conversion result. is there.
Another object of the present invention is to switch to a measurement range corresponding to the magnitude of the input voltage without going through a plurality of measurement ranges when the measurement range for the analog input voltage is not appropriate for the input voltage. An object of the present invention is to provide an A / D conversion device that can be used.
[0015]
[Means for Solving the Problems]
  In order to achieve the above object of the present invention, an A / D conversion device according to the present invention includes:
  An attenuator input unit for stepping down the input voltage according to external control;
  In accordance with control from the outside, after integrating the output voltage of the attenuator input unit, an integration circuit configured to perform reverse integration in which the integration output is set to zero by application of a reference voltage for reverse integration; and
  A comparison circuit for determining the output voltage of the integration circuit;
  Controls the operation of the attenuator input unit and the operation of the integration circuit according to the output result of the comparison circuit, and the time from the start of reverse integration in the integration circuit until the normal end of the reverse integration is determined. An A / D converter comprising: a counting / control unit configured to count progress;
  The comparison circuit determines whether or not an output voltage during integration in the integration circuit exceeds a reference voltage for range switching determination, and outputs a signal according to the determination result, while the integration circuit performs reverse integration in the integration circuit. Determine whether the output voltage of the integration circuit has become zero, output a signal according to the determination result,
  The counting / control unit determines that the reverse integration is normally completed when a signal corresponding to a determination result indicating that the output voltage of the integration circuit has become zero by the inverse integration in the integration circuit is output from the comparison circuit. While
  The time elapsed from the start of integration in the integration circuit until the output of the signal corresponding to the determination result that the output voltage during integration in the integration circuit exceeds the reference voltage for range switching determination from the comparison circuit. Counting and when the counting result is obtained, the attenuator input unit is controlled so that the input voltage at the attenuator input unit is stepped down to a magnitude corresponding to the counting result.It is comprised as follows.
[0016]
  In such a configuration, when it is determined by the comparison circuit that the output voltage of the integrating circuit during integration exceeds the reference voltage for range switching determination, unlike the conventional case, the input voltage at the attenuator input unit without performing reverse integration. Therefore, the time required for switching the so-called measurement range for the analog input voltage is shortened, and the A / D conversion result can be obtained quickly. Is.
  In the above configuration, for example, the comparison circuit determines whether the output voltage during integration in the integration circuit exceeds the first reference voltage for negative range switching determination or the second reference voltage for positive range switching determination. It is also suitable to be configured to determine.
[0017]
In the above configuration, the counting / control unit is
While determining from the comparison circuit that the output corresponding to the determination result that the output voltage of the integration circuit has become zero by the inverse integration in the integration circuit is output, the reverse integration is normally terminated.
The time elapsed from the start of integration in the integration circuit until the output of the signal corresponding to the determination result that the output voltage during integration in the integration circuit exceeds the reference voltage for range switching determination from the comparison circuit. When the counting result is obtained, the attenuator input unit is controlled so that the input voltage at the attenuator input unit is stepped down to a magnitude corresponding to the ratio of the counting result to a reference integration time. It is suitable also as what is comprised in this way.
[0018]
In such a configuration, when the comparison circuit determines that the output voltage of the integration circuit during integration exceeds the reference voltage for range switching determination, the input voltage at the attenuator input unit is counted without performing back integration.・ Because it is stepped down to a magnitude according to the time from the start of integration until the previous judgment occurs under the control of the control unit, unlike the conventional case, it is instantly an appropriate magnitude without going through multiple steps of stepping down the input voltage. Thus, an A / D conversion result can be obtained quickly.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 4.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, a first configuration example in the embodiment of the present invention will be described with reference to FIGS. 1 to 3.
First, the configuration of the A / D conversion device in the first configuration example will be described. This A / D conversion device is largely divided into an attenuator input unit 101, an integration / comparison unit 102, and a counting / control unit 103. For example, it is suitable for use in a so-called digital tester or the like.
The attenuator input unit 101 attenuates an analog voltage input from the outside and outputs it as a magnitude suitable for the input of the integration / comparison unit 102 in the subsequent stage. The attenuator input unit 101 corresponds to the control from the counting / control unit 103. The attenuator (not shown) has a known and well-known configuration in which the attenuation is changed by switching, and is basically the same as that in the conventional apparatus. For example, specifically, a voltage divider constituted by a resistor is suitable. In other words, the attenuator input unit 101 is configured to step-down and output an analog voltage input from the outside step by step in accordance with the control from the counting / control unit 103.
[0020]
The integration / comparison unit 102 performs double integration for A / D conversion on the analog input voltage input via the attenuator input unit 101, and compares the integration output with a predetermined voltage as will be described later. In this configuration, the integration circuit 51 and the comparison circuit 52 are roughly divided, and the integration circuit 51 has basically the same configuration as that of the conventional apparatus as will be described later. However, the comparison circuit 52 is different from the conventional configuration.
The integrating circuit 51 is configured with a buffer amplifier 1 using an operational amplifier and an integrator 2 using an operational amplifier 2a as main components. That is, first, the buffer amplifier 1 is formed by using, for example, an operational amplifier, its inverting input terminal and output terminal are connected, and its output terminal is connected to the integrator 2 via the integrating resistor 3. It is connected to the inverting input terminal. On the other hand, the non-inverting input terminal of the buffer amplifier 1 is connected to one output terminal 5a of the attenuator input unit 101 via the first input switching switch 4a.
[0021]
On the other hand, the inverting input terminal of the integrator 2 is connected to the other output terminal 5b of the attenuator input unit 101 via the input switching second switch 4b. The input switching second switch 4b and the previous input switching first switch 4a are opened and closed in conjunction with each other under the control of a counting / control unit 103 described later.
The integrator 2 has an integration capacitor 6 connected between its inverting input terminal and output terminal, while a reference voltage capacitor 7 for holding a reverse integration reference voltage Vref is described below. It is configured to be connected to.
[0022]
That is, first, the polarity switching first to fourth switches 8a to 8d are so-called bridge-connected. In other words, one end of the polarity switching first switch 8 a and one end of the polarity switching fourth switch 8 d are connected, and the connection point is connected to one end of the reference voltage capacitor 7. ing. Further, one end of the polarity switching second switch 8b and one end of the polarity switching third switch 8c are connected, and the connection point is connected to the other end of the reference voltage capacitor 7. Yes. The other ends of the polarity switching first and second switches 8 a and 8 b are connected to each other, and the connection point is connected to the non-inverting input terminal of the integrator 2. The other ends of the polarity switching third and fourth switches 8c and 8d are connected to each other, and the connection point is connected to the non-inverting input terminal of the buffer amplifier 1. Here, the first and third switches 8a and 8c for polarity switching and the second and fourth switches 8b and 8d for polarity switching are opened and closed in conjunction with each other under the control of the counting / control unit 103, as will be described later. It is to be made.
[0023]
Further, one end of the reference voltage capacitor 7 is connected to the positive side of the reference power supply 11 that generates a predetermined reverse integration reference voltage Vref through the first charging switch 10a. The other end is connected to the negative electrode side of the reference power supply 11 via the charging second switch 10b. Here, the first and second charging switches 10a and 10b are also opened and closed in conjunction with each other under the control of the counting / control unit 103, as will be described later.
Furthermore, one end of the first input switching switch 4a to which the non-inverting input terminal of the buffer amplifier 1 is connected, and the second input switching switch to which the non-inverting input terminal of the integrator 2 is connected. 4b is provided with a ground potential fixing first switch 12a, and one end of the input switching second switch 4b is connected with one end of the ground potential fixing second switch 12b. The other end of the ground potential fixing second switch 12b is connected to the ground.
[0024]
The comparison circuit 52 is configured using three comparators 13 to 15. That is, the non-inverting input terminal of the first comparator 13 and the second range switching determination comparator 15 and the inverting input terminal of the first range switching determination comparator 14 are connected to each other and integrated. It is connected to the output terminal of the device 2.
The inverting input terminal of the first comparator 13 is connected to the ground. Furthermore, the first reference signal −Emref for range switching determination which is a predetermined negative voltage is applied to the non-inverting input terminal of the first range switching determination comparator 14, while the second range switching determination is performed. A second reference voltage Emref for range switching determination, which is a predetermined positive voltage, is applied to the inverting input terminal of the determination comparator 15. That is, in the comparison circuit 52 in the embodiment of the present invention, the range switching determination reference voltage is provided on each of the positive electrode side and the negative electrode side. Note that the range switching determination reference voltage may of course be set to either positive or negative depending on the application of the A / D converter.
The output signals V of the first comparator 13 and the first and second range switching determination comparators 14 and 15 are as follows._A, V_B, V_CIs input to the counting / control unit 103.
[0025]
The counting / control unit 103 determines that the input voltage to the integrator 2 is in an appropriate range based on the output signals from the first comparator 13 and the first and second range switching determination comparators 14 and 15, that is, normal. Is determined to be within the measurable measurement range, and if it is determined to be within the measurable measurement range, the inverse integration time is based on the output signal VA of the first comparator 13. (The details will be described later), and the result of counting is output to an external circuit (not shown). If it is determined that it is not within the measurable measurement range, the measurement range is switched, that is, the attenuator is input. The attenuator of the unit 101 is switched. The counting / control unit 103 controls the operation of switches such as the input switching first and second switches 4a and 4b as described later.
As described above, the counting result of the reverse integration time output from the counting / control unit 103 to the outside is, for example, a display circuit when the A / D converter is used for a digital tester. It is input to (not shown) and used for digital display of measured values. Note that the counting / control unit 103 having such a function can be configured and realized so that a desired operation can be obtained by executing software using a so-called microcomputer. It may be used, or it may be a circuit configuration without using a microcomputer.
[0026]
Next, the operation in such a configuration will be described with reference to FIGS.
First, in the A / D converter according to the embodiment of the present invention, when the process of the conversion operation for the analog input voltage is viewed, the input voltage is appropriate unless the analog input voltage exceeds the measurement range as described later. When it is within the measurement range, the double integral type A / D conversion is basically performed as in the conventional apparatus. That is, the operation of the A / D converter according to the embodiment of the present invention can be described by being divided into a zero integration period, an input integration period, and a reverse integration period.
First, as a premise, this A / D conversion apparatus has a maximum output of 200 mV in the state where the attenuator of the attenuator input unit 101 is set to the minimum value in the smallest measurement range, in other words, the count is 200 mV. It is assumed that a digital value of 2000 counts is obtained as a count value by the control unit 103. At the start of measurement, it is assumed that the measurement range is set to the initial state, that is, the smallest measurement range.
[0027]
Under this assumption, when the zero integration period is first started, the counting / control unit 103 opens the input switching first and second switches 4a and 4b, and the attenuator input unit 101 and the integration / comparison unit The connection with 102 is cut off, and the application of the analog input voltage to the integration / comparison unit 102 is cut off. At the same time, the first and second switches 12a and 12b for fixing the ground potential are closed by the counting / control unit 103, and the non-inverting input terminal of the buffer amplifier 1 and the non-inverting input terminal of the integrator 2 are connected to the ground potential (earth). Potential). That is, the input of the integration / comparison unit 102 is fixed to the ground potential.
Further, at this time, the counting and control unit 103 closes the first and second charging switches 10a and 10b, the reference power supply 11 is connected to the reference voltage capacitor 7, and the reference voltage capacitor 7 is reversed. The battery is charged up to the integration reference voltage Vref.
During this zero integration period, the output voltage of the integrator 2 becomes zero, and the outputs of the first comparator 13 and the first and second range switching determination comparators 14 and 15 both correspond to the logic value High. (See the zero integration period in FIGS. 2A to 2D). Note that the polarity switching first to fourth switches 8a to 8d are all opened during the zero integration period and the input integration period described below.
[0028]
When a predetermined time for completing the charging of the reference voltage capacitor 7 elapses, an input integration period is reached, and the ground / potential fixing first and second switches 12a and 12b are opened by the counting / control unit 103, while the input The switching first and second switches 4 a and 4 b are closed, and the analog input voltage is applied to the integration / comparison unit 102 via the attenuator input unit 101.
The analog input voltage Vx between the output terminals 5a and 5b of the attenuator input unit 101 is applied to the integrator 2 via the buffer amplifier 1 and the integrating resistor 3, and charging of the integrating capacitor 6 is started for a certain time. (See the input integration period in FIG. 2A). For example, when it is assumed here that the analog input voltage Vx is 100 mV, the output voltage of the integrator 2 linearly changes to the negative side and reaches a predetermined voltage (FIG. 2A). (See the solid characteristic line labeled E (100) during the input integration period). In FIG. 2, the solid line arrow of symbol A indicates the output amplitude direction of the integrator 2 when the analog input voltage Vx is negative, and the solid line arrow of symbol B indicates that the analog input voltage Vx is positive. The output amplitude direction of the integrator 2 in this case is shown.
Since the output voltage of the integrator 2 changes to the negative side with the start of the input integration period as described above, the first comparator 13 and the first and second range switching determination comparators 14 and 15 The polarity of the output voltage is inverted from the potential corresponding to the logical value High until then to the potential corresponding to the logical value Low simultaneously with the start of the input integration period (see FIGS. 2B to 2D). ).
[0029]
When a certain input integration period elapses, the counting / control unit 103 opens the input switching first and second switches 4a and 4b, and the attenuator input unit 101 is disconnected from the integration / comparison unit 102, while the ground potential is increased. The fixing second switch 12b is closed, the non-inverting input terminal of the integrator 2 is fixed to the ground potential, and the inverse integration period is started.
Next, the counting / control unit 103 closes either the polarity switching first and third switches 8a and 8c or the polarity switching second and fourth switches 8b and 8d according to the polarity of the analog input voltage. Will be. That is, when the analog input voltage Vx is 100 mV, the output voltage of the integrator 2 has a negative polarity as described above, so that the reverse integration reference voltage Vref is applied with the opposite polarity. The switching first and third switches 8 a and 8 c are closed by the counting / control unit 103. Therefore, the reference voltage capacitor 7 has a positive electrode side (a side to which one end of the charging first switch 10a is connected) via the polarity switching first switch 8a and the ground potential fixing second switch 12b. On the other hand, the negative electrode side (the side to which one end of the charging second switch 10b is connected) is connected to the non-inverting input terminal of the buffer amplifier 1 via the polarity switching third switch 8c. It will be. In addition, with the start of the reverse integration period, the counting / control unit 103 counts the passage of time.
As a result, the negative reverse integration reference voltage −Vref is applied to the integrator 2 to start the reverse integration, and the output voltage goes toward the ground potential (the reverse integration in FIG. 2A). (See the solid characteristic line labeled E (100) in the period).
[0030]
When the output voltage of the integrator 2 reaches the ground potential, the output V of the first comparator 13_AIs inverted from a logical value Low (in other words, a predetermined negative voltage) to a logical value High (in other words, a predetermined positive voltage) (refer to the vicinity of the approximate center of the reverse integration period in FIG. 2B). The control unit 103 determines that the reverse integration period has ended normally, and the counting operation for the time of the reverse integration period (the period of time indicated as t (100) in FIG. 2A) is ended. A numerical value is output from the counting / control unit 103 to the outside as a digital value of an analog input voltage.
[0031]
Next, for example, the operation when the analog input voltage Vx is 200 mV, which is the maximum value that can be measured in the minimum measurement range of the A / D converter, will be described. First, the zero integration period includes the analog input voltage described above. Since it is the same as the case where Vx is 100 mV, its description is omitted.
When the zero integration period ends, the input integration period starts as in the above example. Note that the opening / closing operation of each switch by the counting / control unit 103 during the transition from the zero integration period to the input integration period is basically the same as the above-described example, so detailed description thereof will be omitted. To do.
As the input integration period starts, the output voltage of the integrator 2 linearly changes to the negative side, and reaches the maximum amplitude voltage −Emax on the negative side of the integrator 2 when the analog input voltage Vx is applied. (Refer to the solid characteristic line labeled E (200) in the input integration period in FIG. 2A).
Here, the maximum amplitude voltage of the integrator 2 is −Emax on the negative side and + Emax on the positive side, which is lower than the power supply voltage V of the integrator 2. The magnitude of Emax is set to a predetermined value from the relationship between the time of the reverse integration period and the counting operation in the counting / control unit 103. More specifically, as will be described later, normal integration can be performed normally in the inverse integration period denoted by t (200) in FIG. 2A, and the count / control unit 103 can perform normal integration corresponding to the inverse integration period. It is determined as the maximum value of the output voltage of the integrator 2 that can obtain the count value.
[0032]
When the output voltage of the integrator 2 reaches -Emax, the input integration period ends and the inverse integration period starts. Note that the switching operation of each switch by the counting / control unit 103 during the transition from the input integration period to the reverse integration period is basically the same as the example in which the analog input voltage Vx is 100 mV. Detailed description will be omitted.
By the start of the reverse integration period, the output voltage of the integrator 2 changes linearly from the previous −Emax toward the ground potential (E (200) in the reverse integration period of FIG. 2A). (See the solid characteristic line labeled).
When the output voltage of the integrator 2 reaches the ground potential, the output of the first comparator 13 is changed from a logical value Low (in other words, a predetermined negative voltage) to a logical value High (in other words, a predetermined positive voltage). ), And the counting / control unit 103 determines that the inverse integration period has ended, and the counting operation of the time of the inverse integration period (the period of time represented by t (200) in FIG. 2A) The count value is output from the count / control unit 103 to the outside as a digital value of the analog input voltage.
[0033]
Next, when an analog input voltage Vx is applied so that the output voltage of the integrator 2 exceeds the maximum amplitude voltage −Emax or + Emax, for example, a case where Vx = 210 mV will be described. . As in the previous case, the opening / closing operation of each switch by the counting / control unit 103 is basically unchanged, and thus detailed description thereof will be omitted.
When the zero integration period ends and the input integration period starts, the output voltage of the integrator 2 changes linearly on the negative electrode side (E (210) in the input integration period in FIG. 2A). (Refer to the solid line characteristic line shown), the voltage that can be reached within the input integration period exceeds the previous -Emax (note that the power supply voltage of the integrator 2 has not yet exceeded) ).
[0034]
Here, if the first and second range switching determination comparators 14 and 15 are not provided, the output voltage of the integrator 2 exceeds the maximum amplitude voltage during the input integration period as described above. However, as in the conventional device, the polarity of the output voltage of the first comparator 13 does not change at all, and moves to the inverse integration period, and the inverse integration is started. However, in this example, since the output voltage of the integrator 2 at the end of the input integration period exceeds the negative maximum amplitude voltage −Emax, the reverse integration is not completed in the reverse integration period. That is, in other words, the reverse integration period ends without changing the polarity of the output voltage of the first comparator 13 (denoted as E (210) in the reverse integration period of FIG. 2A). (See the solid characteristic line). The counting / control unit 103 determines that there is no change in the polarity of the output voltage of the first comparator 13 by the end of the inverse integration period, so that the input voltage exceeds the measurement range and is in a so-called overflow state. As a result of the determination, attenuator switching (switching of the measurement range) in the attenuator input unit 101 is performed.
[0035]
However, in the present invention, since the first and second range switching determination comparators 14 and 15 are provided, the output voltage of the integrator 2 exceeds the maximum amplitude voltage −Emax during the input integration period. Furthermore, when the first reference voltage −Emref for range switching determination applied to the non-inverting input terminal of the first range switching determination comparator 14 is exceeded, the first range switching determination comparator 14. Output voltage V_BIs inverted from the previous logic value low state to the logic value high state (see FIG. 2F). In other words, the first range switching determination comparator 14 outputs a first switching determination signal corresponding to the fact that the output voltage of the integrator 2 exceeds the first reference voltage −Emref for range switching determination. It will be.
When the output voltage of the integrator 2 exceeds the second reference voltage Emref for range switching determination, the output voltage V of the second range switching determination comparator 15._BIs inverted from the previous logic value low state to the logic value high state. In other words, the second range switching determination comparator 15 outputs a second switching determination signal corresponding to the fact that the output voltage of the integrator 2 exceeds the range switching determination second reference voltage Emref. It becomes.
[0036]
Here, the first reference voltage −Emref for range switching determination of the first range switching determination comparator 14 is a voltage slightly lower than the maximum amplitude voltage −Emax of the integrator 2, that is, −Emref = −Emax−α. The second reference voltage Emref for range switching determination of the second range switching determination comparator 15 is a voltage slightly larger than the maximum amplitude voltage Emax of the integrator 2, that is, a value set so as to satisfy the following relationship: , Emref = Emax + α.
The counting / control unit 103 determines that the input voltage exceeds the measurement range due to the change in the polarity of the output voltage of the first range switching determination comparator 14 and is in a so-called overflow state. Without passing through, the attenuator switching (switching of the measurement range) in the attenuator input unit 101 is performed. Switching of the attenuator in the attenuator input unit 101, in other words, the step-down of the input voltage is performed at a preset step-down ratio such as 200 mV, 2 V, 20 V,.
[0037]
Then, simultaneously with the switching of the attenuator, the zero integration period is started, and the measurement is started again in the new measurement range.
For example, assuming that the maximum measurable analog input voltage Vx in the next set measurement range is 2 V by switching the attenuator in the attenuator input unit 101, the 210 mV analog input voltage Vx mentioned in the previous example is Since this measurement range is not exceeded, measurement is possible within this measurement range. That is, in this case, the polarity of the output voltage of the first range switching determination comparator 14 does not change during the input integration period, and the process shifts to the reverse integration period, where the first integration is normally performed. When the output voltage of the comparator 13 inverts from the logic low state to the logic high state, the inverse integration period ends, and the counter / control unit 103 corresponds to the time of the inverse integration period (in other words, For example, a count value (corresponding to an analog input voltage of 210 mV) is output.
[0038]
Next, in the configuration shown in FIG. 1, the conversion rate is 2 times / second (here, the conversion from the start of the zero integration period to the end of the inverse integration period is one conversion), and the attenuator input unit 101 The operation of this A / D converter when +300 V is measured will be described with reference to FIG. 3, assuming that the measurement range can be switched to 200 mV, 2 V, 20 V, and 2000 V by switching the attenuator in FIG.
At the start of measurement, assuming that the measurement range is set to 200 mV, when measurement is started, the output voltage of the integrator 2 exceeds the first reference voltage −Emmax for range switching determination as described above. Therefore, at the time of exceeding, the polarity change of the output voltage of the first range switching determination comparator 14 from the logic value Low to the logic value High occurs (see FIGS. 3A to 3C). This is detected by the counting / control unit 103, and the attenuator switching in the attenuator input unit 101 is performed under the control of the counting / control unit 103, so that the measurement range is switched to 2 V, which is the upper measurement range. It will be.
[0039]
Also in this 2V measurement range, the output voltage of the integrator 2 exceeds the first reference voltage for range switching determination -Emmax. Therefore, after the input integration period ends, the reverse integration period does not occur and the same as described above. Thus, the measurement range is switched and the zero integration period is started in the measurement range of 20V. In the same manner, the measurement range is switched between 200 V and 2000 V in the same manner (see FIGS. 3A to 3C). In the measurement range of 2000 V, the output voltage of the integrator 2 does not exceed the first reference voltage −Emmax for range switching determination. Therefore, the output voltage of the first range switching determination comparator 14 The polarity change does not occur (see FIGS. 3A and 3C), and the inverse integration period starts after the input integration period. In the reverse integration period, the reverse integration is normally performed, and when the output voltage of the integrator 2 passes the ground potential, the polarity of the output voltage of the first comparator 13 is changed from the logic value low state to the logic value high state. (See FIGS. 3A and 3B), the counter / control unit 103 determines that the reverse integration period has ended, and the count value corresponding to the time of the reverse integration period is analog input. The digital value of the voltage is output from the counting / control unit 103 to the outside. Eventually, with the conventional apparatus, it took about 2.5 seconds until a normal measurement result was obtained under similar measurement conditions, whereas the A / D conversion apparatus according to the embodiment of the present invention. In, a measurement result with respect to an analog input voltage of +300 V can be obtained in about one second, which is half or less.
[0040]
Next, a second configuration example will be described with reference to FIGS.
The so-called hardware configuration in the second configuration example is shown in FIG. 1 except that the operation of the counting / control unit 103A is different from that of the counting / control unit 103 in the first configuration example as will be described later. Since it is basically the same as that shown, FIG. 1 will be referred to as appropriate in the following description. In FIG. 1, the code of the counting / control unit 103 </ b> A in the second configuration example is shown in parentheses beside the code of the counting / control unit 103 in the first configuration example.
. Hereinafter, the A / D conversion device in the second configuration example will be described focusing on differences from the first configuration example.
[0041]
First, as a specific operation condition of the A / D conversion device in the second configuration example, as in the case of the first configuration example, the smallest measurement range, in other words, the attenuator input unit 101 In the state where the attenuator is set to the minimum value, the maximum output of the integrator 2 is 200 mV, and a digital value of 2000 counts is obtained as the count value by the count / control unit 103A. At the start of measurement, it is assumed that the measurement range is set to the initial state, that is, the smallest measurement range (200 mV).
The operation when the analog input voltage Vx is within the measurement range is the same as in the case of the first configuration example. In FIG. 4A, the analog input voltage Vx is 100 mV and the analog input voltage Vx. A characteristic line indicating a change in the output voltage of each integrator 2 during the input integration period when the input voltage is 200 mV is shown (a solid line characteristic line denoted as E (100) in FIG. 4A and E (200 (See the solid characteristic line labeled)).
[0042]
Next, when an excessive analog input voltage Vx exceeding the measurement range is applied, for example, when 2.5 V is applied in the measurement range of 200 mV, when the input integration period starts, the output voltage of the integrator 2 Drops rapidly to the negative side and exceeds the first reference voltage −Emref for range switching determination in a very short time from the start of the input integration period compared to the case of the normal analog input voltage. (Refer to the solid characteristic line labeled E (2500) in FIG. 4A). Then, at the same time as the output voltage of the integrator 2 exceeds the second reference voltage -Emref for range switching determination, the polarity of the first range switching determination comparator 14 changes from the state of the logical value Low to the logical value. Inversion to the high state (see FIG. 4C) is the same as in the first configuration example.
In the counting / control unit 103A, the time from when the input integration period starts until the output voltage of the integrator 2 exceeds the first reference voltage for range switching -Emref (when the analog input voltage Vx is negative) The time from the start of the input integration period until the output voltage of the integrator 2 exceeds the second reference voltage Emref for range switching determination) is counted, and switching to an appropriate measurement range is performed according to the counting result. Will be. In FIG. 4, the time from the start of the input integration period until the output voltage of the integrator 2 exceeds the first reference voltage −Emref for range switching determination is expressed as T_{int (2500)}It is written.
[0043]
That is, first, the output voltage Eo of the integrator 2 is given by Eo = −1 / (CR) xVx · dt as shown in Equation 1 described in the prior art._oIt is as known and well known that Here, C is the capacitance value of the integrating capacitor 6, R is the resistance value of the integrating resistor 3, and t_oIs the input integration time.
The time from the start of the input integration period until the output voltage of the integrator 2 exceeds the first reference voltage for range switching determination −Emref (or the second reference voltage Emref for range switching determination) is t._{int (Vx)}When the analog input voltage Vx is an excessive input and the magnitude of Vx is expressed using the above-described expression 1, it is expressed as the following expression 4.
[0044]
Vx = (t_o/ T_{int (Vx)}) × V_fs... Formula 4
[0045]
Where t_oIs the normal integration time (input integration period) and V_fsIs the full-scale value of the integrator 2 and has the same meaning as the maximum amplitude voltage Emax on the positive side of the integrator 2 defined in the first configuration example, and is 200 mV in this example.
In this equation 4, t_oAnd V_fsIs a known value in a specific apparatus, and therefore can be treated as a constant in the counting / control unit 103A._{int (Vx)}Is counted, an approximate value of the analog input voltage Vx is calculated by multiplying the counting result and a constant based on Equation 4.
[0046]
Then, in the counting / control unit 103A, a measurement range suitable for the calculated analog input voltage Vx is selected, and the attenuator by the counting / control unit 103A is set to the measurement range selected for the attenuator input unit 101. Switching control is performed. This measurement range selection is practically t_o/ T_{int (Vx)}The ratio is logically calculated in the counting / control unit 103A, and is calculated according to the calculation result.
That is, first, in the second configuration example, it is assumed that the measurement ranges are 200 mV, 2 V, 20 V, 200 V, and 2000 V.
And in the measurement range of 200 mV, t_o/ T_{int (Vx)}And the calculated value is, for example, 0.1 <t_o/ T_{int (Vx)}If it is determined that it is within the range of <0.99, in other words, t_{int (Vx)}/ T_oIs determined to be greater than 1 and less than 10 times, the attenuator switching is performed from the counting / control unit 103A to the attenuator input unit 101 to switch to the next higher measurement range, that is, the measurement range of 2V. A control signal for output may be output. T_o/ T_{int (Vx)}Value is 0.01 <t_o/ T_{int (Vx)}If it is determined that it is within the range of ≦ 0.1, in other words, t_{int (Vx)}/ T_oIs determined to be 10 times or more and less than 100 times, the attenuator switching is performed from the counting / control unit 103A to the attenuator input unit 101 so as to switch to the measurement range two higher, that is, the measurement range of 20V. A control signal for output may be output.
In the same manner, t_o/ T_{int (Vx)}Depending on the value of, the measurement range is switched directly to the measurement range suitable for that value.
As described above, when the analog input voltage Vx is 2.5 V, t_{int (Vx)}The value of is approximately 0.08 × t_oIn the counting / control unit 103A, t_o/ T_{int (Vx)}Value is 0.01 <t_o/ T_{int (Vx)}Since it is determined that it is within the range of ≦ 0.1, the measurement range is switched to 20 V as described above.
[0047]
Next, a third configuration example will be described with reference to FIGS.
This third configuration example is different from the second configuration example until the output voltage of the integrator 2 exceeds the first reference voltage −Emmax for range switching determination or the second reference voltage Emmax for range switching determination. Time t_{int (Vx)}And normal integration time t_oThe ratio is calculated by a logical operation and the range is switched according to the calculation result. On the other hand, the ratio is calculated in advance without performing it on the circuit. Range switching is performed in correspondence with the count value of the elapsed time from the start of the integration period until the first or second range switching determination comparators 14 and 15 output the first or second range switching determination signal. It is what I do.
That is, first, the third configuration example can be realized by replacing the function of the counting / control unit 103A in the second configuration example as described below, and FIG. An example of the circuit configuration of the unit is shown. The same components as those shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted. Hereinafter, different points will be mainly described.
[0048]
In FIG. 5, the configuration of the main part of the counting / control unit 103B in the third configuration example in the case of performing range switching based on the output signal of the first range switching determination comparator 14 is shown. Since the second range switching determination comparator 15 has the same configuration, the illustration thereof is omitted here.
The level shifter 41 is connected to the output terminal of the first range switching determination comparator 14, and the output voltage of the first range switching determination comparator 14 is converted into a voltage suitable for the logic circuit in the subsequent stage. It is like that. For example, when the output level of the first range switching determination comparator 14 is +3 V and −3 V, the level shifter 41 is a known and well-known one configured to convert this into 0 V and 3 V. .
[0049]
The output terminal of the level shifter 41 is connected to one input terminal of three two-input AND circuits 42 to 44.
On the other hand, the other input terminal of the first two-input AND circuit 42 is connected to a first count output terminal E001 of a main counter (indicated as “Main Counter” in FIG. 5) 45 and a second two-input AND circuit 43. The other input terminal is connected to the second count output terminal E01 of the main counter 45, and the other input terminal of the third two-input AND circuit 44 is connected to the third count output terminal E1 of the main counter 45. It has been made.
The output signals of the first to third 2-input AND circuits 42 to 44 are input to the range control logic 46.
Here, the main counter 45 not only counts the time from the start of the input integration period until the first range switching determination signal is output from the first range switching determination comparator 14 but also the input integration period. This is also for performing time counting when is normal.
[0050]
Next, the operation in the above configuration will be described with reference to FIG.
First, the main counter 45 is composed of a counter of 100 counts, and starts counting when the input integration period starts, and the elapsed time from the start of the input integration period (the normal input integration period ( When the output integration voltage of the integrator 2 does not exceed -Emax or + Emax) is 100 counts, the first count output terminal E001 is connected until the time corresponding to 1 count is reached. The level corresponds to the logical value High (see FIGS. 6A and 6B). Next, the main counter 45 sets the first count output terminal E001 from the logic value High to the logic value Low at the same time as the time of this one count is counted, and simultaneously changes the second count output terminal E01 to the logic value High. The corresponding level is set, and this state is maintained until the time corresponding to 10 counts when the elapsed time from the start of the input integration period is 100 counts as the normal input integration period set in advance. (See FIGS. 6A to 6C). The main counter 45 sets the second count output terminal E01 to the level corresponding to the logical value Low at the same time as the elapsed time from the start of the input integration period corresponds to 10 counts, and the third output. The terminal E1 is set to a level corresponding to the logical value High (see FIGS. 6A to 6D).
Further, the main counter 45 corresponds to the third count output terminal E1 to the logic value Low at the same time as the elapsed time from the start of the input integration period reaches the end point of the normal input integration period set in advance. Level (see FIGS. 6A and 6D).
[0051]
Under such preconditions, for example, while the first count output terminal E001 of the main counter 45 is at a level corresponding to the logical value High, the first range switching determination comparator 14 outputs the first switching determination signal. Is output from the first two-input AND circuit 42 as a range up signal (indicated as “UP3” in FIG. 5). Then, the range control logic 46 outputs a control signal to the attenuator input unit 101 so that the predetermined range switching is performed in response to the range up signal from the first two-input AND circuit 42. It will be. For example, the specific configuration of the A / D converter in this case is such that the measurement range can be switched between 200 mV, 2 V, 20 V, 200 V, and 2000 V, as exemplified in the second configuration example, and 200 mV When the analog input voltage Vx is 25 V in the measurement range, the range control logic determines that the attenuator input unit 101 has three higher ranges based on the range up signal UP3 from the first two-input AND circuit 42. The attenuator input unit 101 is controlled to be switched to (measurement range of 200 V).
[0052]
Further, when the first switching determination signal is output from the first range switching determination comparator 14 while the second count output terminal E01 of the main counter 45 is at a level corresponding to the logical value High, From the second 2-input AND circuit 43, the logical product of both signals is output as a range up signal (indicated as “UP2” in FIG. 5).
Therefore, in the specific configuration example as described above, for example, when the analog input voltage Vx is 2.5 V, the range up signal UP2 from the second 2-input AND circuit 43 is the range control logic 46. The range control logic 46 controls the attenuator input unit 101 so that the attenuator input unit 101 is switched to the next higher range (20V measurement range).
Similarly, when a range up signal (indicated as “UP1” in FIG. 5) is output from the third 2-input AND circuit 44, the range control logic causes the attenuator input unit 101 to move up one level. Is switched to the range (2V measurement range).
[0053]
Note that the second counter output terminal E01 is set to the logic value High for a predetermined period immediately before the first counter output terminal E001 changes from the logic value High to the logic value Low state with respect to the range control logic 46 from the main counter 45. The ENABLE signal is output in a predetermined period immediately before the third count output terminal E1 changes from the logic value High to the logic value low state, respectively, for a predetermined period immediately before the logic value low state starts from (see FIG. 6 ( E)), the range control logic 46 may be operable only while the enable signal is input.
[0054]
In the above-described example, in order to simplify the explanation and facilitate understanding, the counter value of the main counter 45 has been described as being relatively small, that is, a configuration having a small number of bits. In the above configuration example 2, in order to obtain a ratio between the input integration period (reference integration time) and the count value until the integrator output exceeds the first or second reference voltage, a divider or the like is used. Therefore, the number of so-called logic elements constituting the logic circuit is increased and the circuit scale is increased.
From such a point of view, when the third configuration example is compared with the previous second configuration example, a divider or the like is not necessary, and therefore the third configuration example is more in comparison with the previous second configuration example. Thus, there is an advantage that the configuration becomes easy and a cheaper device can be provided.
[0055]
【The invention's effect】
As described above, according to the present invention, in an A / D conversion apparatus configured to perform a so-called double integration type A / D conversion and having a function of switching a measurement range with respect to an analog input voltage, If the range is not suitable for the magnitude of the analog input voltage, it is necessary to switch the measurement range by configuring the range to be switched without waiting until the double integration result is output. The time is shortened, and a normal A / D conversion result can be obtained quickly.
In addition, if the integrated output voltage at the time of input voltage integration exceeds the reference voltage for range switching determination, the measurement range can be switched to an appropriate range based on the time from the start of integration to When the input voltage for the measurement range is excessive, unlike the conventional case, the correct A / D conversion result can be obtained immediately in the appropriate range without going through multiple range switching. This is advantageous in that a quick A / D conversion result can be obtained. In particular, the time until the integrated output voltage when the input voltage is integrated exceeds the reference voltage for range switching is set as a ratio to the reference integration time so that switching to an appropriate range is performed with the value of the ratio. By configuring, it is possible to provide an A / D conversion device that can be switched to an appropriate measurement range immediately without stepping down the input voltage multiple times and that can switch the measurement range more quickly. It is what you play.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of an A / D conversion device according to an embodiment of the present invention.
FIG. 2 is a timing diagram of a main part for explaining the operation of the first configuration example of the A / D converter according to the embodiment of the present invention. FIG. 2A shows an analog input voltage of 100 mV, FIG. 2B is a timing diagram showing changes in the output voltage of the first comparator when the analog input voltage is 100 mV, and FIG. 2B is a timing diagram showing changes in the output voltage of the respective integrators at 200 mV and 210 mV. 2 (C) is a timing chart showing an output change of the first range switching determination comparator when the analog input voltage is 100 mV, and FIG. 2 (D) is a second range when the analog input voltage is 100 mV. FIG. 2 (E) is a timing diagram showing the output change of the first comparator when the analog input voltage is 210 mV, and FIG. 2 (F) is an analog diagram. FIG. 2G is a timing chart showing the output change of the first range switching determination comparator when the force voltage is 210 mV, and FIG. 2G shows the output of the second range switching determination comparator when the analog input voltage is 210 mV. It is a timing diagram which shows a change.
FIG. 3 is a timing diagram of a main part for explaining switching of a measurement range when +300 V is measured in the first configuration example of the A / D converter according to the embodiment of the present invention. 3 (A) is a timing diagram showing the change in the output voltage of the integrator, FIG. 3 (B) is a timing diagram showing the change in the output of the first comparator, and FIG. 3 (C) is the first range switching. It is a timing diagram which shows the output change of the comparator for determination.
FIG. 4 is a timing diagram of the main part for explaining the operation of the second configuration example of the A / D converter according to the embodiment of the present invention. FIG. 4 (A) shows an analog input voltage of 100 mV, FIG. 4B is a timing diagram showing how the output voltage of the integrator changes during the respective input integration periods in the case of 200 mV and 2.5 V. FIG. 4B is a timing diagram showing the output change of the first comparator. FIG. 4C is a timing diagram showing an output change of the first range switching determination comparator, and FIG. 4D is a timing diagram showing an output change of the second range switching determination comparator.
FIG. 5 is a configuration diagram showing a configuration example of a main part of a counting / control unit in a third configuration example of the A / D conversion device according to the embodiment of the present invention.
6 is a timing diagram of the main part for explaining the operation in the circuit configuration shown in FIG. 5, and FIG. 6 (A) shows the respective cases when the analog input voltage is 100 mV, 200 mV, and 2.5 V. FIG. FIG. 6B is a timing diagram showing the output voltage change of the integrator during the input integration period, and FIG. 6B is a timing diagram showing the output timing at the first count output terminal E001 of the main counter in the configuration example shown in FIG. 6C is a timing chart showing the output timing at the second count output terminal E01 of the main counter in the configuration example shown in FIG. 5, and FIG. 6D is the configuration example shown in FIG. FIG. 6E is a timing chart showing the output timing at the third count output terminal E1 of the main counter in FIG. 5, and FIG. 6E is an enable signal from the main counter in the configuration example shown in FIG. It is a timing diagram which shows the output timing.
FIG. 7 is a configuration diagram showing a configuration example of a conventional double integration type A / D conversion device.
8 is a timing chart of the main part for explaining the operation of the conventional apparatus shown in FIG. 7, and FIG. 8 (A) is a diagram in the double integral type A / D converter shown in FIG. 7; FIG. 8B is a timing chart showing the output change of the comparator in the double integration type A / D converter shown in FIG.
[Explanation of symbols]
2 ... integrator
6 ... Integral capacitor
7 ... Reference voltage capacitor
11 ... Reference power supply
13: First comparator
14 ... First range switching comparator
15 ... Second range switching comparator
51. Integration circuit
52. Comparison circuit
101 ... Attenuator input section
102: Integration / comparison unit
103 ... Counting / controlling unit (first configuration example)
103A ... Counting / controlling unit (second configuration example)

Claims

An attenuator input unit for stepping down the input voltage according to external control;
In accordance with control from the outside, after integrating the output voltage of the attenuator input unit, an integration circuit configured to perform reverse integration in which the integration output is set to zero by application of a reference voltage for reverse integration; and
A comparison circuit for determining the output voltage of the integration circuit;
Controls the operation of the attenuator input unit and the operation of the integration circuit according to the output result of the comparison circuit, and the time from the start of reverse integration in the integration circuit until the normal end of the reverse integration is determined. An A / D converter comprising: a counting / control unit configured to count progress;
The comparison circuit determines whether or not an output voltage during integration in the integration circuit exceeds a reference voltage for range switching determination, and outputs a signal according to the determination result, while the integration circuit performs reverse integration in the integration circuit. Determine whether the output voltage of the integration circuit has become zero, output a signal according to the determination result,
The counting / control unit determines that the reverse integration is normally completed when a signal corresponding to a determination result indicating that the output voltage of the integration circuit has become zero by the inverse integration in the integration circuit is output from the comparison circuit. While
The time elapsed from the start of integration in the integration circuit until the output of the signal corresponding to the determination result that the output voltage during integration in the integration circuit exceeds the reference voltage for range switching determination from the comparison circuit. When the counting result is obtained, the attenuator input unit is controlled so that the input voltage at the attenuator input unit is stepped down to a magnitude corresponding to the counting result. A / D conversion device.

The counting / control unit outputs a signal corresponding to a determination result that the output voltage during integration in the integration circuit exceeds the reference voltage for range switching determination from the comparison circuit from the start of integration in the integration circuit. And when the counting result is obtained, the input voltage at the attenuator input unit is stepped down to a magnitude corresponding to the ratio of the counting result to a reference integration time. 2. The A / D converter according to claim 1 , wherein the A / D converter is configured to control an attenuator input unit.