Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4680685B2 - 半導体素子の格納電極形成方法 - Google Patents
[go: Go Back, main page]

JP4680685B2 - 半導体素子の格納電極形成方法 - Google Patents

半導体素子の格納電極形成方法 Download PDF

Info

Publication number
JP4680685B2
JP4680685B2 JP2005164177A JP2005164177A JP4680685B2 JP 4680685 B2 JP4680685 B2 JP 4680685B2 JP 2005164177 A JP2005164177 A JP 2005164177A JP 2005164177 A JP2005164177 A JP 2005164177A JP 4680685 B2 JP4680685 B2 JP 4680685B2
Authority
JP
Japan
Prior art keywords
storage electrode
hard mask
forming
polysilicon layer
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005164177A
Other languages
English (en)
Other versions
JP2005354055A (ja
Inventor
基元 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2005354055A publication Critical patent/JP2005354055A/ja
Application granted granted Critical
Publication of JP4680685B2 publication Critical patent/JP4680685B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/405—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their composition, e.g. multilayer masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/043—Manufacture or treatment of capacitors having no potential barriers using patterning processes to form electrode extensions, e.g. etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体素子の格納電極形成方法に関し、特に半導体素子の格納電極領域形成時に犠牲酸化膜の上部に発生する損傷を防ぐため、ハードマスク用ポリシリコン層の上部の所定領域を熱処理してバリアを形成する半導体素子の格納電極形成方法に関する。
図１は、従来の技術に係る半導体素子の格納電極形成方法を示す断面図である。
図１に示されているように、ストレージノードコンタクト（図示省略）を備えた半導体基板１０上に犠牲酸化膜２０及びハードマスク用ポリシリコン層３０を順次形成する。次には、ハードマスク用ポリシリコン層３０及び犠牲酸化膜２０をパターニングして格納電極領域を形成し、格納電極（図示省略）を形成する。このとき、犠牲酸化膜２０の厚さは１５０００Å以上に形成されなければならない。これに伴うエッチング時間の増加に比例してハードマスク用ポリシリコン層３０の厚さも増加させなければならない。しかし、工程マージンを考慮するときハードマスク用ポリシリコン層３０の厚さは一定以上の厚さを形成することができない。これにより、犠牲酸化膜２０のエッチング時に過度なエッチングによりハードマスク用ポリシリコン層３０が損傷され、格納電極領域間にブリッジされる現象が発生する。
本発明は前記のような問題点を解決するためのもので、本発明の目的は格納電極領域形成時にハードマスク用ポリシリコン層上にバリア層をさらに形成し、過度なエッチングによるハードマスク用ポリシリコン層の損傷を防ぐことにより、犠牲酸化膜の上部の損傷を減少させて格納電極領域間にブリッジされる現象を防ぐ半導体素子の格納電極形成方法を提供することにある。
本発明はストレージノードコンタクトを備えた半導体基板上に犠牲酸化膜を形成する段階と、前記犠牲酸化膜上にハードマスク用のポリシリコン層を形成する段階と、Ｎ２Ｏ又はＮＨ３＋Ｏ２混合ガス雰囲気下で熱処理工程を行ない、前記ハードマスク用ポリシリコン層の上部にＳｉ−Ｏ−Ｎ、Ｓｉ−Ｎ又はＳｉ−Ｏ格子結合を有するバリア層を形成する段階と、前記バリア層、ハードマスク用ポリシリコン層及び犠牲酸化膜で格納電極が形成される領域をパターニングしてストレージノードコンタクトを露出させる格納電極領域を形成する段階と、前記格納電極領域に格納電極を形成する段階とを含むことを特徴とする。
本発明に係る半導体素子の格納電極形成時に犠牲酸化膜が流失されるのを防ぐため、ハードマスク用ポリシリコン層の上部の所定領域を熱処理してバリア層に変形させることにより、過度なエッチングによるハードマスク用ポリシリコン層の損傷を防ぐことができる。従って、半導体素子の犠牲酸化膜が流失される恐れがなくなり、互いに隣接した格納電極間にブリッジされる現象を防ぐという効果が得られる。
以下、図を参照して本発明に係る半導体素子の格納電極形成方法に関し詳しく説明する。
図２（ａ）及び図２（ｂ）は、本発明に係る半導体素子の格納電極形成方法を示す断面図等である。
図２（ａ）に示されているように、ストレージノードコンタクト（図示省略）を備えた半導体基板１００上に犠牲酸化膜１２０を形成する。次には、犠牲酸化膜１２０上にハードマスク用ポリシリコン層１３０を形成する。その次には、ハードマスク用ポリシリコン層１３０の上部を熱処理してバリア層１４０を形成する。このとき、バリア層１４０はＮＨ３、Ｎ２Ｏ又はＮＨ３＋Ｏ２混合ガスを利用して６００〜８５０℃の温度下で１００〜３００Åの厚さに形成するのが好ましい。
一般に、ポリシリコン層はＳｉ−Ｓｉの格子結合をなしている。ＮＨ３、Ｎ２Ｏ又はＮＨ３＋Ｏ２混合ガスを用いてハードマスク用ポリシリコン層１３０を熱処理すれば、ハードマスク用ポリシリコン層１３０の上部組織がＳｉ−Ｏ−Ｎ，Ｓｉ−Ｎ又はＳｉ−Ｏの格子結合に変化することになる。これは窒化膜と同一のフィルム特性を有することになるので、犠牲酸化膜１２０をエッチングする工程でハードマスク用ポリシリコン層１３０を保護する役割を果たす。
図２（ｂ）に示されているように、バリア層１４０、ハードマスク用ポリシリコン層１３０及び犠牲酸化膜１２０をパターニングして格納電極領域を形成する。この過程で、バリア層１４０は過度なエッチングによりハードマスク用ポリシリコン層が損傷されるのを防ぐ。次には、前記格納電極領域に格納電極を形成する。
従来の技術に係る半導体素子の格納電極形成方法を示す断面図である。 （ａ）は、本発明に係る半導体素子の格納電極形成方法を示す断面図であり、（ｂ）は、本発明に係る半導体素子の格納電極形成方法を示す断面図である。
符号の説明
１０，１００ 半導体基板
２０，１２０ 犠牲酸化膜
３０，１３０ ハードマスク用ポリシリコン層
１４０ バリア層

Claims (3)

  1. ストレージノードコンタクトを備えた半導体基板上に犠牲酸化膜を形成する段階と、
    前記犠牲酸化膜上にハードマスク用のポリシリコン層を形成する段階と、
    Ｎ２Ｏ又はＮＨ３＋Ｏ２混合ガス雰囲気下で熱処理工程を行ない、前記ハードマスク用ポリシリコン層の上部にＳｉ−Ｏ−Ｎ、Ｓｉ−Ｎ又はＳｉ−Ｏ格子結合を有するバリア層を形成する段階と、
    前記バリア層、ハードマスク用ポリシリコン層及び犠牲酸化膜で格納電極が形成される領域をパターニングしてストレージノードコンタクトを露出させる格納電極領域を形成する段階と、
    前記格納電極領域に格納電極を形成する段階とを含むことを特徴とする半導体素子の格納電極形成方法。
  2. 前記熱処理工程はＮＨ３，Ｎ２Ｏ又はＮＨ３＋Ｏ２混合ガスを用いて６００〜８５０℃の温度下で行なわれることを特徴とする請求項１に記載の半導体素子の格納電極形成方法。
  3. 前記バリア層は１００〜３００Åの厚さに形成することを特徴とする請求項１に記載の半導体素子の格納電極形成方法。
JP2005164177A 2004-06-08 2005-06-03 半導体素子の格納電極形成方法 Expired - Fee Related JP4680685B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040041805A KR100682191B1 (ko) 2004-06-08 2004-06-08 반도체 소자의 저장전극 형성 방법

Publications (2)

Publication Number Publication Date
JP2005354055A JP2005354055A (ja) 2005-12-22
JP4680685B2 true JP4680685B2 (ja) 2011-05-11

Family

ID=35449533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005164177A Expired - Fee Related JP4680685B2 (ja) 2004-06-08 2005-06-03 半導体素子の格納電極形成方法

Country Status (3)

Country Link
US (1) US7220641B2 (ja)
JP (1) JP4680685B2 (ja)
KR (1) KR100682191B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101944479B1 (ko) 2012-11-01 2019-01-31 삼성전자주식회사 반도체 장치의 캐패시터 및 캐패시터의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
JP3600326B2 (ja) * 1994-09-29 2004-12-15 旺宏電子股▲ふん▼有限公司 不揮発性半導体メモリ装置およびその製造方法
US5747357A (en) * 1995-09-27 1998-05-05 Mosel Vitelic, Inc. Modified poly-buffered isolation
US5877073A (en) * 1996-05-07 1999-03-02 Mosel Vitelic, Inc. Modified poly-buffered locos forming technology avoiding the positive charge trapping at the beak of field oxide
KR100276389B1 (ko) 1998-07-03 2000-12-15 윤종용 커패시터 및 그 제조방법
KR100326269B1 (ko) * 1998-12-24 2002-05-09 박종섭 반도체소자의고유전체캐패시터제조방법
JP2001257327A (ja) * 2000-03-10 2001-09-21 Nec Corp 半導体装置およびその製造方法
KR100465865B1 (ko) * 2000-06-30 2005-01-13 주식회사 하이닉스반도체 반도체메모리장치의 스토리지노드 전극 제조방법
KR100338826B1 (ko) * 2000-08-28 2002-05-31 박종섭 커패시터의 전하저장전극 형성방법
KR100393222B1 (ko) * 2001-04-26 2003-07-31 삼성전자주식회사 커패시터의 스토리지 전극을 포함하는 반도체 장치 및 그제조 방법
KR100402427B1 (ko) 2001-12-17 2003-10-17 주식회사 하이닉스반도체 전하저장 전극 형성 방법
JP3585039B2 (ja) * 2002-03-25 2004-11-04 株式会社半導体先端テクノロジーズ ホール形成方法

Also Published As

Publication number Publication date
KR20050116666A (ko) 2005-12-13
JP2005354055A (ja) 2005-12-22
US20050272234A1 (en) 2005-12-08
KR100682191B1 (ko) 2007-02-12
US7220641B2 (en) 2007-05-22

Similar Documents

Publication Publication Date Title
KR100441681B1 (ko) 금속 게이트 형성 방법
US6551913B1 (en) Method for fabricating a gate electrode of a semiconductor device
JP2000243753A (ja) 半導体素子の金属配線の形成方法
KR100972716B1 (ko) 반도체 소자 및 이의 제조 방법
KR100291513B1 (ko) 반도체 소자의 제조방법
JP2006253646A (ja) フラッシュメモリ素子のゲート形成方法
KR100981530B1 (ko) 반도체 소자 및 이의 제조 방법
JP4680685B2 (ja) 半導体素子の格納電極形成方法
JP4370223B2 (ja) 半導体装置の製造方法
JP4989817B2 (ja) 半導体装置およびその製造方法
JP3621369B2 (ja) 半導体装置の製造方法
JP4754270B2 (ja) 半導体素子のゲート電極形成方法
JP4836730B2 (ja) 半導体装置、およびその製造方法
JP2010040792A (ja) 不揮発性半導体記憶装置の製造方法
US7049245B2 (en) Two-step GC etch for GC profile and process window improvement
KR20010003998A (ko) 반도체 소자의 게이트 형성방법
KR100756772B1 (ko) 트랜지스터의 제조 방법
KR100997432B1 (ko) 반도체 소자의 제조방법
JP2006128613A (ja) 半導体素子の製造方法
KR100895434B1 (ko) 반도체 소자의 제조방법
JP2007019206A (ja) 半導体装置及びその製造方法
JP2010109049A (ja) 半導体装置の製造方法
JP2007273526A (ja) 半導体集積回路装置の製造方法
JP2009188160A (ja) 半導体装置の製造方法
JP2007165826A (ja) 半導体素子のゲート形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100813

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees