Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4696582B2 - Power converter - Google Patents
[go: Go Back, main page]

JP4696582B2 - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP4696582B2
JP4696582B2 JP2005037600A JP2005037600A JP4696582B2 JP 4696582 B2 JP4696582 B2 JP 4696582B2 JP 2005037600 A JP2005037600 A JP 2005037600A JP 2005037600 A JP2005037600 A JP 2005037600A JP 4696582 B2 JP4696582 B2 JP 4696582B2
Authority
JP
Japan
Prior art keywords
phase
capacitor
diode
capacitors
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005037600A
Other languages
Japanese (ja)
Other versions
JP2006230041A (en
Inventor
章弘 小高
淳一 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2005037600A priority Critical patent/JP4696582B2/en
Publication of JP2006230041A publication Critical patent/JP2006230041A/en
Application granted granted Critical
Publication of JP4696582B2 publication Critical patent/JP4696582B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Ac-Ac Conversion (AREA)

Description

本発明は、半導体スイッチを過電圧から保護する機能を備えた電力変換装置に関するものである。   The present invention relates to a power conversion device having a function of protecting a semiconductor switch from overvoltage.

図7は、第1の従来技術として、後述する非特許文献1に記載されているマトリクスコンバータに半導体スイッチの保護回路を付加した場合の構成図である。
同図において、ACは三相交流電源、FRはリアクトルL1〜L3からなるフィルタ用リアクトル、FCはコンデンサC1〜C3からなるフィルタ用コンデンサ、DB1,DB2はそれぞれダイオードD1〜D6,D7〜D12からなるダイオードブリッジ、MXは双方向性の半導体スイッチSW1〜SW9からなるマトリクスコンバータ、C4はダイオードブリッジDB1,DB2の直流端子間に接続されたコンデンサ、LDはインダクタンスL4〜L6により表した負荷である。
FIG. 7 is a configuration diagram in the case where a semiconductor switch protection circuit is added to a matrix converter described in Non-Patent Document 1 described later as a first prior art.
In the figure, AC is a three-phase AC power supply, FR is a filter reactor comprising reactors L1 to L3, FC is a filter capacitor comprising capacitors C1 to C3, and DB1 and DB2 are diodes D1 to D6 and D7 to D12, respectively. A diode bridge, MX is a matrix converter composed of bidirectional semiconductor switches SW1 to SW9, C4 is a capacitor connected between the DC terminals of the diode bridges DB1 and DB2, and LD is a load represented by inductances L4 to L6.

この従来技術では、何らかの理由によりマトリクスコンバータMXが全ての半導体スイッチSW1〜SW9をオフして運転を停止する際に、負荷LDまたは交流電源ACの誘導性エネルギーをダイオードブリッジDB1,DB2を介してコンデンサC4により吸収し、半導体スイッチSW1〜SW9に過電圧が印加されるのを防止している。   In this prior art, when the matrix converter MX stops all operations by turning off all the semiconductor switches SW1 to SW9 for some reason, the inductive energy of the load LD or the AC power supply AC is passed through the diode bridges DB1 and DB2. It absorbs by C4 and prevents an overvoltage from being applied to the semiconductor switches SW1 to SW9.

次に図9は、第2の従来技術として、下記の特許文献1に記載されている保護回路をマトリクスコンバータに応用した場合の構成図である。
同図において、図7と同一の構成要素には同一の符号を付してある。また、DB11,DB12,DB13はダイオードブリッジ、SD1,SD2,SD3はダイオード直列回路、C41,C42,C43はダイオード直列回路SD1,SD2,SD3の両端にそれぞれ接続されたコンデンサである。これらのコンデンサC41,C42,C43は、負荷LDまたは交流電源ACの誘導性エネルギーを吸収するために設けられている。
更に、CNT1,CNT2,CNT3は、何れもダイオード,抵抗及び半導体スイッチからなる回路であってコンデンサC41,C42,C43に並列に接続されており、半導体スイッチのオン、オフ動作によって上記コンデンサC41,C42,C43の電圧を制御するための回路である。
Next, FIG. 9 is a configuration diagram in the case where a protection circuit described in Patent Document 1 below is applied to a matrix converter as a second conventional technique.
In the figure, the same components as those in FIG. 7 are denoted by the same reference numerals. DB11, DB12, DB13 are diode bridges, SD1, SD2, SD3 are diode series circuits, and C41, C42, C43 are capacitors connected to both ends of the diode series circuits SD1, SD2, SD3, respectively. These capacitors C41, C42, and C43 are provided to absorb the inductive energy of the load LD or the AC power supply AC.
Further, each of CNT1, CNT2, and CNT3 is a circuit composed of a diode, a resistor, and a semiconductor switch, and is connected in parallel to capacitors C41, C42, and C43, and the capacitors C41, C42 are turned on and off by the semiconductor switch. , C43 for controlling the voltage of C43.

Steffen Bernet他「Desing and Loss Comparison of Matrix Converters and Voltage-Source Converters for Modern AC Drives」IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS. VOL. 49, NO. 2, APRIL2002 pp.304-pp.314Steffen Bernet et al. “Desing and Loss Comparison of Matrix Converters and Voltage-Source Converters for Modern AC Drives” IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS. VOL. 49, NO. 2, APRIL2002 pp.304-pp.314 米国特許第4697230号明細書(第2図等)US Pat. No. 4,697,230 (FIG. 2 etc.)

まず、第1の従来技術の問題点について、図7及び図8を参照しながら説明する。
説明のための前提条件として、マトリクスコンバータMXの出力電流がU相とV相(図8参照)にしか流れていない瞬間に全ての半導体スイッチSW1〜SW9をオフしたと仮定し、また、フィルタ用リアクトルFR(リアクトルL1〜L3)に蓄積されたエネルギーはフィルタ用コンデンサFC(コンデンサC1〜C3)によりすべて吸収し、ダイオードブリッジDB1を介してコンデンサC4により吸収されることはないものと仮定する。
First, the problems of the first prior art will be described with reference to FIGS.
As a precondition for the explanation, it is assumed that all the semiconductor switches SW1 to SW9 are turned off at the moment when the output current of the matrix converter MX flows only in the U phase and the V phase (see FIG. 8). It is assumed that the energy stored in the reactor FR (reactors L1 to L3) is all absorbed by the filter capacitor FC (capacitors C1 to C3) and is not absorbed by the capacitor C4 via the diode bridge DB1.

第1の従来技術では、全ての半導体スイッチSW1〜SW9がオフした後、負荷LDに流れていた電流は図8の経路1を流れてコンデンサC4に流入し、負荷LDの誘導性エネルギーを吸収する。
また、理想的な状態を考えた場合、コンデンサC4の電圧をE、マトリクスコンバータMXの三相交流入力端子R,S間の電圧をVRSとすると、例えば、半導体スイッチSW1に印加される電圧はVRSとEとにより決定される。従って、この電圧が半導体スイッチの定格電圧を超えないようにコンデンサC4の静電容量値を設計するか、あるいはコンデンサC4の電圧Eを制御すれば、素子に過電圧が印加されるのを防ぐことができる。
In the first prior art, after all the semiconductor switches SW1 to SW9 are turned off, the current flowing in the load LD flows through the path 1 in FIG. 8 and flows into the capacitor C4, and absorbs the inductive energy of the load LD. .
Further, when an ideal state is considered, assuming that the voltage of the capacitor C4 is E d and the voltage between the three-phase AC input terminals R and S of the matrix converter MX is V RS , for example, the voltage applied to the semiconductor switch SW1 Is determined by V RS and E d . Therefore, if this voltage is to design the capacitance value of the capacitor C4 so as not to exceed the rated voltage of the semiconductor switch, or by controlling the voltage E d of the capacitor C4, to prevent the overvoltage is applied to the device Can do.

しかし、実際には、図8に示すように配線インダクタンスL1が存在するため、全ての半導体スイッチSW1〜SW9がオフした瞬間に、配線インダクタンスL1と電流の時間に対する変化率とにより決定される誘起電圧が発生し、前述したVRS及びEで決定される電圧に、上記配線インダクタンスL1による誘起電圧が重畳された電圧が半導体スイッチSW1に印加される。この誘起電圧は、図8の経路2の配線長によって決まり、この配線長が長いほど配線インダクタンスL1が大きくなり、全ての半導体スイッチSW1〜SW9がオフした際に配線に誘起する電圧も大きくなる。
従って、装置寸法が大きくなると配線長も必然的に長くなることから、配線に発生する誘起電圧を無視できなくなり、この誘起電圧によって、半導体スイッチに印加される電圧がその耐圧を超える可能性が高まり、信頼性が著しく低下することになる。
However, in actuality, as shown in FIG. 8, since the wiring inductance L S 1 exists, it is determined by the wiring inductance L S 1 and the rate of change of current with respect to time at the moment when all the semiconductor switches SW1 to SW9 are turned off. The induced voltage is generated, and a voltage obtained by superimposing the induced voltage due to the wiring inductance L S1 on the voltage determined by the above-described V RS and E d is applied to the semiconductor switch SW1. This induced voltage is determined by the wiring length of the path 2 in FIG. 8, and the longer the wiring length, the larger the wiring inductance L S1 , and the larger the voltage induced in the wiring when all the semiconductor switches SW1 to SW9 are turned off. Become.
Therefore, since the wiring length inevitably increases as the device size increases, the induced voltage generated in the wiring cannot be ignored, and this induced voltage increases the possibility that the voltage applied to the semiconductor switch exceeds the breakdown voltage. Reliability will be significantly reduced.

次いで、第2の従来技術の問題点について、図9、図10を参照しながら説明する。なお、説明にあたり、上記と同じ条件を仮定する。また、ここでは、フィルタ用リアクトルFRに蓄積されたエネルギーはフィルタ用コンデンサFCによりすべて吸収し、ダイオードブリッジDB11〜DB13を介してコンデンサC41〜C43により吸収されることはないものとする。   Next, problems of the second prior art will be described with reference to FIGS. In the description, the same conditions as above are assumed. Here, it is assumed that the energy accumulated in the filter reactor FR is all absorbed by the filter capacitor FC and is not absorbed by the capacitors C41 to C43 via the diode bridges DB11 to DB13.

全ての半導体スイッチSW1〜SW9がオフした後、負荷LDに流れていた電流は図10の経路3を流れてコンデンサC41に流入し、負荷LDの誘導性エネルギーを吸収する。また、理想的な状態を考えた場合、コンデンサC41の電圧をEとすれば、例えば、半導体スイッチS1に印加される電圧はEとなる。他の半導体スイッチに印加される電圧もコンデンサC41〜C43の電圧の大きさで決定される。
また、この従来技術では、コンデンサC41〜C43に制御回路CNT1〜CNT3をそれぞれ接続して各コンデンサの電圧Eを個別に制御することにより、半導体スイッチSW1〜SW9に過電圧が印加されるのを防いでいる。
After all the semiconductor switches SW1 to SW9 are turned off, the current flowing through the load LD flows through the path 3 in FIG. 10 and flows into the capacitor C41, and absorbs the inductive energy of the load LD. Further, when an ideal state is considered, if the voltage of the capacitor C41 is E d , for example, the voltage applied to the semiconductor switch S1 is E d . The voltage applied to the other semiconductor switches is also determined by the magnitude of the voltages of the capacitors C41 to C43.
Further, this prior art, prevents by individually controlling the voltage E d of each capacitor by connecting a control circuit CNT1~CNT3 each capacitor C41~C43, the overvoltage is applied to the semiconductor switches SW1~SW9 It is out.

ところで、この従来技術では、全ての半導体スイッチSW1〜SW9がオフした際に発生する配線インダクタンスL1による誘起電圧は、図10の経路4の配線長によって決まるが、この配線長は第1の従来技術に比べて短くなる。
従って、配線インダクタンスL1を図8に比べて小さくできるため、全ての半導体スイッチSW1〜SW9がオフした際の配線の誘起電圧を小さくでき、信頼性を向上させることができる。
しかしながら、コンデンサC41〜C43の電圧Eを個別に制御するための制御回路CNT1〜CNT3が必要であるため、装置のコスト上昇及び大型化を招くという問題がある。
By the way, in this prior art, the induced voltage due to the wiring inductance L S1 generated when all the semiconductor switches SW1 to SW9 are turned off is determined by the wiring length of the path 4 in FIG. Shorter than the prior art.
Therefore, since the wiring inductance L S 1 can be reduced as compared with FIG. 8, the induced voltage of the wiring when all the semiconductor switches SW1 to SW9 are turned off can be reduced, and the reliability can be improved.
However, since it is necessary to control circuit CNT1~CNT3 for controlling the voltage E d of the capacitor C41~C43 individually, which leads to increased cost and size of the apparatus.

そこで本発明の解決課題は、各従来技術の問題点を解消し、配線の誘起電圧による過電圧の発生を防止して信頼性を高めると共に、回路構成の簡略化により装置の小形化、低コスト化を可能にした電力変換装置を提供することにある。   Therefore, the problem to be solved by the present invention is to solve the problems of each conventional technique, to prevent the occurrence of overvoltage due to the induced voltage of the wiring, to improve the reliability, and to simplify the circuit configuration and reduce the size and cost of the device. An object of the present invention is to provide a power conversion device that enables the above.

上記課題を解決するため、請求項1に記載した発明は、交流電源の各相が、複数の半導体スイッチを介して負荷の各相にそれぞれ接続されてなる電力変換装置において、
前記交流電源の各相と前記半導体スイッチとの接続点に交流端子が接続された第1のダイオード整流回路と、
前記負荷の一相と前記半導体スイッチとの接続点に交流端子が接続され、かつ正負の直流端子が第1のダイオード整流回路と共通接続された第2のダイオード整流回路と、
前記正負の直流端子間に接続されたコンデンサと、により一相分の付加回路を構成し、
前記付加回路を前記交流電源と前記負荷との間に相数分接続し、かつ、
各相の前記コンデンサの各一端を、カソードが共通接続された各ダイオードのアノードに接続し、前記コンデンサの各他端を、アノードが共通接続された各ダイオードのカソードに接続して各相の前記コンデンサを互いに並列接続すると共に、これら全てのダイオードのオン電圧をほぼ等しくしたものである。
In order to solve the above-mentioned problem, the invention described in claim 1 is a power conversion device in which each phase of an AC power supply is connected to each phase of a load via a plurality of semiconductor switches.
A first diode rectifier circuit in which an AC terminal is connected to a connection point between each phase of the AC power source and the semiconductor switch;
A second diode rectifier circuit in which an AC terminal is connected to a connection point between one phase of the load and the semiconductor switch, and a positive and negative DC terminal is commonly connected to the first diode rectifier circuit;
An additional circuit for one phase is constituted by a capacitor connected between the positive and negative DC terminals,
Connecting the additional circuit by the number of phases between the AC power source and the load; and
One end of each capacitor of each phase is connected to the anode of each diode commonly connected to the cathode, and each other end of the capacitor is connected to the cathode of each diode commonly connected to the anode. Capacitors are connected in parallel with each other, and the on-voltages of all these diodes are substantially equal .

請求項2に記載した発明は、交流電源の各相が、複数の半導体スイッチを介して負荷の各相にそれぞれ接続されてなる電力変換装置において、
前記交流電源の各相と前記半導体スイッチとの接続点に交流端子が接続された第1のダイオード整流回路と、
前記負荷の一相と前記半導体スイッチとの接続点に交流端子が接続され、かつ正負の直流端子が第1のダイオード整流回路と共通接続された第2のダイオード整流回路と、
前記正負の直流端子間に接続されたコンデンサと、により一相分の付加回路を構成し、
前記付加回路を前記交流電源と前記負荷との間に相数分接続し、かつ、
各相の前記コンデンサの各一端を、それぞれ抵抗を介して共通接続し、前記コンデンサの各他端を、それぞれ抵抗を介して共通接続して各相の前記コンデンサを互いに並列接続すると共に、これら全ての抵抗の抵抗値をほぼ等しくしたものである。
The invention described in claim 2 is a power conversion device in which each phase of an AC power supply is connected to each phase of a load via a plurality of semiconductor switches.
A first diode rectifier circuit in which an AC terminal is connected to a connection point between each phase of the AC power source and the semiconductor switch;
A second diode rectifier circuit in which an AC terminal is connected to a connection point between one phase of the load and the semiconductor switch, and a positive and negative DC terminal is commonly connected to the first diode rectifier circuit;
An additional circuit for one phase is constituted by a capacitor connected between the positive and negative DC terminals,
Connecting the additional circuit by the number of phases between the AC power source and the load; and
One end of each capacitor of each phase is commonly connected via a resistor, and the other end of each capacitor is commonly connected via a resistor to connect the capacitors of each phase in parallel with each other. The resistance values of the resistors are approximately equal .

請求項3に記載した発明は、請求項1または2に記載した電力変換装置において、前記コンデンサの並列接続回路に、これらのコンデンサの電圧を制御するための単一の制御手段を接続したものである。
The invention described in claim 3, Oite power conversion device according to claim 1 or 2, the parallel connection circuit of the capacitor was connected to a single control means for controlling the voltage of the capacitor Is.

本発明によれば、配線インダクタンスを第1の従来技術よりも小さくして半導体スイッチへの過電圧の印加を防止し、信頼性を高めることができる。また、第2の従来技術に比べて、各相のコンデンサの電圧を制御する制御手段も単一で済むため、装置のコスト低減及び小型化が可能である。   According to the present invention, the wiring inductance can be made smaller than that of the first prior art to prevent the application of overvoltage to the semiconductor switch, and the reliability can be improved. Further, as compared with the second prior art, a single control means for controlling the voltage of the capacitor of each phase is sufficient, so that the cost and size of the apparatus can be reduced.

以下、図に沿って本発明の実施形態を説明する。
図1は、本発明の参考形態を示す構成図である。この参考形態の回路構成は、概ね図9に示した第2の従来技術に共通しており、異なる部分は、各相のコンデンサC41,C42,C43を並列接続し、これらの並列接続回路に、単一の制御回路CNT及びコンデンサC44を並列に接続した点にある。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
Figure 1 is a block diagram showing a reference embodiment of the present invention. The circuit configuration of this reference form is generally common to the second prior art shown in FIG. 9, and different portions are connected in parallel to capacitors C41, C42, C43 of each phase, A single control circuit CNT and a capacitor C44 are connected in parallel.

図1において、前記同様に、ACは三相交流電源、FRはリアクトルL1〜L3からなるフィルタ用リアクトル、FCはコンデンサC1〜C3からなるフィルタ用コンデンサ、DB11,DB12,DB13はそれぞれダイオードD1〜D6,D7〜D12,D13〜D18からなるダイオードブリッジ、MXは双方向性の半導体スイッチSW1〜SW9からなるマトリクスコンバータ、SD1,SD2,SD3はそれぞれダイオードD19,D20とD21,D22とD23,D24とからなるダイオード直列回路、C41,C42,C43はダイオード直列回路SD1,SD2,SD3の両端にそれぞれ接続されたコンデンサ、LDはインダクタンスL4〜L6により表した負荷である。   1, AC is a three-phase AC power source, FR is a filter reactor including reactors L1 to L3, FC is a filter capacitor including capacitors C1 to C3, and DB11, DB12, and DB13 are diodes D1 to D6, respectively. , D7 to D12 and D13 to D18, MX is a matrix converter consisting of bidirectional semiconductor switches SW1 to SW9, and SD1, SD2 and SD3 are diodes D19, D20 and D21, D22 and D23 and D24, respectively. Diode series circuits C41, C42, and C43 are capacitors connected to both ends of the diode series circuits SD1, SD2, and SD3, respectively, and LD is a load represented by inductances L4 to L6.

ここで、便宜的に各相ごとのダイオードブリッジDB11,DB12,DB13を何れも第1のダイオード整流回路、同じくダイオード直列回路SD1,SD2,SD3を何れも第2のダイオード整流回路というものとする。   For convenience, the diode bridges DB11, DB12, and DB13 for each phase are all referred to as a first diode rectifier circuit, and the diode series circuits SD1, SD2, and SD3 are all referred to as a second diode rectifier circuit.

すなわち、図1の回路は、三相交流電源ACの各相と半導体スイッチSW1〜SW3との接続点に交流端子が接続されたダイオードブリッジDB11(第1のダイオード整流回路)と、負荷LDの一相と半導体スイッチSW1〜SW3との接続点に交流端子が接続され、かつ正負の直流端子が前記ダイオードブリッジDB11(第1のダイオード整流回路)と共通接続されたダイオード直列回路SD1(第2のダイオード整流回路)と、第1,第2のダイオード整流回路に並列接続されたコンデンサC41と、により一相分(例えばU相分)の付加回路を構成し、これらの付加回路を交流電源ACと負荷LDとの間に三相分接続し、かつ、全相のコンデンサC41〜C43を互いに並列接続すると共に、コンデンサC41〜C43の並列接続回路に、その電圧を制御するための単一の制御回路CNT及びコンデンサC44を並列接続して構成されている。   That is, the circuit of FIG. 1 includes a diode bridge DB11 (first diode rectifier circuit) in which an AC terminal is connected to a connection point between each phase of the three-phase AC power supply AC and the semiconductor switches SW1 to SW3, and a load LD. A diode series circuit SD1 (second diode) in which an AC terminal is connected to a connection point between the phase and the semiconductor switches SW1 to SW3, and a positive and negative DC terminal is commonly connected to the diode bridge DB11 (first diode rectifier circuit). Rectifier circuit) and capacitor C41 connected in parallel to the first and second diode rectifier circuits constitute an additional circuit for one phase (for example, U phase), and these additional circuits are connected to AC power supply AC and a load. Connected to the LD for three phases, and all phase capacitors C41 to C43 are connected in parallel to each other, and capacitors C41 to C43 are connected in parallel. The road is composed of a single control circuit CNT and a capacitor C44 for controlling the voltage in parallel connection.

なお、前記制御回路CNTは、ダイオードDと抵抗Rとの並列接続回路に半導体スイッチQを直列に接続して構成されており、この制御回路CNTにコンデンサC44が並列に接続されている。
ここで、コンデンサC44の容量値は、コンデンサC41〜C43の容量値よりも大きくすることが望ましい。
The control circuit CNT is configured by connecting a semiconductor switch Q in series to a parallel connection circuit of a diode D and a resistor R, and a capacitor C44 is connected in parallel to the control circuit CNT.
Here, it is desirable that the capacitance value of the capacitor C44 be larger than the capacitance values of the capacitors C41 to C43.

この参考形態の動作を、図2を参照しながら以下に説明する。前提条件としては、前記同様に、マトリクスコンバータMXの出力電流がU相とV相にしか流れていない瞬間に全ての半導体スイッチSW1〜SW9をオフしたと仮定し、また、フィルタ用リアクトルFRに蓄積されたエネルギーはフィルタ用コンデンサFCによりすべて吸収し、ダイオードブリッジDB11,DB12,DB13を介してコンデンサC41,C42,C43により吸収されることはないものとする。
The operation of this reference embodiment will be described below with reference to FIG. As a precondition, as described above, it is assumed that all the semiconductor switches SW1 to SW9 are turned off at the moment when the output current of the matrix converter MX flows only in the U phase and the V phase, and is stored in the filter reactor FR. It is assumed that all of the energy absorbed by the filter capacitor FC is not absorbed by the capacitors C41, C42, C43 via the diode bridges DB11, DB12, DB13.

マトリクスコンバータMXを構成する全ての半導体スイッチSW1〜SW9がオフした後、負荷LDに流れていた電流は、図2の経路3及び経路5を流れ、コンデンサC41,C42及びC44に流入して負荷LDの誘導性エネルギーを吸収する。また、理想的な状態を考えた場合、コンデンサC41の電圧をEとすれば、例えば、半導体スイッチSW1に印加される電圧はEとなる。他の半導体スイッチに印加される電圧もコンデンサC41〜C43の電圧により決定される。
なお、制御回路CNTは、半導体スイッチQをオン、オフ制御することにより、コンデンサC44を介して各コンデンサC41〜C43を充放電させ、これらの電圧を所定値に制御するように動作する。
After all the semiconductor switches SW1 to SW9 constituting the matrix converter MX are turned off, the current flowing through the load LD flows through the path 3 and the path 5 in FIG. 2, flows into the capacitors C41, C42 and C44, and is loaded into the load LD. Absorbs inductive energy. Further, when an ideal state is considered, if the voltage of the capacitor C41 is E d , for example, the voltage applied to the semiconductor switch SW1 is E d . The voltages applied to the other semiconductor switches are also determined by the voltages of the capacitors C41 to C43.
The control circuit CNT operates so as to charge / discharge each of the capacitors C41 to C43 via the capacitor C44 by controlling the semiconductor switch Q on and off, and to control these voltages to a predetermined value.

この参考形態によれば、コンデンサC41から半導体スイッチSW1〜SW3までの配線長を短くできるため、第2の従来技術と同様に配線インダクタンスLS1が小さくなり(他の半導体スイッチ群についても同様)、誘起電圧も第1の従来技術に比べて小さくすることができる。
更に、誘起電圧が小さいことからコンデンサC41〜C43の静電容量を小さくすることができ、体積の小さいコンデンサを使用可能として装置の小型化に寄与することができる。
また、コンデンサC41〜C43の電圧を制御する制御回路の数が第2の従来技術よりも少なくなるので、低コスト化及び装置の小型化を図ることができる。
According to this reference mode, the wiring length from the capacitor C41 to the semiconductor switches SW1 to SW3 can be shortened, so that the wiring inductance L S 1 is reduced as in the second prior art (the same applies to other semiconductor switch groups). The induced voltage can also be reduced as compared with the first prior art.
Furthermore, since the induced voltage is small, the capacitances of the capacitors C41 to C43 can be reduced, and a capacitor having a small volume can be used, which contributes to downsizing of the device.
Further, since the number of control circuits for controlling the voltages of the capacitors C41 to C43 is smaller than that of the second prior art, it is possible to reduce the cost and the size of the apparatus.

次に、請求項に相当する本発明の第実施形態を、図3、図4に基づいて説明する。
この実施形態が参考形態と異なる点は、図3に示すように、コンデンサC41〜C43をオン電圧がほぼ等しいダイオードD25〜D30を介して並列接続した点である。すなわち、ダイオードD25,D27,D29のアノードがコンデンサC41〜C43の各一端に接続され、カソードが共通接続されてコンデンサC44の一端に接続されると共に、ダイオードD26,D28,D30のカソードがコンデンサC41〜C43の各他端に接続され、アノードが共通接続されてコンデンサC44の他端に接続される。
Next, a first embodiment of the present invention corresponding to claim 1 will be described with reference to FIGS.
This embodiment is different from the reference embodiment in that capacitors C41 to C43 are connected in parallel via diodes D25 to D30 having substantially the same ON voltage as shown in FIG. That is, the anodes of the diodes D25, D27, and D29 are connected to the respective ends of the capacitors C41 to C43, the cathodes are commonly connected to the one end of the capacitor C44, and the cathodes of the diodes D26, D28, and D30 are connected to the capacitors C41 to C41. Connected to the other ends of C43, the anodes are connected in common and connected to the other end of the capacitor C44.

前述した参考形態では、全ての半導体スイッチSW1〜SW9がオフすると図2の経路3及び経路5に電流が流れることになる。この場合、経路3では電流が4つのダイオードを通過し、経路5では電流が2つのダイオードを通過するので、ダイオードのオン電圧により決定される比率に従って経路3及び経路5に電流が分流する。
In the reference embodiment described above, when all the semiconductor switches SW1 to SW9 are turned off, a current flows through the path 3 and the path 5 in FIG. In this case, since the current passes through the four diodes in the path 3 and the current passes through the two diodes in the path 5, the current is shunted to the path 3 and the path 5 according to the ratio determined by the ON voltage of the diode.

ここで、全ての半導体スイッチSW1〜SW9がオフすると、経路3及び経路5に電流が流れ始める急峻な電流の立ち上がりで、配線に誘起電圧が発生することになるが、電流が流れ始める際は、上述したダイオードのオン電圧の比率の相違により、経路5だけに電流が流れ、経路3には電流が流れないような状態もあり得る。この場合、経路5の配線長は長いため、図2における配線インダクタンスL2によって発生する誘起電圧も大きくなり、結果として、半導体スイッチSW1〜SW9に印加される電圧が素子耐圧を超えるおそれがある。 Here, when all the semiconductor switches SW1 to SW9 are turned off, an induced voltage is generated in the wiring at the steep rise of the current at which the current starts to flow in the path 3 and the path 5, but when the current starts to flow, Due to the difference in the on-voltage ratio of the diode described above, there may be a state in which current flows only through the path 5 and no current flows through the path 3. In this case, since the wiring length of the path 5 is long, the induced voltage generated by the wiring inductance L S2 in FIG. 2 also increases, and as a result, the voltage applied to the semiconductor switches SW1 to SW9 may exceed the element breakdown voltage. .

しかし、図3の第実施形態のようにダイオードD25〜D30を付加した場合には、図4に示すように、経路3も経路5も電流が4つのダイオードを通過し、ダイオードのオン電圧により決定される比率が等しくなる。
従って、全ての半導体スイッチSW1〜SW9がオフした際に、経路3にも経路5にも均等に電流が流れることになり、経路5だけに電流が流れることによる配線インダクタンスLS2の誘起電圧の影響を低減することができる。この場合、経路3では、コンデンサC41から半導体スイッチSW1〜SW3までの配線長が短く配線インダクタンスLS1が小さいので(他の半導体スイッチ群についても同様)、配線インダクタンスにより誘起される電圧も小さくなり、結果として素子に印加される電圧を第1の従来技術に比べて小さくすることができる。
However, when the diodes D25 to D30 are added as in the first embodiment of FIG. 3, the current passes through the four diodes in both the path 3 and the path 5, as shown in FIG. The ratios determined are equal.
Therefore, when all of the semiconductor switches SW1 to SW9 are turned off, current flows equally in the path 3 and the path 5, and the induced voltage of the wiring inductance L S2 due to the current flowing only in the path 5 The influence can be reduced. In this case, in the path 3, since the wiring length from the capacitor C41 to the semiconductor switches SW1 to SW3 is short and the wiring inductance L S1 is small (the same applies to other semiconductor switch groups), the voltage induced by the wiring inductance is also small. As a result, the voltage applied to the element can be reduced as compared with the first prior art.

次に、請求項に相当する本発明の第実施形態を図5に基づいて説明する。
この実施形態は、第実施形態におけるダイオードD25〜D30をほぼ同一抵抗値の抵抗R1〜R6に置き換えたものであり、前述した経路3,5の通流抵抗の比率を等しくする原理は第実施形態と同様であって回路全体の動作も同様であるため、詳細な説明を省略する。
Next, a second embodiment of the present invention corresponding to claim 2 will be described with reference to FIG.
In this embodiment, the diodes D25 to D30 in the first embodiment are replaced with resistors R1 to R6 having substantially the same resistance value, and the principle of equalizing the ratio of the flow resistances of the paths 3 and 5 described above is the first. Since it is the same as that of the embodiment and the operation of the entire circuit is the same, detailed description is omitted.

なお、上述した各実施形態では、3個の半導体スイッチ(例えばSW1〜SW3)からなる一相分の半導体スイッチ群に、ダイオード(例えばD1〜D6,D19,D20)及びコンデンサ(C41)を接続した構成について説明したが、本発明は、例えば図6に示す他の実施形態のように、個々の半導体スイッチに対応させてその入出力側にダイオードとコンデンサとを接続するような場合にも適用可能である。
この図6において、D101,D211は半導体スイッチSW1の入力側の第1のダイオード整流回路を構成するダイオード、D191,D201は出力側の第2のダイオード整流回路を構成するダイオード、D102,D212は半導体スイッチSW2の入力側の第1のダイオード整流回路を構成するダイオード、D192,D202は出力側の第2のダイオード整流回路を構成するダイオード、D103,D213は半導体スイッチSW3の入力側の第1のダイオード整流回路を構成するダイオード、D193,D203は出力側の第2のダイオード整流回路を構成するダイオード、411,412,413はコンデンサ、R11,R21,R12,R22,R13,R23は抵抗である。
また、図示されていないが、他の半導体スイッチSW4〜SW6,SW7〜SW9についても周辺回路を同様に構成し、これらの周辺回路を、制御回路CNT及びコンデンサC44の並列接続回路に対して並列に接続すればよい。
In each of the embodiments described above, a diode (for example, D1 to D6, D19, and D20) and a capacitor (C41) are connected to a semiconductor switch group for one phase including three semiconductor switches (for example, SW1 to SW3). Although the configuration has been described, the present invention can also be applied to a case where a diode and a capacitor are connected to the input / output side of each semiconductor switch, for example, as in another embodiment shown in FIG. It is.
In FIG. 6, D101 and D211 are diodes constituting the first diode rectifier circuit on the input side of the semiconductor switch SW1, D191 and D201 are diodes constituting the second diode rectifier circuit on the output side, and D102 and D212 are semiconductors. A diode constituting the first diode rectifier circuit on the input side of the switch SW2, D192 and D202 are diodes constituting the second diode rectifier circuit on the output side, and D103 and D213 are first diodes on the input side of the semiconductor switch SW3. Diodes constituting the rectifier circuit, D193 and D203 are diodes constituting the second diode rectifier circuit on the output side, 411, 412, and 413 are capacitors, and R11, R21, R12, R22, R13, and R23 are resistors.
Although not shown, peripheral circuits are similarly configured for the other semiconductor switches SW4 to SW6 and SW7 to SW9, and these peripheral circuits are connected in parallel to the parallel connection circuit of the control circuit CNT and the capacitor C44. Just connect.

本発明の参考形態の構成図である。It is a block diagram of the reference form of this invention. 参考形態の動作説明図である。It is operation | movement explanatory drawing of a reference form. 本発明の第実施形態の構成図である。It is a block diagram of 1st Embodiment of this invention. 実施形態の動作説明図である。It is operation | movement explanatory drawing of 1st Embodiment. 本発明の第実施形態の構成図である。It is a block diagram of 2nd Embodiment of this invention. 本発明の他の実施形態の構成図である。It is a block diagram of other embodiment of this invention. 第1の従来技術を示す構成図である。Is a block diagram showing the first of the slave come technology. 第1の従来技術の動作説明図である。It is operation | movement explanatory drawing of a 1st prior art. 第2の従来技術を示す構成図である。It is a block diagram which shows a 2nd prior art. 第2の従来技術の動作説明図である。It is operation | movement explanatory drawing of a 2nd prior art.

符号の説明Explanation of symbols

AC:三相交流電源
FR:フィルタ用リアクトル
FC:フィルタ用コンデンサ
DB11,DB12,DB13:ダイオードブリッジ
MX:マトリクスコンバータ
SW1〜SW9:半導体スイッチ
SD1,SD2,SD3:ダイオード直列回路
C41〜C44:コンデンサ
R:抵抗
D:ダイオード
Q:半導体スイッチ
CNT:制御回路
LD:負荷
D25〜D30:ダイオード
R1〜R6:抵抗
AC: Three-phase AC power supply FR: Reactor for filter FC: Capacitor for filter DB11, DB12, DB13: Diode bridge MX: Matrix converter SW1-SW9: Semiconductor switch SD1, SD2, SD3: Diode series circuit C41-C44: Capacitor R: Resistance D: Diode Q: Semiconductor switch CNT: Control circuit LD: Load D25-D30: Diode R1-R6: Resistance

Claims (3)

交流電源の各相が、複数の半導体スイッチを介して負荷の各相にそれぞれ接続されてなる電力変換装置において、
前記交流電源の各相と前記半導体スイッチとの接続点に交流端子が接続された第1のダイオード整流回路と、
前記負荷の一相と前記半導体スイッチとの接続点に交流端子が接続され、かつ正負の直流端子が第1のダイオード整流回路と共通接続された第2のダイオード整流回路と、
前記正負の直流端子間に接続されたコンデンサと、により一相分の付加回路を構成し、
前記付加回路を前記交流電源と前記負荷との間に相数分接続し、かつ、
各相の前記コンデンサの各一端を、カソードが共通接続された各ダイオードのアノードに接続し、前記コンデンサの各他端を、アノードが共通接続された各ダイオードのカソードに接続して各相の前記コンデンサを互いに並列接続すると共に、これら全てのダイオードのオン電圧をほぼ等しくしたことを特徴とする電力変換装置。
In the power conversion device in which each phase of the AC power source is connected to each phase of the load via a plurality of semiconductor switches,
A first diode rectifier circuit in which an AC terminal is connected to a connection point between each phase of the AC power source and the semiconductor switch;
A second diode rectifier circuit in which an AC terminal is connected to a connection point between one phase of the load and the semiconductor switch, and a positive and negative DC terminal is commonly connected to the first diode rectifier circuit;
An additional circuit for one phase is constituted by a capacitor connected between the positive and negative DC terminals,
Connecting the additional circuit by the number of phases between the AC power source and the load; and
One end of each capacitor of each phase is connected to the anode of each diode commonly connected to the cathode, and each other end of the capacitor is connected to the cathode of each diode commonly connected to the anode. A power conversion device characterized in that capacitors are connected in parallel to each other, and the on-voltages of all these diodes are substantially equal .
交流電源の各相が、複数の半導体スイッチを介して負荷の各相にそれぞれ接続されてなる電力変換装置において、
前記交流電源の各相と前記半導体スイッチとの接続点に交流端子が接続された第1のダイオード整流回路と、
前記負荷の一相と前記半導体スイッチとの接続点に交流端子が接続され、かつ正負の直流端子が第1のダイオード整流回路と共通接続された第2のダイオード整流回路と、
前記正負の直流端子間に接続されたコンデンサと、により一相分の付加回路を構成し、
前記付加回路を前記交流電源と前記負荷との間に相数分接続し、かつ、
各相の前記コンデンサの各一端を、それぞれ抵抗を介して共通接続し、前記コンデンサの各他端を、それぞれ抵抗を介して共通接続して各相の前記コンデンサを互いに並列接続すると共に、これら全ての抵抗の抵抗値をほぼ等しくしたことを特徴とする電力変換装置。
In the power conversion device in which each phase of the AC power source is connected to each phase of the load via a plurality of semiconductor switches ,
A first diode rectifier circuit in which an AC terminal is connected to a connection point between each phase of the AC power source and the semiconductor switch;
A second diode rectifier circuit in which an AC terminal is connected to a connection point between one phase of the load and the semiconductor switch, and a positive and negative DC terminal is commonly connected to the first diode rectifier circuit;
An additional circuit for one phase is constituted by a capacitor connected between the positive and negative DC terminals,
Connecting the additional circuit by the number of phases between the AC power source and the load; and
One end of each capacitor of each phase is commonly connected via a resistor, and the other end of each capacitor is commonly connected via a resistor to connect the capacitors of each phase in parallel with each other. The power converter characterized by making resistance value of resistance of substantially equal .
請求項1または2に記載した電力変換装置において、
前記コンデンサの並列接続回路に、これらのコンデンサの電圧を制御するための単一の制御手段を接続したことを特徴とする電力変換装置。
In the power converter device according to claim 1 or 2 ,
A power conversion apparatus, wherein a single control means for controlling the voltage of these capacitors is connected to the parallel connection circuit of the capacitors .
JP2005037600A 2005-02-15 2005-02-15 Power converter Expired - Fee Related JP4696582B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005037600A JP4696582B2 (en) 2005-02-15 2005-02-15 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005037600A JP4696582B2 (en) 2005-02-15 2005-02-15 Power converter

Publications (2)

Publication Number Publication Date
JP2006230041A JP2006230041A (en) 2006-08-31
JP4696582B2 true JP4696582B2 (en) 2011-06-08

Family

ID=36990890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005037600A Expired - Fee Related JP4696582B2 (en) 2005-02-15 2005-02-15 Power converter

Country Status (1)

Country Link
JP (1) JP4696582B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6064982B2 (en) * 2014-12-12 2017-01-25 株式会社明電舎 DC breaker

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11262264A (en) * 1998-03-13 1999-09-24 Yaskawa Electric Corp Power converter
JP3864327B2 (en) * 1998-10-30 2006-12-27 株式会社安川電機 PWM cycloconverter
JP2003333826A (en) * 2002-05-14 2003-11-21 Yaskawa Electric Corp Power semiconductor module and bidirectional power supply using the same
JP2004320977A (en) * 2003-04-01 2004-11-11 Fuji Electric Holdings Co Ltd Power conversion circuit
JP2006109578A (en) * 2004-10-04 2006-04-20 Fuji Electric Holdings Co Ltd Power semiconductor module

Also Published As

Publication number Publication date
JP2006230041A (en) 2006-08-31

Similar Documents

Publication Publication Date Title
CN104620489B (en) power conversion device
US8792254B2 (en) Multilevel power converter and methods of manufacturing and operation thereof
AU2008310358B2 (en) Direct AC power converting apparatus
CN102035420B (en) Five-level converter
JP6079407B2 (en) Multi-level conversion circuit
US20100164446A1 (en) Bidirectional dc-dc converter
US6603647B2 (en) Method for controlling freewheeling paths in a matrix converter
US7626840B2 (en) Parallel multiplex matrix converter
US9643496B2 (en) Power conversion apparatus for vehicle and vehicle
JP5515386B2 (en) Snubber circuit for three-level power converter
WO2013005498A1 (en) Multilevel conversion circuit
CN103190061A (en) Filter circuit, and bidirectional power conversion apparatus provided with same
JP6714834B2 (en) 3-level power conversion circuit
JP2019062592A (en) Short-circuit failure detection circuit
JP5971685B2 (en) Power converter
JP4696582B2 (en) Power converter
JPH07312878A (en) Snubber circuit of 3-level inverter
JP7021623B2 (en) Multi-level power converter
JP3801085B2 (en) Power converter
JP2013176240A (en) Power conversion device
JP6788940B2 (en) Power converter
JP4859528B2 (en) Snubber circuit
CN112910234A (en) Boost converter and method for operating a boost converter
JP4774933B2 (en) Harmonic suppression device
KR102884623B1 (en) Dc-dc converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140311

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140311

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees