JP4859528B2 - Snubber circuit - Google Patents
Snubber circuit Download PDFInfo
- Publication number
- JP4859528B2 JP4859528B2 JP2006137123A JP2006137123A JP4859528B2 JP 4859528 B2 JP4859528 B2 JP 4859528B2 JP 2006137123 A JP2006137123 A JP 2006137123A JP 2006137123 A JP2006137123 A JP 2006137123A JP 4859528 B2 JP4859528 B2 JP 4859528B2
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- diode
- switching element
- capacitor
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は半導体電力変換装置に関わるものであり、スイッチング素子のスイッチング動作時に発生するサージ電圧からスイッチング素子を保護するために用いられるスナバ回路に関するものである。 The present invention relates to a semiconductor power converter, and relates to a snubber circuit used for protecting a switching element from a surge voltage generated during a switching operation of the switching element.
直流母線間にスイッチング素子を直列に接続し、該スイッチング素子が直列接続される点を交流端子とする電力変換装置においては、前記スイッチング素子が動作し電流が急変した場合に、配線インダクタンスによるdi/dtによって瞬間的に大きなサージ電圧が前記スイッチング素子の両端に発生し、前記スイッチング素子を破損してしまう恐れがある。このサージ電圧を吸収し前記スイッチング素子を保護するために、通常スイッチング素子の両端にはスナバ回路が付加される。 In a power conversion device in which switching elements are connected in series between DC buses, and the point where the switching elements are connected in series is an AC terminal, when the switching element operates and the current suddenly changes, di / Due to dt, a large surge voltage is instantaneously generated at both ends of the switching element, which may damage the switching element. In order to absorb the surge voltage and protect the switching element, a snubber circuit is usually added to both ends of the switching element.
図2は通常使用されるスナバ回路の例であり、図2を使用してスナバ回路の動作を説明する。なお、図2はスイッチング素子としてIGBTを使用した例である。
直流電圧源1から接続される直流母線正側11と直流母線負側12との間にスイッチング素子21とスイッチング素子22が直列に接続され、該直流母線正側11と該スイッチング素子21との間には配線インダクタンス71が、該スイッチング素子22と該直流母線負側12との間には配線インダクタンス72が存在する。前記スイッチング素子21と前記スイッチング素子22が接続されている点である交流端子61から負荷62が接続されている。
FIG. 2 shows an example of a normally used snubber circuit. The operation of the snubber circuit will be described with reference to FIG. FIG. 2 shows an example in which an IGBT is used as a switching element.
A
前記スイッチング素子21がターンオフし、前記配線インダクタンス71の電流が阻止され急激に減少する時、前記配線インダクタンス71のdi/dtにより前記スイッチング素子21に大きなサージ電圧が加わる。
同様に、前記スイッチング素子22がターンオフし、前記配線インダクタンス72の電流が阻止され急激に減少する時、前記配線インダクタンス72のdi/dtにより前記スイッチング素子22に大きなサージ電圧が加わる。
When the
Similarly, when the switching
前記スイッチング素子21に発生するサージ電圧を吸収するために、前記スイッチング素子21の前記直流母線正側11に接続されている端子にスナバコンデンサ311を接続し、該スナバコンデンサ311の他端とスナバダイオード411のアノード側とを接続し、該スナバダイオード411のカソード側と前記スイッチング素子21の前記交流端子側の端子とを接続し、前記スナバコンデンサ311と前記スナバダイオード411との接続点からスナバ抵抗器51を接続し、該スナバ抵抗器51の他端を前記直流母線負側12に接続する。
In order to absorb a surge voltage generated in the
これにより、前記スイッチング素子21がターンオフした場合には、前記配線インダクタンス71を流れる電流は、前記配線インダクタンス71→前記スナバコンデンサ311→前記スナバダイオード411の経路で前記スナバコンデンサ311を充電しながら緩やかに減少するので、前記スイッチング素子21に加わるサージ電圧を低減することができる。前記スナバコンデンサ311に充電された電荷は、前記直流母線負側12→前記スナバ抵抗器51→前記スナバコンデンサ311→前記配線インダクタンス71→前記直流母線正側11の経路で、前記スナバコンデンサ311の定数と前記スナバ抵抗器51の定数で決定される時定数で前記直流電圧源1の電圧まで放電される。
As a result, when the switching
同様に前記スイッチング素子22に発生するサージ電圧を吸収するために、前記スイッチング素子22の前記直流母線負側12に接続されている端子にスナバコンデンサ321を接続し、該スナバコンデンサ321の他端とスナバダイオード421のカソード側とを接続し、該スナバダイオード421のアノード側と前記スイッチング素子22の前記交流端子側の端子とを接続し、前記スナバコンデンサ321と前記スナバダイオード421の接続点からスナバ抵抗器52を接続し、該スナバ抵抗器52の他端を前記直流母線正側11に接続する。
Similarly, in order to absorb a surge voltage generated in the
これにより、前記スイッチング素子22がターンオフした場合には、前記配線インダクタンス72を流れる電流は、前記スナバダイオード421→前記スナバコンデンサ321→前記配線インダクタンス72の経路で前記スナバコンデンサ321を充電しながら緩やかに減少するので、前記スイッチング素子22に加わるサージ電圧を低減することができる。前記スナバコンデンサ321に充電された電荷は、前記直流母線負側12→前記配線インダクタンス72→前記スナバコンデンサ321→前記スナバ抵抗器52→前記直流母線正側11の経路で、前記スナバコンデンサ321の定数と前記スナバ抵抗器52の定数で決定される時定数で前記直流電圧源1の電圧まで放電される。
As a result, when the switching
以上のように、スナバコンデンサ、スナバダイオード、スナバ抵抗器からなるスナバ回路によりスイッチング素子に加わるサージ電圧を低減することができるが、大電流の電力変換装置の場合、スナバ回路に流れる電流も大きくなるため、スナバ回路に使用するスナバコンデンサ、スナバダイオードは大電流に対応したものが必要となる。 As described above, the surge voltage applied to the switching element can be reduced by the snubber circuit including the snubber capacitor, the snubber diode, and the snubber resistor. However, in the case of a large current power converter, the current flowing through the snubber circuit also increases. For this reason, a snubber capacitor and a snubber diode used in the snubber circuit must be capable of handling a large current.
ダイオードの場合、電流容量の大きなものはスナバ回路に必要な特性を得ることが困難となる。スナバ回路に使用するダイオードは逆回復時間が短いことが重要であるが、ダイオードは電流容量が大きくなると急激に逆回復時間も大きくなってしまう。従って逆回復時間を小さくするためには、小電流容量のダイオードを複数個並列に接続し使用する方法がとられる。
特開平6−335232号公報に、スナバコンデンサとスナバダイオードの直列回路の組を並列に複数個接続し、各スナバコンデンサとスナバダイオードの接続点を直接接続しスナバ抵抗器を共通に使用する方法が提案されている。
In the case of a diode, it is difficult to obtain the characteristics required for the snubber circuit if the current capacity is large. It is important that the diode used in the snubber circuit has a short reverse recovery time, but if the current capacity of the diode increases, the reverse recovery time increases rapidly. Therefore, in order to reduce the reverse recovery time, a method in which a plurality of diodes having a small current capacity are connected in parallel is used.
Japanese Patent Laid-Open No. 6-335232 discloses a method in which a plurality of sets of series circuits of snubber capacitors and snubber diodes are connected in parallel, the connection points of the snubber capacitors and snubber diodes are directly connected, and a snubber resistor is used in common. Proposed.
図3にスナバコンデンサとスナバダイオードの直列回路の組を2個並列に接続し、各スナバコンデンサとスナバダイオードの接続点を直接接続しスナバ抵抗器を共通に使用する方法を示す。図3において、例えばスイッチング素子21にサージ電圧が加わろうとした場合、スナバコンデンサ311とスナバダイオード411の直列回路の組、およびスナバコンデンサ312とスナバダイオード412の直列回路の組に電流が流れるが、該スナバダイオード411と該スナバダイオード412は完全に並列に接続されているため、前記各スナバダイオード411、412の電気的特性、特に順方向電圧降下のバラツキにより、前記各スナバダイオード411、412に流れる電流に不平衡が生じ、極端な場合には前記各スナバダイオード411、412のどちらか一方に電流が集中することもありえる。そのため、前記各スナバダイオード411、412の電流容量は、並列数の割には小さくすることが出来ない。
以上の点に顧みて、本発明ではスナバダイオードを並列に接続した場合に、並列に接続された複数の各スナバダイオードの電流分担を均等にすることにより、個々のダイオードの電流容量を必要最小限に小さくする方法を提供するものである。 In view of the above points, in the present invention, when snubber diodes are connected in parallel, the current sharing of each of the plurality of snubber diodes connected in parallel is made equal, thereby minimizing the current capacity of each diode. A method for reducing the size is provided.
本発明は、直流母線間にスイッチング素子を直列に接続し、該スイッチング素子が直列接続される点を交流端子とし、スナバダイオードとスナバコンデンサとを直列接続した回路を複数個並列に接続した回路を前記各スイッチング素子と並列に接続した電力変換装置において、前記それぞれのスナバダイオードとスナバコンデンサとの接続点からそれぞれダイオードもしくはインピーダンス素子を接続し、該それぞれのダイオードもしくはインピーダンス素子の他端を共通のスナバ抵抗器に接続したことを特徴とする。 The present invention is a circuit in which switching elements are connected in series between DC buses, a point in which the switching elements are connected in series is an AC terminal, and a plurality of circuits in which a snubber diode and a snubber capacitor are connected in series are connected in parallel. In the power conversion device connected in parallel with each of the switching elements, a diode or an impedance element is connected from a connection point between the respective snubber diode and the snubber capacitor, and the other end of the respective diode or impedance element is connected to a common snubber. It is connected to a resistor.
本構成によれば、複数のコンデンサとスナバダイオードの直列回路の組は、ダイオードもしくはインピーダンス素子により分離されており、各スナバダイオードに流れる電流は、直列に接続されているスナバコンデンサによる分だけになるので、各スナバダイオードの順電圧降下のバラツキにかかわらず均等となる。従って個々のスナバダイオードの電流容量は並列数に応じた必要最小値にすることができる。 According to this configuration, a set of a series circuit of a plurality of capacitors and a snubber diode is separated by a diode or an impedance element, and a current flowing through each snubber diode is only by a snubber capacitor connected in series. Therefore, it becomes equal regardless of variations in forward voltage drop of each snubber diode. Therefore, the current capacity of each snubber diode can be set to a necessary minimum value corresponding to the number of parallel connections.
図1は、本発明装置の一実施例であって、図2と同じ符号のものは図2と同じものである。以下に図1を例に説明する。 FIG. 1 shows an embodiment of the apparatus of the present invention, and the same reference numerals as those in FIG. 2 are the same as those in FIG. An example will be described below with reference to FIG.
図1は、本発明装置の一実施例であって、図2と同じ符号のものは図2と同じものである。以下に図1を例に説明する。
スイッチング素子21には、スナバコンデンサ311とスナバダイオード411の直列回路の組と、スナバコンデンサ312とスナバダイオード412の直列回路に組とが並列に接続され、該スナバコンデンサ311と該スナバダイオード411の接続点にはダイオード811のカソード側が接続され、該スナバコンデンサ312と該スナバダイオード412の接続点にはダイオード812のカソード側が接続され、該ダイオード811のアノード側と該ダイオード812のアノード側とは共通のスナバ抵抗器51に接続され、該スナバ抵抗器51の他端は直流母線負側12に接続されている。
FIG. 1 shows an embodiment of the apparatus of the present invention, and the same reference numerals as those in FIG. 2 are the same as those in FIG. An example will be described below with reference to FIG.
A set of a series circuit of a
スイッチング素子22には、スナバコンデンサ321とスナバダイオード421の直列回路の組と、スナバコンデンサ322とスナバダイオード422の直列回路の組とが並列に接続され、該スナバコンデンサ321と該スナバダイオード421の接続点にはダイオード821のアノード側が接続され、該スナバコンデンサ322と該スナバダイオード422の接続点にはダイオード822のアノード側が接続され、該ダイオード821のカソード側と該ダイオード822のカソード側とは共通のスナバ抵抗器52に接続され、該スナバ抵抗器52の他端は直流母線正側11に接続されている。
A set of a series circuit of a
前記スイッチング素子21がターンオフし、配線インダクタンス71の電流が急激に減少する影響により、前期スイッチング素子21にサージ電圧が加わろうとした場合、前記スナバコンデンサ311と前記スナバダイオード411の直列回路の組と、前記スナバコンデンサ312と前記スナバダイオード412の直列回路の組とに電流が流れる。この時、前記スナバコンデンサ311と前記スナバダイオード411の接続点と、前記スナバコンデンサ312と前記スナバダイオード412の接続点との間は、逆方向に直列接続された前記ダイオード811、812を経由して接続されているので、前記スナバコンデンサとダイオードの接続点間のどちらかの方向へ電流が流れることはない。つまりスナバコンデンサへの充電中は、前記スナバコンデンサ311と前記スナバダイオード411の直列回路の組と、前記スナバコンデンサ312と前記スナバダイオード412の直列回路の組は前記ダイオード811、812によって完全に分離されている。従って、前記スナバダイオー411には前記スナバコンデンサ311を充電する電流のみが、前記スナバダイオー412には前記スナバコンデンサ312を充電する電流のみが流れる。従って、前記スナバダイオード411と412の電流は完全に同じとなる。
When a surge voltage is applied to the
前記スナバコンデンサ311、312への充電が完了した後は、前記スナバコンデンサ311、312の電圧は前記直流電圧源1の電圧より高くなっており、前記ダイオード811、812には順方向の電圧がかかるので、前記スナバ抵抗器51と前記ダイオード811、812を経由して前記スナバコンデンサ311、312の放電が開始され、前記スナバコンデンサ311、312の電圧が前記直流電圧源1の電圧と等しくなるまで放電される。
After the charging of the
前記スイッチング素子22がターンオフし、配線インダクタンス72の電流が急激に減少する影響により、前記スイッチング素子22にサージ電圧が加わろうとした場合も、前記スナバコンデンサ321、322、前記スナバダイオード421、422、前記ダイオード821、822の回路が前記と同様に動作する。
The
図4は、本発明装置の他の実施例であって、図1と同じ符号のものは図1と同じものである。以下に図4を例に説明する。
図1の、各スナバコンデンサとスナバダイオードとの接続点と、共通のスナバ抵抗器とを接続している各ダイオードが、図4ではインピーダンス素子に変わっている。つまり図1においてダイオード811、812、821、822であったものが、図3ではインピーダンス素子911、912、921、922になっている。なお、ここでいうインピーダンス素子とは、抵抗器又はリアクトルを用いる。
本実施例では、各スナバコンデンサとスナバダイオードの直列回路の組の分離のためにインピーダンス素子を用いている。スナバダイオード411と412の順電圧降下に差がある場合、前記スナバダイオード411、412の電流に不平衡が生じようとするが、不平衡電流がインピーダンス素子を流れることにより、インピーダンス素子の電圧降下が両ダイオードの順電圧降下の差と等しくなり、それ以上の不平衡は生じないよう作用する。
FIG. 4 shows another embodiment of the device of the present invention, and the same reference numerals as those in FIG. 1 are the same as those in FIG. An example will be described below with reference to FIG.
In FIG. 4, each of the diodes connecting the connection point between each snubber capacitor and the snubber diode and the common snubber resistor in FIG. 1 is changed to an impedance element. That is, the
In this embodiment, an impedance element is used to separate a set of series circuits of each snubber capacitor and snubber diode. When there is a difference in the forward voltage drop between the
前記インピーダンス素子911、912にリアクトルを使用する場合、該リアクトルが働く期間は数μsの間であり、電圧は前記スナバダイオード411と412の順電圧降下の差で、せいぜい数10mV、多くても数100mVに対してだけインピーダンスとして動作すればよいので、前記リアクトルのインダクタンス値は小さく、電流容量も小さくてよい。
When a reactor is used for the
前記インピーダンス素子911、912に抵抗を用いる場合にでも、小さな抵抗値で図3のように前記スナバダイオード411、412を直接並列に接続した場合に比べて、前記スナバダイオード411と412の電流バランスを大幅に改善することができる。
Even when resistors are used for the
以上により、大きな電流容量が必要なスナバ回路において、大電流容量のスナバダイオードを使用せずに小電流容量のスナバダイオードを複数個使用してスナバを構成する際にも、各スナバダイオード電流の不平衡を防止することができるため、各スナバダイオードの電流容量を並列数に応じた必要最小値にすることができる。 As described above, in a snubber circuit that requires a large current capacity, when a snubber is configured by using a plurality of small current capacity snubber diodes without using a large current capacity snubber diode, the current of each snubber diode is not affected. Since the balance can be prevented, the current capacity of each snubber diode can be set to a necessary minimum value corresponding to the number of parallel connections.
前記各実施例ではスナバコンデンサとスナバダイオードの直列回路を2組使用した場合を示したが、2組以上使用した場合においても、組数によらず本発明は有効である。 In each of the above embodiments, two series of snubber capacitors and snubber diodes are used. However, even when two or more sets are used, the present invention is effective regardless of the number of sets.
1 直流電圧源
11 直流母線正側
12 直流母線負側
21、22 スイッチング素子
311、312、321、322 スナバコンデンサ
411、412、421、422 スナバダイオード
51、52 スナバ抵抗器
61 交流端子
62 負荷
71、72 配線インダクタンス
811、812、821、822 ダイオード
911、912、921、922 インピーダンス素子
DESCRIPTION OF
Claims (2)
前記それぞれのスナバダイオードとスナバコンデンサとの接続点からそれぞれダイオードを接続し、該それぞれのダイオードの他端を共通のスナバ抵抗器に接続したことを特徴とするスナバ回路。 A switching element is connected in series between the DC buses, a point where the switching elements are connected in series is an AC terminal, and a circuit in which a plurality of circuits in which a snubber diode and a snubber capacitor are connected in series is connected in parallel In the power converter connected in parallel with
A snubber circuit, wherein a diode is connected from a connection point between each snubber diode and a snubber capacitor, and the other end of each diode is connected to a common snubber resistor.
前記それぞれのスナバダイオードとスナバコンデンサとの接続点からそれぞれインピーダンス素子を接続し、該それぞれのインピーダンス素子の他端を共通のスナバ抵抗器に接続したことを特徴とするスナバ回路。
A switching element is connected in series between the DC buses, a point where the switching elements are connected in series is an AC terminal, and a circuit in which a plurality of circuits in which a snubber diode and a snubber capacitor are connected in series is connected in parallel In the power converter connected in parallel with
A snubber circuit, wherein an impedance element is connected from a connection point between each of the snubber diodes and the snubber capacitor, and the other end of each impedance element is connected to a common snubber resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006137123A JP4859528B2 (en) | 2006-05-17 | 2006-05-17 | Snubber circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006137123A JP4859528B2 (en) | 2006-05-17 | 2006-05-17 | Snubber circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007312467A JP2007312467A (en) | 2007-11-29 |
| JP4859528B2 true JP4859528B2 (en) | 2012-01-25 |
Family
ID=38844814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006137123A Expired - Fee Related JP4859528B2 (en) | 2006-05-17 | 2006-05-17 | Snubber circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4859528B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5241421B2 (en) * | 2008-10-16 | 2013-07-17 | 株式会社日立製作所 | Power converter |
| CN103312138B (en) * | 2013-06-28 | 2015-12-23 | 王达开 | A kind of power switching device series high-tension circuit of automatically pressure limiting |
| JP7276006B2 (en) * | 2019-08-29 | 2023-05-18 | 富士電機株式会社 | Snubber circuit and power converter |
| JP7276005B2 (en) * | 2019-08-29 | 2023-05-18 | 富士電機株式会社 | Snubber circuit and power converter |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2873643B2 (en) * | 1992-03-24 | 1999-03-24 | 富士通電装株式会社 | Series regulator protection circuit |
| JPH05308782A (en) * | 1992-04-28 | 1993-11-19 | Hitachi Ltd | Power converter |
| JPH06335232A (en) * | 1993-05-21 | 1994-12-02 | Mitsubishi Electric Corp | Snubber circuit for switching element and switching circuit |
| JP2003033044A (en) * | 2001-07-09 | 2003-01-31 | Mitsubishi Electric Corp | Snubber circuit |
-
2006
- 2006-05-17 JP JP2006137123A patent/JP4859528B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007312467A (en) | 2007-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100477474C (en) | Three-level neutral point clamping inverter circuit | |
| US10348187B2 (en) | DC-DC converter having a reverse flow protection function | |
| CN110277770A (en) | The double insurance device of module storage connection | |
| US9231415B2 (en) | Stored electric power discharging circuit for inverter | |
| JP6106072B2 (en) | Power converter | |
| KR20220024907A (en) | Short Circuit Protection System and Method for Flying Capacitor Based Buck Boost Converter | |
| JP6714834B2 (en) | 3-level power conversion circuit | |
| JP5095330B2 (en) | Inverter device | |
| JP4946747B2 (en) | Power storage system | |
| JP4859528B2 (en) | Snubber circuit | |
| US20150303856A1 (en) | Motor driving circuit | |
| JP4850009B2 (en) | Matrix converter | |
| JP4662022B2 (en) | Matrix converter | |
| JP7154439B2 (en) | Inrush current control circuit for DC power supply air conditioner | |
| JP4773172B2 (en) | Voltage detection method for power switching element and power conversion device using the same | |
| JP7101334B2 (en) | Snubber circuit | |
| JP6439835B1 (en) | Multi-level power converter and control method thereof | |
| JP4293197B2 (en) | DC power supply holding circuit | |
| JP5982632B2 (en) | In-vehicle power supply circuit and in-vehicle power supply unit using the same | |
| JP2014165964A (en) | Snubber circuit for three-level inverter | |
| JP7215370B2 (en) | snubber circuit | |
| CN112910234A (en) | Boost converter and method for operating a boost converter | |
| JP6814982B2 (en) | Power converter | |
| JP2006296159A (en) | Power converter | |
| JP2014087144A (en) | Bleeder resistor energization circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111101 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4859528 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |