JP4715040B2

JP4715040B2 - 半導体装置

Info

Publication number: JP4715040B2
Application number: JP2001174731A
Authority: JP
Inventors: 孝敏小林; 惣彦別田; 新一吉渡
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2001-06-08
Filing date: 2001-06-08
Publication date: 2011-07-06
Anticipated expiration: 2021-06-08
Also published as: JP2002368192A

Description

【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置などのコンバータ、インバータなどに適用するパワー半導体モジュールに関する。
【０００２】
【従来の技術】
近年，産業用インバータなどの電力変換装置において，40kW〜1MWクラスの大容量品の需要が高まってきており，これに使用されるパワーデバイスにはさらなる小型化，高信頼性，使いやすさが求められている。このようなパワーデバイスでは制御する電流は数百A以上となり，半導体素子での発生損失（熱）は数百Ｗ以上となる。そのため、パワーモジュールには放熱，ジュール熱を考慮した熱設計が求められる。
【０００３】
一般的なIGBTモジュールの断面構造を図８に示す。ここで，半導体素子（チップ１）で発生した熱は，絶縁基板２→ヒートシンク（Ｃuベース３）→冷却体（放熱フイン図示せず）と移動し，外界に放熱される。パワーモジュールは省スペース化と大容量化が図られている。そのため，パッケージとしての熱抵抗は大きくなり，実使用時のチップ接合温度(Tj)の上昇が心配される。Tjを保証温度125℃以下に保つためには，チップの低損失化と，パッケージの適切な熱設計が必要となる。しかしながら、大容量化のためには、同特性のチップを複数並列に接続して使用されるのが通例であり、かかるチップを並列接続する場合に同じタイミングでオン・オフさせるために一直線上に配置していた。
【０００４】
【発明が解決しようとする課題】
パワーモジュールの大容量化をはかるために複数のチップを並列接続した場合に、これら複数のチップが同時にオン・オフのスイッチングを行いその配置個所の温度上昇が避けられないばかりか、チップ相互の熱干渉の問題が生じ、熱的な不具合による特性の低下が考えられる。
本発明は、チップで発生した熱をパッケージ内で効率良く拡散させ， Tjの上昇(ΔTj)を抑える構造を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、複数のトランジスタチップが絶縁基板上において並列に接続され１つのスイッチング素子をなすものにおいて、前記トランジスタチップが千鳥状に絶縁基板上に配置されていることとする。前記のスイッチング素子をなすものが複数形成されインバータ回路の各アームのスイッチング素子となるのがよい。また、前記トランジスタチップにダイオードチップが並列に接続されたものとする。そして、絶縁基板上のトランジスタチップのエミッタの接続個所に抵抗低減のための接続体を介在させるのがよい。その際にトランジスタチップのエミッタと接続体との接合がボンデイングワイヤであることとする。半導体装置が３００A／１２００Vまたは４５０A／１２００Vの定格であることとする。
【０００６】
【発明の実施の形態】
図２に示す簡易モデルでチップ配置を有限要素法解析で検討を行った。1はチップ、２は銅パターンが両面に形成された絶縁基板、３はＣuベース、４は冷却体である。図３に示す解析結果から，二つのチップ１にオフセット量を与えパッケージ上に対角配置することで，チップ間隔を大きく取った場合と同様に熱干渉を軽減でき，ΔTjを抑えられることが分かる。なお，Tjはチップセンターの温度である。また，この対角配置により，Al₂O₃(λ＝20W/m.K)で構成された絶縁基板であっても，従来大定格モジュールに採用されていた高熱伝導率を有するAlN(λ＝170W/m.K)を用いた場合と同等のΔTjを実現できることが分かる。
図２、図３の解析結果から，Tjはチップ配置に影響を受けることが分かる。そこで，Tjの上昇を抑えるためIGBTチップの配置を図４のように対角（千鳥）配置とし、絶縁基板２にはAl₂O₃を採用した。大きいチップ１ａがＩＧＢＴチップであり、小さいチップ１ｂがダイオードチップである。この場合は、３つのＩＧＢＴチップ１ａが並列に接続されて１つのスイッチング素子をなし、このスイッチング素子が６組配置されインバータの各アームを形成することとなる。ダイオードチップ１ｂは、フリーホイリング用であり、この場合はＩＧＢＴチップ１つに対して１つ設けているが、並列接続したＩＧＢＴチップ１ａの３つに対して１つあるいは２つとしてもよい。９はＣｕベース３に空けた貫通孔であり、Ｃｕベース３の応力が絶縁基板２に加わるのを軽減するためのものである。ここで重要なのは、ＩＧＢＴチップ１ａを千鳥状に配置することである。チップ配置の効果を確認するため，熱伝導解析と温度測定実験を実施した。解析対象は300A/1,200V定格パッケージとし，発熱量は約70W/chip，冷却条件は周囲温度Ta=25℃，強制空冷(v=3.5m/s)とした。図５は熱解析による温度分布図，図６はサーモグラフィーによる実験での温度分布図である。図５のシミュレーション結果，図６の実測結果ともに複数あるＩＧＢＴチップの特定のチップのみが高温になることはなく，チップで発生した熱が効率良くパッケージ内で拡散されていることが確認できる。これはＩＧＢＴのチップを千鳥配置としたことにより，熱干渉を抑え，パッケージ全体を冷却体への熱伝導に有効利用できた結果である。
図７は450A/1,200V定格パッケージをfc=1kHz，100%負荷で動作させた場合を想定したシミュレーション結果である。実動作時はIGBT，ダイオード(Free Wheeling Diode)チップともに発熱するが，この場合も，各相内で特定のチップのみが熱干渉によって高温となる現象は生じていないことが温度分布図から確認できる。
【０００７】
図１に内部配線モデルの一部を示し、（ａ）は蓋を外した状態での平面図であり、（ｂ）は側面の一部断面図である。本実施例の特徴である薄型パッケージでは，従来の銅バーによる空中配線が困難であり，端子と絶縁基板間および絶縁基板と絶縁基板間の接続配線高さを低く抑える必要がある。課題は細いアルミワイヤーに最大450A(1,200V系)の大電流を流すことによるワイヤー発熱温度を，封止用シリコーンゲルの耐熱温度以下になるよう設計することである。
【０００８】
IN部（電極）よりDC450Aを流し，アルミワイヤー及び銅配線を通りOUT部（銅配線端部）から流れ出る設定とし、通電条件をインバータ運転条件の450A(t=60sec)で解析を行った。解析の都合上，ワイヤー形状は角柱としたが，実ワイヤーの断面積と等しくなるように構造モデルを作成した。解析ソフトはSOLIDIS3D(スイスISE社製)を用い，過渡解析モードで60秒後の電流密度分布及び温度分布の計算を行った。
解析及び実測（サーモグラフィー）による450A(t=60sec)通電時のワイヤー温度及びワイヤー位置とワイヤー温度の関係をみると、解析結果が実測値とほぼ一致することが確認できた。発熱状態は，電流経路が最短となるワイヤーに電流が集中的に流れ（温度148℃），封止ゲルの耐熱温度以上となることが明確となった。電流集中の改善策として，▲１▼絶縁基板上の銅配線のコーナー部にＲを付ける，▲２▼Ｒ付け＋アルミワイヤーの太線化について検証した。改善策▲１▼及び改善策▲２▼について解析した結果、電流経路の銅配線コーナー部にＲを付けることにより，電流のアンバランスが改善され，ワイヤー位置による温度分布がなだらかになった。さらにアルミワイヤーを太線化することで抵抗を下げ，ワイヤー全体の温度を94℃まで下げられることが分かった。
改善策▲２▼で解析したワイヤー位置と電流密度の結果をみると、Ｒ付けすることにより，改善前に比べワイヤー間での電流密度差が少なくなり，太線化により電流密度自体の値を下げている。以上より，銅配線コーナー部へのＲ付け及びワイヤーの太線化が電流アンバランスの改善，ワイヤー温度上昇の低減に有効であることが示され，目標温度以内におさめることができた。
【０００９】
図１に示す製品例は、スイッチング素子が６枚の絶縁基板２に分けてＣｕベース３の上に並置して搭載されており、Ｃｕベース３はその板厚が４ｍｍ、外形サイズが縦１２２ｍｍ、横１６２ｍｍである。一方、各絶縁基板２は、板厚０．３２ｍｍのアルミナ板に銅パターンを両面に接合したセラミックであり、その外形サイズは縦３８ｍｍ、横４１．９ｍｍである。そして、Ｃｕベース３と各絶縁基板２とがＳｎ−Ｐｂ半田で半田接合されており、その半田接合層の厚さは０．１５ｍｍである。各絶縁基板２上には３つのＩＧＢＴチップ１ａが千鳥状に配置されて電気的には並列接続にされている。そして、ＩＧＢＴチップ１ａに対応するようにダイオードチップ１ｂが、ＩＧＢＴチップ１ａの搭載されずにあいている位置にダイオードとＩＧＢＴそれぞれが隣接するように３つ配置されている。このようにＩＧＢＴチップ１ａに隣接してダイオードチップ１ｂを設けるとトランジスタのエミッタとダイオードのアノードを接続するステッチボンデイングがしやすくなるので、製造が容易となる利点もある。５は主電流が流れる主端子であり、６は制御信号を与えるための制御端子である。この例では左側の主端子が下より上アームのコレクタ、下アームのエミッタの順になっており、右側の主端子がＵ，Ｖ，Ｗの各中間出力端子となっている。そして更に、上アーム側のＩＧＢＴチップのエミッタがワイヤで接続される銅パターン上に幅４ｍｍ、板厚１．５ｍｍの銅板の接続体７が介在している。この接続体７はチップのダイボンデイング時に同時に接続すればよい。この接続体７により、主端子での抵抗が、２ｍΩから１ｍΩに低減することができ、パッケージ全体の発熱低下と電圧ドロップの低減が図られている。また、主電流が流れる部分でのワイヤボンデイングされる銅パターンには電流集中が起きやすくそれによる発熱がしやすいので、主電流が通流する個所でのワイヤボンデイングする銅パターンは直線であることが好ましいが、配置レイアウトの関係で必ずしも直線とはできずにＬ字状に形成する場合がある。このようなＬ字状とする時は、ワイヤボンデイングする部分の銅パターンの幅を他の部分の幅よりも広くして電流集中を防ぐようにしておけばよい。
【００１０】
以上の実施例において、インバータのためのスイッチング素子の配置について説明したが、本発明は少なくとも２つのトランジスタチップ(バイポーラ、MOS、ＩＧＢＴなど)を並列に接続して大容量化を図り、同時にオン・オフさせるものであれば、複数の並列のトランジスタチップからなるスイッチング素子が１つだけ設けられるもの、例えば自動車の内燃機関点火回路のスイッチング素子にも適用ができる。
【００１１】
【発明の効果】
以上のように、主スイッチング素子のチップを絶縁基板上において並列に接続する場合に千鳥状に配置することで、大容量化と小型化が進むパワーデバイスの信頼性向上に重要な熱分担の均等化あるいは低減を図ることができる。
【図面の簡単な説明】
【図１】本発明による絶縁基板６枚形のパワー半導体モジュール製品の構成図であり、（ａ）は平面図、（ｂ）は側面部分断面図
【図２】本発明の簡易モデルの斜視図
【図３】図２の簡易モデルの解析結果状態図
【図４】本発明の解析用平面図
【図５】図４の構成の熱解析による温度分布図
【図６】図４の構成のサーモグラフィーによる実験での温度分布図
【図７】450A/1,200V定格パッケージをfc=1kHz，100%負荷で動作させた場合を想定したシミュレーション結果の温度分布図
【図８】従来のＩＧＢＴモジュールの断面図
【符号の説明】
１チップ
１ａＩＧＢＴチップ
１ｂダイオードチップ
２絶縁基板
２ａ銅パターン
３Ｃｕベース
４冷却体
５主端子
６制御端子
７接続体

Claims

複数のトランジスタチップが絶縁基板上において並列に接続され１つのスイッチング素子をなすものにおいて、前記トランジスタチップが千鳥状に絶縁基板上に配置されていることを特徴とする半導体装置。
前記のスイッチング素子をなすものが複数形成されインバータ回路の各アームのスイッチング素子となることを特徴とする請求項１記載の半導体装置。
前記トランジスタチップにダイオードチップが並列に接続されたことを特徴とする請求項２記載の半導体装置。
絶縁基板上のトランジスタチップのエミッタの接続個所に抵抗低減のための接続体を介在させたことを特徴とする請求項２記載の半導体装置。
トランジスタチップのエミッタと接続体との接合がボンデイングワイヤであることを特徴とする請求項４記載の半導体装置。
半導体装置が３００A／１２００Vまたは４５０A／１２００Vの定格であることを特徴とする請求項２記載の半導体装置。