JP4718145B2 - 半導体装置及びゲート電極の製造方法 - Google Patents
半導体装置及びゲート電極の製造方法 Download PDFInfo
- Publication number
- JP4718145B2 JP4718145B2 JP2004253520A JP2004253520A JP4718145B2 JP 4718145 B2 JP4718145 B2 JP 4718145B2 JP 2004253520 A JP2004253520 A JP 2004253520A JP 2004253520 A JP2004253520 A JP 2004253520A JP 4718145 B2 JP4718145 B2 JP 4718145B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- layer
- forming
- electrode opening
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/202—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials for lift-off processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
Landscapes
- Electrodes Of Semiconductors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Junction Field-Effect Transistors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
本発明の半導体装置の製造方法においては、前記ゲート電極開口形成工程において、ゲート電極形成対象面上に、紫外線レジスト層を少なくとも1層含むゲート電極開口形成用層が形成され、該ゲート電極開口形成用層にゲート電極開口が形成される。前記オーバーゲート形成用層形成工程において、前記ゲート電極開口形成用層上に、ゲート電極におけるオーバーゲート部を形成するためのオーバーゲート形成用層が形成される。前記ゲート電極開口縮小工程において、前記ゲート電極開口の開口径が縮小される。前記ゲート電極形成工程において、前記ゲート電極開口にゲート電極が形成される。
以上により、高性能で微細なゲート電極を有する半導体装置が効率よくかつ簡便に製造される。該半導体装置においては、微細なゲート電極を用いた電界効果トランジスタを安定に多数集積化させることができ、また、微細化度の異なる複数のゲート電極を形成することができるため、多機能でかつ高性能である。
本発明の半導体装置は、電界効果トランジスタ等に好適な微細なゲート電極を有するので、高性能である。また、微細化度の異なる複数のゲート電極を備える場合や、任意にオフセット量が調整された複数のオフセットゲートを備える場合には、多機能でかつ高性能である。
本発明のゲート電極の製造方法においては、前記ゲート電極開口形成工程において、ゲート電極形成対象面上に、紫外線レジスト層を少なくとも1層含むゲート電極開口形成用層が形成され、該ゲート電極開口形成用層にゲート電極開口が形成される。前記オーバーゲート形成用層形成工程において、前記ゲート電極開口形成用層上に、ゲート電極におけるオーバーゲート部を形成するためのオーバーゲート形成用層が形成される。前記ゲート電極開口縮小工程において、前記ゲート電極開口の開口径が縮小される。前記ゲート電極形成工程において、前記ゲート電極開口にゲート電極が形成される。以上により、高性能で微細なゲート電極が効率よくかつ簡便に製造される。該ゲート電極は、ゲート長が短く微細な構造を有するので、高周波特性に優れ、準ミリ・ミリ波帯電波の送受信用乃至高速信号処理用(光通信用)デバイスとして有用な電界効果トランジスタに好適に使用することができる。
本発明の半導体装置の製造方法及びゲート電極の製造方法は、ゲート電極開口形成工程と、オーバーゲート形成用層形成工程と、ゲート電極開口縮小工程と、ゲート電極形成工程とを含み、更に必要に応じてその他の工程を含む。
本発明の半導体装置は、本発明の半導体装置の製造方法により製造され、本発明のゲート電極は、本発明のゲート電極の製造方法により製造される。
以下、本発明の半導体装置の製造方法及びゲート電極の製造方法の説明をすると共に、その説明を通じて本発明の半導体装置及びゲート電極の内容を明らかにする。
前記ゲート電極開口形成工程は、ゲート電極形成対象面上に、紫外線レジスト層を少なくとも1層含むゲート電極開口形成用層を形成し、該ゲート電極開口形成用層にゲート電極開口を形成する工程である。
前記ゲート電極形成対象面としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、各種半導体装置におけるゲート電極形成対象面などが挙げられるが、これらの中でも、準ミリ・ミリ波帯電波の送受信用乃至高速信号処理用(光通信用)デバイスとして有用な電界効果トランジスタのゲート電極形成面が特に好適に挙げられる。
前記ゲート電極形成対象面には、オーミック電極などが形成されているのが好ましい。この場合、少なくとも一対のオーミック電極が形成されているのが好ましい。該オーミック電極としては、特に制限はなく、公知のものの中から適宜選択することができ、例えば、半絶縁性GaAs基板上に、バッファ層、InGaAs電子走行層、AlGaAs電子供給層、GaAs低抵抗層を積層形成させたものなどが挙げられる。該オーミック電極における各層の積層は、例えば、MOCVD法、などにより行うことができる。素子同士を電気的に分離するには、酸素注入を行うことにより活性領域を形成することができる。
また、前記ゲート電極形成対象面に低抵抗層が形成されていてもよく、該低抵抗層部分をエッチング処理等により除去してリセス領域を形成してもよい。
前記ゲート電極開口形成用層としては、紫外線レジスト層を少なくとも1層含み、ゲート電極開口を形成することができる限り特に制限はなく、目的に応じて適宜選択することができるが、前記紫外線レジスト層のほかに、後述するオーバーゲート形成用層と相溶しない不相溶層を更に含むのが好ましい。
この場合、前記オーバーゲート形成用層により、マッシュルームゲート電極を効率よく形成することができる点で有利である。なお、この場合、前記ゲート電極開口形成用層が、前記ゲート電極形成対象面上に前記不相溶層と前記紫外線レジスト層とをこの順に有していると、前記紫外線レジスト層により前記不相溶層に前記ゲート電極用開口を形成することができ、該不相溶層上に前記オーバーゲート形成用層を形成することができる点で有利である。
前記レジスト材料の具体例としては、後述するレジストパターン厚肉化材料に含まれる樹脂と高い相溶性を示すものが好ましく、ノボラック系レジスト、アクリル系レジスト、シクロオレフィン−マレイン酸無水物系(COMA系)レジスト、シクロオレフィン系レジスト、PHS系レジスト、ハイブリッド系(脂環族アクリル系−COMA系共重合体)レジスト、などが挙げられる。これらは、フッ素修飾等されていてもよい。これらは、1種単独で使用してもよいし、2種以上を併用してもよいが、これらの中でも前記ノボラック樹脂が特に好ましい。
前記紫外線レジスト層の厚みとしては、特に制限はなく、前記ゲート電極形成対象面の材質、エッチング条件等に応じて適宜選択することができるが、例えば、通常、0.05〜2000μm程度である。
前記不相溶層を設ける場合、前記紫外線レジスト層に前記ゲート電極用開口を形成した後、このゲート電極開口が形成された前記紫外線レジスト層を用いて前記不相溶層をエッチングすること等により、該ゲート電極開口を前記不相溶層に転写することができる。
また、前記ゲート電極開口形成用層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、公知の塗布形成方法が好適に挙げられ、例えば、スピンコート法などが挙げられる。
前記オーバーゲート形成用層形成工程は、前記ゲート電極開口形成用層上に、ゲート電極におけるオーバーゲート部を形成するためのオーバーゲート形成用層を形成する工程である。
前記オーバーゲート形成用層としては、ゲート電極におけるオーバーゲート部を形成することができる限り、特に制限はなく、前記ゲート電極形成用層の種類等に応じて適宜選択することができ、例えば、逆テーパーレジスト層、積層レジスト層、などが好適に挙げられる。
前記逆テーパーレジスト層は、前記不相溶層が、アクリル樹脂、ポリエステル樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリオレフィン樹脂、エポキシ樹脂、ポリアミド樹脂、及びポリイミド樹脂から選択される少なくとも1種により形成されているばあい、特にポリメチルメタクリレート樹脂により形成されている場合に好適に形成することができる。
前記積層レジスト層は、前記不相溶層がSiNにより形成されている場合に好適に形成することができる。
なお、前記サイドエッチング可能な層にサイドエッチング(セットバック形成)を行うと、これにより形成された空間を、前記ゲート電極におけるオーバーゲート部を形成するための空間とすることができる。
前記オーバーゲート形成用層に形成する開口寸法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、0.20〜1.00μm程度であるのが好ましい。該オーバーゲート形成用層に開口を形成する方法としては、特に制限はなく、目的に応じて公知の条件に従い、公知の露光、現像方法が好適に挙げられる。
前記オーバーゲート形成用層の材料としては、適宜、市販品を使用することができる。
前記オーバーゲート形成用層は、公知の塗布形成方法により形成することができる。なお、前記塗布の方法としては、特に制限はなく、目的に応じて公知の方法の中から適宜選択することができ、例えば、スピンコート法などが挙げられる。
前記ゲート電極開口縮小工程としては、前記ゲート電極開口の開口径(開口寸法、開口面積)を縮小させる工程である。
前記ゲート電極開口縮小工程としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ゲート電極開口が形成されたゲート電極開口形成用層における少なくともゲート電極開口を含む領域に、少なくとも樹脂を含有するレジストパターン厚肉化材料を塗布し、該ゲート電極開口形成用層を厚肉化させることにより行われるのが特に好ましい。
この場合、前記ゲート電極用開口に該レジストパターン厚肉化材料が塗布されると、該ゲート電極開口が厚肉化され、該ゲート電極開口上にミキシング層が形成され、該ゲート電極開口の開口径(開口寸法、開口面積)が縮小される。その結果、前記ゲート電極開口を形成する際に用いた露光光(紫外線)による露光限界を超えて(該露光光(紫外線)の波長よりも短い電離放射線で露光したかのように)、より微細なゲート電極開口が形成される。
前記レジストパターン厚肉化材料の組成、組成比、配合量、濃度、粘度等としては、特に制限はなく、目的に応じて適宜選択することができるが、該レジストパターン厚肉化材料における水以外の成分の総含有量が、5〜40質量%であるのが、前記ゲート電極用開口の厚肉化量、即ち前記ゲート電極開口の開口径(開口寸法、開口面積)の縮小量の制御の観点から好ましい。
前記ゲート電極開口縮小工程を行うタイミングとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記オーバーゲート形成用層形成工程の前及び/又は後が好適に挙げられる。
前記レジストパターン厚肉化材料は、樹脂を少なくとも含有してなり、更に必要に応じて適宜選択した、界面活性剤、架橋剤、水溶性芳香族化合物、芳香族化合物を一部に有してなる樹脂、有機溶剤、相間移動触媒、水酸基を少なくとも2つ有する多価アルコールとを含有してなり、その他の成分などを含有してなる。
前記水溶性としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、25℃の水100gに対し、前記レジストパターン厚肉化材料が0.1g以上溶解する水溶性が好ましい。
前記アルカリ性としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、25℃の2.38質量%テトラメチルアンモニウムハイドロオキサイド(TMAH)水溶液100gに対し、前記レジストパターン厚肉化材料が0.1g以上溶解する水溶性が好ましい。
前記レジストパターン厚肉化材料の態様としては、水溶液あるが、コロイド液、エマルジョン液などの態様であってもよいが、水溶液であるのが好ましい。
前記樹脂としては、特に制限はなく目的に応じて適宜選択することができるが、水溶性乃至アルカリ可溶性であるのが好ましく、架橋反応を生ずることが可能あるいは架橋反応を生じないが水溶性架橋剤と混合可能であるのがより好ましい。
前記樹脂としては、良好な水溶性乃至アルカリ可溶性を示す観点からは、極性基を2以上有するものが好ましい。
前記極性基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、水酸基、アミノ基、スルホニル基、カルボニル基、カルボキシル基、これらの誘導基、などが好適に挙げられる。これらは、1種単独で前記樹脂に含まれていてもよいし、2種以上の組合せで前記樹脂に含まれていてもよい。
前記水溶性樹脂としては、例えば、ポリビニルアルコール、ポリビニルアセタール、ポリビニルアセテート、ポリアクリル酸、ポリビニルピロリドン、ポリエチレンイミン、ポリエチレンオキシド、スチレン−マレイン酸共重合体、ポリビニルアミン、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、水溶性メラミン樹脂、水溶性尿素樹脂、アルキッド樹脂、スルホンアミド樹脂などが挙げられる。
前記アルカリ可溶性樹脂としては、例えば、ノボラック樹脂、ビニルフェノール樹脂、ポリアクリル酸、ポリメタクリル酸、ポリp−ヒドロキシフェニルアクリラート、ポリp−ヒドロキシフェニルメタクリラート、これらの共重合体などが挙げられる。
本発明においては、該環状構造を少なくとも一部に有する樹脂を1種単独で使用してもよいし、2種以上を併用してもよく、また、これを前記樹脂と併用してもよい。
前記ポリビニルアリールエーテル樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、4−ヒドロキシベンジルエーテル、などが挙げられる。
前記ポリビニルアリールエステル樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、安息香酸エステル、などが挙げられる。
前記ポリフェノール化合物としては、例えば、カテキン、アントシアニジン(ペラルゴジン型(4’−ヒドロキシ),シアニジン型(3’,4’−ジヒドロキシ),デルフィニジン型(3’,4’,5’−トリヒドロキシ))、フラバン−3,4−ジオール、プロアントシアニジン、などが挙げられる。
前記芳香族カルボン酸化合物としては、例えば、サリチル酸、フタル酸、ジヒドロキシ安息香酸、タンニン、などが挙げられる。
前記ナフタレン多価アルコール化合物としては、例えば、ナフタレンジオール、ナフタレントリオール、などが挙げられる。
前記ベンゾフェノン化合物としては、例えば、アリザリンイエローA、などが挙げられる。
前記フラボノイド化合物としては、例えば、フラボン、イソフラボン、フラバノール、フラボノン、フラボノール、フラバン−3−オール、オーロン、カルコン、ジヒドロカルコン、ケルセチン、などが挙げられる。
前記ポリシクロアルカン類としては、例えば、ノルボルナン、アダマンタン、ノルピナン、ステランなどが挙げられる。
前記シクロアルカン類としては、例えば、シクロペンタン、シクロヘキサン、などが挙げられる。
前記縮合環としては、例えば、ステロイドなどが挙げられる。
なお、前記環状構造を一部に有してなる樹脂における該環状構造のモル含有率は、例えば、NMR等を用いて測定することができる。
前記界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができるが、非イオン性界面活性剤、カチオン性界面活性剤、アニオン性界面活性剤、両性界面活性剤などが挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。これらの中でも、金属イオンを含有しない点で非イオン性界面活性剤が好ましい。
前記ゲート電極開口が形成されている層が前記紫外線レジスト層、前記不相溶層である場合には、前記界面活性剤の含有量が50ppm未満であっても、例えば0ppmであっても、所望の程度に前記ゲート電極開口を縮小させることができる。一方、前記含有量が、50ppm以上であると、パターンの屈曲部や微細パターンと大面積パターンとの接合部等においてミキシング層(相溶層)が形成され易く、パターン消失等が生ずることがあり、例えば、ゲートパッド用パターンと接するフィンガパターンの開口に消失等が生ずることがある。
前記架橋剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、熱又は酸によって架橋を生じる水溶性のものが好ましく、その中でも、アミノ系架橋剤がより好ましい。
前記アミノ系架橋剤としては、例えば、メラミン誘導体、ユリア誘導体、ウリル誘導体などが好適に挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。
前記メラミン誘導体としては、例えば、アルコキシメチルメラミン、これらの誘導体などが挙げられる。
前記ウリル誘導体としては、例えば、ベンゾグアナミン、グリコールウリル、これらの誘導体などが挙げられる。
前記架橋剤の前記レジストパターン厚肉化材料における含有量としては、前記樹脂等の種類・含有量等により異なり一概に規定することができないが、目的に応じて適宜決定することができる。
前記水溶性芳香族化合物としては、芳香族化合物であって水溶性を示すものであれば特に制限はなく、目的に応じて適宜選択することができるが、25℃の水100gに対し1g以上溶解する水溶性を示すものが好ましく、25℃の水100gに対し3g以上溶解する水溶性を示すものがより好ましく、25℃の水100gに対し5g以上溶解する水溶性を示すものが特に好ましい。
前記レジストパターン厚肉化材料が該水溶性芳香族化合物を含有していると、該水溶性芳香族化合物に含まれる環状構造により、得られるレジストパターンのエッチング耐性を顕著に向上させることができる点で好ましい。
前記フラボノイド化合物としては、例えば、フラボン、イソフラボン、フラバノール、フラボノン、フラボノール、フラバン−3−オール、オーロン、カルコン、ジヒドロカルコン、ケルセチン、などが挙げられる。
前記極性基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、水酸基、カルボキシル基、カルボニル基、スルホニル基などが挙げられる。
前記有機溶剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルコール系有機溶剤、鎖状エステル系有機溶剤、環状エステル系有機溶剤、ケトン系有機溶剤、鎖状エーテル系有機溶剤、環状エーテル系有機溶剤、などが挙げられる。
前記レジストパターン厚肉化材料が前記有機溶剤を含有していると、該レジストパターン厚肉化材料における、前記樹脂、前記水酸基を少なくとも2つ有する多価アルコール、前記架橋剤等の溶解性を向上させることができる点で有利である。
前記鎖状エステル系有機溶剤としては、例えば、乳酸エチル、プロピレングリコールメチルエーテルアセテート(PGMEA)、などが挙げられる。
前記環状エステル系有機溶剤としては、例えば、γ−ブチロラクトン等のラクトン系有機溶剤、などが挙げられる。
前記ケトン系有機溶剤としては、例えば、アセトン、シクロヘキサノン、ヘプタノン等のケトン系有機溶剤、などが挙げられる。
前記鎖状エーテル系有機溶剤としては、例えば、エチレングリコールジメチルエーテル、などが挙げられる。
前記環状エーテル系有機溶剤としては、例えば、テトラヒドロフラン、ジオキサン、などが挙げられる。
前記相間移動触媒としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、有機物などが挙げられ、その中でも塩基性であるものが好適に挙げられる。
前記相間移動触媒が前記レジストパターン厚肉化材料に含有されていると、レジストパターンの材料の種類に関係なく良好なかつ均一な厚肉化効果を示し、レジストパターンの材料に対する依存性が少なくなる点で有利である。なお、このような前記相間移動触媒の作用は、例えば、前記レジストパターン厚肉化材料を用いて厚肉化する対象であるレジストパターンが、酸発生剤を含有していても、あるいは含有していなくても、害されることはない。
前記相間移動触媒の具体例としては、クラウンエーテル、アザクラウンエーテル、オニウム塩化合物などが挙げられる。
前記相間移動触媒は、1種単独で使用してもよいし、2種以上を併用してもよく、これらの中でも、水への溶解性の高さの点で、オニウム塩化合物が好ましい。
前記ピリジニウム塩としては、例えば、ヘキサデシルピリジニウム・ブロマイド(Hexadecylpyridinium bromide)、などが挙げられる。
前記チアゾリウム塩としては、例えば、3−ベンジル−5−(2−ヒドロキシエチル)−4−メチルチアゾリウム・クロライド(3-Benzyl-5-(2-hydroxyethyl)-4-methylthiazolium chloride)、などが挙げられる。
前記ホスホニウム塩としては、例えば、テトラブチルホスホニウム・クロライド(Tetrabutylphosphonium chloride)、などが挙げられる。
前記ピペラジニウム塩としては、例えば、1,1−ジメチル−4−フェニルピペラジニウム(1,1-Dimethyl-4-phenylpiperazinium iodide)、などが挙げられる。
前記エフェドリニウム塩としては、例えば、(−)−N,N−ジメチルエフェドリニウム・ブロマイド((-)-N,N-Dimethylephedrinium bromide)、などが挙げられる。
前記キニニウム塩としては、例えば、N−ベンジルキニニウム・クロライド(N-Benzylquininium chloride)、などが挙げられる。
前記シンコニニウム塩としては、例えば、N−ベンジルシンコニニウム・クロライド(N-Benzylcinchoninium chloride)、などが挙げられる。
前記相間移動触媒の含有量が、10,000ppm以下であると、ライン系パターン等のレジストパターンをそのサイズに依存性なく厚肉化することができる点で有利である。
前記相間移動触媒の含有量は、例えば、液体クロマトグラフィーで分析することにより測定することができる。
前記水酸基を少なくとも2つ有する多価アルコールとしては、特に制限はなく目的に応じて適宜選択することができ、例えば、糖類、糖類の誘導体、配糖体、ナフタレン多価アルコール化合物、などが挙げられる。
などが好適に挙げられる。
前記糖類の誘導体としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アミノ糖、糖酸、デオキシ糖、糖アルコール、グリカール、ヌクレオシド、などが好適に挙げられる。
前記配糖体としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、フェノール配糖体、などが好適に挙げられる。該フェノール配糖体としては、例えば、サリシン、アルブチン、4−アミノフェニルガラクトピラノシド、などが好適に挙げられる。
前記ナフタレン多価アルコール化合物としては、例えば、ナフタレンジオール、ナフタレントリオール、などが挙げられる。
前記水酸基を少なくとも2つ有する多価アルコールの含有量が、0.001質量部未満であると、該レジストパターン厚肉化材料の厚肉化量が、レジストパターンサイズに依存性を示すことがあり、10質量%を超えると、レジスト材料によっては、レジストパターンの一部が溶解してしまうことがある。
前記その他の成分としては、本発明の効果を害しない限り特に制限はなく、目的に応じて適宜選択することができ、公知の各種添加剤、例えば、熱酸発生剤、アミン系、アミド系、アンモニウム塩素等に代表されるクエンチャーなどが挙げられる。
前記レジストパターン厚肉化材料の塗布の方法としては、特に制限はなく、公知の塗布方法の中から適宜選択することができ、例えば、ローラーコート法、ディップコート法、スプレーコート法、バーコート法、ニーダーコート法、カーテンコート法、などが挙げられるが、スピンコート法などが特に好適に挙げられる。該スピンコート法の場合、その条件としては例えば、回転数が100〜10000rpm程度であり、800〜5000rpmが好ましく、時間が1秒〜10分程度であり、1秒〜90秒が好ましい。
なお、前記プリベーク(加温・乾燥)の条件、方法等としては、レジストパターンを軟化させない限り特に制限はなく、目的に応じて適宜選択することができるが、例えば、その回数としては、1回であってもよいし、2回以上であってもよい。2回以上の場合、各回におけるプリベークの温度は、一定であってもよいし、異なっていてもよく、前記一定である場合、60〜150℃程度が好ましく、70〜120℃がより好ましく、また、その時間としては、30〜300秒程度が好ましく、40秒〜100秒がより好ましい。
なお、前記塗布ベーク(ミキシングベーク)の条件、方法等としては、特に制限はなく、目的に応じて適宜選択することができるが、前記プリベーク(加温・乾燥)よりも通常高い温度条件が採用される。前記塗布ベーク(ミキシングベーク)の条件としては、例えば、温度が60〜150℃程度であり、90〜130℃が好ましく、時間が30〜300秒程度であり、40秒〜100秒が好ましい。
図1に示すように、まず、ゲート電極形成対象面1上に紫外線レジスト層(i線レジスト層)2を形成した後(図1の上段左図)、紫外線(i線)を露光し、現像することにより、ホールパターン(ゲート電極開口)を形成する(図1の上段中央図)。前記紫外線(i線)の露光時における紫外線レジスト層2上での光強度分布はパターン中心で最も高く、中心から遠ざかるほど光強度は弱くなる。ここで一定量以上の光が照射された部分(強露光部7x)は現像液に溶解するが、光照射量が一定量未満の部分(弱露光部7y及び未露光部7z)は、基板上に残存する。この弱露光部7yでは、感光剤の一部反応、現像液やリンス液の染込み等により、他の樹脂の相溶性が高くなる。
次に、紫外線レジスト層2の表面にレジストパターン厚肉化材料100を付与(塗布)して塗膜を形成し(図1の上段右図)、ここでミキシングベークを行うと、紫外線レジスト層2における弱露光部7yと、レジストパターン厚肉化材料100との界面においてレジストパターン厚肉化材料1の紫外線レジスト層2へのミキシング(含浸)が起こり、ミキシング層6が形成される(図1の下段左図)。この後、現像処理を行うことによって、付与(塗布)したレジストパターン厚肉化材料100の内、紫外線レジスト層2と相互作用(ミキシング)していない部分乃至相互作用(ミキシング)が弱い部分(水溶性の高い部分)が溶解除去され、ミキシング層6が形成(現像)される。なお、前記現像は、水現像であってもよいし、アルカリ現像液による現像であってもよい。
前記ゲート電極形成工程は、前記ゲート電極開口にゲート電極を形成する工程である。
前記ゲート電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、蒸着法などが好適に挙げられる。
前記蒸着法により蒸着させる金属材料としては、電極材料として公知のものの中から適宜選択することができるが、例えば、Al、Ti、Pt、Auなどが好適に挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。また、これらの金属は、積層されて前記T型電極を形成してもよく、この場合、例えば、Ti、Pt、Auの積層膜により前記T型電極を形成する態様などが好適に挙げられる。
前記その他の工程としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、前記ゲート電極開口をマスクとして用いてゲート電極形成対象面を掘り込むゲート電極形成対象面掘り込み工程、などが好適に挙げられる。
なお、前記ゲート電極形成対象面掘り込み工程により掘り込まれた前記ゲート電極形成対象面部分を「リセス領域」と称し、該「リセス領域」における端部壁面を「リセス端」と称することがある。
前記ゲート電極形成対象面掘り込み工程は、例えば、エッチング処理により好適に行うことができ、該エッチング処理としては、特に制限はなく、例えば、ドライエッチングなどが好ましい。
前記エッチング処理の条件等としては、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート電極形成対象面掘り込み工程を前記ゲート電極開口形成工程の後であって前記ゲート電極開口縮小工程の前に行う場合、まず、前記ゲート電極開口を形成し、これをマスクとして前記リセス領域を掘り込み形成した後で、該ゲート電極開口を縮小し、この縮小されたゲート電極開口をマスクとして、ゲート電極を形成する。したがって、前記リセス領域と前記ゲート電極(ファインゲート電極)との位置ズレは生じない。ゲート電極が形成されるリセス領域(低抵抗層除去領域)を形成するためのパターニングと、前記ゲート電極開口を形成するためのパターニングとを一度に行うので、パターニング時の開口位置合わせが不要である。この開口位置合わせが必要な場合には、その位置合わせ精度によってゲート電極の周辺構造の形成精度が決定され、制限されてしまい、該位置合わせ精度が十分ではなく位置ズレがある場合には、前記リセス領域と、形成するゲート電極との間で位置ズレが発生してしまうという問題がある。超高周波デバイスでは、前記ゲート電極(ファインゲート電極)端から前記リセス領域におけるリセス端までの距離は0.1μm以下程度であり、前記位置ズレに基づき該距離にばらつきがあると、デバイスとしての均一性が低下し、回路動作の周波数低下の原因となり、デバイス特性にバラツキが生ずるという問題がある。しかし、前記ゲート電極形成対象面掘り込み工程を前記ゲート電極開口形成工程の後であって前記ゲート電極開口縮小工程の前に行う場合には、位置合わせが不要であり、露光装置のレイヤ重ね合わせの必要がなく、上述のような問題がない。
本発明のゲート電極におけるオーバーゲート部、又は本発明の半導体装置におけるゲート電極のオーバーゲート部は、前記ゲート電極形成対象面上に形成されたSiN層に接して位置し、又は他の層を介さずにゲート電極形成面上に位置する。
−レジストパターン厚肉化材料(相溶層形成用塗液)の調製−
表1に示す材料を用いてレジストパターン厚肉化材料(相溶層形成用塗液)を調製した。表1中のカッコ内の数値は、質量部を示す。また、前記「樹脂」としては、ポリビニルアセタール樹脂(積水化学社製、KW−3)、ポリビニルアルコール樹脂(クラレ社製、PVA−102)を用いた。また、前記架橋剤としては、ウリル=テトラメトキシメチルグリコールウリル(三和ケミカル社製)、ユリア=N、N’−ジメトキシメチルジメトキシエチレンユリア(三和ケミカル社製)、メラミン=ヘキサメトキシメチルメラミン(三和ケミカル社製)を用いた。また、前記界面活性剤としては、多核フェノールエトキシレート系界面活性剤(非イオン系界面活性剤、旭電化社製、PC−8)、第一級アルコールエトキシレート系界面活性剤(非イオン系界面活性剤、旭電化社製、TN−80)、を用いた。また、主溶剤成分としての、純水(脱イオン水)とイソプロピルアルコールとの混合液(質量比は、純水(脱イオン水):イソプロピルアルコール=98.6:0.4とした。
半導体基板上に紫外線レジスト(i線レジスト:住友化学社製、PFI−32A8)によるレジスト膜を形成した後、i線を照射(露光量:190mJ/cm2)し、現像することにより、溝パターン(幅300nm)を形成した。
次に、上述したレジストパターン厚肉化材料を前記幅300nmのi線レジストパターン(溝パターン)上に、スピンコート法により、初めに1000rpm/5sの条件で、次に3,500rpm/40sの条件で300nmの厚みに塗布した後、85℃/70s、90〜100℃/70sの条件で前記塗布ベークを行った後、純水でレジストパターン厚肉化材料を60秒間リンスし、相互作用(ミキシング)していない部分を除去し、レジストパターン厚肉化材料により厚肉化したレジストパターンを現像させることにより、表2に示すように開口寸法が縮小された。なお、表2中、「エッジラフネス低減化材料」は、レジストパターン厚肉化材料を意味し、「相溶処理」は、ミキシング処理を意味し、「開口長」は、開口寸法を意味する。
次に、非イオン性界面活性剤の含有量(添加量)が異なる5種のレジストパターン厚肉化材料(相溶層形成用塗液)E,G,H,I,Jを調製し、i線ポジ型レジストにおける開口に作用させた。なお、レジストパターン厚肉化材料(相溶層形成用塗液)E,G,H,I,Jの界面活性剤の含有量(添加量)は、全体に対し、それぞれ0ppm,45ppm,500ppm,5000ppm,10000ppmとした。
−半導体装置の製造−
図2に示す通り、半絶縁性GaAs基板上に、バッファ層、InGaAs電子走行層、AlGaAs電子供給層、及びGaAs低抵抗層を順次、MOCVD法により積層形成(図示せず)させ、また、酸素注入により活性領域を形成した後、AuGe(20nm)/Au(200nm)電極を用いてオーミック電極(ソース電極及びドレイン電極)を形成した。この半絶縁性GaAs基板の表面を、図2に示すようにゲート電極形成対象面1とした(図2の左の最上段図)。
前記ゲート電極開口を形成した後、レジストパターン厚肉化材料(相溶層形成用塗液)Gをスピンコート法により、紫外線レジスト層2上に、厚みが200nmとなるように塗布した。塗布後、95℃で70秒間及び105℃で70秒間の熱処理を連続して施し、前記ゲート電極開口にミキシング層(相溶層)を形成させた。ミキシング層(相溶層)を形成した後、レジストパターン厚肉化材料(相溶層形成用塗液)Gを純水により60秒間現像(洗浄)し、ミキシング層(相溶層)形成に寄与しないレジストパターン厚肉化材料(相溶層形成塗液)を除去した。除去後、前記0.4μm開口は、0.2μmに縮小された(図2の左の上から6つ目)。
蒸着後、加温したNMPにより、不要金属部分をリフトオフにより除去し、マッシュルーム型ゲート電極(マッシュルームゲート)を形成した(図2の右の上から4つ目)。
−半導体装置の製造−
図3に示す通り、半絶縁性GaAs基板上に、バッファ層、InGaAs電子走行層、AlGaAs電子供給層、及びGaAs低抵抗層を順次、MOCVD法により積層形成(図示せず)させ、また、酸素注入により活性領域を形成した後、AuGe(20nm)/Au(200nm)電極を用いてオーミック電極(ソース電極及びドレイン電極)を形成した。この半絶縁性GaAs基板の表面を、図3に示すようにゲート電極形成対象面1とした(図3の左の最上段図)。
該レジスト層を形成後、紫外線(i線)により所定のゲートパターンを露光し、90℃で90秒間PEB処理を施した。前記PEB処理後、2.38%TMAHで90秒間現像し、最小線幅0.4μmの前記ゲート電極開口を形成した(図3の左の上から5つ目)。
該ゲート電極開口を形成した後、ドライエッチングにより前記レジストと同一サイズの開口をその下層である不相溶層1a(PMMA層)に転写した(図3の左の上から6つ目)。その後、レジスト剥離液にて前記レジスト層(ポジ型紫外線レジスト)のみを剥離した(図3の左の上から7つ目)。
ミキシング層(相溶層)形成後、純水により60秒間現像(洗浄)し、ミキシング層(相溶層)形成に寄与しないレジストパターン厚肉化材料(相溶層形成塗液)を除去した。除去後、不相溶層1a(PMMA層)における0.4μmの前記ゲート電極開口は、0.35μmに開口寸法が縮小され、前記逆テーパーレジスト層における1.1μmの開口は、0.8μmにそれぞれ縮小された(図3の右の上から2つ目)。
−半導体装置の作製−
図4に示す通り、半絶縁性GaAs基板上に、バッファ層、InGaAs電子走行層、AlGaAs電子供給層、及びGaAs低抵抗層を順次、MOCVD法により積層形成(図示せず)させ、また、酸素注入により活性領域を形成した後、AuGe(20nm)/Au(200nm)電極を用いてオーミック電極(ソース電極及びドレイン電極)を形成した。この半絶縁性GaAs基板の表面を、図4に示すようにゲート電極形成対象面1とした(図4の左の最上段図)。
該レジスト層を形成後、紫外線(i線)により所定のゲートパターンを露光し、90℃で90秒間PEB処理を施した。前記PEB処理後、2.38%TMAHで90秒間現像し、最小線幅0.4μmの前記ゲート電極開口を形成した(図4の左の上から5つ目)。
(付記1) ゲート電極形成対象面上に、紫外線レジスト層を少なくとも1層含むゲート電極開口形成用層を形成し、該ゲート電極開口形成用層にゲート電極開口を形成するゲート電極開口形成工程と、
前記ゲート電極開口形成用層上に、ゲート電極におけるオーバーゲート部を形成するためのオーバーゲート形成用層を形成するオーバーゲート形成用層形成工程と、
前記ゲート電極開口の開口径を縮小させるゲート電極開口縮小工程と、
前記ゲート電極開口にゲート電極を形成するゲート電極形成工程と
を含むことを特徴とする半導体装置の製造方法。
(付記2) ゲート電極開口縮小工程が、少なくとも1回行われる付記1に記載の半導体装置の製造方法。
(付記3) ゲート電極開口縮小工程が、オーバーゲート形成用層形成工程の前と後とにそれぞれ少なくとも1回行われる付記1から2のいずれかに記載の半導体装置の製造方法。
(付記4) ゲート電極開口形成用層が、オーバーゲート形成用層と相溶しない不相溶層を更に含む付記1から3のいずれかに記載の半導体装置の製造方法。
(付記5) ゲート電極開口形成用層が、ゲート電極形成対象面上に不相溶層と紫外線レジスト層とをこの順に有してなる付記4に記載の半導体装置の製造方法。
(付記6) 不相溶層が、一対のオーミック電極が形成されかつリセス領域が形成されたゲート電極形成対象面上に形成され、かつゲート電極開口が形成された紫外線レジスト層の該ゲート電極開口が転写されてなり、
オーバーゲート形成用層が、該不相溶層上に形成された付記5に記載の半導体装置の製造方法。
(付記7) オーバーゲート形成用層が、逆テーパーレジスト層である付記1から6のいずれかに記載の半導体装置の製造方法。
(付記8) 逆テーパーレジスト層が、露光され現像されると、未露光部が溶解して逆テーパ形状を形成可能なネガレジスト層である付記7に記載の半導体装置の製造方法。
(付記9) 逆テーパーレジスト層が、ノボラック樹脂、光酸発生剤、架橋剤及びアゾ染料を含む付記7から8のいずれかに記載の半導体装置の製造方法。
(付記10) 不相溶層が、アクリル樹脂、ポリエステル樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリオレフィン樹脂、エポキシ樹脂、ポリアミド樹脂、及びポリイミド樹脂から選択される少なくとも1種により形成された付記4から9のいずれかに記載の半導体装置の製造方法。
(付記11) 不相溶層が、ポリメチルメタクリレート樹脂により形成された付記4から10のいずれかに記載の半導体装置の製造方法。
(付記12) オーバーゲート形成用層形成工程前に紫外線レジスト層が除去され、ゲート電極形成工程前に不相溶層及びオーバーゲート形成用層が除去された付記4から11のいずれかに記載の半導体装置の製造方法。
(付記13) オーバーゲート形成用層が、積層レジスト層である付記1から6のいずれかに記載の半導体装置の製造方法。
(付記14) 積層レジスト層が、ポリジメチルグルタルイミドレジスト層と紫外線レジスト層とを含む付記13に記載の半導体装置の製造方法。
(付記15) 不相溶層が、SiNにより形成された付記4から6及び13から14のいずれかに記載の半導体装置の製造方法。
(付記16) オーバーゲート形成用層形成工程前に紫外線レジスト層が除去され、ゲート電極形成工程前にオーバーゲート形成用層が除去された付記13から15のいずれかに記載の半導体装置の製造方法。
(付記17) オーバーゲート形成用層の除去が、リフトオフ法により行われる付記12及び16のいずれかに記載のゲート電極の製造方法。
(付記18) ゲート電極開口形成工程が、ゲート電極開口形成用層をおける紫外線レジスト層に紫外線を照射することにより行われる付記1から17のいずれかに記載の半導体装置の製造方法。
(付記19) 紫外線レジストが、i線レジストである付記1から18のいずれかに記載の半導体装置の製造方法。
(付記20) 紫外線の波長が、250nm以上である付記18から19のいずれかに記載の半導体装置の製造方法。
(付記21) 不相溶層が、紫外線レジストである付記4から20のいずれかに記載の半導体装置の製造方法。
(付記22) ゲート電極形成工程が、蒸着法により行われる付記1から21のいずれかに記載の半導体装置の製造方法。
(付記23) ゲート電極が、マッシュルーム電極である付記1から22のいずれかに記載の半導体装置の製造方法。
(付記24) ゲート電極開口縮小工程が、ゲート電極開口が形成されたゲート電極開口形成用層における少なくともゲート電極開口を含む領域に、少なくとも樹脂を含有するレジストパターン厚肉化材料を塗布し、該ゲート電極開口形成用層を厚肉化させることにより行われる付記1から23のいずれかに記載の半導体装置の製造方法。
(付記25) レジストパターン厚肉化材料が、水溶性乃至アルカリ可溶性である付記24に記載の半導体装置の製造方法。
(付記26) 樹脂が、水溶性乃至アルカリ可溶性である付記24から25のいずれかに記載の半導体装置の製造方法。
(付記27) 樹脂が、ポリビニルアルコール、ポリビニルアセタール及びポリビニルアセテートから選択される少なくとも1種である付記21から26のいずれかに記載の半導体装置の製造方法。
(付記28) 樹脂が、ポリビニルアセタールを5〜40質量%含有する付記21から27のいずれかに記載の半導体装置の製造方法。
(付記29) レジストパターン厚肉化材料が界面活性剤を含む付記24から28のいずれかに記載の半導体装置の製造方法。
(付記30) 界面活性剤のレジストパターン厚肉化材料における含有量が、50ppm未満である付記29に記載の半導体装置の製造方法。
(付記31) 界面活性剤が、非イオン性界面活性剤、カチオン性界面活性剤、アニオン性界面活性剤、及び両性界面活性剤から選択される少なくとも1種である付記29から30のいずれかに記載の半導体装置の製造方法。
(付記32) 界面活性剤が、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第1級アルコールエトキシレート化合物、フェノールエトキシレート化合物、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、エチレンジアミン系界面活性剤、アルキルカチオン系界面活性剤、アミド型4級カチオン系界面活性剤、エステル型4級カチオン系界面活性剤、アミンオキサイド系界面活性剤、及びベタイン系界面活性剤から選択される付記29から31のいずれかに記載の半導体装置の製造方法。
(付記33) レジストパターン厚肉化材料が架橋剤を含む付記24から32のいずれかに記載の半導体装置の製造方法。
(付記34) 架橋剤が、メラミン誘導体、ユリア誘導体及びウリル誘導体から選択される少なくとも1種である付記33に記載の半導体装置の製造方法。
(付記35) レジストパターン厚肉化材料が含環状構造化合物を含む付記24から34のいずれかに記載の半導体装置の製造方法。
(付記36) 含環状構造化合物が、25℃の水100g及び2.38質量%テトラメチルアンモニウムハイドロオキサイド100gのいずれかに対し1g以上溶解する水溶性を示す付記35に記載の半導体装置の製造方法。
(付記37) 含環状構造化合物が、芳香族化合物、脂環族化合物及びヘテロ環状化合物から選択される少なくとも1種である付記35から36のいずれかに記載の半導体装置の製造方法。
(付記38) 芳香族化合物が、ポリフェノール化合物、芳香族カルボン酸化合物、ナフタレン多価アルコール化合物、ベンゾフェノン化合物、フラボノイド化合物、これらの誘導体及びこれらの配糖体から選択され、
脂環族化合物が、ポリシクロアルカン、シクロアルカン、ステロイド類、これらの誘導体及びこれらの配糖体から選択され、
ヘテロ環状化合物が、ピロリジン、ピリジン、イミダゾール、オキサゾール、モルホリン、ピロリドン、フラン、ピラン、糖類及びこれらの誘導体から選択される付記37に記載の半導体装置の製造方法。
(付記39) レジストパターン厚肉化材料が有機溶剤を含む付記24から38のいずれかに記載の半導体装置の製造方法。
(付記40) 有機溶剤が、アルコール系溶剤、鎖状エステル系溶剤、環状エステル系溶剤、ケトン系溶剤、鎖状エーテル系溶剤、及び環状エーテル系溶剤から選択される少なくとも1種である付記39に記載の半導体装置の製造方法。
(付記41) レジストパターン厚肉化材料が相間移動触媒を含む付記24から40のいずれかに記載の半導体装置の製造方法。
(付記42) レジストパターン厚肉化材料が水酸基を少なくとも2つ有する多価アルコールを含む付記24から40のいずれかに記載の半導体装置の製造方法。
(付記43) レジストパターン厚肉化材料の塗布後、60〜150℃でベークするミキシングベーク処理を行う付記24から42のいずれかに記載の半導体装置の製造方法。
(付記44) レジストパターン厚肉化材料の塗布後、現像処理を行う付記24から43のいずれかに記載の半導体装置の製造方法。
(付記45) 現像処理が、純水を用いて行われる付記44に記載の半導体装置の製造方法。
(付記46) 付記1から45のいずれかに記載の半導体装置の製造方法により製造されることを特徴とする半導体装置。
(付記47) ゲート電極におけるオーバーゲート部が、ゲート電極形成面上に形成されたSiN層に接して位置し、又は他の層を介さずにゲート電極形成面上に位置する付記46に記載の半導体装置。
(付記48) ゲート電極形成対象面上に、紫外線レジスト層を少なくとも1層含むゲート電極開口形成用層を形成し、該ゲート電極開口形成用層にゲート電極開口を形成するゲート電極開口形成工程と、
前記ゲート電極開口形成用層上に、ゲート電極におけるオーバーゲート部を形成するためのオーバーゲート形成用層を形成するオーバーゲート形成用層形成工程と、
前記ゲート電極開口の開口径を縮小させるゲート電極開口縮小工程と、
前記ゲート電極開口にゲート電極を形成するゲート電極形成工程と
を含むことを特徴とするゲート電極の製造方法。
(付記49) 付記48に記載のゲート電極の製造方法により製造されることを特徴とするゲート電極。
(付記50) オーバーゲート部が、ゲート電極形成対象面上に形成されたSiN層に接して位置し、又は他の層を介さずにゲート電極形成対象面上に位置する付記49に記載のゲート電極。
本発明のゲート電極は、フラッシュメモリ、DRAM、FRAM、磁気ヘッド、LCD(液晶ディスプレイ)、PDP(プラズマディスプレイパネル)、SAWフィルタ(弾性表面波フィルタ)等を初めとする各種半導体装置に好適に用いることができる。
本発明の半導体装置の製造方法は、フラッシュメモリ、DRAM、FRAM、等を初めとする各種半導体装置の製造に好適に用いることができる。
本発明の半導体装置は、フラッシュメモリ、DRAM、FRAM、等として好適に用いることができる。
1a SiN層(不相溶層)
2 紫外線レジスト(PMMA系レジスト)
3 サイドエッチング可能な層(PMGI系レジスト)
4 紫外線レジスト層(ポリスチレン重合体含有レジスト)
6 ミキシング層
7x 強露光部
7y 弱露光部
7z 未露光部
10 ゲート電極開口
10a リセス領域
30 ゲート電極
30a ゲート電極用金属
45 レジスト層
60 逆テーパーレジスト層
100 レジストパターン厚肉化材料
S ソース電極
D ドレイン電極
Claims (8)
- SiN層が形成されたゲート電極形成対象面上に、紫外線レジスト層を少なくとも1層含むゲート電極開口形成用層を形成し、該ゲート電極開口形成用層にゲート電極開口を形成するゲート電極開口形成工程と、
前記ゲート電極開口が形成された前記ゲート電極開口形成用層における少なくとも前記ゲート電極開口を含む領域に、少なくとも水溶性樹脂及び水溶性芳香族化合物を含有するレジストパターン厚肉化材料を塗布し、該ゲート電極開口形成用層を厚肉化させて、前記ゲート電極開口の開口径を縮小させるゲート電極開口縮小工程と、
厚肉化された前記ゲート電極開口形成用層をマスクとして、前記SiN層をエッチングする工程と、
前記ゲート電極開口形成用層を剥離除去する工程と、
ゲート電極におけるオーバーゲート部を形成するためのオーバーゲート形成用層を形成するオーバーゲート形成用層形成工程と、
前記ゲート電極開口にオーバーゲート部が前記SiN層に接するようにゲート電極を形成するゲート電極形成工程とを順に
含むことを特徴とする半導体装置の製造方法。 - ゲート電極開口縮小工程が、オーバーゲート形成用層形成工程の前と後とにそれぞれ少なくとも1回行われる請求項1に記載の半導体装置の製造方法。
- ゲート電極開口形成用層が、オーバーゲート形成用層と相溶しない不相溶層を更に含む請求項1から2のいずれかに記載の半導体装置の製造方法。
- オーバーゲート形成用層が、逆テーパーレジスト層である請求項1から3のいずれかに記載の半導体装置の製造方法。
- オーバーゲート形成用層が、積層レジスト層である請求項1から3のいずれかに記載の半導体装置の製造方法。
- 水溶性芳香族化合物がポリフェノール化合物である請求項1から5のいずれかに記載の半導体装置の製造方法。
- レジストパターン厚肉化材料が界面活性剤を含有し、該界面活性剤の前記レジストパターン厚肉化材料における含有量が50ppm未満である請求項6に記載の半導体装置の製造方法。
- SiN層が形成されたゲート電極形成対象面上に、紫外線レジスト層を少なくとも1層含むゲート電極開口形成用層を形成し、該ゲート電極開口形成用層にゲート電極開口を形成するゲート電極開口形成工程と、
前記ゲート電極開口が形成された前記ゲート電極開口形成用層における少なくとも前記ゲート電極開口を含む領域に、少なくとも水溶性樹脂及び水溶性芳香族化合物を含有するレジストパターン厚肉化材料を塗布し、該ゲート電極開口形成用層を厚肉化させて、前記ゲート電極開口の開口径を縮小させるゲート電極開口縮小工程と、
厚肉化された前記ゲート電極開口形成用層をマスクとして、前記SiN層をエッチングする工程と、
前記ゲート電極開口形成用層を剥離除去する工程と、
ゲート電極におけるオーバーゲート部を形成するためのオーバーゲート形成用層を形成するオーバーゲート形成用層形成工程と、
前記ゲート電極開口にオーバーゲート部が前記SiN層に接するようにゲート電極を形成するゲート電極形成工程とを順に
を含むことを特徴とするゲート電極の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004253520A JP4718145B2 (ja) | 2004-08-31 | 2004-08-31 | 半導体装置及びゲート電極の製造方法 |
| US11/022,987 US7220628B2 (en) | 2004-08-31 | 2004-12-28 | Semiconductor device and manufacturing method thereof, and gate electrode and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004253520A JP4718145B2 (ja) | 2004-08-31 | 2004-08-31 | 半導体装置及びゲート電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006073676A JP2006073676A (ja) | 2006-03-16 |
| JP4718145B2 true JP4718145B2 (ja) | 2011-07-06 |
Family
ID=35943877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004253520A Expired - Lifetime JP4718145B2 (ja) | 2004-08-31 | 2004-08-31 | 半導体装置及びゲート電極の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7220628B2 (ja) |
| JP (1) | JP4718145B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060009038A1 (en) | 2004-07-12 | 2006-01-12 | International Business Machines Corporation | Processing for overcoming extreme topography |
| KR100745901B1 (ko) * | 2005-05-19 | 2007-08-02 | 주식회사 하이닉스반도체 | 포토레지스트 패턴 코팅용 조성물 및 이를 이용한 미세패턴형성 방법 |
| JP2007013113A (ja) * | 2005-05-30 | 2007-01-18 | Hitachi Chem Co Ltd | 多層配線板 |
| GB2429332A (en) * | 2005-08-18 | 2007-02-21 | Filtronic Compound Semiconduct | A method of producing a trench with a coating of a cross linked polymer |
| JP4640047B2 (ja) * | 2005-08-30 | 2011-03-02 | 沖電気工業株式会社 | エッチング方法、金属膜構造体の製造方法およびエッチング構造体 |
| US7632796B2 (en) * | 2005-10-28 | 2009-12-15 | Dynaloy, Llc | Dynamic multi-purpose composition for the removal of photoresists and method for its use |
| US20070243773A1 (en) * | 2005-10-28 | 2007-10-18 | Phenis Michael T | Dynamic multi-purpose composition for the removal of photoresists and method for its use |
| US9329486B2 (en) | 2005-10-28 | 2016-05-03 | Dynaloy, Llc | Dynamic multi-purpose composition for the removal of photoresists and method for its use |
| US8263539B2 (en) * | 2005-10-28 | 2012-09-11 | Dynaloy, Llc | Dynamic multi-purpose composition for the removal of photoresists and methods for its use |
| US8003537B2 (en) * | 2006-07-18 | 2011-08-23 | Imec | Method for the production of planar structures |
| US20100104824A1 (en) * | 2006-10-23 | 2010-04-29 | Phenis Michael T | Dynamic multi-purpose composition for the removal of photoresists |
| US7582518B2 (en) * | 2006-11-14 | 2009-09-01 | Northrop Grumman Space & Mission Systems Corp. | High electron mobility transistor semiconductor device and fabrication method thereof |
| JP5194521B2 (ja) * | 2007-03-30 | 2013-05-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法、パターン形成方法及びパターン補正装置 |
| US8158014B2 (en) * | 2008-06-16 | 2012-04-17 | International Business Machines Corporation | Multi-exposure lithography employing differentially sensitive photoresist layers |
| TWI450052B (zh) * | 2008-06-24 | 2014-08-21 | 黛納羅伊有限責任公司 | 用於後段製程操作有效之剝離溶液 |
| TWI539493B (zh) | 2010-03-08 | 2016-06-21 | 黛納羅伊有限責任公司 | 用於摻雜具有分子單層之矽基材之方法及組合物 |
| KR101413078B1 (ko) * | 2011-12-30 | 2014-07-02 | 제일모직 주식회사 | 포지티브형 감광성 수지 조성물 |
| US9158202B2 (en) | 2012-11-21 | 2015-10-13 | Dynaloy, Llc | Process and composition for removing substances from substrates |
| US10676571B2 (en) | 2013-12-02 | 2020-06-09 | Sabic Global Technologies B.V. | Polyetherimides with improved melt stability |
| CN103820079B (zh) * | 2014-02-21 | 2014-12-10 | 无锡研奥电子科技有限公司 | 用于氮化镓材料的研磨组合物及其制备方法 |
| US9379327B1 (en) * | 2014-12-16 | 2016-06-28 | Carbonics Inc. | Photolithography based fabrication of 3D structures |
| CN111106241B (zh) * | 2019-12-06 | 2023-11-10 | 华东师范大学 | 聚苯乙烯在有机薄膜晶体管抗辐照中的应用 |
| CN114813851B (zh) * | 2021-01-22 | 2024-10-29 | 西湖大学 | 一种挥发性有机污染物探测器及其制备方法 |
| KR102875352B1 (ko) * | 2021-02-17 | 2025-10-27 | 후지필름 가부시키가이샤 | 영구막의 제조 방법, 적층체의 제조 방법, 및, 반도체 디바이스의 제조 방법 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61284969A (ja) | 1985-06-10 | 1986-12-15 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果型トランジスタの製法 |
| JP3175126B2 (ja) | 1992-01-21 | 2001-06-11 | ジェイエスアール株式会社 | 感放射線性樹脂組成物 |
| JP2565119B2 (ja) | 1993-11-30 | 1996-12-18 | 日本電気株式会社 | パターン形成方法 |
| JP2624157B2 (ja) | 1993-12-27 | 1997-06-25 | 日本電気株式会社 | 電界効果トランジスタの製造方法 |
| JP3071401B2 (ja) | 1996-07-05 | 2000-07-31 | 三菱電機株式会社 | 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置 |
| JP2894485B2 (ja) | 1996-09-30 | 1999-05-24 | 日本電気株式会社 | 電界効果トランジスタの製造方法 |
| JP3189773B2 (ja) | 1998-01-09 | 2001-07-16 | 三菱電機株式会社 | レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置 |
| JP3332851B2 (ja) * | 1998-04-22 | 2002-10-07 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| KR100262940B1 (ko) * | 1998-05-29 | 2000-09-01 | 이계철 | 절연막 리프트 오프를 이용한 화합물 반도체 소자 제조 방법 |
| JPH11352692A (ja) | 1998-06-04 | 1999-12-24 | Nippon Zeon Co Ltd | レジスト組成物 |
| JP2000267268A (ja) | 1999-03-17 | 2000-09-29 | Tokyo Ohka Kogyo Co Ltd | 微細パターン形成材料 |
| JP2000347414A (ja) | 1999-06-01 | 2000-12-15 | Tokyo Ohka Kogyo Co Ltd | レジストパターン微細化用塗膜形成剤及びそれを用いた微細パターン形成方法 |
| JP3950584B2 (ja) | 1999-06-29 | 2007-08-01 | Azエレクトロニックマテリアルズ株式会社 | 水溶性樹脂組成物 |
| JP2001033984A (ja) | 1999-07-15 | 2001-02-09 | Mitsubishi Electric Corp | パターン形成方法およびこれを用いた半導体装置の製造方法、並びに半導体装置 |
| JP3360662B2 (ja) | 1999-10-05 | 2002-12-24 | 日本電気株式会社 | 電子線ビーム描画方法および電子線ビーム描画用マスク |
| JP2001189283A (ja) | 2000-01-05 | 2001-07-10 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
| JP2001228616A (ja) | 2000-02-16 | 2001-08-24 | Mitsubishi Electric Corp | 微細パターン形成材料及びこれを用いた半導体装置の製造方法 |
| JP2002006491A (ja) | 2000-06-27 | 2002-01-09 | Fuji Photo Film Co Ltd | 電子線又はx線用ネガ型レジスト組成物 |
| JP2002049161A (ja) | 2000-08-04 | 2002-02-15 | Clariant (Japan) Kk | 被覆層現像用界面活性剤水溶液 |
| JP2003007729A (ja) * | 2001-06-26 | 2003-01-10 | Mitsubishi Electric Corp | 化合物半導体装置の製造方法 |
| JP3633595B2 (ja) | 2001-08-10 | 2005-03-30 | 富士通株式会社 | レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法 |
| JP4237430B2 (ja) | 2001-09-13 | 2009-03-11 | Azエレクトロニックマテリアルズ株式会社 | エッチング方法及びエッチング保護層形成用組成物 |
| JP3476080B2 (ja) | 2001-11-05 | 2003-12-10 | 東京応化工業株式会社 | 微細パターンの形成方法 |
| JP2003188189A (ja) * | 2001-12-20 | 2003-07-04 | Nec Compound Semiconductor Devices Ltd | 半導体装置の製造方法 |
| KR100467812B1 (ko) * | 2002-05-07 | 2005-01-24 | 동부아남반도체 주식회사 | 반도체 소자 및 그 제조 방법 |
| DE10304722A1 (de) * | 2002-05-11 | 2004-08-19 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements |
| JP2004053723A (ja) | 2002-07-17 | 2004-02-19 | Sumitomo Chem Co Ltd | 樹脂組成物および半導体装置の製造方法 |
| JP3850767B2 (ja) | 2002-07-25 | 2006-11-29 | 富士通株式会社 | レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法 |
| JP4763218B2 (ja) * | 2002-08-28 | 2011-08-31 | 富士通株式会社 | ゲート電極の製造方法 |
| SG113599A1 (en) * | 2004-01-29 | 2005-08-29 | Rohm & Haas Elect Mat | T-gate formation |
-
2004
- 2004-08-31 JP JP2004253520A patent/JP4718145B2/ja not_active Expired - Lifetime
- 2004-12-28 US US11/022,987 patent/US7220628B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7220628B2 (en) | 2007-05-22 |
| US20060046446A1 (en) | 2006-03-02 |
| JP2006073676A (ja) | 2006-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4718145B2 (ja) | 半導体装置及びゲート電極の製造方法 | |
| US7799508B2 (en) | Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same | |
| JP4287383B2 (ja) | レジストの加工方法及び半導体装置の製造方法 | |
| US8945816B2 (en) | Method for forming resist pattern, semiconductor device and production method thereof | |
| JP3908213B2 (ja) | レジストパターンの形成方法及び半導体装置の製造方法 | |
| JP4566862B2 (ja) | レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法 | |
| KR100711743B1 (ko) | 레지스트 패턴 후육화 재료, 레지스트 패턴 형성 방법, 및반도체 장치의 제조 방법 | |
| CN1821871B (zh) | 抗蚀图案增厚材料及抗蚀图案形成工艺和半导体器件及其制造工艺 | |
| JP4583860B2 (ja) | レジストパターン厚肉化材料、レジストパターンの形成方法、並びに、半導体装置及びその製造方法 | |
| JP2004079707A (ja) | 微細t型電極の製造方法 | |
| JP4490228B2 (ja) | レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法 | |
| US20070232077A1 (en) | Method for manufacturing semiconductor device | |
| US7419894B2 (en) | Gate electrode and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
| JP4074160B2 (ja) | 半導体装置の製造方法及びレジストパターンの形成方法 | |
| JP4763218B2 (ja) | ゲート電極の製造方法 | |
| JP4417191B2 (ja) | レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法 | |
| JP2006060006A (ja) | 半導体装置及びその製造方法、並びに、レジストパターンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081105 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090219 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090330 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110331 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4718145 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |