JP4727702B2 - 液晶表示装置、及びその製造方法 - Google Patents
液晶表示装置、及びその製造方法 Download PDFInfo
- Publication number
- JP4727702B2 JP4727702B2 JP2008232893A JP2008232893A JP4727702B2 JP 4727702 B2 JP4727702 B2 JP 4727702B2 JP 2008232893 A JP2008232893 A JP 2008232893A JP 2008232893 A JP2008232893 A JP 2008232893A JP 4727702 B2 JP4727702 B2 JP 4727702B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- signal line
- film
- scanning signal
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、薄膜トランジスタによって駆動するアクティブマトリクス型液晶表示装置及びその製造方法に関する。
薄型・軽量・高精細が図れる画像表示装置として、薄膜トランジスタ駆動液晶表示装置(ＴＦＴ−ＬＣＤ)の市場が拡大している。近年、ＴＦＴ−ＬＣＤの画面サイズの大型化、高精細化、高速駆動化に伴い配線材料の低抵抗化が進んでいる。また、低価格化に対応するために生産コストを抑制することが強く求められている。
低抵抗化に伴い配線材料は、クロムやモリブデンからアルミニウムへと移り変わり、キャップ層やバリア層にモリブデンやモリブデン合金を用いたモリブデン／アルミニウム／モリブデン積層構造が現在では主流となっている。
しかし、純アルミニウムの抵抗率は、３μΩｃｍ程度であり、更なる低抵抗化には限界がある。例えば、アルミニウムを厚膜化することは、成膜工程のタクトを落としてしまうことの他に、不良の原因となるヒロック発生の頻度を飛躍的に高めてしまうといった問題を抱えている。
しかし、純アルミニウムの抵抗率は、３μΩｃｍ程度であり、更なる低抵抗化には限界がある。例えば、アルミニウムを厚膜化することは、成膜工程のタクトを落としてしまうことの他に、不良の原因となるヒロック発生の頻度を飛躍的に高めてしまうといった問題を抱えている。
また、アルミニウムの上層と下層には、バリアキャップ膜として高価なモリブデンが必要であり材料コストが高くなる問題も抱えている。
そこでアルミニウムを下回る低抵抗率を有する配線材料として銅が挙げられる。銅は、薄膜の抵抗率が約２μΩｃｍと低い。しかしながら、銅を配線として用いた場合、いくつかの問題点がある。下地との付着力が弱いことや、薄膜トランジスタを構成するシリコン中に不必要に拡散しトランジスタ特性を悪化させてしまうという点である。
そこでアルミニウムを下回る低抵抗率を有する配線材料として銅が挙げられる。銅は、薄膜の抵抗率が約２μΩｃｍと低い。しかしながら、銅を配線として用いた場合、いくつかの問題点がある。下地との付着力が弱いことや、薄膜トランジスタを構成するシリコン中に不必要に拡散しトランジスタ特性を悪化させてしまうという点である。
上記の欠点を補うために、非特許文献１では、銅配線と下地材との間に銅合金を配置し下地との付着力を確保する配線構造を提案されている。また、予備検討の結果では、銅配線と下地基板との間にポーラスな銅を配置することで基板との付着力を確保できる結果を得ている。
ＳＩＤ ０６ ＤＩＧＥＳＴ ｐ１１８１
ＳＩＤ ０６ ＤＩＧＥＳＴ ｐ１１８１
低抵抗率の銅（Ｃｕ）でも、動画質向上などの高性能化に伴い、銅本来の低抵抗を生かすための一手法として、純銅の厚膜化が考えられる。
しかし、厚膜化した場合の問題点として、銅配線のパタン加工した後の断面が基板に対してほぼ垂直な形状になり易いことが挙げられる。延いてはその上層に積層される絶縁膜のカバレッジが悪くなり、層間短絡などの不良が生じて歩留りが低下する。
非特許文献１では、下層に銅合金を配置する構造となっているが、銅合金を形成する添加金属によっては、銅合金のエッチング速度が速くなる場合がある。下層の溶解速度が、上層の溶解速度よりも速い場合は、下層が優先して溶解するのでパタン加工した断面が逆テーパ形状になってしまう。
前述のような加工形状になると、配線パタンの上に積層する絶縁膜などのカバレッジが悪くなり、層間短絡などの不良が多発することになる。したがって、パタン加工した断面を順テーパ形状にエッチングすることが課題となる。
しかし、厚膜化した場合の問題点として、銅配線のパタン加工した後の断面が基板に対してほぼ垂直な形状になり易いことが挙げられる。延いてはその上層に積層される絶縁膜のカバレッジが悪くなり、層間短絡などの不良が生じて歩留りが低下する。
非特許文献１では、下層に銅合金を配置する構造となっているが、銅合金を形成する添加金属によっては、銅合金のエッチング速度が速くなる場合がある。下層の溶解速度が、上層の溶解速度よりも速い場合は、下層が優先して溶解するのでパタン加工した断面が逆テーパ形状になってしまう。
前述のような加工形状になると、配線パタンの上に積層する絶縁膜などのカバレッジが悪くなり、層間短絡などの不良が多発することになる。したがって、パタン加工した断面を順テーパ形状にエッチングすることが課題となる。
本発明は、厚膜銅のパタン加工した断面を順テーパ形状にエッチングすることができ、配線パタンの上に積層する絶縁膜などのカバレッジを良くし、層間短絡などの不良発生を低減できる液晶表示装置及びその製造方法を提供することを目的としている。
前記課題を解決するため、本発明に係る液晶表示装置は、
一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を概ね覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置おいて，
前記走査信号線または前記映像信号線の少なくとも一方を，
第一層を下層とし、該第一層の上に形成した第二層を上層とする積層膜によって構成し，
前記第一層を９９．５％以上の純度を有する銅膜で、前記第二層を銅を主成分とするセリウム、ユウロピウム、ハフニウム、ルテチウム、マンガン、マグネシウム、鉛、テルビウム、ツリウム、亜鉛から選択される元素を１種類以上含有する前記第一層の溶解速度よりも速い溶解速度を有する合金膜で形成し，
ｐＨが７．０より小さいエッチング液で前記第一層と前記第二層を一括でウェットエッチング加工することにより前記第二層の上層と前記第一層の下層との前記積層膜を順テーパ形状に形成することを特徴とする。
一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を概ね覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置おいて，
前記走査信号線または前記映像信号線の少なくとも一方を，
第一層を下層とし、該第一層の上に形成した第二層を上層とする積層膜によって構成し，
前記第一層を９９．５％以上の純度を有する銅膜で、前記第二層を銅を主成分とするセリウム、ユウロピウム、ハフニウム、ルテチウム、マンガン、マグネシウム、鉛、テルビウム、ツリウム、亜鉛から選択される元素を１種類以上含有する前記第一層の溶解速度よりも速い溶解速度を有する合金膜で形成し，
ｐＨが７．０より小さいエッチング液で前記第一層と前記第二層を一括でウェットエッチング加工することにより前記第二層の上層と前記第一層の下層との前記積層膜を順テーパ形状に形成することを特徴とする。
このように厚膜化した銅配線のパタン加工した断面を順テーパ形状にエッチングするための手段として、本発明においては、配線構造を、第一層を下層とし、該第一層の上に形成した第二層を上層とする積層膜によって構成し、第一層に９９．５％以上の純度を有する銅膜、第二層に第一層の純銅より溶解速度の速い銅を主成分とする合金を配置して構成している。
金属がエッチング液に溶解する場合、該金属の酸化物の溶解度が高ければ金属の溶解速度が速くなる。したがって、銅合金の添加元素の酸化物の溶解度が銅酸化物のそれよりも大きければ銅よりも溶解速度が速い銅合金を得ることができる。
この銅合金を膜厚の厚い純銅の上層に薄く配置しウェットエッチング加工すれば、順テーパ形状のパタン断面が得られる。金属の酸化物の溶解度は、ｐＨの関数であるため、銅合金の添加元素はエッチング液のｐＨを考慮して決定する必要がある。
なお、ｐＨの関数として金属酸化物の溶解度は、例えばＡｔｌａｓ ｏｆ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｅｑｕｉｌｉｂｒｉａ ｉｎ Ａｑｕｅｏｕｓ Ｓｏｌｕｔｉｏｎｓ Ｎａｔｉｏｎｎａｌ，Ａｓｓｏｃｉａｔｉｏｎ ｏｆ Ｃｏｒｒｏｓｉｏｎ Ｅｎｇｉｎｅｅｒｓ（１９７４）に記載されている。
この銅合金を膜厚の厚い純銅の上層に薄く配置しウェットエッチング加工すれば、順テーパ形状のパタン断面が得られる。金属の酸化物の溶解度は、ｐＨの関数であるため、銅合金の添加元素はエッチング液のｐＨを考慮して決定する必要がある。
なお、ｐＨの関数として金属酸化物の溶解度は、例えばＡｔｌａｓ ｏｆ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｅｑｕｉｌｉｂｒｉａ ｉｎ Ａｑｕｅｏｕｓ Ｓｏｌｕｔｉｏｎｓ Ｎａｔｉｏｎｎａｌ，Ａｓｓｏｃｉａｔｉｏｎ ｏｆ Ｃｏｒｒｏｓｉｏｎ Ｅｎｇｉｎｅｅｒｓ（１９７４）に記載されている。
また、前記課題を解決するため、本発明に係る液晶表示装置の製造方法は、
一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を概ね覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置の製造方法であって．
前記一対の基板の一方の上に、前記走査信号線を構成する第一層の９９．５％以上の純度を有する銅膜と第二層の銅を主成分とする合金膜を連続成膜し、走査信号線とゲート電極とを形成する工程と，
ゲート絶縁膜となる窒化シリコンと、アモルファスシリコン膜とｎ＋アモルファスシリコン膜とを連続成膜し半導体層とを形成する工程と、金属膜を成膜し映像信号線とドレイン電極とソース電極とを形成する工程と、保護絶縁膜となる窒化シリコンを成膜し保護絶縁膜やゲート絶縁膜にスルーホールを開口する工程と，
透明導電膜を成膜し画素電極を形成する工程と，
からなり，
前記９９．５％以上の純度を有する銅膜と、銅を主成分とする合金膜との積層膜を一括で加工するエッチング液のｐＨを７．０より小さい範囲内にしたことを特徴とする。
一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を概ね覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置の製造方法であって．
前記一対の基板の一方の上に、前記走査信号線を構成する第一層の９９．５％以上の純度を有する銅膜と第二層の銅を主成分とする合金膜を連続成膜し、走査信号線とゲート電極とを形成する工程と，
ゲート絶縁膜となる窒化シリコンと、アモルファスシリコン膜とｎ＋アモルファスシリコン膜とを連続成膜し半導体層とを形成する工程と、金属膜を成膜し映像信号線とドレイン電極とソース電極とを形成する工程と、保護絶縁膜となる窒化シリコンを成膜し保護絶縁膜やゲート絶縁膜にスルーホールを開口する工程と，
透明導電膜を成膜し画素電極を形成する工程と，
からなり，
前記９９．５％以上の純度を有する銅膜と、銅を主成分とする合金膜との積層膜を一括で加工するエッチング液のｐＨを７．０より小さい範囲内にしたことを特徴とする。
さらに、前記課題を解決するため、本発明に係るインプレインスイッチング型液晶表示装置の製造方法は、
一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を概ね覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置の製造方法であって，
前記一対の基板の一方の上に、前記走査信号線を構成するインジウム酸化物を主成分とする透明導電膜と、第一層の９９．５％以上の純度を有する銅膜と第二層の銅を主成分とする合金膜を連続成膜し、走査信号線とゲート電極と共通信号線と共通電極とを形成する工程と，
ゲート絶縁膜となる窒化シリコンと、アモルファスシリコン膜とｎ＋アモルファスシリコン膜とを連続成膜し、半導体層とを形成する工程と，
金属膜を成膜し、映像信号線とドレイン電極とソース電極とを形成する工程と，
保護絶縁膜となる窒化シリコンを成膜し、保護絶縁膜やゲート絶縁膜にスルーホールを開口する工程と，
前記透明導電膜を成膜し、画素電極を形成する工程と，
からなり，
前記９９．５％以上の純度を有する銅膜と、銅を主成分とする合金膜との積層膜を一括で加工するエッチング液のｐＨを１．８から７．０の範囲内にしたことを特徴とする。
前記のように銅配線の下地が非晶質のＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−ｏｘｉｄｅ）の場合、下地との選択比を考慮する必要がある。銅配線のエッチング加工時にＩＴＯがエッチングされないように１．８以上のｐＨ領域で酸化物の溶解度を選ぶ必要がある。
一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を概ね覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置の製造方法であって，
前記一対の基板の一方の上に、前記走査信号線を構成するインジウム酸化物を主成分とする透明導電膜と、第一層の９９．５％以上の純度を有する銅膜と第二層の銅を主成分とする合金膜を連続成膜し、走査信号線とゲート電極と共通信号線と共通電極とを形成する工程と，
ゲート絶縁膜となる窒化シリコンと、アモルファスシリコン膜とｎ＋アモルファスシリコン膜とを連続成膜し、半導体層とを形成する工程と，
金属膜を成膜し、映像信号線とドレイン電極とソース電極とを形成する工程と，
保護絶縁膜となる窒化シリコンを成膜し、保護絶縁膜やゲート絶縁膜にスルーホールを開口する工程と，
前記透明導電膜を成膜し、画素電極を形成する工程と，
からなり，
前記９９．５％以上の純度を有する銅膜と、銅を主成分とする合金膜との積層膜を一括で加工するエッチング液のｐＨを１．８から７．０の範囲内にしたことを特徴とする。
前記のように銅配線の下地が非晶質のＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−ｏｘｉｄｅ）の場合、下地との選択比を考慮する必要がある。銅配線のエッチング加工時にＩＴＯがエッチングされないように１．８以上のｐＨ領域で酸化物の溶解度を選ぶ必要がある。
またさらに、前記課題を解決するため、本発明に係る液晶表示装置の製造方法は、
一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を概ね覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置の製造方法であって，
前記一対の基板の一方の上に、前記走査信号線を構成する第一層の９９．５％以上の純度を有する銅膜と第二層の銅を主成分とする合金膜を連続成膜し、走査信号線とゲート電極とを形成する工程と，
ゲート絶縁膜となる窒化シリコンと、アモルファスシリコン膜とｎ＋アモルファスシリコン膜とを連続成膜し、半導体層とを形成する工程と，
金属膜を成膜し、映像信号線とドレイン電極とソース電極とを形成する工程と、保護絶縁膜となる窒化シリコンを成膜し、保護絶縁膜やゲート絶縁膜にスルーホールを開口する工程と，
透明導電膜を成膜し、画素電極を形成する工程と，
からなり，
前記９９．５％以上の純度を有する銅と、銅を主成分とする合金膜との積層膜を一括で加工するエッチング液のｐＨを７．０から１４．０の範囲内にしたことを特徴とする。
一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を概ね覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置の製造方法であって，
前記一対の基板の一方の上に、前記走査信号線を構成する第一層の９９．５％以上の純度を有する銅膜と第二層の銅を主成分とする合金膜を連続成膜し、走査信号線とゲート電極とを形成する工程と，
ゲート絶縁膜となる窒化シリコンと、アモルファスシリコン膜とｎ＋アモルファスシリコン膜とを連続成膜し、半導体層とを形成する工程と，
金属膜を成膜し、映像信号線とドレイン電極とソース電極とを形成する工程と、保護絶縁膜となる窒化シリコンを成膜し、保護絶縁膜やゲート絶縁膜にスルーホールを開口する工程と，
透明導電膜を成膜し、画素電極を形成する工程と，
からなり，
前記９９．５％以上の純度を有する銅と、銅を主成分とする合金膜との積層膜を一括で加工するエッチング液のｐＨを７．０から１４．０の範囲内にしたことを特徴とする。
本発明によれば、銅を主成分とする合金／純銅積層膜の銅を主成分とする合金の溶解速度は、下層の純銅のそれよりも速くなる。
したがって、厚膜化した純銅の上層に配置することでウェットエッチング加工した際にパタン断面の形状が順テーパ状になり、ひいてはその上層に積層される絶縁膜のカバレッジが改善され層間短絡などの不良が低減される。
したがって、厚膜化した純銅の上層に配置することでウェットエッチング加工した際にパタン断面の形状が順テーパ状になり、ひいてはその上層に積層される絶縁膜のカバレッジが改善され層間短絡などの不良が低減される。
以下に、具体的に本発明の実施の形態を説明する。
本発明における純銅とは、純度：９９．５％以上の銅を示している。したがって、通常スパッタリング成膜に用いられるターゲットを作製するために必要な不純物が０．５％含まれていても低抵抗な銅配線を形成することが可能である。
本発明における配線構造は、低抵抗とテーパ加工形状を確保するために、第一層を下層とし、該第一層の上に形成した第二層を上層とする積層膜で、第一層に厚い純銅膜を配置し、その上層に第二層として銅を主成分とする合金膜を薄く配置する積層構造となっている。
本発明における純銅とは、純度：９９．５％以上の銅を示している。したがって、通常スパッタリング成膜に用いられるターゲットを作製するために必要な不純物が０．５％含まれていても低抵抗な銅配線を形成することが可能である。
本発明における配線構造は、低抵抗とテーパ加工形状を確保するために、第一層を下層とし、該第一層の上に形成した第二層を上層とする積層膜で、第一層に厚い純銅膜を配置し、その上層に第二層として銅を主成分とする合金膜を薄く配置する積層構造となっている。
この配線構造において、厚膜の純銅を配置することにより銅本来の低抵抗を生かすことができる。
さらに、ウェットエッチング加工において、第一層の純銅よりも溶解速度の速い銅を主成分とする合金を上層である第二層に配置することよって、第一層、第二層の両者を一括でウェットエッチングした場合、第二層のエッチング速度が速いため順テーパ形状が確保される。
さらに、ウェットエッチング加工において、第一層の純銅よりも溶解速度の速い銅を主成分とする合金を上層である第二層に配置することよって、第一層、第二層の両者を一括でウェットエッチングした場合、第二層のエッチング速度が速いため順テーパ形状が確保される。
上層の銅を主成分とする合金の溶解速度を速くするためには、銅に添加する添加金属元素を、ウェットエッチング加工における銅酸化物の溶解度よりも大きな溶解度を有する元素を添加する必要がある。
この添加金属元素は、エッチング液のｐＨで分類することができる。ｐＨ７．０より小さいエッチング液でより効果が得られる金属元素としては、セリウム、ユウロピウム、ハフニウム、ルテチウム、マンガン、マグネシウム、鉛、テルビウム、ツリウム、亜鉛などが挙げられる。
ｐＨ７．０以上のエッチング液でより効果が得られる金属元素としては、前記金属元素以外に、アルミニウム、ホウ素、ベリリウム、ビスマス、ガリウム、ゲルマニウム、シリコン、バナジウムなどが挙げられる。
この添加金属元素は、エッチング液のｐＨで分類することができる。ｐＨ７．０より小さいエッチング液でより効果が得られる金属元素としては、セリウム、ユウロピウム、ハフニウム、ルテチウム、マンガン、マグネシウム、鉛、テルビウム、ツリウム、亜鉛などが挙げられる。
ｐＨ７．０以上のエッチング液でより効果が得られる金属元素としては、前記金属元素以外に、アルミニウム、ホウ素、ベリリウム、ビスマス、ガリウム、ゲルマニウム、シリコン、バナジウムなどが挙げられる。
また、下地がインジウム酸化物（すなわち透明導電膜）の場合は、第一層／第二層の加工の時に下地の透明導電膜を溶解しないように、エッチング液のｐＨを１．８以上に限定する必要がある。
一方、第二層の金属元素を添加した銅合金において、添加する金属元素により第一層の純銅より耐食性に優れる特徴を有する。銅よりも酸化し易く、酸化物の平衡酸素ポテンシャルが低く(絶対値が大きい)、且つ酸化速度が遅い（即ち酸化膜の成長則が二次または三次）金属元素を添加することにより、表面に保護酸化膜を自己形成し第一層の純銅の酸化を防止する効果が得られる。前述の特性を有する金属元素として、アルミニウム、ベリリウム、マンガン、シリコン、バナジウム、亜鉛などが挙げられる。
一方、第二層の金属元素を添加した銅合金において、添加する金属元素により第一層の純銅より耐食性に優れる特徴を有する。銅よりも酸化し易く、酸化物の平衡酸素ポテンシャルが低く(絶対値が大きい)、且つ酸化速度が遅い（即ち酸化膜の成長則が二次または三次）金属元素を添加することにより、表面に保護酸化膜を自己形成し第一層の純銅の酸化を防止する効果が得られる。前述の特性を有する金属元素として、アルミニウム、ベリリウム、マンガン、シリコン、バナジウム、亜鉛などが挙げられる。
第二層である銅を主成分とする合金の膜厚は、１０ｎｍから第一層の膜厚の１０％を超えない範囲であることが望ましい。
前記第二層の膜厚が厚くなると、テーパが付き難くなることや、上層に配置する銅を主成分とする合金それ自身が層間絶縁膜のカバレッジを悪化させる可能性があることから１０ｎｍから第一層の膜厚の１０％を超えない範囲とする。
なお、銅を主成分とする合金は、ウェットエッチング加工におけるテーパ形状確保のために配置するものであり、膜厚が薄くても、その効果は十分に得られる。
前記第二層の膜厚が厚くなると、テーパが付き難くなることや、上層に配置する銅を主成分とする合金それ自身が層間絶縁膜のカバレッジを悪化させる可能性があることから１０ｎｍから第一層の膜厚の１０％を超えない範囲とする。
なお、銅を主成分とする合金は、ウェットエッチング加工におけるテーパ形状確保のために配置するものであり、膜厚が薄くても、その効果は十分に得られる。
また、本発明における順テーパ形状は、銅配線の側端面のテーパ角が２０°から７０°であることが望ましい。そして、最適には、３０°から６０°であることが望ましい。テーパ角が７０°より大きくなると、絶縁膜の被覆性が悪くなり、絶縁耐圧特性が低くなる。
また、第一層とガラス基板、ＩＴＯ等の透明導電膜、あるいはｎ＋型アモルファスシリコンとの間に、初期層として微結晶粒と空隙から構成されるポーラスな構造を有する銅を一層配置することが望ましい。
前述した構造の膜を配置することにより、密着性がより確保される易くなる。
また、第一層とガラス基板、ＩＴＯ等の透明導電膜、あるいはｎ＋型アモルファスシリコンとの間に、初期層として微結晶粒と空隙から構成されるポーラスな構造を有する銅を一層配置することが望ましい。
前述した構造の膜を配置することにより、密着性がより確保される易くなる。
《第１の実施形態》
以下、本発明を実施するための最良の形態の第１の実施形態について、図１〜図６を用いて詳細に説明する。
以下、本発明を実施するための最良の形態の第１の実施形態について、図１〜図６を用いて詳細に説明する。
図１には、本発明の第１の実施形態に係る液晶表示装置の断面図が示されている。
この図１に図示の液晶表示装置のアクティブマトリクス基板（透明基板１側）の製造方法について、図２〜図６を用いて説明する。
図２〜図６の各図の（ａ），（ｂ）は、それぞれ、（ａ）は、薄膜トランジスタ部分、（ｂ）は、工程の流れを示している。
この図１に図示の液晶表示装置のアクティブマトリクス基板（透明基板１側）の製造方法について、図２〜図６を用いて説明する。
図２〜図６の各図の（ａ），（ｂ）は、それぞれ、（ａ）は、薄膜トランジスタ部分、（ｂ）は、工程の流れを示している。
図２〜図６は、第１の実施形態の各フォトリソグラフィ工程に対応して区分けしたもので、各図ともフォトリソグラフィ後の薄膜の加工が終わりフォトレジストを除去した段階を示している。
ここで、フォトリソグラフィとは、本説明においては、フォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでのレジストパタン形成の一連の工程を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って説明する。
ここで、フォトリソグラフィとは、本説明においては、フォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでのレジストパタン形成の一連の工程を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って説明する。
図２には、第１の実施形態の第１フォトリソグラフィ工程が示されている。
図２に図示の第１の実施形態の第１フォトリソグラフィ工程は、まず、無アルカリガラスからなる基板１上にインジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
ここで、透明導電膜は、インジウム亜鉛酸化物、インジウム錫亜鉛酸化物、亜鉛アルミニウム酸化物、亜鉛ガリウム酸化物であってもよい。
膜厚は、１０ｎｍ〜１５０ｎｍの程度であり、３０〜５０ｎｍが好適である。
続いて、純銅（９９．５％以上）とマグネシウムを含有する銅合金とをスパッタリングにより連続成膜する。
第１の実施形態においては、それぞれの膜厚を、第一層を６００ｎｍ、第二層を５０ｎｍとした。
なお、銅合金の添加元素は、第１の実施形態のマグネシウムのほか、ホウ素、ビスマス、セリウム、ユウロピウム、ゲルマニウム、ハフニウム、ルテチウム、マンガン、マグネシウム、鉛、シリコン、テルビウム、ツリウム、バナジウム、亜鉛から選ぶことが可能である。
図２に図示の第１の実施形態の第１フォトリソグラフィ工程は、まず、無アルカリガラスからなる基板１上にインジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
ここで、透明導電膜は、インジウム亜鉛酸化物、インジウム錫亜鉛酸化物、亜鉛アルミニウム酸化物、亜鉛ガリウム酸化物であってもよい。
膜厚は、１０ｎｍ〜１５０ｎｍの程度であり、３０〜５０ｎｍが好適である。
続いて、純銅（９９．５％以上）とマグネシウムを含有する銅合金とをスパッタリングにより連続成膜する。
第１の実施形態においては、それぞれの膜厚を、第一層を６００ｎｍ、第二層を５０ｎｍとした。
なお、銅合金の添加元素は、第１の実施形態のマグネシウムのほか、ホウ素、ビスマス、セリウム、ユウロピウム、ゲルマニウム、ハフニウム、ルテチウム、マンガン、マグネシウム、鉛、シリコン、テルビウム、ツリウム、バナジウム、亜鉛から選ぶことが可能である。
次に、ハーフ露光マスクを用いたフォトリソグラフィによってレジストパタンを形成する。
ここで、走査信号線２、共通信号線３を形成する部分には、露光せずレジストを厚く形成し、共通（透明）電極４を形成する部分は、ハーフ露光としてレジストを薄く形成する。
フォトリソグラフィの後、第一層の純銅と第二層のマグネシウムを含有する銅合金とをエッチングし、続いて透明導電膜をエッチングする。
ここで、金属第一層の純銅と第二層のマグネシウムを含有する銅合金のエッチング加工には、透明導電膜を溶解しないようにｐＨが７．０のエッチング液を使用した。
なお、ｐＨが１．８から７．０のエッチング液を用いてもテーパ形状の銅配線が得られる。
ここで、走査信号線２、共通信号線３を形成する部分には、露光せずレジストを厚く形成し、共通（透明）電極４を形成する部分は、ハーフ露光としてレジストを薄く形成する。
フォトリソグラフィの後、第一層の純銅と第二層のマグネシウムを含有する銅合金とをエッチングし、続いて透明導電膜をエッチングする。
ここで、金属第一層の純銅と第二層のマグネシウムを含有する銅合金のエッチング加工には、透明導電膜を溶解しないようにｐＨが７．０のエッチング液を使用した。
なお、ｐＨが１．８から７．０のエッチング液を用いてもテーパ形状の銅配線が得られる。
ここで、ハーフ露光部のレジストアッシングにより除去する。アッシングの後、ハーフ露光部の金属第一層の純銅と第二層のマグネシウムを含有する銅合金とをエッチングし、レジストを剥離する。
そして、レジスト剥離後のマグネシウムを含有する銅合金／純銅表面について観察したところ、パタン側端面が順テーパになっていることを確認した。
以上の工程により、走査信号線２（ゲート電極、走査信号線端子を含む）、共通信号線３（共通信号線端子を含む）、共通（透明）電極４が形成される。
そして、レジスト剥離後のマグネシウムを含有する銅合金／純銅表面について観察したところ、パタン側端面が順テーパになっていることを確認した。
以上の工程により、走査信号線２（ゲート電極、走査信号線端子を含む）、共通信号線３（共通信号線端子を含む）、共通（透明）電極４が形成される。
図３には、第１の実施形態の第２フォトリソグラフィ工程が示されている。
図３に図示の第１の実施形態の第２フォトリソグラフィ工程においては、まず、窒化シリコンからなるゲート絶縁膜５と、アモルファスシリコンからなる半導体層６と、ｎ＋型アモルファスシリコンからなるコンタクト層７を、プラズマ化学蒸着法で連続的に成膜する。
ここで、ゲート絶縁膜、アモルファスシリコン、ｎ＋型アモルファスシリコンのカバレッジを確認したところ、テーパ形状の厚膜銅走査信号線を空隙など無くカバーしていることが分かった。
次に、バイナリ露光マスクによるフォトリソグラフィの後、コンタクト層７、半導体層６を選択的にエッチングし、レジストを剥離すると、いわゆる島状パタンが形成される。
図３に図示の第１の実施形態の第２フォトリソグラフィ工程においては、まず、窒化シリコンからなるゲート絶縁膜５と、アモルファスシリコンからなる半導体層６と、ｎ＋型アモルファスシリコンからなるコンタクト層７を、プラズマ化学蒸着法で連続的に成膜する。
ここで、ゲート絶縁膜、アモルファスシリコン、ｎ＋型アモルファスシリコンのカバレッジを確認したところ、テーパ形状の厚膜銅走査信号線を空隙など無くカバーしていることが分かった。
次に、バイナリ露光マスクによるフォトリソグラフィの後、コンタクト層７、半導体層６を選択的にエッチングし、レジストを剥離すると、いわゆる島状パタンが形成される。
図４には、第１の実施形態の第３フォトリソグラフィ工程が示されている。
図４に図示の第１の実施形態の第３フォトリソグラフィ工程においては、まず、金属膜をスパッタリングにより成膜する。次にバイナリ露光マスクによるフォトリソグラフィの後、金属膜をエッチング除去し、続いて、ｎ＋型アモルファスシリコン層をエッチング除去することで、薄膜トランジスタのチャネルを分離し、レジストを剥離する。
以上の工程により、ドレイン電極８（映像信号線、映像信号線端子を含む）、及びソース電極９、コンタクト層７の島状パタンが形成される。
図４に図示の第１の実施形態の第３フォトリソグラフィ工程においては、まず、金属膜をスパッタリングにより成膜する。次にバイナリ露光マスクによるフォトリソグラフィの後、金属膜をエッチング除去し、続いて、ｎ＋型アモルファスシリコン層をエッチング除去することで、薄膜トランジスタのチャネルを分離し、レジストを剥離する。
以上の工程により、ドレイン電極８（映像信号線、映像信号線端子を含む）、及びソース電極９、コンタクト層７の島状パタンが形成される。
図５には、第１の実施形態の第４フォトリソグラフィ工程が示されている。
図５に図示の第１の実施形態の第４フォトリソグラフィ工程においては、まず、窒化シリコンからなる保護絶縁膜１０をプラズマ化学蒸着法で成膜する。
バイナリ露光マスクによるフォトリソグラフィの後、ソース電極９上及び映像信号端子（図示せず）上の保護絶縁膜１０にスルーホール１１を開口し、同時に走査信号線端子（図示せず）上の保護絶縁膜１０とゲート絶縁膜５にスルーホール１１を開口しレジストを剥離する。
図５に図示の第１の実施形態の第４フォトリソグラフィ工程においては、まず、窒化シリコンからなる保護絶縁膜１０をプラズマ化学蒸着法で成膜する。
バイナリ露光マスクによるフォトリソグラフィの後、ソース電極９上及び映像信号端子（図示せず）上の保護絶縁膜１０にスルーホール１１を開口し、同時に走査信号線端子（図示せず）上の保護絶縁膜１０とゲート絶縁膜５にスルーホール１１を開口しレジストを剥離する。
図６には、第１の実施形態の第５フォトリソグラフィ工程が示されている。
図６に図示の第１の実施形態の第５フォトリソグラフィ工程においては、インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
まず、バイナリ露光マスクによるフォトリソグラフィの後、画素電極１２走査信号線端子（図示せず）、共通信号線端子（図示せず）、映像信号線端子（図示せず）のパタンをエッチング加工し、レジストを剥離する。以上の工程により液晶表示装置のアクティブマトリクス基板が完成する。
図６に図示の第１の実施形態の第５フォトリソグラフィ工程においては、インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
まず、バイナリ露光マスクによるフォトリソグラフィの後、画素電極１２走査信号線端子（図示せず）、共通信号線端子（図示せず）、映像信号線端子（図示せず）のパタンをエッチング加工し、レジストを剥離する。以上の工程により液晶表示装置のアクティブマトリクス基板が完成する。
《第２の実施形態》
以下、本発明を実施するための最良の形態の第２の実施形態について、図７〜図１１を用いて詳細に説明する。
以下、本発明を実施するための最良の形態の第２の実施形態について、図７〜図１１を用いて詳細に説明する。
図１１（ａ）には、本発明の第２の実施形態に係る縦電界で液晶を駆動する液晶表示装置のアクティブマトリクス基板の断面図が示されている。
図７には、第２の実施形態の第１フォトリソグラフィ工程が示されている。
図７に図示の第２の実施形態の第１フォトリソグラフィ工程においては、まず、無アルカリガラスからなる基板１上に第一層の純銅（９９．５％以上）とマンガンを含有する銅合金とをスパッタリングにより連続成膜する。
なお、第一層の成膜初期に初期層として微結晶粒と空隙から構成されるポーラスな構造を有する銅を一層配置することが望ましい。
第２の実施形態においては、第一層の膜厚を７００ｎｍ、第二層の膜厚を７０ｎｍとした。
なお、銅合金の添加元素は、第２の実施形態のマンガンのほか、セリウム、ユウロピウム、ハフニウム、ルテチウム、マグネシウム、鉛、テルビウム、ツリウム、亜鉛を選ぶことが可能である。
図７には、第２の実施形態の第１フォトリソグラフィ工程が示されている。
図７に図示の第２の実施形態の第１フォトリソグラフィ工程においては、まず、無アルカリガラスからなる基板１上に第一層の純銅（９９．５％以上）とマンガンを含有する銅合金とをスパッタリングにより連続成膜する。
なお、第一層の成膜初期に初期層として微結晶粒と空隙から構成されるポーラスな構造を有する銅を一層配置することが望ましい。
第２の実施形態においては、第一層の膜厚を７００ｎｍ、第二層の膜厚を７０ｎｍとした。
なお、銅合金の添加元素は、第２の実施形態のマンガンのほか、セリウム、ユウロピウム、ハフニウム、ルテチウム、マグネシウム、鉛、テルビウム、ツリウム、亜鉛を選ぶことが可能である。
次に、バイナリ露光マスクによるフォトリソグラフィの後、マンガンを含有する銅合金と純銅とをエッチングする。
ここで、実施例１の場合とは異なりエッチング液のｐＨは、１．８より小さいエッチング液でもテーパ形状が得られる。
次に、レジストを剥離することにより、走査信号線２（ゲート電極、走査信号線端子を含む）が形成される。
ここで、実施例１の場合とは異なりエッチング液のｐＨは、１．８より小さいエッチング液でもテーパ形状が得られる。
次に、レジストを剥離することにより、走査信号線２（ゲート電極、走査信号線端子を含む）が形成される。
図８には、第２の実施形態の第２フォトリソグラフィ工程が示されている。
図８に図示の第２の実施形態の第２フォトリソグラフィ工程においては、まず、窒化シリコンからなるゲート絶縁膜５と、アモルファスシリコンからなる半導体層６と、ｎ＋型アモルファスシリコンからなるコンタクト層７をプラズマ化学蒸着法で連続的に成膜する。
ここで、ゲート絶縁膜、アモルファスシリコン、ｎ＋型アモルファスシリコンのカバレッジを確認したところ、テーパ形状の厚膜銅走査信号線を空隙など無くカバーしていることがわかった。
次に、バイナリ露光マスクによるフォトリソグラフィの後、コンタクト層７、半導体層６を選択的にエッチングし、レジストを剥離すると、いわゆる島状パタンが形成される。
図８に図示の第２の実施形態の第２フォトリソグラフィ工程においては、まず、窒化シリコンからなるゲート絶縁膜５と、アモルファスシリコンからなる半導体層６と、ｎ＋型アモルファスシリコンからなるコンタクト層７をプラズマ化学蒸着法で連続的に成膜する。
ここで、ゲート絶縁膜、アモルファスシリコン、ｎ＋型アモルファスシリコンのカバレッジを確認したところ、テーパ形状の厚膜銅走査信号線を空隙など無くカバーしていることがわかった。
次に、バイナリ露光マスクによるフォトリソグラフィの後、コンタクト層７、半導体層６を選択的にエッチングし、レジストを剥離すると、いわゆる島状パタンが形成される。
図９には、第２の実施形態の第３フォトリソグラフィ工程が示されている。
図９に図示の第２の実施形態の第３フォトリソグラフィ工程においては、まず、映像信号線のモリブデンを成膜する。
第２の実施形態においては、モリブデンを用いたが、純銅とモリブデンなどのバリア性を有する金属との積層膜を用いても良い。
次に、バイナリ露光マスクによるフォトリソグラフィの後、モリブデンをエッチング除去し、続いて、ｎ＋型アモルファスシリコン層をエッチング除去することで、薄膜トランジスタのチャネルを分離し、レジストを剥離する。
以上の工程により、ドレイン電極８（映像信号線、映像信号線端子を含む）、及びソース電極９、コンタクト層７の島状パタンが形成される。
図９に図示の第２の実施形態の第３フォトリソグラフィ工程においては、まず、映像信号線のモリブデンを成膜する。
第２の実施形態においては、モリブデンを用いたが、純銅とモリブデンなどのバリア性を有する金属との積層膜を用いても良い。
次に、バイナリ露光マスクによるフォトリソグラフィの後、モリブデンをエッチング除去し、続いて、ｎ＋型アモルファスシリコン層をエッチング除去することで、薄膜トランジスタのチャネルを分離し、レジストを剥離する。
以上の工程により、ドレイン電極８（映像信号線、映像信号線端子を含む）、及びソース電極９、コンタクト層７の島状パタンが形成される。
図１０には、第２の実施形態の第４フォトリソグラフィ工程が示されている。
図１０に図示の第２の実施形態の第４フォトリソグラフィ工程においては、まず、窒化シリコンからなる保護絶縁膜１０をプラズマ化学蒸着法で成膜する。
バイナリ露光マスクによるフォトリソグラフィの後、ソース電極９上及び映像信号端子（図示せず）上の保護絶縁膜１０にスルーホール１１を開口し、同時に走査信号線端子（図示せず）上の保護絶縁膜１０とゲート絶縁膜５にスルーホール１１を開口しレジストを剥離する。
図１０に図示の第２の実施形態の第４フォトリソグラフィ工程においては、まず、窒化シリコンからなる保護絶縁膜１０をプラズマ化学蒸着法で成膜する。
バイナリ露光マスクによるフォトリソグラフィの後、ソース電極９上及び映像信号端子（図示せず）上の保護絶縁膜１０にスルーホール１１を開口し、同時に走査信号線端子（図示せず）上の保護絶縁膜１０とゲート絶縁膜５にスルーホール１１を開口しレジストを剥離する。
図１１には、第２の実施形態の第５フォトリソグラフィ工程が示されている。
図１１に図示の第２の実施形態の第５フォトリソグラフィ工程においては、インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
まず、バイナリ露光マスクによるフォトリソグラフィの後、画素電極１２．走査信号線端子（図示せず）、共通信号線端子（図示せず）、映像信号線端子（図示せず）のパタンをエッチング加工し、レジストを剥離する。
以上の工程により液晶表示装置のアクティブマトリクス基板が完成する。
図１１に図示の第２の実施形態の第５フォトリソグラフィ工程においては、インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
まず、バイナリ露光マスクによるフォトリソグラフィの後、画素電極１２．走査信号線端子（図示せず）、共通信号線端子（図示せず）、映像信号線端子（図示せず）のパタンをエッチング加工し、レジストを剥離する。
以上の工程により液晶表示装置のアクティブマトリクス基板が完成する。
《第３の実施形態》
以下、本発明を実施するための最良の形態の第３の実施形態について、図１２〜図１６を用いて詳細に説明する。
以下、本発明を実施するための最良の形態の第３の実施形態について、図１２〜図１６を用いて詳細に説明する。
図１６（ａ）には、本発明の第３の実施形態に係る液晶表示装置のアクティブマトリックス基板断面図が示されている。
この図１６（ａ）に図示の液晶表示装置のアクティブマトリクス基板（透明基板１側）の製造方法について、図１２〜図１６を用いて説明する。
図１２〜図１６の各図の（ａ），（ｂ）は、それぞれ、（ａ）は、薄膜トランジスタ部分、（ｂ）は、工程の流れを示している。
この図１６（ａ）に図示の液晶表示装置のアクティブマトリクス基板（透明基板１側）の製造方法について、図１２〜図１６を用いて説明する。
図１２〜図１６の各図の（ａ），（ｂ）は、それぞれ、（ａ）は、薄膜トランジスタ部分、（ｂ）は、工程の流れを示している。
図１２〜図１６は、第３の実施形態の各フォトリソグラフィ工程に対応して区分けしたもので、各図ともフォトリソグラフィ後の薄膜の加工が終わりフォトレジストを除去した段階を示している。
ここで、フォトリソグラフィとは、本説明においては、フォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでのレジストパタン形成の一連の工程を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って説明する。
ここで、フォトリソグラフィとは、本説明においては、フォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでのレジストパタン形成の一連の工程を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って説明する。
図１２には、第３の実施形態の第１フォトリソグラフィ工程が示されている。
図１２に図示の第３の実施形態の第１フォトリソグラフィ工程は、まず、無アルカリガラスからなる基板１上にインジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
ここで、透明導電膜は、インジウム亜鉛酸化物、インジウム錫亜鉛酸化物、亜鉛アルミニウム酸化物、亜鉛ガリウム酸化物であってもよい。
膜厚は、１０ｎｍ〜１５０ｎｍの程度であり、３０〜５０ｎｍが好適である。続いて、純銅（９９．５％以上）とアルミニウムを含有する銅合金とをスパッタリングにより連続成膜する。
第３の実施形態における透明導電膜の膜厚は、第１の実施形態の場合と同様である。
図１２に図示の第３の実施形態の第１フォトリソグラフィ工程は、まず、無アルカリガラスからなる基板１上にインジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
ここで、透明導電膜は、インジウム亜鉛酸化物、インジウム錫亜鉛酸化物、亜鉛アルミニウム酸化物、亜鉛ガリウム酸化物であってもよい。
膜厚は、１０ｎｍ〜１５０ｎｍの程度であり、３０〜５０ｎｍが好適である。続いて、純銅（９９．５％以上）とアルミニウムを含有する銅合金とをスパッタリングにより連続成膜する。
第３の実施形態における透明導電膜の膜厚は、第１の実施形態の場合と同様である。
次に、ハーフ露光マスクを用いたフォトリソグラフィによってレジストパタンを形成する。
ここで、走査信号線２、共通信号線３を形成する部分には、露光せずレジストを厚く形成し、共通（透明）電極４を形成する部分は、ハーフ露光としてレジストを薄く形成する。
フォトリソグラフィの後、金属第一層の純銅と第二層のアルミニウムを含有する銅合金とをエッチングし、続いて透明導電膜をエッチングする。
ここで、金属第一層の純銅と第二層のアルミニウムを含有する銅合金のエッチング加工には、透明導電膜を溶解しないようにｐＨが７．０のエッチング液を使用した。
本実施の形態では、ｐＨが７．０のエッチング液を用いてエッチングを行ったが、ｐＨが７．０から１４．０(望ましくはｐＨが７．０から１１．０)の範囲のエッチング液を用いてよい。
ここで、走査信号線２、共通信号線３を形成する部分には、露光せずレジストを厚く形成し、共通（透明）電極４を形成する部分は、ハーフ露光としてレジストを薄く形成する。
フォトリソグラフィの後、金属第一層の純銅と第二層のアルミニウムを含有する銅合金とをエッチングし、続いて透明導電膜をエッチングする。
ここで、金属第一層の純銅と第二層のアルミニウムを含有する銅合金のエッチング加工には、透明導電膜を溶解しないようにｐＨが７．０のエッチング液を使用した。
本実施の形態では、ｐＨが７．０のエッチング液を用いてエッチングを行ったが、ｐＨが７．０から１４．０(望ましくはｐＨが７．０から１１．０)の範囲のエッチング液を用いてよい。
ここでハーフ露光部のレジストアッシングにより除去する。
アッシングの後、ハーフ露光部の金属第一層の純銅と第二層のアルミニウムを含有する銅合金とをエッチングし、レジストを剥離する。
レジスト剥離後のアルミニウムを含有する銅合金／純銅表面を観察したところ、パタン側端面が順テーパになっていることを確認した。
以上の工程により、走査信号線２（ゲート電極、走査信号線端子を含む）、共通信号線３（共通信号線端子を含む）、共通（透明）電極４が形成される。
アッシングの後、ハーフ露光部の金属第一層の純銅と第二層のアルミニウムを含有する銅合金とをエッチングし、レジストを剥離する。
レジスト剥離後のアルミニウムを含有する銅合金／純銅表面を観察したところ、パタン側端面が順テーパになっていることを確認した。
以上の工程により、走査信号線２（ゲート電極、走査信号線端子を含む）、共通信号線３（共通信号線端子を含む）、共通（透明）電極４が形成される。
図１３には、第３の実施形態の第２フォトリソグラフィ工程が示されている。
図１３に図示の第３の実施形態の第２フォトリソグラフィ工程は、まず、窒化シリコンからなるゲート絶縁膜５とアモルファスシリコンからなる半導体層６と、ｎ＋型アモルファスシリコンからなるコンタクト層７をプラズマ化学蒸着法で連続的に成膜する。
バイナリ露光マスクによるフォトリソグラフィの後、コンタクト層７、半導体層６を選択的にエッチングし、レジストを剥離すると、いわゆる島状パタンが形成される。
図１３に図示の第３の実施形態の第２フォトリソグラフィ工程は、まず、窒化シリコンからなるゲート絶縁膜５とアモルファスシリコンからなる半導体層６と、ｎ＋型アモルファスシリコンからなるコンタクト層７をプラズマ化学蒸着法で連続的に成膜する。
バイナリ露光マスクによるフォトリソグラフィの後、コンタクト層７、半導体層６を選択的にエッチングし、レジストを剥離すると、いわゆる島状パタンが形成される。
図１４には、第３の実施形態の第３フォトリソグラフィ工程が示されている。
図１４に図示の第３の実施形態の第３フォトリソグラフィ工程は、まず、純銅ターゲットを用いて第一層を成膜する。
この時、はじめの５０ｎｍの成膜時に酸素ガス＋アルゴンガスの混合ガスを用いて微粒子と空隙から構成される銅を形成し、次にアルゴンガスのみで純銅を連続成膜する。
次いで、第二層目のアルミニウムを含有する銅合金を連続成膜する。
次に、バイナリ露光マスクによるフォトリソグラフィの後、アルミニウムを含有する銅合金／純銅＋微粒子と空隙から構成される銅の積層膜をｐＨ７．０のエッチング液を用いてエッチング除去し、続いて、ｎ＋型アモルファスシリコン層をエッチング除去することで、薄膜トランジスタのチャネルを分離し、レジストを剥離する。
図１４に図示の第３の実施形態の第３フォトリソグラフィ工程は、まず、純銅ターゲットを用いて第一層を成膜する。
この時、はじめの５０ｎｍの成膜時に酸素ガス＋アルゴンガスの混合ガスを用いて微粒子と空隙から構成される銅を形成し、次にアルゴンガスのみで純銅を連続成膜する。
次いで、第二層目のアルミニウムを含有する銅合金を連続成膜する。
次に、バイナリ露光マスクによるフォトリソグラフィの後、アルミニウムを含有する銅合金／純銅＋微粒子と空隙から構成される銅の積層膜をｐＨ７．０のエッチング液を用いてエッチング除去し、続いて、ｎ＋型アモルファスシリコン層をエッチング除去することで、薄膜トランジスタのチャネルを分離し、レジストを剥離する。
以上の工程により、ドレイン電極８（映像信号線、映像信号線端子を含む）、及びソース電極９、コンタクト層７の島状パタンが形成される。
本実施形態では、銅積層膜とｎ＋型アモルファスシリコンとの間に初期層として微粒子と空隙から構成される銅を形成したが、モリブデンなどのバリア膜を配置しても密着性などの効果がより得られ易くなる。
本実施形態では、銅積層膜とｎ＋型アモルファスシリコンとの間に初期層として微粒子と空隙から構成される銅を形成したが、モリブデンなどのバリア膜を配置しても密着性などの効果がより得られ易くなる。
図１５には、第３の実施形態の第４フォトリソグラフィ工程が示されている。
図１５に図示の第３の実施形態の第４フォトリソグラフィ工程は、まず、窒化シリコンからなる保護絶縁膜１０をプラズマ化学蒸着法で成膜する。
バイナリ露光マスクによるフォトリソグラフィの後、ソース電極９上及び映像信号端子（図示せず）上の保護絶縁膜１０にスルーホール１１を開口し、同時に走査信号線端子（図示せず）上の保護絶縁膜１０とゲート絶縁膜５にスルーホール１１を開口しレジストを剥離する。
図１５に図示の第３の実施形態の第４フォトリソグラフィ工程は、まず、窒化シリコンからなる保護絶縁膜１０をプラズマ化学蒸着法で成膜する。
バイナリ露光マスクによるフォトリソグラフィの後、ソース電極９上及び映像信号端子（図示せず）上の保護絶縁膜１０にスルーホール１１を開口し、同時に走査信号線端子（図示せず）上の保護絶縁膜１０とゲート絶縁膜５にスルーホール１１を開口しレジストを剥離する。
図１６には、第３の実施形態の第５フォトリソグラフィ工程が示されている。
図１６に図示の第３の実施形態の第５フォトリソグラフィ工程は、インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
まず、バイナリ露光マスクによるフォトリソグラフィの後、画素電極１２．走査信号線端子（図示せず）、共通信号線端子（図示せず）、映像信号線端子（図示せず）のパタンをエッチング加工し、レジストを剥離する。
以上の工程により、液晶表示装置のアクティブマトリクス基板が完成する。
図１６に図示の第３の実施形態の第５フォトリソグラフィ工程は、インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
まず、バイナリ露光マスクによるフォトリソグラフィの後、画素電極１２．走査信号線端子（図示せず）、共通信号線端子（図示せず）、映像信号線端子（図示せず）のパタンをエッチング加工し、レジストを剥離する。
以上の工程により、液晶表示装置のアクティブマトリクス基板が完成する。
以上の第３の実施形態において説明したように、第一層である純銅と第二層であるアルミニウムを含有する銅合金からなる積層膜は、走査信号線及びソース電極及びドレイン電極及び前記映像信号線にも適用することができる。
《第４の実施形態》
以下、本発明を実施するための最良の形態の第４の実施形態について、図１７〜図２１を用いて詳細に説明する。
以下、本発明を実施するための最良の形態の第４の実施形態について、図１７〜図２１を用いて詳細に説明する。
図２１（ａ）には、本発明の第４の実施形態に係る液晶表示装置アクティブマトリクス基板の断面図が示されている。
この図２１に図示の液晶表示装置のアクティブマトリクス基板（透明基板１側）の製造方法について、図１７〜図２１を用いて説明する。
図１７〜図２１の各図の（ａ），（ｂ）は、それぞれ、（ａ）は、薄膜トランジスタ部分、（ｂ）は、工程の流れを示している。
この図２１に図示の液晶表示装置のアクティブマトリクス基板（透明基板１側）の製造方法について、図１７〜図２１を用いて説明する。
図１７〜図２１の各図の（ａ），（ｂ）は、それぞれ、（ａ）は、薄膜トランジスタ部分、（ｂ）は、工程の流れを示している。
図１７〜図２１は、第４の実施形態の各フォトリソグラフィ工程に対応して区分けしたもので、各図ともフォトリソグラフィ後の薄膜の加工が終わりフォトレジストを除去した段階を示している。
ここで、フォトリソグラフィとは、本説明においては、フォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでのレジストパタン形成の一連の工程を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って説明する。
ここで、フォトリソグラフィとは、本説明においては、フォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでのレジストパタン形成の一連の工程を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って説明する。
図１７には、第４の実施形態の第１フォトリソグラフィ工程が示されている。
図１７に図示の第４の実施形態の第１フォトリソグラフィ工程は、まず、無アルカリガラスからなる基板１上にインジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
ここで、透明導電膜は、インジウム亜鉛酸化物、インジウム錫亜鉛酸化物、亜鉛アルミニウム酸化物、亜鉛ガリウム酸化物であってもよい。
膜厚は、１０ｎｍ〜１５０ｎｍの程度であり、３０〜５０ｎｍが好適である。続いて、信号線金属膜をスパッタリングにより連続成膜する。本実施例では、モリブデンを用いた。
図１７に図示の第４の実施形態の第１フォトリソグラフィ工程は、まず、無アルカリガラスからなる基板１上にインジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
ここで、透明導電膜は、インジウム亜鉛酸化物、インジウム錫亜鉛酸化物、亜鉛アルミニウム酸化物、亜鉛ガリウム酸化物であってもよい。
膜厚は、１０ｎｍ〜１５０ｎｍの程度であり、３０〜５０ｎｍが好適である。続いて、信号線金属膜をスパッタリングにより連続成膜する。本実施例では、モリブデンを用いた。
次に、ハーフ露光マスクを用いたフォトリソグラフィによってレジストパタンを形成する。
ここで、走査信号線２、共通信号線３を形成する部分には、露光せずレジストを厚く形成し、共通（透明）電極４を形成する部分は、ハーフ露光としてレジストを薄く形成する。
フォトリソグラフィの後、信号線金属膜をエッチングし、続いて透明導電膜をエッチングする。
ここでハーフ露光部のレジストアッシングにより除去する。アッシングの後、ハーフ露光部の金属膜をエッチングし、レジストを剥離する。
以上の工程により、走査信号線２（ゲート電極、走査信号線端子を含む）、共通信号線３（共通信号線端子を含む）、共通（透明）電極４が形成される。
ここで、走査信号線２、共通信号線３を形成する部分には、露光せずレジストを厚く形成し、共通（透明）電極４を形成する部分は、ハーフ露光としてレジストを薄く形成する。
フォトリソグラフィの後、信号線金属膜をエッチングし、続いて透明導電膜をエッチングする。
ここでハーフ露光部のレジストアッシングにより除去する。アッシングの後、ハーフ露光部の金属膜をエッチングし、レジストを剥離する。
以上の工程により、走査信号線２（ゲート電極、走査信号線端子を含む）、共通信号線３（共通信号線端子を含む）、共通（透明）電極４が形成される。
図１８には、第４の実施形態の第２フォトリソグラフィ工程が示されている。
図１８に図示の第４の実施形態の第２フォトリソグラフィ工程は、窒化シリコンからなるゲート絶縁膜５とアモルファスシリコンからなる半導体層６と、ｎ＋型アモルファスシリコンからなるコンタクト層７をプラズマ化学蒸着法で連続的に成膜する。
バイナリ露光マスクによるフォトリソグラフィの後、コンタクト層７、半導体層６を選択的にエッチングし、レジストを剥離すると、いわゆる島状パタンが形成される。
図１８に図示の第４の実施形態の第２フォトリソグラフィ工程は、窒化シリコンからなるゲート絶縁膜５とアモルファスシリコンからなる半導体層６と、ｎ＋型アモルファスシリコンからなるコンタクト層７をプラズマ化学蒸着法で連続的に成膜する。
バイナリ露光マスクによるフォトリソグラフィの後、コンタクト層７、半導体層６を選択的にエッチングし、レジストを剥離すると、いわゆる島状パタンが形成される。
図１９には、第４の実施形態の第３フォトリソグラフィ工程が示されている。
図１９に図示の第４の実施形態の第３フォトリソグラフィ工程は、まず、純銅ターゲットを用いて第一層を成膜する。
この時、はじめの５０ｎｍの成膜時に酸素ガス＋アルゴンガスの混合ガスを用いて微粒子と空隙から構成される銅を形成し、次に成膜ガスをアルゴンガスのみで純銅を連続成膜する。
次いで、第二層目のアルミニウムを含有する銅合金を連続成膜する。
次に、バイナリ露光マスクによるフォトリソグラフィの後、アルミニウムを含有する銅合金／純銅＋微粒子と空隙から構成される銅をｐＨが８．０のエッチング液を用いてエッチング除去し、続いて、ｎ＋型アモルファスシリコン層をエッチング除去することで、薄膜トランジスタのチャネルを分離し、レジストを剥離する。
以上の工程により、ドレイン電極８（映像信号線、映像信号線端子を含む）、及びソース電極９、コンタクト層７の島状パタンが形成される。
図１９に図示の第４の実施形態の第３フォトリソグラフィ工程は、まず、純銅ターゲットを用いて第一層を成膜する。
この時、はじめの５０ｎｍの成膜時に酸素ガス＋アルゴンガスの混合ガスを用いて微粒子と空隙から構成される銅を形成し、次に成膜ガスをアルゴンガスのみで純銅を連続成膜する。
次いで、第二層目のアルミニウムを含有する銅合金を連続成膜する。
次に、バイナリ露光マスクによるフォトリソグラフィの後、アルミニウムを含有する銅合金／純銅＋微粒子と空隙から構成される銅をｐＨが８．０のエッチング液を用いてエッチング除去し、続いて、ｎ＋型アモルファスシリコン層をエッチング除去することで、薄膜トランジスタのチャネルを分離し、レジストを剥離する。
以上の工程により、ドレイン電極８（映像信号線、映像信号線端子を含む）、及びソース電極９、コンタクト層７の島状パタンが形成される。
図２０には、第４の実施形態の第４フォトリソグラフィ工程が示されている。
図２０に図示の第４の実施形態の第４フォトリソグラフィ工程は、まず、窒化シリコンからなる保護絶縁膜１０をプラズマ化学蒸着法で成膜する。
バイナリ露光マスクによるフォトリソグラフィの後、ソース電極９上及び映像信号端子（図示せず）上の保護絶縁膜１０にスルーホール１１を開口し、同時に走査信号線端子（図示せず）上の保護絶縁膜１０とゲート絶縁膜５にスルーホール１１を開口しレジストを剥離する。
本実施形態では、アルミニウムを含有する銅合金／純銅＋微粒子と空隙から構成される銅の積層膜のエッチングにｐＨが８．０のエッチング液を用いたが、ｐＨ７．０から１４．０(望ましくはｐＨが７．０から１１．０)範囲のエッチング液でも同様にテーパ形状を有する銅配線が形成できる。
図２０に図示の第４の実施形態の第４フォトリソグラフィ工程は、まず、窒化シリコンからなる保護絶縁膜１０をプラズマ化学蒸着法で成膜する。
バイナリ露光マスクによるフォトリソグラフィの後、ソース電極９上及び映像信号端子（図示せず）上の保護絶縁膜１０にスルーホール１１を開口し、同時に走査信号線端子（図示せず）上の保護絶縁膜１０とゲート絶縁膜５にスルーホール１１を開口しレジストを剥離する。
本実施形態では、アルミニウムを含有する銅合金／純銅＋微粒子と空隙から構成される銅の積層膜のエッチングにｐＨが８．０のエッチング液を用いたが、ｐＨ７．０から１４．０(望ましくはｐＨが７．０から１１．０)範囲のエッチング液でも同様にテーパ形状を有する銅配線が形成できる。
図２１には、第４の実施形態の第５フォトリソグラフィ工程が示されている。
図２１に図示の第４の実施形態の第５フォトリソグラフィ工程は、インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
まず、バイナリ露光マスクによるフォトリソグラフィの後、画素電極１２．走査信号線端子（図示せず）、共通信号線端子（図示せず）、映像信号線端子（図示せず）のパタンをエッチング加工し、レジストを剥離する。
以上の工程により液晶表示装置のアクティブマトリクス基板が完成する。
図２１に図示の第４の実施形態の第５フォトリソグラフィ工程は、インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
まず、バイナリ露光マスクによるフォトリソグラフィの後、画素電極１２．走査信号線端子（図示せず）、共通信号線端子（図示せず）、映像信号線端子（図示せず）のパタンをエッチング加工し、レジストを剥離する。
以上の工程により液晶表示装置のアクティブマトリクス基板が完成する。
《第５の実施形態》
以下、本発明を実施するための最良の形態の第５の実施形態について、図２２〜図２６を用いて詳細に説明する。
第４の実施形態においては、５回のフォトリソグラフィを用いたが、第５の実施形態においては、図２２、図２３、図２５、図２６に図示の４回のフォトリソグラフィを用いている。
図２４は、図２３の工程を代替する工程を示している。
以下、本発明を実施するための最良の形態の第５の実施形態について、図２２〜図２６を用いて詳細に説明する。
第４の実施形態においては、５回のフォトリソグラフィを用いたが、第５の実施形態においては、図２２、図２３、図２５、図２６に図示の４回のフォトリソグラフィを用いている。
図２４は、図２３の工程を代替する工程を示している。
図２６（ａ）には、本発明の第５の実施形態に係る液晶表示装置の断面図が示されている。
この図２６に図示の液晶表示装置のアクティブマトリクス基板（透明基板１側）の製造方法について、図２２〜図２５を用いて説明する。
図２２〜図２６の各図の（ａ），（ｂ）は、 第４の実施形態と同様に、図２２から図２６までの各図において、それぞれ、（ａ）は、薄膜トランジスタ部分、（ｂ）は、工程の流れを示している。
以下区分けした工程に従って説明する。
この図２６に図示の液晶表示装置のアクティブマトリクス基板（透明基板１側）の製造方法について、図２２〜図２５を用いて説明する。
図２２〜図２６の各図の（ａ），（ｂ）は、 第４の実施形態と同様に、図２２から図２６までの各図において、それぞれ、（ａ）は、薄膜トランジスタ部分、（ｂ）は、工程の流れを示している。
以下区分けした工程に従って説明する。
第５の実施形態に図示の液晶表示装置のアクティブマトリクス基板が、図２１に図示の液晶表示装置のアクティブマトリクス基板と異なる構成は、図２６においては、ゲート絶縁膜５上に半導体膜６が形成され、その上に積層する形で、コンタクト層７、純銅膜２０と銅合金膜２１、ソース電極８、ドレイン電極９が形成されている点である。
図２２には、第５の実施形態の第１フォトリソグラフィ工程が示されている。
図２２に図示の第５の実施形態の第１フォトリソグラフィ工程は、まず、無アルカリガラスからなる基板１上にインジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
ここで、透明導電膜は、インジウム亜鉛酸化物、インジウム錫亜鉛酸化物であってもよい。
膜厚は、１０ｎｍ〜１５０ｎｍの程度であり、３０〜５０ｎｍが好適である。続いて、第４の実施形態と同様に、信号線金属膜（モリブデン）をスパッタリングにより連続成膜する。
図２２に図示の第５の実施形態の第１フォトリソグラフィ工程は、まず、無アルカリガラスからなる基板１上にインジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
ここで、透明導電膜は、インジウム亜鉛酸化物、インジウム錫亜鉛酸化物であってもよい。
膜厚は、１０ｎｍ〜１５０ｎｍの程度であり、３０〜５０ｎｍが好適である。続いて、第４の実施形態と同様に、信号線金属膜（モリブデン）をスパッタリングにより連続成膜する。
次に、ハーフ露光マスクを用いたフォトリソグラフィによってレジストパタンを形成する。
ここで、走査信号線２、共通信号線３を構成する部分には、露光をせずレジストを厚く形成し、共通（透明）電極４を形成する部分は、ハーフ露光としてレジストを薄く形成する。フォトリソクラフィの後、信号線金属膜をエッチングし、続いて透明導電膜をエッチングする。
ここで、ハーフ露光部のレジストをアッシングにより除去する。アッシングの後、ハーフ露光部の信号線金属膜をエッチングし、その後レジストを剥離する。
以上の工程により、走査信号線２（ゲート電極、走査信号線端子を含む）、共通信号線３（共通信号線端子を含む）、共通（透明）電極４が形成される。
ここで、走査信号線２、共通信号線３を構成する部分には、露光をせずレジストを厚く形成し、共通（透明）電極４を形成する部分は、ハーフ露光としてレジストを薄く形成する。フォトリソクラフィの後、信号線金属膜をエッチングし、続いて透明導電膜をエッチングする。
ここで、ハーフ露光部のレジストをアッシングにより除去する。アッシングの後、ハーフ露光部の信号線金属膜をエッチングし、その後レジストを剥離する。
以上の工程により、走査信号線２（ゲート電極、走査信号線端子を含む）、共通信号線３（共通信号線端子を含む）、共通（透明）電極４が形成される。
図２３には、第５の実施形態の第２フォトリソグラフィ工程が示されている。
図２３に図示の第５の実施形態の第２フォトリソグラフィ工程は、まず、窒化シリコンからなるゲート絶縁膜５と、アモルファスシリコンからなる半導体層６と、ｎ＋型アモルファスシリコンからなるコンタクト層７をプラズマ化学蒸着法で連続的に成膜する。
続いて、純銅ターゲットを用いて第一層を成膜する。
第一層の成膜では、初期層として成膜開始からアルゴン＋３．５％酸素の混合ガスを用いて微粒子と空隙から構成される銅を３０ｎｍ成膜し、次いで、成膜ガスをアルゴンガスのみで純銅を６２０ｎｍ連続成膜する。
さらに第二層目の銅−マグネシウム合金を５０ｎｍ連続成膜する。
図２３に図示の第５の実施形態の第２フォトリソグラフィ工程は、まず、窒化シリコンからなるゲート絶縁膜５と、アモルファスシリコンからなる半導体層６と、ｎ＋型アモルファスシリコンからなるコンタクト層７をプラズマ化学蒸着法で連続的に成膜する。
続いて、純銅ターゲットを用いて第一層を成膜する。
第一層の成膜では、初期層として成膜開始からアルゴン＋３．５％酸素の混合ガスを用いて微粒子と空隙から構成される銅を３０ｎｍ成膜し、次いで、成膜ガスをアルゴンガスのみで純銅を６２０ｎｍ連続成膜する。
さらに第二層目の銅−マグネシウム合金を５０ｎｍ連続成膜する。
次に、ハーフ露光マスクを用いたフォトリソグラフィによってレジストパタンを形成する。
ここで、ドレイン電極８（映像信号線、映像信号線端子を含む）、及びソース電極９を構成する部分には露光をせずレジストを厚く形成し、半導体層６の島パタンを形成する部分はハーフ露光としてレジストを薄く形成する。
フォトリソグラフィの後、銅−マグネシウム合金／純銅＋微粒子と空隙から構成される銅の積層膜をｐＨが６．０のエッチング液を用いてエッチングし、続いてｎ＋型アモルファスシリコン層とアモルファスシリコン層をエッチングする。
ここで、ドレイン電極８（映像信号線、映像信号線端子を含む）、及びソース電極９を構成する部分には露光をせずレジストを厚く形成し、半導体層６の島パタンを形成する部分はハーフ露光としてレジストを薄く形成する。
フォトリソグラフィの後、銅−マグネシウム合金／純銅＋微粒子と空隙から構成される銅の積層膜をｐＨが６．０のエッチング液を用いてエッチングし、続いてｎ＋型アモルファスシリコン層とアモルファスシリコン層をエッチングする。
ここで、ハーフ露光部のレジストをアッシングにより除去する。
アッシングの後、ハーフ露光部の銅合金／純銅＋微粒子と空隙から構成される銅の積層膜とｎ＋型アモルファスシリコン層をエッチングすることで薄膜トランジスタのチャネルを分離し、レジストを剥離する。
以上の工程により、ドレイン電極８（映像信号線、映像信号線端子を含む）、ソース電極９、半導体層６の島パタンが形成される。
アッシングの後、ハーフ露光部の銅合金／純銅＋微粒子と空隙から構成される銅の積層膜とｎ＋型アモルファスシリコン層をエッチングすることで薄膜トランジスタのチャネルを分離し、レジストを剥離する。
以上の工程により、ドレイン電極８（映像信号線、映像信号線端子を含む）、ソース電極９、半導体層６の島パタンが形成される。
なお、図２３に図示の第５の実施形態の第２フォトリソグラフィ工程は、図２４に図示の工程で代替してもよい。
図２４に図示の第５の実施形態の第２フォトリソグラフィ工程は、まず、窒化シリコンからなるゲート絶縁膜５と、アモルファスシリコンからなる半導体層６と、ｎ＋型アモルファスシリコンからなるコンタクト層７をプラズマ化学蒸着法で連続的に成膜する。
続いて、微粒子と空隙から構成される銅、純銅、さらに銅−マグネシウム合金膜を連続成膜する。
図２４に図示の第５の実施形態の第２フォトリソグラフィ工程は、まず、窒化シリコンからなるゲート絶縁膜５と、アモルファスシリコンからなる半導体層６と、ｎ＋型アモルファスシリコンからなるコンタクト層７をプラズマ化学蒸着法で連続的に成膜する。
続いて、微粒子と空隙から構成される銅、純銅、さらに銅−マグネシウム合金膜を連続成膜する。
次に、ハーフ露光マスクを用いたフォトリソグラフィによってレジストパタンを形成する。
ここで、レジストパタンは、ドレイン電極８（映像信号線、映像信号線端子を含む）、及びソース電極９を構成する部分に形成され、その内薄膜トランジスタのチャネル周辺には露光をせずにレジストを厚く形成し、その他の部分には、ハーフ露光としてレジストを薄く形成する。
フォトリソグラフィの後、銅−マグネシウム合金／純銅＋微粒子と空隙から構成される銅の積層膜をｐＨが６．０のエッチング液を用いてエッチングすることによりドレイン電極８（映像信号線、映像信号線端子を含む）及びソース電極９を形成し、続いてｎ＋型アモルファスシリコン層をエッチングすることにより薄膜トランジスタのチャネルを分離する。
ここで、ハーフ露光部のレジストをアッシングにより除去し（このハーフ露光部のレジスト除去工程は省略可能）、残りのレジストをリフローし薄膜トランジスタのチャネル部をレジストで埋める。
引き続き、アモルファスシリコン層をエッチングすることで半導体層６の島パタンが形成される。
ここで、レジストパタンは、ドレイン電極８（映像信号線、映像信号線端子を含む）、及びソース電極９を構成する部分に形成され、その内薄膜トランジスタのチャネル周辺には露光をせずにレジストを厚く形成し、その他の部分には、ハーフ露光としてレジストを薄く形成する。
フォトリソグラフィの後、銅−マグネシウム合金／純銅＋微粒子と空隙から構成される銅の積層膜をｐＨが６．０のエッチング液を用いてエッチングすることによりドレイン電極８（映像信号線、映像信号線端子を含む）及びソース電極９を形成し、続いてｎ＋型アモルファスシリコン層をエッチングすることにより薄膜トランジスタのチャネルを分離する。
ここで、ハーフ露光部のレジストをアッシングにより除去し（このハーフ露光部のレジスト除去工程は省略可能）、残りのレジストをリフローし薄膜トランジスタのチャネル部をレジストで埋める。
引き続き、アモルファスシリコン層をエッチングすることで半導体層６の島パタンが形成される。
図２５には、第５の実施形態の第３フォトリソグラフィ工程が示されている。
図２５に図示の第５の実施形態の第３フォトリソグラフィ工程は、まず、窒化シリコンからなる保護絶縁膜１０をプラズマ化学蒸着法で成膜する。この成膜温度は約２３０℃である。
バイナリ露光マスクによるフォトリソグラフィの後、ソース電極９上および映像信号線端子（図示せず）上の保護絶縁膜１０にスルーホール１１を開口し、同時に走査信号線端子（図示せず）上の保護絶縁膜１０とゲート絶縁膜５にスルーホール１１を開口し、レジストを剥離する。
図２５に図示の第５の実施形態の第３フォトリソグラフィ工程は、まず、窒化シリコンからなる保護絶縁膜１０をプラズマ化学蒸着法で成膜する。この成膜温度は約２３０℃である。
バイナリ露光マスクによるフォトリソグラフィの後、ソース電極９上および映像信号線端子（図示せず）上の保護絶縁膜１０にスルーホール１１を開口し、同時に走査信号線端子（図示せず）上の保護絶縁膜１０とゲート絶縁膜５にスルーホール１１を開口し、レジストを剥離する。
図２６には、第５の実施形態の第４フォトリソグラフィ工程が示されている。
図２６に図示の第５の実施形態の第４フォトリソグラフィ工程は、インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
まず、バイナリ露光マスクによるフォトリソグラフィの後、画素電極１２、走査信号線端子（図示せず）、共通信号線端子（図示せず）、映像信号線端子（図示せず）のパタンをエッチング加工し、レジストを剥離する。
以上の工程により４回のフォトリソグラフィを用いても、液晶表示装置のアクティブマトリクス基板が作製することができる。
図２６に図示の第５の実施形態の第４フォトリソグラフィ工程は、インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する。
まず、バイナリ露光マスクによるフォトリソグラフィの後、画素電極１２、走査信号線端子（図示せず）、共通信号線端子（図示せず）、映像信号線端子（図示せず）のパタンをエッチング加工し、レジストを剥離する。
以上の工程により４回のフォトリソグラフィを用いても、液晶表示装置のアクティブマトリクス基板が作製することができる。
１………………………（アクティブマトリクス基板用の）基板
２………………………走査信号線
３………………………共通信号線
４………………………共通電極
５………………………ゲート絶縁膜
６………………………半導体層
７………………………コンタクト層
８………………………ドレイン電極（映像信号線）
９………………………ソース電極
１０……………………保護絶縁膜
１１……………………スルーホール
１２……………………画素電極
１３……………………液晶
１４……………………カラーフィルタ用ガラス基板
１５……………………配向膜
１６……………………ブラックマトリクス
１７……………………カラーフィルタ
１８……………………平坦化膜
１９……………………偏光板
２０……………………第一層（純銅）
２１……………………第二層（銅を主成分とする合金）
２………………………走査信号線
３………………………共通信号線
４………………………共通電極
５………………………ゲート絶縁膜
６………………………半導体層
７………………………コンタクト層
８………………………ドレイン電極（映像信号線）
９………………………ソース電極
１０……………………保護絶縁膜
１１……………………スルーホール
１２……………………画素電極
１３……………………液晶
１４……………………カラーフィルタ用ガラス基板
１５……………………配向膜
１６……………………ブラックマトリクス
１７……………………カラーフィルタ
１８……………………平坦化膜
１９……………………偏光板
２０……………………第一層（純銅）
２１……………………第二層（銅を主成分とする合金）
Claims (8)
- 一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を概ね覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置おいて，
前記走査信号線または前記映像信号線の少なくとも一方を，
第一層を下層とし、該第一層の上に形成した第二層を上層とする積層膜によって構成し，
前記第一層を９９．５％以上の純度を有する銅膜で、前記第二層を銅を主成分とするセリウム、ユウロピウム、ハフニウム、ルテチウム、マンガン、マグネシウム、鉛、テルビウム、ツリウム、亜鉛から選択される元素を１種類以上含有する前記第一層の溶解速度よりも速い溶解速度を有する合金膜で形成し，
ｐＨが７．０より小さいエッチング液で前記第一層と前記第二層を一括でウェットエッチング加工することにより前記第二層の上層と前記第一層の下層との前記積層膜を順テーパ形状に形成する
ことを特徴とする液晶表示装置。 - 前記第二層の膜厚は，
１０ｎｍから第一層の膜厚の１０％を超えない範囲である請求項１に記載の液晶表示装置。 - 一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を概ね覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置おいて，
前記走査信号線をインジウム酸化物を主成分とする透明導電膜上に配置し，
前記走査信号線を、第一層を下層とし、該第一層の上に形成した第二層を上層とする積層膜によって構成し，
前記第一層を９９．５％以上の純度を有する銅膜で、前記第二層を銅を主成分とするホウ素、ビスマス、セリウム、ユウロピウム、ゲルマニウム、ハフニウム、ルテチウム、マンガン、マグネシウム、鉛、シリコン、テルビウム、ツリウム、バナジウム、亜鉛から選択される元素を１種類以上含有する合金膜で形成し，
ｐＨが１．８から７．０のエッチング液で前記第一層と前記第二層を一括でウェットエッチング加工することにより前記第二層の上層と前記第一層の下層との前記積層膜を順テーパ形状に形成する
ことを特徴とする液晶表示装置。 - 一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を概ね覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置おいて，
前記走査信号線または前記映像信号線の少なくとも一方を，
第一層を下層とし、該第一層の上に形成した第二層を上層とする積層膜によって構成し，
前記第一層を９９．５％以上の純度を有する銅膜で、前記第二層を銅を主成分とするアルミニウム、ホウ素、ベリリウム、ビスマス、セリウム、ユウロピウム、ガリウム、ゲルマニウム、ハフニウム、ルテチウム、マンガン、マグネシウム、鉛、シリコン、テルビウム、ツリウム、バナジウム、亜鉛から選択される元素を１種類以上含有する合金膜で形成し，
ｐＨが７．０以上であるエッチング液で前記第一層と前記第二層を一括でウェットエッチング加工することにより前記第二層の上層と前記第一層の下層との前記積層膜を順テーパ形状に形成する
ことを特徴とする液晶表示装置。 - 前記積層膜を順テーパ形状は，
テーパ角が２０゜から７０゜であることを特徴とする請求項１，３又は４に記載の液晶表示装置。 - 一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を概ね覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置の製造方法であって．
前記一対の基板の一方の上に、前記走査信号線を構成する第一層の９９．５％以上の純度を有する銅膜と第二層の銅を主成分とする合金膜を連続成膜し、走査信号線とゲート電極とを形成する工程と，
ゲート絶縁膜となる窒化シリコンと、アモルファスシリコン膜とｎ＋アモルファスシリコン膜とを連続成膜し、半導体層とを形成する工程と、金属膜からなる映像信号線とドレイン電極とソース電極とを形成する工程と、保護絶縁膜となる窒化シリコンを成膜し、保護絶縁膜やゲート絶縁膜にスルーホールを開口する工程と，
透明導電膜を成膜し画素電極を形成する工程と，
からなり，
前記９９．５％以上の純度を有する銅と、銅を主成分とする合金膜との積層膜を一括で加工するエッチング液のｐＨを７．０より小さい範囲内にしたことを特徴とする請求項１に記載の液晶表示装置の製造方法。 - 一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を概ね覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置の製造方法であって，
前記一対の基板の一方の上に、前記走査信号線を構成するインジウム酸化物を主成分とする透明導電膜と、第一層の９９．５％以上の純度を有する銅膜と第二層の銅を主成分とする合金膜を連続成膜し、走査信号線とゲート電極と共通信号線と共通電極とを形成する工程と，
ゲート絶縁膜となる窒化シリコンと、アモルファスシリコン膜とｎ＋アモルファスシリコン膜とを連続成膜し半導体層とを形成する工程と，
金属膜を成膜し映像信号線とドレイン電極とソース電極とを形成する工程と，
保護絶縁膜となる窒化シリコンを成膜し保護絶縁膜やゲート絶縁膜にスルーホールを開口する工程と，
前記透明導電膜を成膜し画素電極を形成する工程と，
からなり，
前記９９．５％以上の純度を有する銅と、銅を主成分とする合金膜との積層膜を一括で加工するエッチング液のｐＨを１．８から７．０の範囲内にしたことを特徴とする請求項３に記載のインプレインスイッチング型液晶表示装置の製造方法。 - 一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を概ね覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置の製造方法であって，
前記一対の基板の一方の上に、前記走査信号線を構成する第一層の９９．５％以上の純度を有する銅膜と第二層の銅を主成分とする合金膜を連続成膜し、走査信号線とゲート電極とを形成する工程と，
ゲート絶縁膜となる窒化シリコンと、アモルファスシリコン膜とｎ＋アモルファスシリコン膜とを連続成膜し半導体層とを形成する工程と，
金属膜を成膜し映像信号線とドレイン電極とソース電極とを形成する工程と、保護絶縁膜となる窒化シリコンを成膜し保護絶縁膜やゲート絶縁膜にスルーホールを開口する工程と，
透明導電膜を成膜し画素電極を形成する工程と，
からなり，
前記９９．５％以上の純度を有する銅と、銅を主成分とする合金膜との積層膜を一括で加工するエッチング液のｐＨを７．０から１４．０の範囲内にしたことを特徴とする請求項４に記載の液晶表示装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008232893A JP4727702B2 (ja) | 2008-09-11 | 2008-09-11 | 液晶表示装置、及びその製造方法 |
| US12/540,400 US8259275B2 (en) | 2008-09-11 | 2009-08-13 | Liquid crystal display device and process of manufacture |
| US13/596,205 US8599352B2 (en) | 2008-09-11 | 2012-08-28 | Liquid crystal display device and process of manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008232893A JP4727702B2 (ja) | 2008-09-11 | 2008-09-11 | 液晶表示装置、及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010066529A JP2010066529A (ja) | 2010-03-25 |
| JP4727702B2 true JP4727702B2 (ja) | 2011-07-20 |
Family
ID=41798973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008232893A Active JP4727702B2 (ja) | 2008-09-11 | 2008-09-11 | 液晶表示装置、及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8259275B2 (ja) |
| JP (1) | JP4727702B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4727702B2 (ja) * | 2008-09-11 | 2011-07-20 | 株式会社 日立ディスプレイズ | 液晶表示装置、及びその製造方法 |
| KR101746198B1 (ko) | 2009-09-04 | 2017-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 전자기기 |
| KR101281463B1 (ko) * | 2010-07-06 | 2013-07-03 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그를 이용한 액정표시장치 |
| KR101774484B1 (ko) * | 2011-02-15 | 2017-09-05 | 삼성디스플레이 주식회사 | 인듐 산화막의 비할로겐성 식각액 및 이를 이용한 표시 기판의 제조 방법 |
| JP5920972B2 (ja) * | 2011-12-26 | 2016-05-24 | メック株式会社 | 配線形成方法およびエッチング液 |
| CN102769040B (zh) * | 2012-07-25 | 2015-03-04 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示装置 |
| KR101953215B1 (ko) * | 2012-10-05 | 2019-03-04 | 삼성디스플레이 주식회사 | 식각 조성물, 금속 배선 및 표시 기판의 제조방법 |
| CN105047610B (zh) * | 2015-09-07 | 2018-10-12 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| WO2017045135A1 (en) * | 2015-09-15 | 2017-03-23 | Boe Technology Group Co., Ltd. | Thin film transistor array substrate and fabrication method thereof, and display device |
| CN110231725B (zh) * | 2019-05-20 | 2022-03-08 | 深圳市华星光电半导体显示技术有限公司 | 一种微影玻璃薄化的方法及其控制系统 |
| CN113451412B (zh) * | 2020-04-01 | 2023-08-29 | 重庆康佳光电科技有限公司 | 一种tft及其制作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6909114B1 (en) * | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
| US6365917B1 (en) * | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2000165002A (ja) * | 1998-11-26 | 2000-06-16 | Furontekku:Kk | 電子機器用基板及びその製造方法と電子機器 |
| JP2003107523A (ja) * | 2001-09-28 | 2003-04-09 | Hitachi Ltd | 液晶表示装置 |
| WO2006043573A1 (en) * | 2004-10-18 | 2006-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of the same |
| WO2006095851A1 (ja) * | 2005-03-11 | 2006-09-14 | Hitachi Chemical Co., Ltd. | 銅の表面処理方法及び銅 |
| JP5017282B2 (ja) * | 2006-12-28 | 2012-09-05 | 株式会社アルバック | 配線膜の形成方法 |
| JP4496237B2 (ja) * | 2007-05-14 | 2010-07-07 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP4956461B2 (ja) * | 2008-02-20 | 2012-06-20 | 株式会社 日立ディスプレイズ | 液晶表示装置及びその製造方法 |
| JP4727702B2 (ja) * | 2008-09-11 | 2011-07-20 | 株式会社 日立ディスプレイズ | 液晶表示装置、及びその製造方法 |
-
2008
- 2008-09-11 JP JP2008232893A patent/JP4727702B2/ja active Active
-
2009
- 2009-08-13 US US12/540,400 patent/US8259275B2/en active Active
-
2012
- 2012-08-28 US US13/596,205 patent/US8599352B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8259275B2 (en) | 2012-09-04 |
| US8599352B2 (en) | 2013-12-03 |
| US20120320300A1 (en) | 2012-12-20 |
| JP2010066529A (ja) | 2010-03-25 |
| US20100060839A1 (en) | 2010-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4727702B2 (ja) | 液晶表示装置、及びその製造方法 | |
| JP3362008B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR101486180B1 (ko) | 액티브 매트릭스 기판의 제조 방법, 표시 패널 및 표시 장치 | |
| WO2014020892A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
| WO2011155125A1 (ja) | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法 | |
| CN103915451B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| JP2008010440A (ja) | アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法 | |
| KR20050013953A (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| WO2012008080A1 (ja) | 薄膜トランジスタ基板 | |
| CN102191467B (zh) | 金属布线、薄膜制造方法、tft阵列面板及其制造方法 | |
| US8586453B2 (en) | Methods for fabricating thin film pattern and array substrate | |
| JP2016122683A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| JP2002049049A (ja) | 液晶表示装置 | |
| CN107247376B (zh) | Tft基板的制作方法及液晶显示装置的制作方法 | |
| JP2011192679A (ja) | 表示装置及びその製造方法 | |
| JP2004241395A (ja) | 積層膜のパターン形成方法及び積層配線電極 | |
| KR20130068116A (ko) | 어레이 기판용 식각액 및 이를 이용한 어레이 기판의 제조방법 | |
| JP2004170724A (ja) | 液晶表示装置の製造方法 | |
| KR100766317B1 (ko) | 액정표시장치용 에천트 조성물 및 저저항 배선 제조방법 | |
| JP2014032998A (ja) | 薄膜トランジスタの製造方法 | |
| JP6190920B2 (ja) | 薄膜トランジスタ | |
| JP4572096B2 (ja) | 積層金属膜パターン形成方法 | |
| KR100623820B1 (ko) | 액정표시장치 및 그 제조방법 | |
| CN102736333A (zh) | 一种阵列基板、液晶显示装置和阵列基板的制作方法 | |
| CN117276195A (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101201 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110413 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4727702 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |