Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4744246B2 - 半導体実装方法 - Google Patents
[go: Go Back, main page]

JP4744246B2 - 半導体実装方法 - Google Patents

半導体実装方法 Download PDF

Info

Publication number
JP4744246B2
JP4744246B2 JP2005255782A JP2005255782A JP4744246B2 JP 4744246 B2 JP4744246 B2 JP 4744246B2 JP 2005255782 A JP2005255782 A JP 2005255782A JP 2005255782 A JP2005255782 A JP 2005255782A JP 4744246 B2 JP4744246 B2 JP 4744246B2
Authority
JP
Japan
Prior art keywords
conductor pattern
electrode pad
electrode pads
electrode
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005255782A
Other languages
English (en)
Other versions
JP2007073566A (ja
Inventor
友明 黒石
大道 光明寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005255782A priority Critical patent/JP4744246B2/ja
Publication of JP2007073566A publication Critical patent/JP2007073566A/ja
Application granted granted Critical
Publication of JP4744246B2 publication Critical patent/JP4744246B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体チップをプリント配線基板上に実装した半導体装置半導体実装方法に関するものである。
近年、電子部品として半導体パッケージに代えてベアチップを実装するベアチップ実装が利用され、実装面積の大幅縮小が実現されている。(特許文献1)などには図8(a)(b)に示すように、プリント配線基板1から突出した導体パターン2に対して、半導体チップ3の裏面に形成された電極パッド4を熱圧着で接合している。5はプリント配線基板1における前記第1,第2の半導体チップ3a,3bの実装位置に形成された孔である。
また、実装密度を向上させるために図9に示すように、プリント配線基板1から突出した導体パターン2を、第1の半導体チップ3aの裏面に形成された電極パッド4aと、第2の半導体チップ3bの裏面に形成された電極パッド4bで挟持して、熱圧着で接合することも行われている。
特開昭64−77135号公報
このように従来では、半導体チップの電極パッドと導体パターンとを熱圧着させて接合しているため、導体パターンには電極パッドと同じ材質のメッキを施すことが必要である。具体的には、一般的に電極パッドがAuであるため、導体パターンにAuメッキを施す必要があり、材料価格を安価にできない。
本発明は実装密度を高くするために、図9のように、第1の半導体チップの裏面に形成された電極パッドと第2の半導体チップの裏面に形成された電極パッドとで、プリント配線基板から突出した導体パターンを挟んで実装した場合に、従来よりもコストの低減を期待できる半導体実装方法を提供することを目的とする。
本発明の半導体実装方法は、第1の半導体チップの裏面に形成された金の電極パッドと第2の半導体チップの裏面に形成された金の電極パッドとで、プリント配線基板から突出した導体パターンを挟んで実装するに際し、前記両電極パッドの表面に紫外線を照射して活性化した後、前記両電極パッドの間に、材質が金よりも硬い異種材料で幅が前記両電極パッドの幅よりも狭く、表面が金でメッキされていない導体パターンを挟んで、前記導体パターンの一方の面に前記両電極パッドの内の一方の前記電極パッドの先端が当接し、前記導体パターンの他方の面に前記両電極パッドの内の他方の前記電極パッドの先端が当接した状態で、前記両電極パッドで前記導体パターンを圧着することによって、前記一方の電極パッドと前記他方の電極パッドが、押し付けられた前記導体パターンによって加圧変形して、前記導体パターンからはみ出した前記一方の電極パッドの先端と前記他方の電極パッドの先端同士が当接して前記導体パターンを包み込む状態で接合させることを特徴とする。
本発明によれば、第1の半導体チップの裏面に形成された電極パッドと第2の半導体チップの裏面に形成された電極パッドとが当接して接合され、両電極パッドによってプリント配線基板の導体パターンが挟持された電気接続を得ることができる。
以下、本発明の半導体実装方法を具体的な実施の形態に基づいて説明する。
なお、従来例を示す図8,図9と同様の作用をなすものには同一の符号を付けて説明する。
(実施の形態1)
図1(a)〜(d)は本発明の半導体実装方法の工程を示し、図2と図3は仕上がり状態の半導体装置の拡大断面図と平面図を示している。
図1(a)では、第1の半導体チップ3aの裏面に形成された電極パッド4aと、第2の半導体チップ3bの裏面に形成された電極パッド4bとに対して、紫外線UVを照射することで、電極パッド4a,4bの表面を活性化する。ここでは、電極パッド4a,4bの材質は何れもAuであった。
図1(b)では、プリント配線基板1から突出した導体パターン2を中央にして、第1の半導体チップ3aの電極パッド4aと第2の半導体チップ3bの電極パッド4bとで挟む。導体パターン2の材質はAuよりも硬いものが使用されている。具体的には、導体パターン2はCuなど、Auより硬い材料でできている。
図1(c)では、第1,第2の半導体チップ3a,3bの背面にツール(図示せず)を押し当てて、熱と矢印F1,F2の力を与える。このとき、半導体チップ3a、3bの電極パッドはそれぞれ、図1(d)のように導体パターン2の両側6で、第1の半導体チップ3aの電極パッド4aと第2の半導体チップ3b,の電極パッド4bとが接触して機械的に十分な強度になるまで、加圧、加熱され、機械的な接合と電気的な接合を同時に実現する。
なお、両面が露出した導体パターンの幅を“a”、高さ(厚さ)を“c”とすると、電極パッド4a,4bの幅“b”は“a+2c”、電極パッド4a,4bの高さdは“2c”以上が望ましい。また、間に挟まれる配線基板の両面が露出した導体パターンはCuなど、Auより硬い材料でできており、圧着時の荷重による導体パターン2の変形は、半導体チップの電極パッド4a,4bの変形より小さい。
この構成によれば、導体パターン2が電極パッド4a,4bによって挟持されると共に、電極パッド4a,4bの同士が接触して接合されるため、導体パターン2に対しAuメッキなどの処理をなくしても、良好な接合状態が得られる。さらに、電極パッド4a,4bによって導体パターン2を包み込んでいるため、従来に比べて導体パターンの厚み分だけ薄くできる。
(実施の形態2)
図4(a)(b)は本発明の(実施の形態2)を示す。
上記の(実施の形態1)では、電極パッド4a,4bは導体パターン2よりも幅が広く構成されていたが、この実施の形態では電極パッド4a,4bは導体パターン2と幅がほぼ同じで、導体パターン2における前記第1,第2の半導体チップ3a,3bの実装個所にだけ両側から切り欠き部7を形成して括れ部8を形成して、前記の加圧、加熱によって電極パッド4a,4bが前記括れ部8の両側において接触して接合される点だけが異なっている。
(実施の形態3)
図5は本発明の(実施の形態3)を示す。
図4の電極パッド4a,4bは導体パターン2と幅がほぼ同じであったが、この図5では電極パッド4a,4bの幅が導体パターン2の幅よりも大きい点だけが(実施の形態2)とは異なっている。
(実施の形態4)
図6は本発明の(実施の形態4)を示す。
上記の(実施の形態1)では、電極パッド4a,4bは導体パターン2よりも幅が広く構成されていたが、この実施の形態では電極パッド4a,4bは導体パターン2と幅がほぼ同じで、導体パターン2における前記第1,第2の半導体チップ3a,3bの実装個所にだけ孔9を形成して、前記の加圧、加熱によって電極パッド4a,4bが前記孔9の内側において接触して接合される点だけが異なっている。
(実施の形態5)
図7は本発明の(実施の形態5)を示す。
図6の電極パッド4a,4bは導体パターン2と幅がほぼ同じであったが、この図7では電極パッド4a,4bの幅が導体パターン2の幅よりも大きい点だけが(実施の形態4)とは異なっている。
このように構成することによって、前記の加圧、加熱によって電極パッド4a,4bが前記孔9の内側だけでなく、導体パターン2の両側からはみ出した6aの部位でも接触して接合される。
なお、上記の図4と図5では導体パターン2の括れ部8は導電パターン2の両側から切り欠いて形成したが、片側から切り欠いて括れ部を形成しても同様である。
本発明の半導体装置構造は、薄型半導体チップを積層して実装するとき、薄型かつ安価に実装することができ、低背化する事が容易であるので、半導体を積層実装するパッケージなどに適用できる。
本発明の半導体実装方法の工程図 完成した半導体装置のA−A拡大断面図 図2の平面図 本発明の(実施の形態2)の半導体装置の平面図とB−B拡大断面図 本発明の(実施の形態3)の半導体装置の平面図とC−C拡大断面図 本発明の(実施の形態4)の半導体装置の平面図とD−D拡大断面図 本発明の(実施の形態5)の半導体装置の平面図とE−E拡大断面図 従来の半導体装置の平面図とその拡大断面図 別の従来例の拡大断面図
符号の説明
1 プリント配線基板
2 導体パターン
3a,3b 第1,第2の半導体チップ
4a,4b 電極パッド
5 プリント配線基板1における半導体チップの実装位置に形成された孔
7 切り欠き部
8 括れ部
9 導体パターンの孔

Claims (3)

  1. 第1の半導体チップの裏面に形成された金の電極パッドと第2の半導体チップの裏面に形成された金の電極パッドとで、プリント配線基板から突出した導体パターンを挟んで実装するに際し、
    前記両電極パッドの表面に紫外線を照射して活性化した後、
    前記両電極パッドの間に、材質が金よりも硬い異種材料で幅が前記両電極パッドの幅よりも狭く、表面が金でメッキされていない導体パターンを挟んで、前記導体パターンの一方の面に前記両電極パッドの内の一方の前記電極パッドの先端が当接し、前記導体パターンの他方の面に前記両電極パッドの内の他方の前記電極パッドの先端が当接した状態で、前記両電極パッドで前記導体パターンを圧着することによって、前記一方の電極パッドと前記他方の電極パッドが、押し付けられた前記導体パターンによって加圧変形して、前記導体パターンからはみ出した前記一方の電極パッドの先端と前記他方の電極パッドの先端同士が当接して前記導体パターンを包み込む状態で接合させる
    半導体実装方法。
  2. 前記導体パターンにおける第1,第2の半導体チップの接合個所前記電極パッドの幅よりも狭くなる括れ部を形成して、前記括れ部において両電極パッド同士を接合する
    請求項1記載の半導体実装方法。
  3. 前記導体パターンにおける第1,第2の半導体チップの接合個所に孔を形成して、前記孔において前記両電極パッド同士を接合する
    請求項1記載の半導体実装方法。
JP2005255782A 2005-09-05 2005-09-05 半導体実装方法 Expired - Fee Related JP4744246B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005255782A JP4744246B2 (ja) 2005-09-05 2005-09-05 半導体実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005255782A JP4744246B2 (ja) 2005-09-05 2005-09-05 半導体実装方法

Publications (2)

Publication Number Publication Date
JP2007073566A JP2007073566A (ja) 2007-03-22
JP4744246B2 true JP4744246B2 (ja) 2011-08-10

Family

ID=37934795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005255782A Expired - Fee Related JP4744246B2 (ja) 2005-09-05 2005-09-05 半導体実装方法

Country Status (1)

Country Link
JP (1) JP4744246B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234538A (ja) * 1985-04-11 1986-10-18 Seiko Epson Corp Ic実装構造
JPS63136642A (ja) * 1986-11-28 1988-06-08 Dainippon Printing Co Ltd 二層式半導体集積回路
JPH04105339A (ja) * 1990-08-24 1992-04-07 Fujitsu Ltd テープキャリアのリード構造
JPH08111432A (ja) * 1994-10-12 1996-04-30 Fujitsu Ltd 半導体装置及びその製造方法
JP2000340605A (ja) * 1999-05-31 2000-12-08 Mitsui Mining & Smelting Co Ltd 半導体装置、半導体装置の製造方法、カード形状の半導体装置、およびカード形状の半導体装置の製造方法
JP3715861B2 (ja) * 2000-03-21 2005-11-16 ローム株式会社 半導体装置の組立方法

Also Published As

Publication number Publication date
JP2007073566A (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
JP2953424B2 (ja) フェイスダウンボンディング用リードフレーム
US7064425B2 (en) Semiconductor device circuit board, and electronic equipment
JP4872683B2 (ja) モールドパッケージの製造方法
JP2009124095A (ja) 半導体パッケージ及びその実装方法
WO1998018161A1 (fr) Dispositif a semi-conducteur, procede de fabrication, substrat de circuit et bande porteuse de film
US20030155405A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JP4524570B2 (ja) 半導体装置
JP3663295B2 (ja) チップスケールパッケージ
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP2009038375A (ja) 半導体パッケージ装置及びその製造方法
JP2009038145A (ja) リード端子型半導体装置
JPH0636852A (ja) プリント配線板への端子の接続法
JPH0158864B2 (ja)
JP4744246B2 (ja) 半導体実装方法
KR101698431B1 (ko) 반도체 파워 모듈 패키지 및 그의 제조방법
JP2000243875A (ja) 半導体装置
JP7467214B2 (ja) 配線基板、電子装置及び配線基板の製造方法
JP3664171B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2008282904A (ja) モールドパッケージおよびその製造方法
KR100480455B1 (ko) 높은 품질과 높은 생산성으로 tab테이프들의 내부리드들을 전극패드들에 접합할 수 있는 접합도구와 접합방법
JP4386012B2 (ja) バンプ接合体の製造方法
JP4550580B2 (ja) モノリシック集積回路用の支持装置
JP4619104B2 (ja) 半導体装置
JP5115488B2 (ja) ワイヤボンディング方法
JPH0428241A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110510

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees