JP4744682B2 - Schottky barrier diode - Google Patents
Schottky barrier diode Download PDFInfo
- Publication number
- JP4744682B2 JP4744682B2 JP2000286935A JP2000286935A JP4744682B2 JP 4744682 B2 JP4744682 B2 JP 4744682B2 JP 2000286935 A JP2000286935 A JP 2000286935A JP 2000286935 A JP2000286935 A JP 2000286935A JP 4744682 B2 JP4744682 B2 JP 4744682B2
- Authority
- JP
- Japan
- Prior art keywords
- anode electrode
- type semiconductor
- schottky barrier
- barrier diode
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、ダイオードの電極構造に関する。
【0002】
【従来の技術】
従来、珪素(Si)を主材料とするPiNダイオードが、還流ダイオード(FWDi(Free Wheeling Diode))として使用されてきた。還流ダイオードFWDiとは、負荷にインダクタンス成分のあるインバーター等の回路において、その回路に接続されたパワーデバイスがターンオフ(開放)したときに負荷のインダクタンスに蓄えられた電流エネルギーを循環または消散させ、回路全体を保護する目的で回路に組み込まれたダイオードであり、転流ダイオードとも呼ばれる。スイッチング回路等においても側路に使用される。PiNダイオードを還流ダイオードFWDiとして利用する理由は、PiNダイオードはバイポーラ型のダイオードであり、順方向バイアスで大電流を通電させる場合に、伝導度変調により電圧降下を低くできるからである。ところがPiNダイオードを利用すると、順方向バイアス状態から急峻に逆バイアス状態に至る過程で伝導度変調によりPiNダイオードに残留したキャリアが逆回復電流として回路へ流れてしまう。Siを主材料とするPiNダイオードでは残留するキャリアの寿命が長いため、多くの残留キャリアが存在するからである。
【0003】
一方、Siを主材料とするショットキーバリアダイオード(SBD)を還流ダイオード(FWDi)として用いると、大きな逆回復電流が回路に流れるという問題は生じない。ショットキーバリアダイオード(SBD)は、ユニポーラ型のダイオードであり、伝導度変調によるキャリアをほとんど有しないからである。このショットキーバリアダイオード(SBD)とは、金属と半導体とを接合させたダイオードをいい、接合点であるショットキー界面の電位障壁(ショットキーバリア)を利用して整流性を持たせたダイオードである。
【0004】
【発明が解決しようとする課題】
しかし、このようなショットキーバリアダイオード(SBD)を用いると、次は新たな問題が生じる。まずショットキーバリアダイオードの構成から簡単に説明する。図4は、従来のショットキーバリアダイオード40の断面図である。ショットキーバリアダイオード40は、外部導体(図示せず)と接続される平坦な第1のアノード電極41と、第1のアノード電極41に隣接する第2のアノード電極43と、第2のアノード電極43に接合する半導体層であるSi(珪素)のn型エピタキシャル層44と、n型Si基板46と、外部導体(図示せず)と接続されるカソード電極47とを含む。このショットキーバリアダイオード40では、第2のアノード電極43の下にさらにp型半導体層45が形成されている。これはいわゆる接合障壁制御ショットキー構造(JBS(Junction Barrier controlled Schottky)構造)と呼ばれる。
【0005】
Siを主材料とするショットキーバリアダイオード(SBD)40の問題とは、絶縁破壊を起こす電界強度が低いことである。これは、高耐圧にすることが困難なことを意味する。逆回復電流が回路に流れない、高耐圧のショットキーバリアダイオード(SBD)を作製すると、通電時に大きな抵抗が生じるため、実用的な範囲では耐圧200V程度が限界である。
【0006】
また、従来のショットキーバリアダイオード(SBD)では、所望の電気的特性を発揮させることができないため、回路に利用可能な半導体モジュールに搭載することが困難である。これは順方向に電流が流れる際の経路であるショットキー電極界面48が、本来予定されている電気的特性を得ることができないことに起因する。例えば、第1のアノード電極41と接続される外部導体(図示せず)に埃等が付着し凹凸がある場合を考えると、第1のアノード電極41は平坦であるため、外部導体と接続される際に第1のアノード電極41の凸部分がショットキー界面48に局所的に強い圧力を加え、ショットキー電極界面48の電気的特性を劣化させてしまう。また外部導体と第1のアノード電極41を超音波によりワイヤボンディングする場合を考えると、ショットキー界面48に直接超音波が伝わりショットキー界面48の構造が変化することにより、その電気的特性が変化する場合がある。
【0007】
本発明の目的は、ショットキー界面48の構造が変化しないダイオードを提供することである。これにより、ダイオードは本来予定されている電気的特性を得ることができる。
【0008】
【課題を解決するための手段】
本発明によるショットキーバリアダイオードは、一方の面に凹凸が付され、他方の面が平坦であり、金属で形成されたアノード電極と、一方の面が前記アノード電極の他方の面に接合されたn型半導体層と、前記n型半導体層の一方の面の表層部に形成され、前記アノード電極の他方の面に接合されたp型半導体層と、前記n型半導体層の他方の面に接合されたカソード電極とを備えたショットキーバリアダイオードであって、前記アノード電極の凸部分が、前記p型半導体層の上に位置するよう配置されているショットキーバリアダイオードであり、これにより上記目的が達成される。
【0012】
【発明の実施の形態】
以下、添付の図面を参照して、本発明の実施の形態1および2を説明する。
【0013】
(実施の形態1)
図1は、本発明のショットキーバリアダイオード(SBD)10と、圧接によりショットキーバリアダイオード(SBD)10に接続された外部導体12−1、12−2の断面図である。ショットキーバリアダイオード(SBD)10とは、金属と半導体とを接合させたダイオードをいう。
【0014】
本実施の形態によるショットキーバリアダイオード(SBD)10の特徴は、外部導体12−1に接続するアノード電極1の厚さに凹凸を設け、アノード電極1の凸部分2がp型半導体層5に、凹部分がn型半導体層であるn型エピタキシャル層4に対応する(上下の関係になる)よう配置したことである。ここで凹凸とは、周囲の高さ方向の起伏の状態から相対的に定まる表面の状態であって、例えば、ある領域の最も高い位置と最も低い位置の中央値を基準値として、基準値よりも高い部分を凸部分、基準値よりも低い部分を凹部分などと定義することができる。このように配置したことにより、外部導体12−1に凹凸が存在していてもその凸部分がショットキー界面8に強い圧力を加えることはなく、したがってショットキーバリアダイオード(SBD)10の本来の電気的特性を得ることができる。
【0015】
本発明によるショットキーバリアダイオード(SBD)10を詳しく説明する。ショットキーバリアダイオード(SBD)10は、少なくとも第1のアノード電極1と、第2のアノード電極3と、n型エピタキシャル層4と、p型半導体層5と、n型半導体基板6と、カソード電極7とから構成されている。
【0016】
各構成要素を説明すると、第1のアノード電極1は、ショットキーバリアダイオード(SBD)10と外部導体12−1との接続を確保するための電極である。第1のアノード電極1は、その一方の側で外部導体12−1と接続し、他方の側では第2のアノード電極3と接合している。第1のアノード電極1が外部導体12−1と接続する側の厚さには、凹凸が設けられている。このアノード電極1の凸部分2が外部導体12−1と電気的な接続を確保するのに利用される。図1によれば、第1のアノード電極1に付された凹凸の凸部分2および凹部分は、いずれも直角の輪郭を有するように記載されているが、必ずしも直角に限られない。凹凸であればその形状は問わない。
【0017】
次に第2のアノード電極3は、平坦な板状の電極であり、一方の面は第1のアノード電極1と接合し、他方の面はn型エピタキシャル層4およびp型半導体層5と接合する。他方の面は、n型エピタキシャル層4と接合する領域と、p型半導体層5と接合する領域とに分けることができる。本実施の形態では、単に「アノード電極」と言及するときは第1のアノード電極1および第2のアノード電極3のいずれをも指すとする。なお、第2のアノード電極3を省略して、第1のアノード電極1の他方の側をn型エピタキシャル層4およびp型半導体層5と接合するよう構成してもよい。
【0018】
続いて、n型エピタキシャル層4は、例えばSi等を主材料として形成された低濃度の半導体層である。上述のように、ショットキーバリアダイオード(SBD)10は金属と半導体とを接合させたダイオードであるところ、アノード電極が「金属」に、n型エピタキシャル層4が「半導体」に相当する。アノード電極とn型エピタキシャル層4との接合面は、ショットキー界面8と呼ばれる。n型エピタキシャル層4は、他方でn型半導体基板6と接合している。
【0019】
p型半導体層5は、例えばSiを主材料としたp型半導体層である。p型半導体層5は第2のアノード電極3の下に形成されており、その接合面もまた、ショットキー界面9と呼ばれる。このp型半導体層5は、ショットキー界面8での電界の増大を防止するために設けられている。すなわちp型半導体層5によれば、逆バイアス時には、ショットキー界面8のn型エピタキシャル層4側の電界強度を減少させリーク電流を減らすことができる。
【0020】
n型半導体基板6は、高濃度の材料、例えばSiを主材料としたn型半導体基板である。n型半導体基板6は、一方でn型エピタキシャル層4と接合し、他方でカソード電極7と接合している。
【0021】
カソード電極7は、ショットキーバリアダイオード(SBD)10と外部導体12−2との接続を確保するための電極である。カソード電極7は、その一方の側で外部導体12−2と接続し、他方の側ではn型半導体基板6と接合している。
【0022】
以上のように構成されたショットキーバリアダイオード(SBD)10内を流れる電流は、アノード電極からショットキー界面8、n型エピタキシャル層4およびn型半導体基板6を介してカソード電極7へ至る。
【0023】
上述のように、p型半導体層5が第2のアノード電極3の下に形成されている構造は、接合障壁制御ショットキー構造(JBS(Junction Barrier controlled Schottky)構造)と呼ばれている。上記p型半導体層5の説明において言及したように、JBS構造ではp型半導体層5は逆方向バイアス時のショットキーバリアダイオード(SBD)10の特性に深い関連がある。一方JBS構造を有するショットキーバリアダイオード(SBD)10では、ショットキー界面8が電流制御の基本的な役割を担っている。順方向バイアス時には、ショットキー界面8を通って電流が流れるからである。文献(「Rhoderick,E.H. And Williams,R.H. 著Metal Semiconductor Contacts, 2nd edition, Chap. 1, Oxford University Press (1988)」)に記載されているように、ショットキーバリアダイオード(SBD)10の電気的特性は、ショットキー界面8の構造に鋭敏に依存する。したがって、ショットキーバリアダイオード(SBD)10に電極を接続する等の場合には、ショットキー界面8の構造を変化させないよう留意する必要がある。
【0024】
そこで、第1のアノード電極1の凸部分2がp型半導体層5の上部(第1のアノード電極1の電極面に垂直な方向)に位置するように配置する。換言すれば、第1のアノード電極1の凹部分がn型エピタキシャル層4のショットキー界面8の上(外部導体12−1側)に位置するように配置する。このとき、アノード電極の凸部分2の上部が平坦であって、第1のアノード電極1の凸部分2の幅をWa、p型半導体層5の幅をWpとすると、Wa≦Wpである。この条件を満たす限り、凸部分2に埃等による圧力が加えられてもショットキー界面8の構造に影響を与えないからである。凸部分2の上部が平坦でない場合には上述のようにして所定の基準値を求め、その基準値よりも高い部分を凸部分、基準値よりも低い部分を凹部分などと定義して、凸部分2の幅およびp型半導体層5の幅を定めてもよい。なお、図1は断面図であることから、「幅」という語は「大きさ」である言い換えることができる。したがって、第1のアノード電極1の凸部分2の大きさが、p型半導体層5の大きさ以下であるということができる。
【0025】
このような電極構造は、以下のような製造プロセスで実現される。まず、p型半導体層5の形成までのプロセスは、蒸着、結晶成長、イオン注入等の周知の技術を利用して行われるのでその詳細な説明は省略する。図5は、製造過程にあるショットキーバリアダイオード(SBD)10(図1)を示す。p型半導体層5(図1)が形成されると、第2のアノード電極3(図1)を形成に際して、Siウェハー52上のダイオード素子領域54外にアラインメントマーカ56が形成される。アラインメントマーカ56は、p型半導体層5(図1)の形状と、第1のアノード電極1(図1)の形状の位置合わせのために用いられる。
【0026】
具体的に説明すると、第2のアノード電極3(図1)を形成する前に、フォトレジストをSiウェハー52上にスピンコートでコーティングし、顕微鏡等により第2のアノード電極3(図1)用のマスクをp型半導体層5(図1)の形状に合わせて露光し、現像する。第2のアノード電極3(図1)用のマスクには、アラインメントマーカ56のパターンが施されている。現像が終了すると、電子ビーム蒸着等により、パターニングされたフォトレジスト上に第2のアノード電極3(図1)用の金属(例えば、Al)を蒸着させ、続いて第1のアノード電極1(図1)用金属(例えば、Al)を第2のアノード電極3(図1)用金属の上に蒸着する。そしてフォトレジストを有機溶剤等で除去することにより、p型半導体層5(図1)上に、第2のアノード電極3(図1)と、凸部分2(図1)がまだ存在しない第1のアノード電極1(図1)が形成される。このとき、アラインメントマーカ56もダイオード素子領域54外に形成されている。アラインメントマーカ56とp型半導体層5(図1)の形状の相対位置は確定しているので、第1のアノード電極1(図1)に凸部分2(図1)を与えるためのマスクパターンをその相対位置に対応するように作製する。これにより、第1のアノード電極1の凸部分2(図1)のパターンと、p型半導体層5(図1)の形状のパターンとを合わせることができる。
【0027】
再びフォトレジストをSiウェハー52上にスピンコートでコーティングし、顕微鏡等により凸部分2(図1)を第1のアノード電極1(図1)に与えるためのマスクをアラインメントマーカ56に合わせ、露光し、現像する。その後電子ビーム蒸着等で、パターニングされたフォトレジスト上に第1のアノード電極1(図1)用の金属を蒸着する。このフォトレジストを除去すれば、凸部分2(図1)を有する第1のアノード電極1(図1)が形成されている。なお、蒸着時間を変えることにより、凸部分2(図1)の高さを変化させることができる。凸部分2(図2)が外部導体12−1(図1)に圧接される際には、圧力により凸部分2(図2)は多少変形するが、その程度は微小であることから変形は無視でき、凸部分2(図2)は十分な強度を有する。
【0028】
再び図1を参照して、このような構造によれば、仮に外部導体12−1に埃等が付着し凹凸が生じても外部導体接続時にショットキー界面8の構造を変化させることはない。その理由は、埃等による外部導体12−1の凸部分が第1のアノード電極1の凹部分に対峙する場合には、外部導体12−1の凸部分が第1のアノード電極1の凹部分にはまり込むため、外部導体12−1の凸部分がショットキー界面8に強い圧力を加えることはないからである。このとき外部導体22−1の底面が第1のアノード電極1の凹部に接触しないようにする。超音波によりボンディングを行う場合には、超音波は第1のアノード電極1の凸部分を伝わるので、ショットキー界面8に局所的に強い圧力を加えることなくボンディングできる。一方、外部導体12−1の凸部分が第1のアノード電極1の凸部分に接触する場合には、ショットキー界面9の構造は電流の制御に影響を与えることはないので外部導体12−1の凸部分がショットキー界面9に強い圧力を加えても問題はない。その場合には少なくとも第2のアノード電極3とp型半導体層5とが電気的に接続されてさえいればよいからである。なお上述のようにWa≦Wpでない場合であっても、WaとWpとの差が十分小さければ従来のようにショットキー界面8に強い圧力はかからないので、ショットキー界面8の構造を変化させることなくショットキーバリアダイオード(SBD)10を製造できる。
【0029】
以上のようにJBS構造を持つショットキーバリアダイオード(SBD)10において、第1のアノード電極1の、p型半導体層5に対応する部分の厚さをn型エピタキシャル層4に対応する部分の厚さより厚くすることにより、ショットキーバリアダイオード(SBD)10を外部導体12−1および12−2と接続してもショットキーバリアダイオード(SBD)10の持つ本来の電気特性を得ることができ、製品の作製工程時の歩留まりを向上できる。なお、これまでの説明はショットキーバリアダイオード(SBD)10の構造に関する第1の特徴の説明であるから、いうまでもなくp型半導体層5、n型エピタキシャル層4およびn型基板6がSiではない、他の周知の材料から形成されている場合でも上述した効果が得られる。
【0030】
(実施の形態2)
続いて本発明の実施の形態2を説明する。実施の形態2の特徴は、実施の形態1のショットキーバリアダイオード(SBD)10において、n型エピタキシャル層4を炭化珪素(SiC)を主材料としたn型SiC半導体層としたことである。SiCを用いたことによりSiの約10倍の絶縁破壊電界強度が得られ、同時に、実施の形態1で説明した構造のショットキーバリアダイオード(SBD)10を利用することにより、ショットキー界面8が安定で、かつ半導体モジュールに搭載し所望の電気的特性を発揮できる。
【0031】
ショットキーバリアダイオード(SBD)10を適用した半導体モジュールの例を説明する。図2は、ショットキーバリアダイオード(SBD)10を搭載した圧接型半導体モジュール20の断面図である。圧接型半導体モジュール20は、ショットキーバリアダイオード(SBD)10と、スイッチング素子23と、ショットキーバリアダイオード(SBD)10およびスイッチング素子23を狭持する外部導体22−1および22−2と、これらの構成要素を固定して一体化する絶縁モジュール筐体26−1および26−2とを含む。
【0032】
ショットキーバリアダイオード(SBD)10は、実施の形態1のショットキーバリアダイオードであり、n型エピタキシャル層4(図1)だけでなくp型半導体層5(図1)およびn型基板6(図1)も、SiCを主材料として形成されている。これは現在の技術で作製が容易だからであるが、他の適当な方法によりp型半導体層5(図1)およびn型基板6(図1)を別の材料により形成してもよい。
【0033】
外部導体22−1および22−2は、ショットキーバリアダイオード(SBD)10に圧接されており、外部導体12−1および12−2(図1)に対応する。スイッチング素子23は、例えばIGBT(Insulated Gate Bipolar Transistor)、またはMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等、回路のスイッチングを行う半導体スイッチング素子である。図2には、1つのショットキーバリアダイオード(SBD)10と1つのスイッチング素子23が示されているが、それぞれ複数個であってもよい。
【0034】
図3の回路図を参照して、圧接型半導体モジュール20を説明する。図3は、圧接型半導体モジュール20の回路図である。図1および図2と同じ構成要素には同じ参照番号を付している。圧接型半導体モジュール20では、ショットキーバリアダイオード(SBD)10とスイッチング素子23とは逆並列に接続されている。図1を参照して説明したように、電流は、ショットキーバリアダイオード(SBD)10内を外部導体22−1側の第1のアノード電極1からカソード電極7へと流れる。一方、スイッチング素子23が例えばIGBTとすると、電極24−1がコレクタ電極、電極24−2がエミッタ電極、電極24−3がゲート電極となるよう構成されている。このようにショットキーバリアダイオード(SBD)10とスイッチング素子23とが逆並列に接続されていることにより、ショットキーバリアダイオード(SBD)10は還流ダイオードFWDiとして機能する。
【0035】
このように、SiCを主材料としたn型エピタキシャル層4(図1)を形成することにより、高い絶縁破壊電界強度を持ち、かつ高耐圧なショットキーバリアダイオード(SBD)10およびそれを利用した半導体モジュール20を得ることができる。また、このようなショットキーバリアダイオード(SBD)10を還流ダイオードFWDiとして回路に組み込むことにより、逆回復電流およびそれにより生じていたエネルギー損失を激減できる。さらに、スイッチング素子23がオンする時(スイッチング時)にその素子に流れる電流に逆回復電流が重畳しないので、過電流から素子破壊の危険性も大きく減らすことができる。また、圧接型半導体モジュール20はショットキーバリアダイオード(SBD)10を組み込んでいることから、当然に上述した実施の形態1に基づく効果を得ることもできる。
【0036】
【発明の効果】
本発明によれば、一方の面に凹凸が付され、他方の面が平坦であり、金属で形成されたアノード電極を設け、その凸部分がp型半導体層の上に、凹部分がn型エピタキシャル層の上に位置するよう配置した。これにより、外部導体に凹凸が存在していてもその凸部分がショットキー界面8(図1)に強い圧力を加えることはなく、したがってショットキー界面8(図1)の構造が変化しない、意図した電気的特性を有するショットキーバリアダイオード(SBD)を得ることができる。
【図面の簡単な説明】
【図1】 本発明のショットキーバリアダイオード(SBD)と、圧接によりショットキーバリアダイオード(SBD)に接続された外部導体の断面図である。
【図2】 ショットキーバリアダイオード(SBD)を搭載した圧接型半導体モジュールの断面図である。
【図3】 圧接型半導体モジュールの回路図である。
【図4】 従来のショットキーバリアダイオードの断面図である。
【図5】 製造過程にあるショットキーバリアダイオード(SBD)を示す図である。
【符号の説明】
1 第1のアノード電極、 2 凸部分、 3 第2のアノード電極、 4 n型エピタキシャル層、 5 p型SiC半導体層、 6 n型SiC基板、 7 カソード電極、 8 ショットキー界面、 9 ショットキー界面、 10ショットキーバリアダイオード(SBD)、 22−1および22−2 外部導体[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electrode structure of a diode.
[0002]
[Prior art]
Conventionally, a PiN diode mainly composed of silicon (Si) has been used as a free wheeling diode (FWDi). The freewheeling diode FWDi is a circuit such as an inverter having an inductance component in the load, and circulates or dissipates current energy stored in the inductance of the load when a power device connected to the circuit is turned off (opened). It is a diode built into the circuit for the purpose of protecting the whole and is also called a commutation diode. It is also used as a bypass in switching circuits and the like. The reason why the PiN diode is used as the freewheeling diode FWDi is that the PiN diode is a bipolar diode, and when a large current is applied with a forward bias, the voltage drop can be lowered by conductivity modulation. However, when a PiN diode is used, carriers remaining in the PiN diode due to conductivity modulation flow into the circuit as a reverse recovery current in the process from the forward bias state to the steeply reverse bias state. This is because a PiN diode mainly composed of Si has a long remaining carrier life, so that many residual carriers exist.
[0003]
On the other hand, when a Schottky barrier diode (SBD) containing Si as a main material is used as the freewheeling diode (FWDi), there is no problem that a large reverse recovery current flows in the circuit. This is because the Schottky barrier diode (SBD) is a unipolar diode and has almost no carrier due to conductivity modulation. The Schottky barrier diode (SBD) is a diode in which a metal and a semiconductor are joined, and is a diode having a rectifying property using a potential barrier (Schottky barrier) at a Schottky interface that is a junction. is there.
[0004]
[Problems to be solved by the invention]
However, when such a Schottky barrier diode (SBD) is used, a new problem occurs next. First, the configuration of the Schottky barrier diode will be briefly described. FIG. 4 is a cross-sectional view of a conventional Schottky
[0005]
The problem with the Schottky barrier diode (SBD) 40 mainly composed of Si is that the electric field strength causing dielectric breakdown is low. This means that it is difficult to achieve a high breakdown voltage. When a high breakdown voltage Schottky barrier diode (SBD) in which reverse recovery current does not flow in the circuit is produced, a large resistance is generated during energization, and therefore a breakdown voltage of about 200 V is the limit in a practical range.
[0006]
Further, since the conventional Schottky barrier diode (SBD) cannot exhibit desired electrical characteristics, it is difficult to mount it on a semiconductor module that can be used in a circuit. This is due to the fact that the Schottky
[0007]
An object of the present invention is to provide a diode in which the structure of the Schottky
[0008]
[Means for Solving the Problems]
Schottky barrier diode according to the invention, are given the irregularities on one surface is flat and the other surface, an anode electrode formed of a metal, which one surface is joined to the other surface of the anode electrode An n-type semiconductor layer, a p-type semiconductor layer formed on the surface layer portion of one surface of the n-type semiconductor layer and bonded to the other surface of the anode electrode, and bonded to the other surface of the n-type semiconductor layer A Schottky barrier diode having a cathode electrode formed thereon, wherein the projecting portion of the anode electrode is disposed on the p-type semiconductor layer. Is achieved.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
[0013]
(Embodiment 1)
FIG. 1 is a sectional view of a Schottky barrier diode (SBD) 10 of the present invention and external conductors 12-1 and 12-2 connected to the Schottky barrier diode (SBD) 10 by pressure contact. The Schottky barrier diode (SBD) 10 is a diode in which a metal and a semiconductor are joined.
[0014]
The Schottky barrier diode (SBD) 10 according to the present embodiment is characterized in that the thickness of the anode electrode 1 connected to the external conductor 12-1 is uneven, and the
[0015]
The Schottky barrier diode (SBD) 10 according to the present invention will be described in detail. A Schottky barrier diode (SBD) 10 includes at least a first anode electrode 1, a second anode electrode 3, an n-type epitaxial layer 4, a p-type semiconductor layer 5, an n-type semiconductor substrate 6, and a cathode electrode. 7.
[0016]
Explaining each component, the first anode electrode 1 is an electrode for ensuring the connection between the Schottky barrier diode (SBD) 10 and the external conductor 12-1. The first anode electrode 1 is connected to the external conductor 12-1 on one side and is joined to the second anode electrode 3 on the other side. The thickness of the side where the first anode electrode 1 is connected to the external conductor 12-1 is provided with unevenness. The
[0017]
Next, the second anode electrode 3 is a flat plate-like electrode, one surface is bonded to the first anode electrode 1, and the other surface is bonded to the n-type epitaxial layer 4 and the p-type semiconductor layer 5. To do. The other surface can be divided into a region bonded to the n-type epitaxial layer 4 and a region bonded to the p-type semiconductor layer 5. In the present embodiment, when simply referring to the “anode electrode”, it means both the first anode electrode 1 and the second anode electrode 3. Note that the second anode electrode 3 may be omitted, and the other side of the first anode electrode 1 may be joined to the n-type epitaxial layer 4 and the p-type semiconductor layer 5.
[0018]
Subsequently, the n-type epitaxial layer 4 is a low-concentration semiconductor layer formed using, for example, Si or the like as a main material. As described above, the Schottky barrier diode (SBD) 10 is a diode in which a metal and a semiconductor are joined. The anode electrode corresponds to “metal” and the n-type epitaxial layer 4 corresponds to “semiconductor”. The junction surface between the anode electrode and the n-type epitaxial layer 4 is called a Schottky interface 8. The n-type epitaxial layer 4 is joined to the n-type semiconductor substrate 6 on the other side.
[0019]
The p-type semiconductor layer 5 is a p-type semiconductor layer containing, for example, Si as a main material. The p-type semiconductor layer 5 is formed under the second anode electrode 3, and its junction surface is also called a Schottky interface 9. The p-type semiconductor layer 5 is provided to prevent an electric field from increasing at the Schottky interface 8. That is, according to the p-type semiconductor layer 5, at the time of reverse bias, the electric field strength on the n-type epitaxial layer 4 side of the Schottky interface 8 can be reduced and the leakage current can be reduced.
[0020]
The n-type semiconductor substrate 6 is an n-type semiconductor substrate whose main material is a high concentration material, for example, Si. The n-type semiconductor substrate 6 is joined to the n-type epitaxial layer 4 on the one hand and to the
[0021]
The
[0022]
The current flowing in the Schottky barrier diode (SBD) 10 configured as described above reaches the
[0023]
As described above, the structure in which the p-type semiconductor layer 5 is formed under the second anode electrode 3 is called a junction barrier controlled Schottky structure (JBS (Junction Barrier controlled Schottky) structure). As mentioned above in the description of the p-type semiconductor layer 5, in the JBS structure, the p-type semiconductor layer 5 is deeply related to the characteristics of the Schottky barrier diode (SBD) 10 at the time of reverse bias. On the other hand, in the Schottky barrier diode (SBD) 10 having the JBS structure, the Schottky interface 8 plays a basic role of current control. This is because current flows through the Schottky interface 8 during forward bias. Electrical characteristics of Schottky barrier diode (SBD) 10 as described in the literature ("Rhoderick, EH And Williams, RH Metal Semiconductor Contacts, 2nd edition, Chap. 1, Oxford University Press (1988)") Depends sharply on the structure of the Schottky interface 8. Therefore, when an electrode is connected to the Schottky barrier diode (SBD) 10, it is necessary to take care not to change the structure of the Schottky interface 8.
[0024]
Therefore, the first anode electrode 1 is disposed so that the
[0025]
Such an electrode structure is realized by the following manufacturing process. First, the process up to the formation of the p-type semiconductor layer 5 is performed using a known technique such as vapor deposition, crystal growth, ion implantation, and the detailed description thereof is omitted. FIG. 5 shows a Schottky barrier diode (SBD) 10 (FIG. 1) in the manufacturing process. When the p-type semiconductor layer 5 (FIG. 1) is formed, the
[0026]
More specifically, before forming the second anode electrode 3 (FIG. 1), a photoresist is coated on the
[0027]
The photoresist is again coated on the
[0028]
Referring to FIG. 1 again, according to such a structure, even if dust or the like adheres to the external conductor 12-1 and unevenness occurs, the structure of the Schottky interface 8 is not changed when the external conductor is connected. The reason is that when the convex portion of the outer conductor 12-1 due to dust or the like faces the concave portion of the first anode electrode 1, the convex portion of the outer conductor 12-1 corresponds to the concave portion of the first anode electrode 1. This is because the convex portion of the outer conductor 12-1 does not apply a strong pressure to the Schottky interface 8 because it fits in. At this time, the bottom surface of the external conductor 22-1 is prevented from contacting the concave portion of the first anode electrode 1. When bonding is performed using ultrasonic waves, since the ultrasonic waves are transmitted through the convex portion of the first anode electrode 1, bonding can be performed without applying strong local pressure to the Schottky interface 8. On the other hand, when the convex portion of the outer conductor 12-1 is in contact with the convex portion of the first anode electrode 1, the structure of the Schottky interface 9 does not affect the control of the current, so the outer conductor 12-1 There is no problem even if the convex portion of the portion applies a strong pressure to the Schottky interface 9. In this case, it is only necessary that at least the second anode electrode 3 and the p-type semiconductor layer 5 are electrically connected. Even when Wa ≦ Wp as described above, if the difference between Wa and Wp is sufficiently small, no strong pressure is applied to the Schottky interface 8 as in the prior art, so the structure of the Schottky interface 8 is changed. Therefore, the Schottky barrier diode (SBD) 10 can be manufactured.
[0029]
As described above, in the Schottky barrier diode (SBD) 10 having the JBS structure, the thickness of the portion corresponding to the p-type semiconductor layer 5 of the first anode electrode 1 is set to the thickness of the portion corresponding to the n-type epitaxial layer 4. By making the thickness thicker, the original electrical characteristics of the Schottky barrier diode (SBD) 10 can be obtained even when the Schottky barrier diode (SBD) 10 is connected to the external conductors 12-1 and 12-2. The yield during the manufacturing process can be improved. Since the above description is the first feature regarding the structure of the Schottky barrier diode (SBD) 10, it goes without saying that the p-type semiconductor layer 5, the n-type epitaxial layer 4 and the n-type substrate 6 are made of Si. However, the above-described effects can be obtained even when formed from other known materials.
[0030]
(Embodiment 2)
Next, a second embodiment of the present invention will be described. The feature of the second embodiment is that, in the Schottky barrier diode (SBD) 10 of the first embodiment, the n-type epitaxial layer 4 is an n-type SiC semiconductor layer mainly composed of silicon carbide (SiC). By using SiC, a dielectric breakdown electric field strength about 10 times that of Si can be obtained. At the same time, by using the Schottky barrier diode (SBD) 10 having the structure described in the first embodiment, the Schottky interface 8 can be obtained. It is stable and can be mounted on a semiconductor module to exhibit desired electrical characteristics.
[0031]
An example of a semiconductor module to which the Schottky barrier diode (SBD) 10 is applied will be described. FIG. 2 is a cross-sectional view of the pressure contact
[0032]
A Schottky barrier diode (SBD) 10 is the Schottky barrier diode of the first embodiment, and includes not only the n-type epitaxial layer 4 (FIG. 1) but also the p-type semiconductor layer 5 (FIG. 1) and the n-type substrate 6 (FIG. 1). 1) is also formed using SiC as a main material. This is because it is easy to manufacture with the current technology, but the p-type semiconductor layer 5 (FIG. 1) and the n-type substrate 6 (FIG. 1) may be formed of different materials by other appropriate methods.
[0033]
The outer conductors 22-1 and 22-2 are in pressure contact with the Schottky barrier diode (SBD) 10, and correspond to the outer conductors 12-1 and 12-2 (FIG. 1). The switching
[0034]
The pressure contact
[0035]
As described above, by forming the n-type epitaxial layer 4 (FIG. 1) mainly composed of SiC, a Schottky barrier diode (SBD) 10 having a high breakdown field strength and a high breakdown voltage, and the same are used. The
[0036]
【The invention's effect】
According to the present invention, an uneven surface is provided on one surface, the other surface is flat, an anode electrode made of metal is provided, the convex portion is on the p-type semiconductor layer, and the concave portion is n-type. It arrange | positioned so that it might be located on an epitaxial layer. As a result, even if the outer conductor is uneven, the convex portion does not apply strong pressure to the Schottky interface 8 (FIG. 1), and therefore the structure of the Schottky interface 8 (FIG. 1) does not change. A Schottky barrier diode (SBD) having the above electrical characteristics can be obtained.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a Schottky barrier diode (SBD) of the present invention and an external conductor connected to the Schottky barrier diode (SBD) by pressure contact.
FIG. 2 is a cross-sectional view of a pressure contact type semiconductor module on which a Schottky barrier diode (SBD) is mounted.
FIG. 3 is a circuit diagram of a pressure contact type semiconductor module.
FIG. 4 is a cross-sectional view of a conventional Schottky barrier diode.
FIG. 5 is a diagram showing a Schottky barrier diode (SBD) in the manufacturing process.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 1st anode electrode, 2 convex part, 3 2nd anode electrode, 4 n-type epitaxial layer, 5 p-type SiC semiconductor layer, 6 n-type SiC substrate, 7 cathode electrode, 8 Schottky interface, 9 Schottky interface , 10 Schottky barrier diode (SBD), 22-1 and 22-2 outer conductor
Claims (3)
一方の面が前記アノード電極の他方の面に接合されたn型半導体層と、
前記n型半導体層の一方の面の表層部に形成され、前記アノード電極の他方の面に接合されたp型半導体層と、
前記n型半導体層の他方の面に接合されたカソード電極とを備えたショットキーバリアダイオードであって、
前記アノード電極の凸部分が、前記p型半導体層の上に位置するよう配置されているショットキーバリアダイオード。 An anode formed with metal on one surface, the other surface is flat, and a metal ;
And n-type semiconductor layer in which one surface is bonded to the other surface of the anode electrode,
A p-type semiconductor layer formed on a surface layer portion of one surface of the n-type semiconductor layer and joined to the other surface of the anode electrode;
A Schottky barrier diode comprising a cathode electrode joined to the other surface of the n-type semiconductor layer ,
A Schottky barrier diode in which a convex portion of the anode electrode is disposed on the p-type semiconductor layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000286935A JP4744682B2 (en) | 2000-09-21 | 2000-09-21 | Schottky barrier diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000286935A JP4744682B2 (en) | 2000-09-21 | 2000-09-21 | Schottky barrier diode |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010270228A Division JP5015313B2 (en) | 2010-12-03 | 2010-12-03 | Semiconductor module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002100784A JP2002100784A (en) | 2002-04-05 |
| JP4744682B2 true JP4744682B2 (en) | 2011-08-10 |
Family
ID=18770773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000286935A Expired - Fee Related JP4744682B2 (en) | 2000-09-21 | 2000-09-21 | Schottky barrier diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4744682B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4857484B2 (en) * | 2001-04-20 | 2012-01-18 | 富士電機株式会社 | Semiconductor device and manufacturing method thereof |
| JP4064085B2 (en) * | 2001-10-18 | 2008-03-19 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
| JP5678407B2 (en) * | 2009-03-02 | 2015-03-04 | 日産自動車株式会社 | Semiconductor device |
| JP5487645B2 (en) * | 2009-03-02 | 2014-05-07 | 日産自動車株式会社 | Semiconductor device and power conversion device |
| JP5577606B2 (en) * | 2009-03-02 | 2014-08-27 | 日産自動車株式会社 | Semiconductor device |
| JP2010205997A (en) * | 2009-03-04 | 2010-09-16 | Nissan Motor Co Ltd | Semiconductor device |
| JP5941631B2 (en) * | 2011-07-26 | 2016-06-29 | 株式会社日立製作所 | Power converter |
| JP6812758B2 (en) * | 2016-11-09 | 2021-01-13 | Tdk株式会社 | Schottky barrier diode and electronic circuit equipped with it |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3581027B2 (en) * | 1998-08-12 | 2004-10-27 | ローム株式会社 | Schottky barrier semiconductor device |
| JP4088852B2 (en) * | 1998-09-21 | 2008-05-21 | 関西電力株式会社 | SiC Schottky diode |
| JP2000294802A (en) * | 1999-04-09 | 2000-10-20 | Fuji Electric Co Ltd | Semiconductor device |
-
2000
- 2000-09-21 JP JP2000286935A patent/JP4744682B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002100784A (en) | 2002-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10333006B2 (en) | Termination structure for gallium nitride Schottky diode including junction barriar diodes | |
| US5915179A (en) | Semiconductor device and method of manufacturing the same | |
| US8927402B2 (en) | Method for forming termination structure for gallium nitride Schottky diode | |
| US7635892B2 (en) | Semiconductor device | |
| US7964911B2 (en) | Semiconductor element and electrical apparatus | |
| US6674123B2 (en) | MOS control diode and method for manufacturing the same | |
| TW201442253A (en) | Semiconductor device and its terminal area structure | |
| US6346444B1 (en) | Power semiconductor device using semi-insulating polycrystalline silicon and fabrication method thereof | |
| JP4744682B2 (en) | Schottky barrier diode | |
| JP2010123741A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN119835978A (en) | Groove gate silicon carbide VDMOS of groove source electrode and preparation method | |
| TW202335308A (en) | Wide-band gap semiconductor device and method of manufacturing the same | |
| JP2014150226A (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP5015313B2 (en) | Semiconductor module | |
| JP2009224641A (en) | Silicon carbide semiconductor device and manufacturing method therefor | |
| JP7752057B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN118352402A (en) | Gallium oxide device and preparation method thereof | |
| CN113964208B (en) | A SiC Schottky power diode and preparation method thereof | |
| TW548845B (en) | Schottky barrier diode and method for producing the same | |
| JP2005026434A (en) | Semiconductor device | |
| TWI284419B (en) | Schottky barrier diode and process | |
| JP2961643B2 (en) | diode | |
| WO2025100474A1 (en) | Semiconductor device, semiconductor module, and method for manufacturing semiconductor device | |
| WO2025192748A1 (en) | Semiconductor device | |
| CN121078738A (en) | SiC trench gate MOSFET integrated with heterojunction diode and preparation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110511 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |